автореферат диссертации по электронике, 05.27.01, диссертация на тему:Высокочастотная система фазовой автоподстройки частоты, интегрированная в программируемую логическую интегральную схему

На правах рукописи

БЫСТРИЦКИЙ Сергей Алексеевич

ВЫСОКОЧАСТОТНАЯ СИСТЕМА ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, ИНТЕГРИРОВАННАЯ В ПРОГРАММИРУЕМУЮ ЛОГИЧЕСКУЮ ИНТЕГРАЛЬНУЮ

СХЕМУ

Специальность: 05.27.01 — Твердотельная электроника, радиоэлектронные компоненты, микро- и иапоэлектроиика, приборы па квантовых эффектах

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Воронеж — 2013

005545480

005545480

Работа выполнена в ФГБОУ ВПО «Воронежский государственный университет»

Научный руководитель доктор физико-математических наук,

профессор

Бормонтов Евгений Николаевич

Официальные оппоненты: Строгонов Андрей Владимирович,

доктор технических наук, доцент, Воронежский государственный технический университет,

профессор кафедры полупроводниковой электроники и наноэлектроникн;

Курганский Сергей Иванович,

доктор физико-математических наук, профессор,

Воронежский государственный университет.

профессор кафедры физики твердого тела и наноструктур

Ведущая организация ОАО «Научно-исследовательский инсти-

тут электронной техники» (г. Воронеж)

Защита состоится «26» ноября 2013 г. в 14:00 часов в конференц-зале на заседании диссертационного совета Д 212.037.06 ФГБОУ ВПО «Воронежский государственный технический университет» но адресу: 394026, г. Воронеж, Московский просп., 14.

С диссертацией можно ознакомиться в научно-технической библиотеке ФГБОУ ВПО «Воронежский государственный технический университет». Автореферат разослан «24» октября 2013 г.

Ученый секретарь диссертационного совета

Горлов Митрофап Иванович

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ Актуальность темы.

Современные информационные технологии требуют непрерывного расширения функциональных возможностей и диапазона рабочих частот электронных схем, что сопровождается ужесточением требований к составляющим блокам и компонентам. При этом особое внимание уделяется разработке высококачественных встраиваемых блоков с заданным интерфейсом и функциональностью (IP-ядер, IP — Intellectual Property). Типичными представителями таких блоков являются системы фазовой автоподстройки частоты (ФАПЧ), способные не только синтезировать необходимые для работы частоты и синхронизировать фазы тактовых импульсов между различным интегральными схемами (ИС) в составе всего устройства, но и подавлять возникающие в соединительных цепях помехи.

Одной из востребованных возможностей применения систем ФАПЧ являются программируемые логические интегральные схемы (ПЛИС), где они служат для синтеза и необходимого использования «чистых» тактовых сигналов. Среди основных тенденций в проектировании встроенных систем ФАПЧ для высококачественных ПЛИС (фирмы-производители Altera, Xilinx, Lattice) можно выделить следующие:

— повышение выходной частоты и, соответственно, расширение набора значений реализуемых частот;

— достижение высокой стабильности выходных тактовых сигналов;

— возможность оперативной подстройки фазы;

— низкое потребление мощности;

— наличие блока динамической реконфигурации.

Прогресс в улучшении выходных параметров систем ФАПЧ в составе ПЛИС связывают, прежде всего, с уменьшением проектных норм используемых технологий, что на каждом шаге значительно увеличивает стоимость изделий. Альтернативным вариантом может служить применение передовых схемотехнических приемов, позволяющих достигать желаемого в рамках имеющейся технологической базы, что при практически неизменной стоимости существенно повышает конкурентоспособность продукции. Поэтому отыскание и реализация таких решений для встроенных систем ФАПЧ является актуальной задачей и предметом исследований настоящей работы.

Данная работа проводилась в соответствии с планом ГБ НИР кафедры физики полупроводников и микроэлектроники ФГБОУ ВПО «Воронежский государственный университет». Работа поддержана целевым грантом фонда Бортника в рамках программы «УМНИК».

Цель работы: разработка системы ФАПЧ, эффективно решающей необходимые пользователям функции синтеза стабильных тактовых сигналов высокой частоты и обладающей гибкостью в работе и настройке, опережающей по характеристикам зарубежные ФАПЧ аналогичного применения,

выполненные в схожем технологическом процессе. Для достижения указанной цели были сформулированы следующие задачи:

1. Конструирование минимальной по площади аналоговой части, имеющей небольшое значение функции передачи с целью сужения полосы пропускания ФАПЧ.

2. Разработка схемы генератора управляемого напряжением (ГУН) с повышенной линейностью характеристики управления.

3. Проектирование функциональных узлов системы ФАПЧ, работающих на частотах до 2 ГГц, в частности, 9-ти разрядного делителя частоты, блока управления сбросом, блока динамического сдвига фазы.

4. Создание Verilog-описания системы ФАПЧ для ускоренного моделирования переходных процессов.

Научная новизна диссертации определяется полученными оригинальными результатами и состоит в следующем:

1. Найдено решение проблемы получения сигнала высокого качества во встроенных системах ФАПЧ, отличающееся использованием меньшей, чем у известных аналогов, площади на кристалле и позволяющее создавать проекты с рабочими частотами до 500 МГц.

2. Представлена трехуровневая система моделирования, использующая, помимо SPICE моделей, разработанное описание системы ФАПЧ на языках Verilog и VerilogA и позволяющая исследовать её функциональные узлы в сотни раз быстрее, чем при использовании для моделирования одних лишь SPICE моделей, при этом сохраняющая точность расчета параметров системы в рамках 5 %.

3. Комбинированием разработанного высокочастотного ГУН и системы динамической реконфигурации фазы удалось получить минимальный программируемый временной сдвиг выходного сигнала, равный 62.5 пс, что выделяет разработанную систему ФАПЧ нз ряда аналогов, спроектированных по технологическим нормам 90 - 180 им, и позволяет использовать полученную систему ФАПЧ в высокоскоростных интерфейсах передачи данных.

4. Выявлены основные источники фазовой нестабильности выходного тактового сигнала, характерные для использования ФАПЧ в составе ПЛИС (шум цени питания и влияние цифровой части ПЛИС, взаимное влияние элементов ввода/вывода ПЛИС, соседних топологических элементов), предложены методы её снижения.

Научная и практическая значимость диссертации:

1. Интеграция системы ФАПЧ в состав ПЛИС приводит к снятию ограничения на максимальную частоту работы её ядра, накладываемую элементами ввода/вывода и межсоединениями на плате.

2. Иснользованный метод повышения линейности характеристики управления ГУН позволяет получить на его выходе частоты до 2 ГГц при максимальном значении коэффициента передачи в 1.5 ГГц/В.

3. Разработанный делитель частоты на динамических триггерах позволяет поднять рабочую частоту системы и сократить занимаемую ею площадь.

4. Построенная система динамического сдвига фазы исключает возможность появления паразитных импульсных выбросов на выходе ФАПЧ.

5. Разработанная схема программируемого маломощного источника тока сводит к минимуму процессы релаксации, значительно искажающие отклик па сигналы переключения.

6. Предложенная система межсоединений в цепи обратной связи ФАПЧ позволяет использовать систему в любом из пяти режимов: «без компенсации», «обычный», «режим синхронных данных», «режим буфера с нулевой задержкой», «режим внешней обратной связи», что позволяет получать предсказуемые результаты в любых конфигурациях проекта. Основные положения, выносимые на защиту.

1. Структура ФАПЧ с интегрированным ФНЧ и ГУН, встроенная в ПЛИС, предназначенная для повышения тактовой частоты и синтеза частот, обладающая гибкостью настройки и управления, функцией подстройки фазы для передачи данных и пятью режимами обратной связи.

2. Генератор, управляемый напряжением, с повышенной линейностью характеристики управления, что позволяет уменьшить коэффициент его передачи и полосу пропускания системы ФАПЧ.

3. Оригинальные высокочастотные элементы, работающие на частотах до 2 ГГц, такие как делитель частоты, система динамического сдвига фазы, мультиплексор 8 в 1 и блок управления сбросом ГУН. Апробация работы. Результаты диссертации докладывались на научных сессиях ВГУ (Воронеж, 2008 - 2012), международных научно-технических конференциях «Радиолокация, навигация, связь» (Воронеж, 2009 -2011), V всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем» (Москва, 2012).

Публикации. По теме диссертации опубликовано 11 научных работ, в том числе 4 — в изданиях, рекомендованных ВАК РФ. В работах, опубликованных в соавторстве и приведенных в конце автореферата, лично соискателю принадлежат: [1, 2, 5 - 9] — выбор подходящей структуры системы ФАПЧ и моделирование с целью оптимизации её параметров; [3, 11] — поиск оптимальной архитектуры широкополосного ГУН, имеющего повышенную линейность характеристики управления; [4, 10] — проектирование высокоскоростного многоразрядного делителя частоты.

Объем и структура работы. Диссертация состоит из введения, четырех глав, заключения и списка литературы, включающего 76 наименова-

ний. Основная часть работы изложена на 116 страницах, содержит 80 рисунков и 13 таблиц.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы, сформулированы цель работы и основные задачи исследований, приведены положения, выносимые на защиту, показана научная новизна полученных результатов и их практическая значимость, приведены сведения об апробации результатов работы, публикациях, структуре и объеме диссертации.

В первой главе представлен обзор использующихся в различных областях промышленности систем ФАПЧ. Помимо интегрированных в ПЛИС, рассмотрены также ФАПЧ, выпускающиеся в отдельных микросхемах, таких как синтезаторы частот основного зарубежного производителя, фирмы Analog Devices. Выделено несколько основных подходов к построению систем ФАПЧ:

— полностью интегрированная система ФАПЧ в отдельной микросхеме, удобная в применении, но обладающая рядом ограничений по характеристикам выходного сигнала ввиду необходимости реализации на одном кристалле аналоговых и цифровых компонентов;

— высокостабильный синтезатор частот, ФНЧ и ГУН для которого реализуются на плате отдельными элементами;

— система ФАПЧ, интегрированная в ПЛИС. ГУН реализуется непосредственно на кристалле, реализация ФНЧ встречается как внутри (большая часть производителей), так и снаружи микросхемы (прием, популярный ранее у фирмы Atmel).

На основе анализа недостатков и ограничений известных структур ФАПЧ была определена стратегия выбора предлагаемой системы. Одним из главных приоритетов является большая относительно зарубежных аналогов максимальная частота ГУН, которая равняется 2 ГГц. Несмотря на то, что максимальная частота спроектированного девятиразрядного делителя частоты равняется 1 ГГц, частота ГУН выбрана вдвое большей для возможности получения минимального сдвига фаз 62.5 не и использования ФАПЧ для передачи данных на частоте 400 МГц и выше, где данным становится всё сложнее попасть в безопасное для передачи окно. На частоте 2 ГГц работают лишь ГУН, блок управления сбросом, мультиплексор 8 в 1 для выбора фазы и предделитель, работающий в режиме Т-триггера и понижающий частоту до 1 ГГц. Далее, для достижения стабильности параметров ФНЧ (в т.ч. при радиационном воздействии) его емкостная составляющая выполняется на двух слоях металлизации, а не подзатворном диэлектрике транзисторов, что приводит к уменьшению вчетверо суммарной емкости. Этот недостаток компенсируется построением слаботочного генератора подкачки заряда (ГПЗ) и ГУН с пониженным за счет линеаризации управляющей характеристики

4

коэффициентом передачи. Для гибкого взаимодействия с пользователем реализована система динамической реконфигурации параметров ФАПЧ, в том числе динамического изменения фазы выходного сигнала.

Во второй главе дано математическое описание системы ФАПЧ. В рамках этого описания рассматривается функция передачи открытого и закрытого контура, полоса пропускания контура ФАПЧ и формулы расчета этих характеристик из параметров системы:

кфд ■ ктун • с\

шг= -

шг. <

м с1 + с2'

2тг •

10 ' с V Щ ■ Сх ■ Сг

1-ьоск — ------1

&п шс

где шс — полоса пропускания открытого контура ФАПЧ, Кфд — коэффициент передачи фазового детектора (ФД) и ГПЗ, Кгун — коэффициент передачи ГУН, Иг, С1, С2 — номиналы емкостей и сопротивления ФНЧ, М — коэффициент деления в обратной связи (ОС), Гвх — частота работы контура ФАПЧ (частота ФД), Тцэск — время установления рабочего режима (время захвата), £ и и>п — коэффициент затухания и собственная частота колебаний контура ФАПЧ. Приведенные формулы позволяют исследовать влияние параметров основных функциональных блоков на стабильность и время установления рабочего режима ФАПЧ.

Рассмотренное математическое представление особенно важно на начальном этапе проектирования для определения параметров различных узлов схемы, выяснения возможности выполнения технического задания проекта, нахождения способов улучшения характеристик системы. Впоследствии готовую схему ядра системы достаточно легко моделировать в представлении Уеп^/Уепк^А описания.

В третьей главе показана структура предложенной системы и описаны сё основные функциональные узлы (рис. 1).

Выходную частоту (вых1 — вых4) синтезирует ГУН, остальные блоки петли ФАПЧ, среди которых определяющую роль играют фазовый детектор (ФД), ГПЗ и петлевой фильтр нижних частот (ФНЧ), предназначены для формирования необходимого управляющего сигнала. При этом частоты эталонного (ЭГ) и подстраиваемого (ГУН) генераторов поступают на ФД, выдающий сигнал рассогласования в виде импульсов, длительность которых равна разности времен прихода передних фронтов этих сигналов. На основе этих импульсов с помощью ГПЗ и ФНЧ формируется управляющее напряжение для ГУН. Делитель частоты С4 управляет отношением частоты ГУН к ча-

5

Система выходных каскадов

№Ц

вход из цепи компенсация задержек

Рнс. 1. Структура разработанной системы ФАПЧ

стоте ФД. Делители С1 — СЗ предназначены для снижения частоты ГУН до частоты, на которой может работать ядро ПЛИС, делитель N предназначен для расширения набора возможных выходных частот и используется только в том случае, если варьированием коэффициентов С1 — С4 невозможно получить на выходе требуемую частоту. Модули реконфигурации и динамического сдвига фаз предназначены для изменения параметров системы без длительной по времени смены конфигурации ПЛИС. Они могут быть задействованы как в процессе отладки схемы для нахождения оптимальных параметров, так и в процессе работы при переходе между различными этапами обработки данных. В схеме присутствует блок индикации окончания процесса установки рабочего режима, отслеживающий выходящие с ФД импульсы рассогласования.

Схема ГУН представлена кольцевым генератором на управляемых напряжением инверторах. При выполнении в КМОП логике одним из основных недостатков таких генераторов является нелинейная характеристика управления — зависимость выходной частоты от управляющего напряжения. В результате ФАПЧ с таким генератором имеют непостоянную, зависящую от выходной частоты функцию передачи. Для уменьшения этой зависимости в работе предложен метод увеличения линейности характеристики ГУН. Спроектированный ГУН содержит 4 дифференциальных инвертора с двумя входами и двумя выходами, соединенных в кольцо. Для линеаризации передаточной характеристики в каждый инвертор ГУН подастся три управляющих напряжения (рис. 2) — основное (Ус) и два дополнительных (Уст и Уср), сформированных из основного с помощью цепей рис. 3.

Рис. 2. Конфигурация предлагаемого кольцевого генератора (а) и схема его дифференциального инвертора (б)

Повышенная линейность функции передачи и расширенный диапазон рабочих частот получаются за счет того, что в инверторах рассматриваемого ГУН каждому активному п-каналыюму транзистору соответствуют три нагрузочных р-каиальных транзистора, на затворы которых подаются различные управляющие напряжения. Каждый транзистор в отдельности имеет максимальную скорость уменьшения сопротивления при напряжениях на затворе, близких к пороговому, т.е. при различных значениях Ус, а их параллельное включение обеспечивает более равномерное изменение нагрузочного сопротивления во всех режимах работы. Зависимости выходной частоты от

Vc

г-С

Vein

Vcm ->■

Vcp

—>-

Vcout —>■

Vc

>-q

а) б) c)

Рис. 3. Цсии формирования дополнительных управляющих напряжений

управляющего напряжения для исходного и модифицированного ГУН представлены на рис. 4. х109

Рис. 4. Зависимость выходной частоты и функции передачи ГУН от управляющего напряжения

Вторым важным блоком, определяющим максимальную частоту работы ФАПЧ, является делитель частоты. Для построения высокочастотного 9-ти разрядного делителя (максимальный модуль деления — 512) был использован ряд оригинальных решений.

Во-первых, в связи с тем, что минимальная частота работы делителя составляет сотни мегагерц, делитель можно построить на динамических О-триггерах (рис. 5а), которые из-за простоты конструкции могут работать на более

8

высоких частотах, чем обычные статические триггеры. Во-вторых, ядро делителя выполнено па основе регистра сдвига с линейной обратной связью (РСЛОС), в котором на вход первого Б-триггера приходит значение функции «Исключающее ИЛИ» от выходов определенных разрядов регистра. В результате последовательных переключений па выходе регистра сдвига разрядности п формируется псевдослучайная последовательность длиной 2П — 1, где п — число разрядов. Основным достоинством такой структуры является простота цепи ОС, что увеличивает максимальную частоту благодаря минимальной задержке и меньшим размерам топологии.

В-третьих, цепь сравнения с нулем, отвечающая за переход счетчика из режима счета в режим загрузки, реализована на «подтекающей» схеме, активными в которой являются только п-канальные транзисторы, вследствие чего схема переключается быстрее, а ее входная ёмкость и, соответственно, нагрузка на основное кольцо РСЛОС меньше (рис. 56).

а) б)

Рис. 5. а) Динамический триггер с мультиплексором па входе; б) Схема

сравнения с нулем

Среди остальных блоков предложенной системы ФАПЧ следует отметить программируемый ГПЗ, реализующий ток с «прямоугольным» откликом на включение/выключение источника и минимальным абсолютным значением 10 мкА. Такое малое значение призвано компенсировать недостаточную емкостную составляющую ФНЧ, являющуюся следствием малой площади всей системы. Программируемый ФНЧ имеет 3-й порядок для качсствен-

ной фильтрации шумов. Оригинальной конструкцией отличается блок динамического сдвига фазы выходного сигнала, поскольку максимальная частота его работы составляет 2 ГГц, а величина минимального сдвига фазы — всего 62.5 пс. При этом во время переключения должны быть исключены паразитные выбросы в выходном сигнале, что достигается замыканием двух выходов ГУН на промежуток времени в 2 не. В это время увеличивается ток утечки, а фаза выходного сигнала принимает промежуточное состояние. Через 2 не первый, исходный выход ГУН закрывается, а второй остается открытым, в результате чего выходной сигнал полностью переходит с первого на второй выход ГУН и процесс сдвига фазы оканчивается.

Благодаря четырем режимам обратной связи система ФАПЧ может быть настроена под решение следующих задач:

— Режим без компенсации задержек. Оптимизирован для максимальной стабильности выхода ФАПЧ.

— Режим синхронных данных. Эффективные задержки распространения сигналов по линии данных и дереву синхронизации равны, т.е. разница фаз между тактовым сигналом и данным на внешних выводах равна разнице фаз на Б-трнггере, их использующем. Такой режим гарантирует отсутствие метастабильности в схеме при условии корректного отношения фаз на внешних выводах.

— Обычный режим. Обеспечивает нулевую эффективную задержку по дереву синхронизации ПЛИС.

— Режим буфера с нулевой задержкой. В этом режиме ПЛИС представляет собой буфер тактового сигнала с нулевой задержкой, т.е. фазы сигнала на выделенном входе и тактовом выходе ПЛИС идентичны. Может использоваться при создании цепочек микросхем.

— Режим внешней ОС. Режим обеспечивает компенсацию задержки по любой линии, подключенной к выбранным выводам ПЛИС и, в отличие от режима буфера с нулевой задержкой, позволяет учитывать задержку распространения не только по кристаллу, но и между двумя работающими синхронно микросхемами.

В четвертой главе представлена трехуровневая методика моделирования, при помощи которой получены значения выходных параметров модели разработанной системы ФАПЧ. Измерены характеристики изготовленных образцов, которые приведены в сравнении с результатами моделирования и с аналогичными характеристиками зарубежных систем ФАПЧ.

Основные динамические параметры, характеризующие построенную систему, представлены в табл. 1. Наибольшее внимание на этапе моделирования схемного решения уделялось повышению максимальной частоты работы ГУН и блоков, непосредственно работающих па его тактовом сигнале, а также повышению качества выходного сигнала, в частности, его джиттера.

Таблица 1.

Динамические параметры предложенной ФАПЧ

Параметр Величина Примечание

Структурные параметры

Минимальная частота ФД 1 МГц Является частотой работы контура ФАПЧ. Снижение частоты ФД приводит к потере устойчивости системы.

Диапазон работы ГУН 1 - 2 ГГц Определяет выходную частоту и минимальный сдвиг фазы

Максимальная выходная частота 500 МГц Подбирается исходя из характеристик дерева синхронизации ПЛИС

Мшпшальный сдвиг фазы G2.5 пс Достигается на частоте ГУН, равной 2 ГГц

Смещение частоты при отключенном ФД ± 10% Частота измеряется через 100 мке после отключения ФД. Низкая величина отклонения важна при аварийном завершении работы системы.

Измеряемые параметры

Джиттер Зависит от настроек и внешних условий Временная нестабильность периода тактового сигнала. Величина джиттера используется при расчете максимально допустимой частоты работы ПЛИС.

Фазовый шум Мощность побочных гармоник на заданной отстройке от несущей

Время захвата Время после инициализации, необходимое для установления рабочего режима

Моделирование высокочастотных блоков проводилось симулятором Cadence Spectre Simulator. Помимо самой схемы, моделировалась также топология с экстракцией паразитных элементов — сопротивления и емкости. Сравнение полученных таким образом основных характеристик, частотного диапазона ГУН и максимальной частоты работы делителя на его выходе приведено в табл. 2, где также проведено сравнение с результатами измерения изготовленных образцов. Моделирование и измерение проводилось при диапазоне напряжений питания 1.71 - 1.89 В и температур -СО - 85 °С, в таблице представлены граничные значения. Различия в результатах моделирования схемы и топологии обусловлены наличием в последней дополнительных паразитных элементов, а различия результатов моделирования топологии и

результатов измерений — используемыми моделями. Более подробное обсуждение причин представлено в диссертации.

Таблица 2.

Сравнение результатов моделирования схемы, топологии и измерения

образцов

Параметр Схема Топология Изготовленные образцы

FFVH, MIN 950 МГц 840 МГц 700 МГц

FryH, MAX 2.83 ГГц 2.05 ГГц 2.3 ГГц

Рдел, MAX 1.22 ГГц 1.05 ГГц 1.05 ГГц

Стандартная процедура моделирования в Cadence Spectre Simulator не позволяет определить характеристики системы ФАПЧ в полном объеме, поэтому для отыскания условий работоспособности в составе ПЛИС и оценки выходных параметров системы ФАПЧ была предложена и реализована трехуровневая система моделирования на основе Verilog-описапия цифровых н аналоговых блоков. На первом уровне ключевые параметры аналоговых блоков задаются табличными величинами, типичными для данной структуры ФАПЧ, сопротивления и емкости представляются стандартными конструкциями языка. Этот уровень моделирования отличается высокой скоростью (100 мке моделируются за 2 мин) и наиболее эффективен при расчете ФНЧ. Второй уровень связан с моделированием схемы в симуляторе SpectreVerilog, когда цифровые блоки по-прежнему представлены Verilog-описаниями, а аналоговые — SPICE моделями. Такая модель наиболее соответствует действительности, на её основе можно проводить достаточно точную (в пределах 5 - 10 %) оценку времени установления, джиттера выходного сигнала и проводить измерения с учетом аналоговых помех и шумов в цепях питания. Соотношение времени моделирования — 6ч./ 100 мкс. На третьем уровне (для проверки функциональности ФАПЧ в составе ПЛИС) составлялось описание всей системы на «чистом» Verilog. Точность такого представления не очень высокая (20 - 30 %), зато могут быть протестированы блоки динамической реконфигурации и динамического сдвига фаз, приостановка и отключение ФАПЧ, функционирование в различных режимах- ОС с использованием межсоединений ядра ПЛИС и т.п., причем сокращение времени моделирования но сравнению с SpectreVerilog составляет сотни раз.

Предложенная система ФАПЧ была реализована в составе ПЛИС серии 5578ТС при поддержке ОАО «КТЦ «ЭЛЕКТРОНИКА». Оценка сё характеристик проведена в сравнении (табл. 3) с синтезатором частот Texas Instruments cdce62002 и встроенной системой ФАПЧ зарубежной ПЛИС Altera Cyclone II (наиболее близкая по функциональности и по технологическому процессу). Анализ выходных параметров проводился с помощью осцил-

Таблица 3.

Сравнение параметров предложенной системы ФАПЧ с зарубежными

аналогами

Параметр Эта работа TEXAS Altera

Джиттер, гтв

Гвх = 20 МГц, ,1вх = 62 пс 20 пс 14.5 пс 24.2 пс

Рвх = 50 МГц, Лвх = 48 пс 18.3 пс 12.8 пс 17.5 пс

Фазовый шум

Рвх = 10 МГц, Рвых = 200 МГц -98дБ/Гц -105дБ/Гц -99дБ/Гц

^отстройки 1 МГц

Рвх = 50 МГц, Рвых = 200 МГц -99дБ/Гц -105дБ/Гц -101дБ/Гц

^отстройки 1 МГц

Время установления

рвх = 20 МГц 10.2 мке 13.5 мке 48.6 мке

Рвх = 50 МГц 6.9 мке 9.4 мке 43.2 мке

лографа LcCroy WaveRunner 640Zi с полосой пропускания 4 ГГц, для измерения всех типов джиттера использовался пакет «JitKit Clock Jitter Analysis», a для получения спектральных диаграмм — пакет «Spectrum Analysis». В качестве опорных использовались генераторы частотой 20 МГц и 50 МГц. Видно, что результаты измерения выходных параметров соответствуют уровню лучших мировых аналогов.

Для подтверждения максимальной частоты ГУН в 2 ГГц была построена осциллограмма процесса динамического сдвига фазы (рис. 6), в которой

Рис. 6. Осциллограмма динамического сдвига фазы

благодаря режиму бесконечного послесвечения виден набор сдвигов переднего фронта выходного сигнала ФАПЧ. Курсоры указывают на то, что среднее значение сдвига равняется 62.5 пс, что может быть реализовано только на частоте ГУН, равной 2 ГГц.

Кроме того, с помощью реализации стандарта ЬУБЭ и разработанной системы ФАПЧ удалось повысить скорость приема-передачи через внешние выводы ПЛИС 5578ТС024 до 600 Мб/с, глазковая диаграмма соответствующей передачи изображена на рис. 7.

Рис. 7. Глазковая диаграмма передачи данных со скоростью потока 300 Мб/с и 600 Мб/с

ОСНОВНЫЕ РЕЗУЛЬТАТЫ И ВЫВОДЫ

На основании проведенных в диссертации исследований получены следующие научно-технические результаты:

1. Реализована система ФАПЧ, максимальная измеренная частота работы которой составляет 2 ГГц во всех условиях эксплуатации. Показано, что минимальная полоса пропускания контура, полученная при частоте опорного генератора 20 МГц, равняется 336.6 кГц, что в 3 раза меньше, чем у встроенной ФАПЧ Cyclone II фирмы Altera в аналогичных условиях.

2. Предложена конфигурация ГУН с максимальной выходной частотой 2 ГГц и коэффициентом передачи 1.5 ГГц/В, обладающая повышенной линейностью характеристики управления.

3. Разработаны высокочастотные элементы: блок динамической реконфигурации фазы, блок управления сбросом ГУН, девятиразрядиый делитель частоты.

4. Обоснован выбор емкости слоев металлизации вместо емкости подза-творпого диэлектрика МОП-структуры для реализации конденсаторов ФНЧ. Он обусловлен стабильностью параметров и потенциальной радиационной стойкостью первой структуры.

5. Разработано Verilog-oniicaiiiic, позволяющее в сотни раз ускорить моделирование переходных процессов системы ФАПЧ и при использовании его в рамках предложенной методики трехуровнего моделирования сохранить точность полученных результатов в пределах 5%.

6. В результате проведенных испытаний изготовленных опытных образцов ПЛИС 5578ТС024 установлено, что интегрированная в неё разработанная система ФАПЧ имеет характеристики на уровне лучших зарубежных аналогов, а по некоторым параметрам даже превосходит их. Использование результатов диссертации подтверждается соответствующим актом о внедрении.

Основные результаты диссертации опубликованы в следующих работах:

Публикации в изданиях, рекомендованных ВАК

1. Бормоитов, E.H. Система фазовой автоподстройки частоты для ПЛИС / E.H. Бормонтов, В.И. Клюкни, С.А. Быстрицкий // Вестник Воронежского государственного технического университета.— 2008.— Т. 4,— № 12,- С. 51-55.

2. Бормоитов, E.H. Анализ стабильности параметров выходных сигналов в системе ФАПЧ для ПЛИС / E.H. Бормонтов, В.И. Клюкип, С.А. Быстрицкий // Вестник Воронежского государственного технического университета,- 2010.- Т. 6,- № 7,- С. 123-127.

3. Бормонтов, E.H. Гигагерцовый генератор для интегрированной в ПЛИС системы ФАПЧ / E.H. Бормонтов, В.И. Клюкни, С.А. Быстрицкий // Вестник Воронежского государственного технического университета,- 2011,- Т. 7.- № 2,- С. 130-133.

4. Быстрицкий, С.А. Программируемый делитель частоты для высокоскоростных систем ФАПЧ / С.А. Быстрицкий, В.И. Клюкин, E.H. Бормонтов // Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС)».

Сборник трудов. — Москва : Институт проблем проектирования в микроэлектронике РАН, 2012,- С. 324-327.

Статьи и материалы конференций

5. Бормонтов, E.H. Система фазовой автоподстройкн частоты для ПЛИС / E.H. Бормонтов, В.И. Клюкин, С.А. Быстрицкнй // Твердотельная электроника и микроэлектроника.— 2008 — № 7.— С. 95-102.

6. Бормонтов, E.H. Стабилизация параметров выходного сигнала в системе ФАПЧ для ПЛИС / E.H. Бормонтов, В.И. Клюкин, С.А. Быстрицкнй // Труды XV Междунар. научн.-техн. конф. «Радиолокация, навигация, связь»,- Т. 2. - Воронеж: ВГУ, 2009.- С. 1136-1141.

7. Бормонтов, E.H. Влияние параметров фильтра нижних частот на характеристики ФАПЧ / E.H. Бормонтов, В.И. Клюкин, С.А. Быстрицкий // Твердотельная электроника и микроэлектроника. — 2009.— № 8,—

8. Бормонтов, E.H. Повышение устойчивости выходных сигналов в системе ФАПЧ для ПЛИС / E.H. Бормонтов, В.И. Клюкни, С.А. Быстрицкнй // Труды XVI Междунар. паучн.-техн. конф. «Радиолокация, навигация, связь»,- Т. 1,- Воронеж: ВГУ, 2010,- С. 396-401.

9. Бормонтов, E.H. Особенности проектирования высокочастотной ФАПЧ / E.H. Бормонтов, В.И. Клюкин, С.А. Быстрицкий // Труды XVII Междунар. научн.-техн. конф. «Радиолокация, навигация, связь».— Т. 1. — Воронеж: ВГУ, 2011.- С. 592-600.

10. Быстрицкий, С.А. Высокоскоростной делитель частоты на базе регистра сдвига с линейной обратной связью / С.А. Быстрицкий, E.H. Бормонтов, В.И. Клюкин // Твердотельная электроника, микроэлектроника и наноэлектроника. — 2011.— № 10.— С. 54-59.

Патенты на изобретения

11. Пат. 2455755 Российская Федерация, МПК Н03В27/00. Кольцевой КМОП генератор, управляемый напряжением / Быстрицкий С. А., Клюкин В.И., Быстрицкий, A.B.; заявитель и патентообладатель ОАО «КТЦ «ЭЛЕКТРОНИКА». - заявл. 01.03.2011 ; опубл. 10.07.2012, Бюл. № 12. — 14 с.

Подписано в печать 22.10.2013 Формат 60 х 84/16. Бумага для множительных аппаратов. Усл. печ. л. 1,0. Тираж 100 экз. Заказ ^-205 ФГБОУ ВПО «Воронежский государственный технический университет» 394026 Воронеж, Московский просп., 14

С. 4-7.

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ «ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

БЫСТРИЦКИЙ СЕРГЕЙ АЛЕКСЕЕВИЧ

ВЫСОКОЧАСТОТНАЯ СИСТЕМА ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ, ИНТЕГРИРОВАННАЯ В ПРОГРАММИРУЕМУЮ ЛОГИЧЕСКУЮ ИНТЕГРАЛЬНУЮ СХЕМУ

«Твердотельная электроника, радиоэлектронные компоненты, микро- и

На правах рукописи

Специальность: 05.27.01 —

наноэлектроника, приборы на квантовых эффектах»

Диссертация на соискание учёной степени кандидата технических наук

Научный руководитель: доктор физико-математических наук,

профессор Бормонтов Е.Н.

Воронеж - 2013

ОГЛАВЛЕНИЕ

Введение ..........................................................................5

Глава 1. Назначение и классификация блоков ФАПЧ........................10

1.1 Структурная схема и режимы работы ФАПЧ......................10

1.2 Синтезаторы частот....................................................13

1.3 Встроенные системы ФАПЧ фирмы Altera..........................17

1.4 Альтернативная конфигурация ФАПЧ — DLL (Delay-Locked Loop) 22

1.5 Стратегия проектирования предлагаемой системы ................28

1.6 Выводы к главе 1......................................................30

Глава 2. Математическое описание системы ФАПЧ..........................32

2.1 Функция передачи контура ФАПЧ ..................................32

2.2 Время установления рабочего режима ..............................39

2.3 Выводы к главе 2......................................................43

Глава 3. Основные функциональные узлы встроенной ФАПЧ..............44

3.1 Фазовый детектор......................................................45

3.2 Генератор подкачки заряда............................................47

3.3 Выбор технологии «быстрой синхронизации» ......................52

3.4 Фильтр нижних частот................................................59

3.5 Генератор, управляемый напряжением..............................64

3.6 Блок управления сбросом..............................................74

3.7 Блок реконфигурации фазы..........................................78

3.8 Делитель частоты на базе РСЛОС ..................................84

3.9 Индикатор окончания процесса синхронизации .... ............90

3.10 Режимы обратной связи ......... ............................93

3.11 Выводы к главе 3......................................................94

Глава 4. Моделирование и измерение выходных параметров опытных образцов системы ФАПЧ......................................................98

4.1 Динамические параметры ...................... 98

4.2 Моделирование схемных и топологических решений........101

4.2.1 Моделирование и измерение высокочастотных блоков . . . 102

4.2.2 Смешанное моделирование..................104

4.3 Исследование изготовленных образцов...............112

4.3.1 Плата тестирования......................112

4.3.2 Полученные результаты....................116

4.4 Выводы к главе 4...........................124

Основные результаты и выводы........................126

Литература....................................127

Приложение А. Функциональные описания ключевых блоков.......135

А.1 Уепк^'-описания цифровых блоков.................135

А.2 Уепк^А-описания аналоговых блоков................137

А.З Уеп^-описания аналоговых блоков.................140

СПИСОК ОБОЗНАЧЕНИЙ

В работе используются следующие обозначения:

ФАГТЧ — Фазовая автоподстройка частоты

ПЛИС — Программируемая логическая интегральная схема

ГУН — Генератор, управляемый напряжением

ФНЧ — Фильтр нижних частот

ГПЗ — Генератор подкачки заряда

ФД — Фазовый детектор

ОС — Обратная связь

ОГ — Опорный генератор

ПП — Полоса пропускания

ВВЕДЕНИЕ

Современные информационные технологии требуют непрерывного расширения функциональных возможностей и диапазона рабочих частот электронных схем, что сопровождается ужесточением требований к составляющим блокам и компонентам. При этом особое внимание уделяется разработке высококачественных встраиваемых блоков с заданным интерфейсом и функциональностью (IP-ядер, IP — Intellectual Property). Типичными представителями таких блоков являются системы фазовой автоподстройки частоты (ФАПЧ), способные не только синтезировать необходимые для работы частоты и синхронизировать фазы тактовых импульсов между различным интегральными схемами (ИС) в составе всего устройства, но и подавлять возникающие в соединительных цепях помехи.

Одной из востребованных возможностей применения систем ФАПЧ являются программируемые логические интегральные схемы (ПЛИС), где они служат для синтеза и необходимого использования «чистых» тактовых сигналов. Среди основных тенденций в проектировании встроенных систем ФАПЧ для высококачественных ПЛИС (фирмы-производители Altera, Xilinx, Lattice) можно выделить следующие:

— повышение выходной частоты и, соответственно, расширение набора значений реализуемых частот;

— достижение высокой стабильности выходных тактовых сигналов;

— возможность оперативной подстройки фазы;

— низкое потребление мощности;

— наличие блока динамической реконфигурации.

Прогресс в улучшении выходных параметров систем ФАПЧ в составе ПЛИС связывают, прежде всего, с уменьшением проектных норм используемых технологий, что на каждом шаге значительно увеличивает стоимость изделий. Альтернативным вариантом может служить применение передовых схемо-

технических приемов, позволяющих достигать желаемого в рамках имеющейся технологической базы, что при практически неизменной стоимости существенно повышает конкурентоспособность продукции. Поэтому отыскание и реализация таких решений для встроенных систем ФАПЧ является актуальной задачей и предметом исследований настоящей работы.

Данная работа проводилась в соответствии с планом ГБ НИР кафедры физики полупроводников и микроэлектроники ФГБОУ ВПО «Воронежский государственный университет». Работа поддержана целевым грантом фонда Бортника в рамках программы «УМНИК».

Цель работы: разработка системы ФАПЧ, эффективно решающей необходимые пользователям функции синтеза стабильных тактовых сигналов высокой частоты и обладающей гибкостью в работе и настройке, опережающей по характеристикам зарубежные ФАПЧ аналогичного применения, выполненные в схожем технологическом процессе. Для достижения указанной цели были сформулированы следующие задачи:

1. Конструирование минимальной по площади аналоговой части, имеющей небольшое значение функции передачи с целью сужения полосы пропускания ФАПЧ.

2. Разработка схемы генератора управляемого напряжением (ГУН) с повышенной линейностью характеристики управления.

3. Проектирование функциональных узлов системы ФАПЧ, работающих на частотах до 2 ГГц, в частности, 9-ти разрядного делителя частоты, блока управления сбросом, блока динамического сдвига фазы.

4. Создание Verilog-описания системы ФАПЧ для ускоренного моделирования переходных процессов.

Научная новизна диссертации определяется полученными оригинальными результатами и состоит в следующем:

1. Найдено решение проблемы получения сигнала высокого качества во встроенных системах ФАПЧ, отличающееся использованием меньшей,

чем у известных аналогов, площади на кристалле и позволяющее создавать проекты с рабочими частотами до 500 МГц.

2. Представлена трехуровневая система моделирования, использующая, помимо SPICE моделей, разработанное описание системы ФАПЧ на языках Verilog и VerilogA и позволяющая исследовать её функциональные узлы в сотни раз быстрее, чем при использовании для моделирования одних лишь SPICE моделей, при этом сохраняющая точность расчета параметров системы в рамках 5 %.

3. Комбинированием разработанного высокочастотного ГУН и системы динамической реконфигурации фазы удалось получить минимальный программируемый временной сдвиг выходного сигнала, равный 62.5 пс, что выделяет разработанную систему ФАПЧ из ряда аналогов, спроектированных по технологическим нормам 90 - 180 нм, и позволяет использовать полученную систему ФАПЧ в высокоскоростных интерфейсах передачи данных.

4. Выявлены основные источники фазовой нестабильности выходного тактового сигнала, характерные для использования ФАПЧ в составе ПЛИС (шум цепи питания и влияние цифровой части ПЛИС, взаимное влияние элементов ввода/вывода ПЛИС, соседних топологических элементов), предложены методы её снижения.

Научная и практическая значимость диссертации:

1. Интеграция системы ФАПЧ в состав ПЛИС приводит к снятию ограничения на максимальную частоту работы её ядра, накладываемую элементами ввода/вывода и межсоединениями на плате.

2. Использованный метод повышения линейности характеристики управления ГУН позволяет получить на его выходе частоты до 2 ГГц при максимальном значении коэффициента передачи в 1.5 ГГц/В.

3. Разработанный делитель частоты па динамических триггерах позволяет поднять рабочую частоту системы и сократить занимаемую ею площадь.

4. Построенная система динамического сдвига фазы исключает возможность появления паразитных импульсных выбросов на выходе ФАПЧ.

5. Разработанная схема программируемого маломощного источника тока сводит к минимуму процессы релаксации, значительно искажающие отклик на сигналы переключения.

6. Предложенная система межсоединений в цепи обратной связи ФАПЧ позволяет использовать систему в любом из пяти режимов: «без компенсации», «обычный», «режим синхронных данных», «режим буфера с нулевой задержкой», «режим внешней обратной связи», что позволяет получать предсказуемые результаты в любых конфигурациях проекта. Основные положения, выносимые на защиту.

1. Структура ФАПЧ с интегрированным ФНЧ и ГУН, встроенная в ПЛИС, предназначенная для повышения тактовой частоты и синтеза частот, обладающая гибкостью настройки и управления, функцией подстройки фазы для передачи данных и пятью режимами обратной связи.

2. Генератор, управляемый напряжением, с повышенной линейностью характеристики управления, что позволяет уменьшить коэффициент его передачи и полосу пропускания системы ФАПЧ.

3. Оригинальные высокочастотные элементы, работающие на частотах до 2 ГГц, такие как делитель частоты, система динамического сдвига фазы, мультиплексор 8 в 1 и блок управления сбросом ГУН.

Апробация работы. Результаты диссертации докладывались на научных сессиях ВГУ (Воронеж, 2008 - 2012), международных научно-технических конференциях «Радиолокация, навигация, связь» (Воронеж, 2009 - 2011), V всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем» (Москва, 2012).

Публикации. По теме диссертации опубликовано 11 научных работ, в том числе 4 — в изданиях, рекомендованных ВАК РФ. В работах, опубликованных в соавторстве и приведенных в конце автореферата, лично соискателю

принадлежат: [1, 2, 5 - 9] — выбор подходящей структуры системы ФАПЧ и моделирование с целью оптимизации её параметров; [3, 11] —- поиск оптимальной архитектуры широкополосного ГУН, имеющего повышенную линейность характеристики управления; [4, 10] — проектирование высокоскоростного многоразрядного делителя частоты.

Объем и структура работы. Диссертация состоит из введения, четырех глав, заключения и списка литературы, включающего 76 наименований. Основная часть работы изложена на 116 страницах, содержит 80 рисунков и 13 таблиц.

ГЛАВА 1. НАЗНАЧЕНИЕ И КЛАССИФИКАЦИЯ БЛОКОВ ФАПЧ

1.1. Структурная схема и режимы работы ФАПЧ

Первая система ФАПЧ была разработана в 1930 году французским инженером Беллизом. Относительно широкое применение она получила в 1960 году с появлением первых интегрированных ФАПЧ компонентов [1]. Существовало традиционное предубеждение против ФАПЧ, связанное отчасти со сложностью реализации её на дискретных компонентах, а отчасти с сомнениями относительно надёжности её работы. В начале 1990-х годов, когда стали появляться высокоинтегрированиые компоненты, реализующие на одном кристалле практически все необходимые узлы ФАПЧ [2-4], эта система, при правильном и корректном проектировании, стала достаточно надёжным и заслуживающим внимания узлом.

В связи с тем, что настройка осуществляется по разности фаз, система является астатической по отношению к частоте: в установившемся режиме частота настройки точно равна частоте управляющего сигнала. При определённых условиях система ФАПЧ может быть астатической и по фазе [5].

Система ФАПЧ используется для восстановления сигнала определенной частоты, для сглаживания биений входного сигнала или для синтезирования сигнала, частота которого равна / * т/п, где 1 - опорная частота, т и и -целые числа. Она находит самое широкое применение в различных областях техники, например, для стабилизации частоты мощного генератора по сигналу маломощного стабильного генератора, для создания высокостабильных возбудителей с дискретным множеством частот и устройств, позволяющих плавно и точно изменять частоту высокостабильных генераторов, в системах выделения несущей для синхронного и корреляционного приема, в системах телевидения, для фазовой синхронизации колебаний лазера, для деления и умножения ча-

и

стоты, для создания фазовых и частотных модуляторов, для стабилизации скорости вращения и синхронизации электродвигателей и т. д. [5]. ФАПЧ также широко используется в системах bluetooth, GSM, а также в программируемых микросхемах широкой направленности.

Известны различные модификации систем ФАПЧ: однопетлевые и мпо-гопетлевые, с простым и комбинированным управлением и т. д. Также системы ФАПЧ можно разделить на устаревшие аналоговые, цифровые [6-8] и комбинированные, наиболее распространенные на текущий момент. В данной работе рассматривается аналого-цифровая одпопетлевая система (рис. 1.1), которая по своей структуре представляет следящую систему автоматического регулирования с одним входом, одним или двумя выходами и однопетлевой отрицательной обратной связью. Объектом регулирования здесь является подстраиваемый ГУН, сигнал управления воздействует только на частоту его автоколебаний.

Рис. 1.1. Базовая структура аналого-цифрового блока ФАПЧ [2-4]

На входе системы действует сигнал эталонного генератора в виде периодической или квазипериодической функции (управляющее воздействие), а с ее выхода снимается сигнал подстраиваемого генератора. Датчиком рассогласования в системе является фазочастотный детектор (ФД), выходной сигнал которого представляет собой периодическую однозначную функцию разности мгновенных фаз сигналов эталонного и подстраиваемого генераторов. Фильтр нижних частот (ФНЧ) в цепи управления предназначен для коррекции передаточной функции замкнутой системы.

В зависимости от назначения и условий применения система ФАПЧ позволяет решать различные задачи. Простейшая из них — стабилизация частоты

и фазы подстраиваемого генератора. Обычно при этом параметры эталонного сигнала остаются постоянными. Более сложным является случай, когда параметры эталонного сигнала непостоянны. При этом система играет роль фильтра, демодулятора или следящего усилителя. Она выполняет функции узкополосного фильтра, и в том случае, если параметры эталонного сигнала постоянны, но на ее вход вместе с эталонным сигналом попадает аддитивная помеха. В таком применении система ФАПЧ дает исключительно высокие результаты при чрезвычайной простоте конструкции. Особо следует отметить возможности системы ФАПЧ как нелинейного фильтра и демодулятора частотно-модулированных и фазомодулированных колебаний. Эта возможность обусловлена тем, что, по существу, в ней как бы происходит корреляционная обработка принимаемого сигнала [5].

Рассмотрим принцип действия системы ФАПЧ на примере упрощенной, изолированной от внешних воздействий (автономной) системы. Сигналы частот ыэх и и)пг от опорного генератора ОГ и подстраиваемого ГУН поступают на фазовый детектор ФД, выдающий сигнал рассогласования для формирования управляющего напряжения. Управляющее напряжение воздействует на ГУН, изменяя его частоту, приближая её к частоте опорного.

В стационарном режиме, когда частоты а;ог и ^гун равны, в системе устанавливается постоянная разность фаз между сигналами соответствующих генераторов и управляющее напряжение постоянно, т.к. в противном случае статический режим будет невозможен. Поэтому между ФД и ГУН включаются устройства, пропускающие постоянный ток. Такими устройствами обычно являются фильтры нижних частот [5]. Они устраняют из спектра сигнала управления нежелательные составляющие побочных частот, присутствующие на выходе фазового детектора, которые, попадая на вход генератора, вызывают паразитную частотную (фазовую) модуляцию эталонного генератора.

Система ФАПЧ представляет собой разновидность систем с обратной связью, поэтому в ней возможна потеря устойчивости. В зависимости от величи-

ны флуктуаций, нарушающих равновесие, различают устойчивость системы в «малом», «большом» и «целом». По существу, устойчивость в «малом» определяет возможность режима удержания, а устойчивость в «большом» — условия отсутствия режима квазисинхронизма. Выполнение этих условий, естественно, гарантирует выполнение условий устойчивости в «малом». Устойчивость в «целом» определяет условие отсутствия режима биений.

1.2. Синтезаторы частот

�