автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.13, диссертация на тему:Способы сокращенного выполнения операций и их аппаратного контроля в арифметических устройствах

Одесский Государственный политехнический университет

РГ6 ОД

О Г) На правах рукописи

?

ХАССОНАХ Уаэль Абед Аль-Хам1ш | Иордания]

УДК 681.326

СПОСОБЫ СОКРАЩЕННОГО ВЫПОЛНЕНИЯ ОПЕРАЦИЙ И ИХ АППАРАТНОГО КОНТРОЛЯ В АРИФМЕТИЧЕСКИХ УСТРОЙСТВАХ

Специальность 05.1 - "Вычислительные машины, системы и сети, элементы и устройства вычислительной техники и систем управления"

Автореферат диссертации на соискание ученой степени кандидата технических наук

Одесса - 1996

Диссертацией является рукопись.

Работа выполнена на кафедре "Компьютерные интеллектуальные системы и сети" Одесского государственного политехнического университета

Научный руководитель:

кандидат технических наук, доцент Дрозд Александр Валентинович Официальные оппоненты:

доктор технических наук, доцент Тихончук Сергей Тимофеевич; кандидат технических наук, доцент Карачун Леонид Федорович. Ведущая организация:

Украинская Государственная Академия связи Зашита состоится « 30 » мая 1996 г. в 14°° на заседании специализированного совета Д05.06.04 в Одесском государственном политехническом университете (г. Одесса, пр. Шевченко, 1).

Отзывы на автореферат в двух экземплярах, заверенные печатью учреждения, просим направлять по адресу: 270044, г.Одесса, пр. Шевченко, 1, ОГПУ, Ученому секретарю.

С диссертацией можно ознакомиться в библиотеке Одесского государственного политехнического университета.

Автореферат разослан «,2&» 1996 г.

Ученый секретарь специализированного совета канд1щат технических наук,

профессор

АННОТАЦИЯ

Целыо диссертационной работы является разработка способов сокращенного выполнения и аппаратного контроля по модулю операций в арифметических устройствах с округлением.

В соответствии с поставленной иелыо решаются следующие задачи:

]. Анализ возможностей сокращения вычислений в арифметических устройствах (АУ) с округлением.

2. Разработка и оценка способов сокращенного выполнения и контроля по модулю умножения и возведения в квадрат в матричных устройствах с округлением.

3. Разработка и оценка способов сокращенного выполнения и контроля по модулю операций в поразрядных конвейерных умножителях и квадраторах с округлением.

4. Разработка и оценка способов сокращенного выполнения и контроля по модулю операций в умножителях и делителях на константу.

5. Разработка и оценка способов сокращенного выполнения и контроля по модулю операций в матр1гчных устройствах с восстановлением и без восстановления остатка.

На защиту выносятся следующие результаты работы:

1. Способы сокращенного выполнения арифметических операций в матричных устройствах с округлением.

2. Способы сокращенного выполнения арифметических операций в поразрядных конвейерных устройствах с округлением.

3. Способы контроля по модулю сокращенного выполнения операций в арифметичесюгх устройствах с округлением.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Матричные и конвейерные АУ с округлением получают широкое использование в современной вычислительной технике. Они обеспечивают высокую производительность вычислений в широком диапазоне представления чисел в форматах с плавающей точкой. Затраты оборудования этих устройств находятся в квадратичной зависимости от обрабатываемых чисел и значительно возрастают с увеличением точности вычислений, что обращает внимание на экономичность получаемых решений. В этих условиях приобретают важное значение способы построения

АУ с сокращенным выполнением операции. Известный метод сокращенного умножения обеспечивает существенное снижение затрат оборудования и времени в матричном устройстве с округлением. Однако сокращенное выполнение операций не получило должного исследования. Не изучены возможности сокращения вычислений в других арифметических операциях, не рассмотрено сокращение вычислений в конвейерных вычислительных устройствах.

Существенным ограничением в использовании АУ с сокращенным выполнением операций является также недостаточная разработка вопросов их аппаратного контроля, направленного на достижение требуемого уровня достоверности функционирования этих устройств. Сокращение вычислений сопровождается ограничением разрядности обрабатываемых чисел. Это существенно меняет условия контроля по модулю, традиционно и эффективно используемого для проверки полноразрядных операций. Известные решения по контролю сокращенного выполнения арифметических операций не учитывают всех возможностей сокращения вычислений.

Таким образом, необходимы дополнительные исследования в области сокращенного выполнения операций в АУ с округлением и их аппаратного контроля. Поэтому тема работы, посвященная данным вопросам является актуальной.

Методы исследований. Для решения поставленных задач используются прикладная теория цифровых автоматов, теория чисел, элементы дискретной математики, математической логики и теории алгоритмов.

Научная новизна

1. Разработаны и оценены способы сокращенного выполнения арифметических операций в матричных и конвейерных устройствах с округлением.

2. Предложены способы контроля по модулю матричных и конвейерных устройств с округлением, выполненных с сокращением вычислений.

Практическая значимость.

Разработанные в диссертационной работе способы позволяют строить экономичные, быстродействующие матричные и поразрядные конвейерные устройства с округлением и их схемы встроенного контроля по модулю.

Достоверность теоретических результатов подтверждается доказательствами основных положений и выводов, расчетами на ЭВМ.

Реализация результатов работы. Разработанные способы внедрены в учебный процесс в Одесском государственном политехническом унмисрслтстс и используются б ДмсиниЛ!ШДл <>Арпфмстпчс-ские основы вычислительной техники» и «Диагностика компьютерных систем».

Апробация работы. Основные результаты исследований докладывались и обсуждались на научных конференциях студентов и молодых исследователей Одесского государственного политехнического университета (1994г., 1995г.), а также на Европейской конференции разработки и тестирования ЕО&ТС 96 (Париж, март 1996г.)

Публикации. По теме диссертации опубликовано 6 печатных

работ.

Структура и объем диссертации. Диссертационная работа состоит из введения, четырех глав, изложенных на 164 листах машинописного текста, содержит 40 рисунков и список литературы из 68 наименований.

Во введении обоснована актуальность темы, сформулированы цель, задачи исследований и основные результаты, выносимые на защиту.

В первой главе исследуются известные решения по сокращенному выполнению операций в арифметических устройствах с округлением и их аппаратному контролю. Делается вывод о целесообразности разработки способов сокращенного выполнения операций и их контроля.

Во второй главе определяются возможности дополнительного сокращения вычислений в матричном умножителе и сокращенного выполнения операции в матричном квадраторе с округлением, а также способы контроля этих устройств по модулю. Приводятся разработанные способы сокращенного выполнения и контроля по модулю операций умножения и возведения в квадрат в поразрядных конвейерных устройствах с округлением и их оценки.

В третьей главе предлагаются и оцениваются способы сокращения вычислений и контроля по модулю в умножителях на константу в коде ОН а также в умножителях и делителях на кон-

станту по скобочной форме, выполненных с ограничением разрядности обрабатываемых чисел.

В четвертой главе приводятся способы сокращенного выполнения операций деления чисел в матричных устройствах с округлением, выполненных по алгоритмам с восстановлением и без восстановления остатков и их оценки. Предлагаются способы контроля по модулю матричных устройств с округлением, выполненных по разработанным способам.

В заключении изложены выводы и основные результаты работы.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Переход к обработке чисел в формате с плавающей точкой, обусловленный расширением диапазона представления чисел, потребовал выполнения арифметических операций над п-разрядными операндами с вычислением n-разрядного округленного результата. Такой результат может быть получен с сохранением точности вычислений при сокращенном выполнении операций. Для однотакт-ных матричных и поразрядных конвейерных АУ с округлением сокращение вычислений создает условия для снижения затрат оборудования и повышения быстродействия, что важно, поскольку такие АУ отличаются большими затратами оборудования и применяются при повышенных требованиях к производительности.

Особое место в задаче сокращения вычислений занимает операция умножения, присутствующая во всех операциях с плавающей точкой при обработке мантисс чисел и требующая округления полного 2п-разрядного результата до п разрядов. Известный метод сокращенного умножения основывается на анализе матрицы конъюнкций произведения при ее сечении на две части - правую, которая состоит из к младших столбцов, исключаемых из вычислений, и левую, используемую для формирования округленного произведения.

Для n-разрядных двоичных сомножителей А{1...п} и В{1...п} полное произведение С{1...2п} разбивается на усеченное произведение C{k+l...n}, вычисляемое по левой части матрицы конъюнкций, и невычисляемую часть произведения, определяемую правой частью матрицы конъюнкций

C{l...k}= ¿"^(Atf) B{j) • 2i+j"2) ы j=i

Старшие и разрядов усеченного произведения С{к+1...2п} составляют округленный результат С{п+1...2п).

Величина к определяется из условия несущественного влияния невычисляемой части матрицы на округленный результат. С{ 1...к}<2".

Это неравенство решается при максимальном значении невычисляемой части произведения

С{1...к}=(к-1)24-1 и определяет величину к из условия (к-2)<2п"к по приближенной формуле к=п-)1оВ2 (п-2)[.

Экономия оборудования и времени в матричном умножителе с округлением, выполненном по данному методу, увеличивается с ростом п и приближается к двукратной.

Однако возможности сокращения вычислений ограшгчива-

ются

• определением величины к по максимальному значению невычисляемой части С{1...к};

• сокращением вычислений с точностью до целого количества столбцов матрицы.

При этом доля максимальных значений С{1...к} составляет пренебрежимо малую величину 2'2к (например для п=8 и п=32 соответственно 2"10 и 2"54 ), что для широкого круга задач позволяет снять эти жесткие ограничения.

Предлагаемая оценка возможного сокращения вычислений основывается на усредненном значении С{1...п}, составляющем 1/4 часть от максимального значения и определяется количеством к невычисляемых столбцов и г элементов (к+1)-го столбца матрицы из условия

(к-1+г)2к+1<2п+2 по формулам

(к-2)<2п"к+2, г=2п-к+2.к.

На рис.1 для п=12 показано сечение матрицы конъюнкций на правую и левую части при отбрасывании к столбцов, определяемых по максимальному значению С{1...к} и при дополнитель-

ном сокращении вычислений (к столбцов и г элементов (к+1)-го столбца).

А(1...п}

г ] 12} П 10 9 | 8 | 7 1 6 | 5 4|з;г | ||

¡24!23|22|2||20||9||8[|7||6|15||4|13||2||Т

С{п+1...2п)

10 9

С{к+1...2п)

I1 б

7

|г

I

I

т

12

> В{1...п)

8|7|б|5|4|3|2 | I

с( к+1...2п)

С(1...к)

С{1...2п)

Рис.1. Сечение матрицы конъюнкций произведения для п=12.

Дополнительная экономия оборудования и времени с ростом п увеличивается в абсолютном и уменьшается в относительном выражениях. Для п=12 и п=40 дополнительно сокращаются 23 и 97 сумматоров, что составляет 25% и 10% от АУ соответственно. Для полученных данных и последующих усредненных оценок сокращения вычислений в других АУ на ЭВМ рассчитана среднеквадратичная ошибка отклонений округленного результата от полного. Она не превышает веса младшего разряда округленного результата и с увеличением п уменьшается.

Для матричного квадратора выполнена оценка возможностей сокращения вычислений при максимальном и усредненном значении С{1+к}. В диапазоне п=10-г-70 затраты оборудования снижаются от 23% до 42% при жестких ограничениях и на уровне 43+44% при их снятии. Время вычислений уменьшается соответственно от 40% до 46% и на уровне 45%+47%.

Дополнительное сокращение вычислений меняет условия аппаратного контроля по модулю матричных устройств с округле-

►

нием. Известно контрольное соотношение для проверки матричного умножителя с сокращением вычислений

КА{1...п} • KB{l...n}-KC{ l...k}=KC{k+1...2n}, где KAjl...n}=A{l...n} mod m, KB{l...n}=B{l...n} mod m, KC{l...k)=C{l...k} mod m, KC{k+1...2n}=C{k+1...2n} mod m, а также представление невычисляемой части матрицы минимально из к фрагментов V, и определение ее контрольного кода КС{]...к} как алгебраической суммы контрольных кодов KVj фрагментов V;, 1=1...к (фрагмент - часть матрицы, являющаяся произведением части множимого на часть множителя).

В диссертационной работе доказываются теоремы, определяющие при дополнительном сокращении вычислений минимальное количество фрагментов невычисляемой части kr=max(k-r,r)

и ее контрольный код KCr{l...k} как алгебраическую сумму kr контрольных кодов фрагментов. Предлагается способ контроля мат-ротного умножителя с дополнительным сокращением вычислений. В основу способа положено разбиение невычисляемой части матрицы на минимальное количество kr фрагментов, определение контрольных кодов фрагментов как произведений контрольных кодов частей сомножителей, получаемых при формировании кодов КА{1...п} и КВ{1...п). Предложенное в способе контроля разбиение невычисляемой части матрицы на фрагменты является симметричным, т.е. сохраняется без изменений при перемене мест сомножителей. Это позволяет эффективно распространить способ контроля на матричный квадратор. Разработанные способы сохраняют затраты оборудования и времени на контроль при увеличении количества сокращаемых столбцов матрицы, что достигается за счет kr < к.

В работе исследованы возможности применения метода сокращенного выполнения арифметических операций к поразрядным конвейерным устройствам с округлением. Производительность таких устройств оценивается по формуле P0=f/(n+p),

где f - частота поступления разрядов операндов,

р - пауза между вводом данных.

Для непрерывной обработки чисел, т.е. р=0, показано увеличение производительности за счет сокращения вычислений на AP=f/(2») и относительный рост производительности на aP=k/(2n-k). При сохранении производительности снижаются затраты оборудования с относительной оценкой aSnk=k/(2n).

При сокращении вычислений меняются условия контроля по модулю поразрядных конвейерных устройств с округлением. Способы контроля матричных устройств с сокращением вычислений не решают данную задачу, поскольку не обеспечивают временного согласования контрольных вычислений.

Предложенный способ контроля поразрядного конвейерного умножителя использует разбиение невычисляемой части матрицы конъюнкций произведения на фрагменты,

A{k - i + 1}В{1... i}• 2кч, для i = 1... к - КН, V, =1 А{1...КН}В{1...КН}, для i = КН(2КН - к), А{1... к - i + l}B{i> • 2'"1, для i = КН +1... к,

где КН=]к/2[.

Контрольный код КС{1...к} определяется по формуле к-КН

KC{l...k}= £ (KA{k-i+l}KB{l...i}w,)+

i=l

к

+ £ (KA{l...k-i+l}KB{i}W2)+ +КА{1...КН}КВ{1...КН},

i=KH+]

где KA{k-i+l}=A{k-i+l} mod ш, KB{l...i}=B{l...i} mod m, KA{ 1...Ы+1 }=A{ 1 ...k-i+1} mod m, KB{i}=B{i} mod m, KA{1...KH}=A{1...KH} mod m, KB{1...KH}=B{1...KH} mod m, Wi=2k"' mod m, W2=2i'1 mod m.

На рис. 2 а) й б) показаны предложенные разбиения невычисляемой части матрицы конъюнкций на фрагменты соответственно для к=7 и к=8. Символом * обозначены фрагменты с переменой мест сомножителей.

in

3

4

J_

6 7

V, = A{7) • V, = A{6} • V, = A{5} • V4= A{1...

v. = v8;

Рис.2. Разбиение на фрагменты C(k) а) для к=7 и Ь) для к=8.

Контрольные вычисления выполняются п процессе поступления последовательных кодов операндов, а код контроля формируется с завершением основной операции. Относительные затраты оборудования на контроль снижаются с ростом п от 38% для п=16 до 24% для 11=64 и стремятся к 20%.

Симметричный характер разбиения матрицы позволил применить его для контроля поразрядного конвейерного квадратора. При этом относительные затраты оборудования на контроль снижаются с ростом и от 16% для п=16 до 8% для 11=64 и стремятся к 5%.

В работе рассмотрено сокращение вычислений в умножителях и делителях на константу с округлением. Определен способ сокращения вычислений в умножителях на константу в коде 011 с ограничением разрядности слагаемых по максимальному и усредненному значениям невычисляемой части. Количества «вычисляемых разрядов к и к для этих случаев определяются по формулам:

k<n-]l0g2(max(nci,nc2))|,

В{1! -2' В{1,2} • 25 В{1...3} • 2' 4}'

для i=5...7 а)

V, = А{8}-В{1)-2' V, = А{8} • В{1,2} • 26 V, = А{6> • В{1...3} - 2' V, = А{5}-В{1...4}-2'

V. = V,

9-i

для i=5...8

V.= А{1...4}

Ь)

к<п-|1с^2(|11с1->1с:>1)1> где пС| и ис2 - соответственно количество 1 и ] в этих невычисляе-мых разрядах константы.

Предложен способ контроля по модулю, реализующий контрольное соотношение

КС{к+1...2п}=У КА{1},

пп

Пс1 + 11сЗ ,,, , 11с1 ... . - 11с2 ... . .

где КА1=А{1}( у Бп, 2 ' - 12 " +1212 )"10С) т

Ы *" ,1 ~ 12 = 1

Шц и - номера позиций ¡1-го и ¡2-го символов 1 и 1 соответственно, - знак ¡-го слагаемого.

По данному способу разработаны схемы контроля для матричных и конвейерных устройств. Затраты оборудования на контроль составляют соответственно 9/п и 2/п части от основного устройства.

Определен способ сокращения вычислений в умножителях и делителях на константу по скобочной форме. Предложен способ контроля по модулю, учитывающий ограничения разрядности чисел в процессе вычислений. По данному способу разработаны схемы контроля для матричных и конвейерных устройств. Их затраты оборудования относятся к затратам основного устройства как 12.5/п и 5/п.

В работе предложены способы сокращенного выполнения операции деления в матричных устройствах с округлением по алгоритмам с восстановлением и без восстановления остатка. Сокращение вычислений состоит в исключении из вычислений младших разрядов делителя при определении младших разрядов частного.

Анализ сокращенного деления с восстановлением остатка установил соответствие невычисляемой части в данной операции и обратной операции сокращенного умножения, что определило возможности сокращения вычислений в делении с восстановлением остатка по оценкам, полученным для сокращенного выполнения умножения.

В делении без восстановления остатка исключаемые из вычислений разряды делителя относятся к невычисляемой части с различными знаками, что нарушает соответствие обратной операции сокращенного умножения. Однако анализ возможностей со-

I.i

крашения вычислений определил их на том же уровне, что и для деления с восстановлением остатка. Расчет на ЭВМ погрешности, обусловленной сокращением вычислений, подтвердил их правомерность.

Оценка затрат оборудования и времени в матричных делителях с округлением, разработанных по предложенным способам, показала, что они практически одинаковы и существенно ниже показателей полноразрядных устройств. С увеличением разрядности операндов выигрыш в оборудовании и быстродействии приближается к двукратному.

Разработаны способы контроля по модулю для устройств сокращенного деления с восстановлением и без восстановления остатка. Контроль деления с восстановлением остатка выполнен с учетом соответствия обратной операции и использует аппарат разбиений невычисляемой части на фрагменты V, и доказанные для контроля умножения теоремы. Для делимого А{1...п), усеченного остатка D)k+l...n}, делителя В{1...п}, частного С{1...п+1} определяются их контрольные коды КА, KD, KB, КС: КА = (А{ 1...п} • 2" ) mod 111 KD = (D(K+l...n} 2к ) mod ni KB = (B{I...11} mod in КС = (C{l...n+1) mod 111,

для которых получено контрольное соотношение KA-KD=KB • KC-KG, содержащее также контролный код KG невычисляемой части G{1...K}, определяемым по формуле: к

i=i

где il=2]i/2|-l, i2=2]i/2[,

KVn=KB{l...k+!-il}- KC{il,i1 + l}, KVi2=KB{k+2-i2} • KC{i2}W|[, KB{l...k+l-i}=B{l...k+1-i} mod 111, KC{il,il + l}=C{il,il + l} mod 111, KB{k+2-i2}=B{k+2-i2} mod 111, KC{i2}=C{i2} mod 111, Wk=2k mod 111.

Контрольное соотношение для проверки по модулю сокращенного деления без восстановления остатка получено путем про-

слеживании алгоритма деления в обратном порядке. Для т=3 оно имеет вид:

(-1)»-1- lCA+(KD{k+l...n}+-iC(l}KB)l...n-k})(l-KC{l})= к

=-У (KB{l...i)-k-l+i}(l+KC(i+l}))+KB{]...n}(l-KC{k+2...]!+li)

¡=1

где КС|Ц=СЦ) mod 3,

К.В) l...n-k)=B{ 1 ...п-k} mod 3, KC<i+l)=C{i+l} mod 3, KBf l...n-k-l+i)=B{ l...n-k-l+i| mod 3, KC{k+2...ii+]}=C(k+2...n+l} mod 3.

Опенки затрат оборудования и времени на контроль определили одинаковые показатели схем контроля по модулю три. Затраты оборудования не превышают 10/(и+2) часть основного устройства, а быстродействие обеспечивает практически одновременную выдачу основных п контрольных результатов.

Основные результаты работы

1. Анализ метода сокращенного умножения выявил дополнительные возможности сокращения вычислении в матричном умножителе с округлением, дающие относительное снижение затрат оборудования и времени соответственно на 5/п и 2/п (п-разрядность операндов). Полученный способ сокращения вычислений распространен на матричный квадратор с округлением, для которого общее снижение затрат оборудования и времени составило 40+47%.

2. Для матричных умножителя и квадратора с предложенным сокращением вычислений разработаны экономичные способы их контроля по модулю.

3. Разработаны способы сокращенного выполнения операций для поразрядных конвейерных умножителей н квадраторов с округлением, повышающие производительность этих устройств или снижающие их затраты оборудования почти в два раза.

4. Предложены экономичные способы контроля по модулю поразрядных конвейерных устройств с сокращенным выполнением операций умножения и возведения в квадрат.

5. Разработаны способы сокращения вычислений в умножителях на константу в коде 011 ив умножителях и делителях на константу по скобочной форме с округлением разрядности обрабатываемых чисел, существенно снижающие затраты оборудования и времени.

I.s

(>. l'aзрабоганы способы контроля по модулю умножителей н делителей на константы, выполненных с предложенным сокращением вычислений.

7. Разработаны способы сокращенного выполнения операции деления чисел с восстановлением и без восстановления остатков в матричных устройствах с округлением. Оценки затрат

- • - оборудования и времени показали их снижение, приближающееся с ростом il к двукратному.

8. Предложены способы контроля по модулю матричных устройств с сокращенным выполнением деления по алгоритмам с восстановлением и без восстановления остатков.

Работы, опубликованные по теме диссертации

1. Дрозд A.B., Лобачев М.В., Хассонах У. Функциональное диагностирование арифметических устройств с сокращенным выполнением операций / Труды Одесского политехнического университета №2. Одесса, 1996.

2. Дрозд A.B., Хассонах У. Сокращение вычислений в делителях на константу / Одесский государственный политехнический университет - Одесса, 1995. - Депонирование в ГНТБ Украины 18.12.95 №7 - Ук96.

3. Дрозд A.B., Хассонах У., Лобачев М.В. Матричный делитель с округлением и его контроль по модулю / Одесский государственный политехнический университет - Одесса, 1996. - Депонирование в ГНТБ Украины 01.02.96 №417 - Ук96.

4. Дрозд A.B., Хассонах У., Лобачев М.В. О сокращении вычислений и оборудования в матричных умножителях с округлением и их схемах встроенного контроля / Одесский государственный политехнический университет - Одесса, 1995. - Депонирование в ГНТБ Украины 25.11.95 №2478 - Ук95.

5. Дрозд A.B., Хассонах У., Лобачев М.В. Функциональное диагностирование поразрядных конвейерных устройств с округлением / Одесский политехнический университет - Одесса, 1995. - Депонирование в ГНТБ Украины 11.12.95 №2649 -Ук95.

6. Drozd A.V., Lobachov M.V., Hassonah W. Hardware Check of Arithmetic Devices with Abridged Execution of Operations. - The European Design & Test Conference (ED&TC 96). - Paris, France, March 11-14, 1996.

Anno ruiuiH

Хассонах Уаэль. Способы сокращенного выполнения операций и их аппаратного контроля и арифметических устройствах. Диссертация на соискание ученой степени кандидата технических наук но специальности 05.13.OS - Вычислительные машины, системы и сети, элементы и устройства вычислительной техники и систем управления. Одесский государственный политехнический университет. Одесса. 1496. Целью диссертационной работы является разработка способов сокращенного выполнения и аппаратного контроля но модулю в арифметических устройствах с округлением. Разработанные способы обеспечивают существенное снижение затрат оборудования и времени на вычисления в матричных и конвейерных устройствах с округлением, а также контроля выполнения операций.

Abstract

Hassonah Wael. Methods of Abridged Execution of Operations and tlieir Hardware Check in Arithmetic Devices. Ph.D. Dissertation on speciality 05.13.OS - Computers, computing systems and networks, elements and devices of computer's equipment and control systems. Odessa state politechnical university. Odessa, 1996. The aim of dissertation is a development of methods Abridged Execution and Hardware Check by Module in Arithmetic Devices with rounding-off. The developed methods provides significant reduction expenses of equipment and times on computation in Matrix and Pipeline devices with rounding-off, and checking of operations execution.

Kjno4oBi слова: Арифметичш матричш та конвейерш при-CTpoi а округленным, скорочене викопанпя onepaiuii, контроль за модулем.

Подл.в печ. 23.04.96 Фотмат 60x84 1/16 Бумага финская Заказ 145_Тираж 60

Производствен}к>-иолигра|тичес1аш отдел (ЭДГГЭИ Украина, 270026. г.Одеса, ул.Ришельевскал, 28