автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Синтез комбинированных вычислительных устройств для систем автоматизированного управления реального времени

На правах рукописи

МЬОМИН ТАН ^

СИНТЕЗ КОМБИНИРОВАННЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ ДЛЯ СИСТЕМ АВТОМАТИЗИРОВАННОГО УПРАВЛЕНИЯ РЕАЛЬНОГО ВРЕМЕНИ

Специальность: 05.13.05. Элементы и устройства вычислительной техники и систем управления

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

00345Э750

Москва-2008

003459750

Работа выполнена на кафедре «Вычислительная Техника» в Московском Государственном Институте Электронной Техники (Техническом Университете).

Научный руководитель: доктор технических наук, доцент

Бажанов Евгений Иванович

Официальные оппоненты: доктор технических наук, профессор

Грушевский Александр Михайлович

кандидат технических наук Корнилов Александр Иванович

Ведущее предприятие: ООО "РАТЕОС", г. Москва

Защита состоится «17 » О200^ года в Щ : ¿О на заседании диссертационного совета Д 212.134.02 при Московском государственном институте электронной техники (техническом университете) по адресу: 124498, Москва, Зеленоград, проезд 4806, д.5. МИЭТ

С диссертацией можно ознакомиться в библиотеке МИЭТ Автореферат разослан « » I£ 200 г.

Ученый секретарь диссертационного совета доктор технических наук

Гуреев А. В.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы.

Системы автоматизированного управления, построенные на основе электронных вычислительных устройств, широко применяются во всех отраслях народного хозяйства. Развитие систем автоматизированного управления (САУ) выдвигает ряд проблем, связанных с необходимостью удовлетворения постоянно возрастающих требований, предъявляемых к САУ, таких как точность, время решения задачи управления, габариты, надежность и др.

В системах автоматизированного управления реального времени информация представлена в смешанной (аналоговой и цифровой) форме. Следствием этого, вне зависимости от типа вычислительного устройства (АВМ, ЦВМ) является необходимость включать входные и выходные преобразователи информации в состав вычислителей САУ. Преобразователи информации предназначены для обеспечения требуемой формы представления информации на входе вычислительного устройства САУ, а также требуемой формы представления выработанных этим вычислительным устройством управляющих воздействий. То есть преобразователи информации, входящие в состав САУ, не несут, как правило, вычислительной нагрузки. Наличие преобразователей информации, не несущих вычислительной нагрузки, можно рассматривать как аппаратную избыточность вычислительных устройств для САУ. Аппаратная избыточность ухудшает характеристики вычислительных устройств САУ (габариты, вес, надежность, стоимость и др.). Кроме того, вычислительные устройства САУ должны обеспечивать приемлемую производительность и точность решения задач управления, что также требует аппаратной поддержки. Поэтому разработка и исследование методов неизбыточного синтеза вычислительных устройств САУ является актуальной. В данной работе рассмотрены возможности увеличения производительности и уменьшения аппаратной избыточности вычислительных устройств САУ. При этом аппаратная избыточность связана как с наличием блоков, не несущих вычислительной нагрузки, так и с аппаратной поддержкой невостребованных функциональных возможностей вычислительных блоков, например, с их излишней разрядностью.

Современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим

основанием их можно считать комбинированными, аналого-цифровыми. Одним из подходов к построению комбинированных вычислительных структур является использование, так называемых, вычислительных преобразователей информации (ВПИ), которые способны выполнить отдельные арифметические операции (ЦАП - умножение. АЦП - деление) (Смолов В. Б., Чернявский Е. А., Фомичев В. С. и другие). Арифметические возможности ВПИ могут быть использованы при реализации алгоритма управления. Например, аналого-цифровое вычислительное устройство (АЦВУ), которое относится к классу комбинированных вычислителей, построено на основе ВПИ.

Решение задачи управления на АЦВУ является эффективным с точки зрения стоимости, энергопотребления и аппаратурных затрат. Вместе с тем актуальным для АЦВУ является повышение точности вычислений. Один из методов повышения точности вычислений основан на принципе разделения исходных операндов на две или более частей с последующим восстановлением результата по вычисленным частям. Такой подход позволяет использовать вычислительные устройства с ограниченной точностью, например. аналого-цифровые вычислительные устройства. При этом обеспечение требуемой точности достигается за счет дополнительных затрат времени и памяти при восстановлении полного результата из частичных результатов. Для восстановления результата требуется регистровая память с двойной и более разрядностью, что приводит к увеличению аппаратных затрат, а также затратам на адресацию, запись и считывания информации.

В данной работе разработан метод восстановления результата вычислений, не требующий дополнительных разрядов регистровой памяти.

Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой вычислительной системы САУ реального времени. Как отмечено выше, преобразователи информации могут быть использованы в таких системах либо по прямому назначению, либо в качестве арифметических устройств. И в том, и в другом случае уменьшение времени преобразования может уменьшить время реализации алгоритма управления. В диссертации разработан и исследован метод уменьшения времени аналого-цифрового преобразования за счет сокращения количества тактов подбора результирующего кода.

На основании данного метода в диссертации разработана методика синтеза устройства для выполнения арифметической операции деления на аналого-цифровом вычислительном устройстве с уменьшенным количеством тактов.

Проведенные исследования по верификации результатов диссертации иллюстрируют эффективность их применения в системах автоматизированного управления.

Цель работы. Целью настоящей работы является разработка и исследование методов уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени.

Задачи исследований. Поставленная цель исследований требует решения следующих основных задач:

• разработка метода разделения операндов на части, не требующего дополнительных разрядов при восстановлении полного результата операции.

• разработка и исследование алгоритма и структурной реализации аналого-цифрового преобразователя с уменьшенным количеством тактов в цикле преобразования.

• разработка структурного решения для выполнения арифметической операции деления в аналого-цифровом арифметическом устройстве.

• моделирование вычислительных операций АЦВУ в среде ЬаЬУ1е\у.

Методы исследования. Основные результаты работы получены на основе применения теоретико-множественного аппарата теории вероятностей, теории вычислений по принципу разделения операндов и теории имитационного моделирования.

Научная новизна работы. Разработаны новые методика и принцип, повышающие эффективность выполнения арифметических операций аналого-цифрового вычислительного устройства. Методика и принцип позволяют уменьшить аппаратную избыточность аналого-цифровых вычислительных устройств при реализации арифметических операций а также увеличить производительность.

Практическая ценность. Результаты, полученные в

работе, позволят уменьшить аппаратную избыточность и время решения задач в комбинированных вычислительных устройствах. Методика восстановления полного результата при вычислении методом разделения операндов на части позволяет уменьшить количество разрядов для суммирования частичных произведений при реализации операции умножения. Принцип разделения операндов на части позволяет выполнять арифметические операции с ¿«-разрядными операндами на «-разрядном вычислительном устройстве за счет разделения исходных операндов на две части. Однако указанный принцип требует дополнительных 4п разрядов для суммирования частичных произведений. Предлагаемый метод позволяет выполнять арифметические операции на «-разрядном вычислительном устройстве для суммирования частичных произведений.

Синтез устройств для выполнения арифметических операции с уменьшенным количеством тактов позволяет сократить время выполнения на 7 -г 21%.

Апробация работы. Основные результаты работы докладывались и обсуждались на ряде научно-технических конференций.

1. Всероссийская межвузовская научно-техническая конференция студентов и аспирантов "Микроэлектроника и Информатика", Зеленоград, Москва, 2006 г., 2007 г., 2008 г.

2. Научная сессия МИФИ "Информатика и процессы управления. Компьютерные системы и технологии", Москва, 2008 г.

Публикации. По результатам исследований и разработок, выполненных в диссертационной работе, опубликовано 10 печатных работ, в том числе 1 статья в издании, входящем в перечень ВАК, без соавторов опубликовано 4 работы.

Основные положения, выносимые на защиту. На защиту выносятся следующие результаты исследований:

• разделение операндов на части, не требующее дополнительных разрядов при восстановлении полного результата операции,

• уменьшение времени выполнения арифметической операции деления в аналого-цифровом арифметическом устройстве,

• синтез устройств для выполнения арифметических операций с уменьшенным количеством тактов в аналого-цифровом структурном базисе,

• моделирование алгоритма выполнения арифметической операции деления с уменьшением времени выполнения в среде LabView.

Структура и объём диссертационной работы. Рукопись диссертационной работы состоит из введения, четырех глав, заключения и списка литературы.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы диссертации, приводится обзор публикаций по тематике диссертационной работы, сформулированы цель и основные задачи исследования, а также представлены основные положения, выносимые на защиту.

В первой главе диссертации проведен обзор и анализ существующих принципов построения комбинированных вычислительных устройств. Здесь рассмотрены архитектурные решения и структурные особенности построения комбинированных вычислительных систем. Соединение в одной вычислительной системе преимуществ АВМ (быстродействие и оперативность процесса подготовки и выполнения вычислений) и ЦВМ (точность и универсальность в отношении класса решаемых задач) привело к разработке и созданию комбинированных вычислительных систем (КВС). В соответствии с основными направлениями развития средства КВС разделяются на комбинированные вычислительные устройства (КВУ) на основе решающих элементов с неразделимыми аналоговыми и цифровыми признаками и комбинированные вычислительные комплексы (КВК) на основе сочетания АВМ и ЦВМ. КВУ могут быть разделены на две группы: с дискретно-управляемыми (КВУ-ДП) и непрерывно-импульсными (КВУ-НИ) параметрами.

На принципах КВУ-ДП могут быть построены вычислительные устройства, позволяющие выполнять различные математические операции над смешанными (непрерывными и дискретными) операндами, например, цифроаналоговые множительно-делительные устройства (ЦАМДУ). На принципах КВУ-НИ могут быть построены вычислительные устройства,

выполняющие математические операции над операндами, значение которых определяется амплитудной и широтной модуляцией импульсных напряжений прямоугольной формы, например, время-импульсные множительно-делительные устройства (ВИМДУ).

В первой главе проведено сравнение технических характеристик комбинированных вычислительных устройств, например, множительно-делительных устройств. Результаты сравнения представлены в таблице 1.

Таблица. 1. Сравнение технических характеристик комбинированных множительно-делительных устройств

Тип устройства Максимальн ая приведенная относительная погрешность, % Полоса пропускания, Гц

Время-импульсные м нож ител ь но-дел ител ь н ы е устройства (ВИМДУ) 0,1 10'

Цифро-аналоговые м нож ител ь н о-дел ител ь н ы е устройства (ЦАМДУ) 0,05-0,1 10"'

Аналого-цифровые множительно-делительные устройства (АЦМДУ) 0,02- 0,03 10'

Из таблицы видно, что преимущественными характеристиками обладает аналого-цифровое множительно-делительное устройство (АЦМДУ) на базе КВУ-ДП.

Сравнение технических характеристик различных комбинированных множительно-делительных устройств показывает, что использование смешанной (аналоговой и цифровой) формы представления информации позволяет не только повысить точность, быстродействие, но и осуществить совместную работу вычислительных устройств непрерывного и дискретного принципа действия: создать комбинированные вычислительные устройства.

Далее проведён анализ аппаратной избыточности комбинированных вычислительных устройств и возможность её уменьшения. Существуют методы синтеза комбинированных вычислительных структур, реализующие принципы минимизации трех видов аппаратной избыточности (архитектурной, структурной

и функциональной). Первый принцип - совмещение на одном оборудовании арифметических операций и операций преобразования формы представления операндов. Второй принцип — синтез вычислительной структуры с низших иерархических уровней. Третий принцип - введение минимально достаточного количества элементарных структурных изменений.

Вторая глава посвящена разработке методики минимизации аппаратной избыточности и уменьшения времени реализации алгоритмов в комбинированных вычислительных системах. Разработана методика минимизации аппаратных затрат при организации вычисления по принципу разделения операндов. При этом показано сокращение аппаратной поддержки при восстановлении полного результата на примере реализации операции умножения. Принцип разделения операндов на части позволяет выполнять арифметические операции с 2п-разрядными операндами на «-разрядном вычислительном устройстве за счет разделения исходных операндов на две части.

Пример операции умножения двух (А и В) 2п разрядных двоичных чисел с разделением каждого на 2 части по п разрядов приведён на рисунке 1.

4. * ^

п-рмрядое ц-разряйое

4, х

¡1 -разрядое ¡¡■разрядое

2п-ризряде 1

ЕЕ

2*-рауяоо!

¡■разрядоар-ра^о^ -

произведение

¡п-рауядо 1

произведение = г3 + Мх + М2 .г.

Рис. 1. Операция умножения по принципу разделения исходных операндов на части.

В общем виде результат Ъ операции умножения двух т разрядных двоичных чисел с разделением операндов на д частей по 5. разрядов формируется следующим образом.

2(2-1)

2

1=0

где

2(2-1)

= = 2-', (1)

и, =0 ~ суммарное количество разрядов

к=0

предшествующих частей разделения исходного операнда;

¿= г V _ ™ " количество разрядов в ц -той части;

»/ ¿¡•••¡ТП, / . Д/ — ш

1=1

Использование принципа разделения операндов позволяет, с одной стороны, повысить точность вычислений но, с другой стороны, требует 2п - разрядных и 4п- разрядных регистров для суммирования частичных произведений.

В диссертации предложен способ реализации принципа разделения операндов, не требующий дополнительных разрядов при восстановлении полного результата операции.

Пример операции умножения двух (А и В) 2п разрядных двоичных чисел с разделением исходных операндов и частичных произведений на 2 части по п разрядов приведён на рисунке 2.

* Еда __

\п-разрядов\\п-разрядос\-» \п-разрядо^п-разрядос\ ^

* + -► Щ«-Р<ПРХ>0<\

Ь-разрядо/Лп-розрядоеУ^! ^_

^ х 5 I-_»¡РГ||п-роз^!}ое||и-разрл1)оэ|

+ _,

* Д», с-11-1

[п-разрядоЩ>!-разрядое\-* ^п-разрядоЩп-разрядЩ

произведение ^1-разряйо^п-разрядос^п-разрядос\\>1-разрядое\

произведете = +М2.г21 +М3.г]т

Рис.2. Операция умножения по принципу разделения частичных произведений на части. На рисунке 2 обозначены: старшая часть г3,

23 2 - часть суммирования младшей части гг и старшей части

! - часть суммирования младшей части г2 и старшей части

г, - младшая часть г,.

В общем виде результат Ъ операции умножения, выполняемой по предложенной методике, формируется следующим образом.

2(<Н)

2 = + 1Хг2(/_,л,н_, + = 2-"', (2)

где

- старшая часть 2(2(Н),

часть суммирования младшей части г(, } и

старшей части г(,

21ш - младшая часть .

Таким образом, уменьшение количества разрядов, требуемых для реализации вычислений по принципу разделения операндов, обеспечивает минимизацию аппаратных затрат вычислительного устройства и, как следствие, улучшение индуцируемых ими технических характеристик.

Уменьшения времени реализации алгоритмов рассмотрена во второй главе с точки зрения уменьшения цикла преобразования аналого-цифровых преобразователей поразрядного

уравновешивания. Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой структуры САУ, в которой в качестве основного вычислительного устройства используется ЦВМ. При этом затрачивается время на преобразование входных аналоговых сигналов и выходных цифровых сигналов.

Во второй главе предложено и исследовано структурное решение АЦП, которое позволяет сократить количество тактов в цикле преобразования. Это даёт возможность сократить время реализации алгоритма на структуре АЦП-ЦВМ-ЦАП за счёт сокращения времени преобразования входных аналоговых сигналов.

Известно, что цикл преобразования аналого-цифрового преобразователя поразрядного уравновешивания содержит п тактов, где п- разрядность АЦП. При этом, для некоторых входных

напряжений, результирующий код формируется менее, чем за п тактов полного цикла преобразования. В этих случаях цикл преобразования можно сократить.

Разработанный во второй главе преобразователь (рис.3) содержит регистр последовательных приближений (РПП), блок суммирования, блок вычитания, компараторы, элемент "Исключающее ИЛИ-НЕ", схему управления, генератор тактовых импульсов (ГТИ) и источник опорного напряжения. При этом блок суммирования (рис.4) содержит цифро-аналоговый

преобразователь (ЦАП) и (п+1) -й масштабный резистор. Блок вычитания (рис.5) содержит операционный усилитель перемены знака и дифференциальный усилитель.

Рис.3. Схема аналого-цифрового преобразователя с уменьшенным количеством тактов цикла преобразования.

Рис.4. Блок суммирования.

Рис.5. Блок вычитания.

Устройство работает следующим образом.

На первом шаге на РПП поступает сигнал пуска со схемы управления и тактовая частота с ГТИ, после чего в старшем разряде выходного кода РПП устанавливается "1", код с РПП подается на ЦАП. Если напряжения на выходах блоков суммирования и вычитания оба меньше или оба больше входного напряжения иа, то производится следующий шаг.

Если ивых1 > и„ на входе компаратора К1 и [/ 2 < ии на

входе компаратора К2, то преобразование прекращается. Управление продолжением или прекращением подбора кода осуществляется элементом "Исключающее ИЛИ-НЕ", на который поступают выходные сигналы компараторов. В результате формируется двоичный код на выходе РПП, эквивалентный преобразуемому напряжению .

В результате количество тактов преобразования может быть меньше количества разрядов к <п.

Значения разрядов результирующего кода при досрочном прекращения его подбора определяются условиями теорем, сформулированных и доказанных во второй главе диссертации.

1. Если преобразуемое напряжение и„ находится в

интервал .у + ц , то установленная в

ы 2' а м 2''

данном разряде "1" сохраняется, а все остальные разряды равны "О". При этом код результата преобразования имеет вид:

.ХиХ2,Х3,...,Хы,1к,0к+1,...,0„;к< п, (3)

где к определяется условием: ДГ = 0;!>£ + 1, 2. Если при подборе кода преобразуемое напряжение и„

к N . к N .

не попадает в интервал <(/ <(У 21 \ Р) Ц

'оп вх Тл 2' оп

до предпоследнего шага, то последний разряд должен быть "1". В этом случае при формировании кода последний шаг может не выполняться.

При этом код результата преобразования имеет вид:

Хклп\к <п, (4)

3. Если напряжение преобразования и < , то код

результата - все "О" нули.

Цикл преобразования данного АЦП содержит уменьшенное

количество тактов на некоторых значениях входного

(преобразуемого) напряжения. Среднее количество тактов, на которое уменьшаются циклы преобразования, можно оценить по формуле

Цг =—.Цут> (5)

где N -2" - количество дискретов напряжения,

цгУ-суммарное количество тактов, на которое уменьшаются

циклы преобразования для всех возможных значений входного напряжения.

При этом

Цуу=1\-~{11+ I), (б)

где п - количество разрядов. Объединяя (5) и (6) получим

ц 7/4 {п + \) (?)

Л, 4 ДГ

Среднее уменьшение количества тактов преобразования зависит от разрядности АЦП. Уменьшение количества тактов преобразования приводит к улучшению такой важной характеристики АЦП как время преобразования. Среднее уменьшение времени преобразования оценивается в зависимости от разрядности АЦП по формуле:

7 7/4 (я+ 1)

= 4-К-х 100% (8)

п

Например, для 8-разрядной операции среднее время выполнения уменьшается, приблизительно, на 21%, а для 24 разрядной - на 7%. На рисунке 6 показано среднее уменьшение времени преобразования.

| 25

х

ф

5 о -,-,-,-,-

8 12 16 20 24

Разрядность АЦП

Рис. б. Среднее уменьшение времени преобразования.

Таким образом, разработанный во второй главе АЦП позволяет уменьшить среднее время выполнения операции преобразования, и, как следствие, уменьшить время реализации алгоритма управления в САУ со структурой АЦП-ЦВМ-ЦАП.

В главе 3 разработана методика неизбыточного синтеза аналого-цифровой вычислительной структуры с непосредственной обработкой операндов в смешанной форме представления. Для синтезированной структуры разработан алгоритм выполнения арифметической операции деления с уменьшением времени её выполнения. На основе разработанного во 2 главе АЦП с уменьшенным количеством тактов в цикле преобразования в 3 главе диссертации синтезирована структура аналого-цифрового арифметического устройства (АЦАУ), позволяющего уменьшить время выполнения операции деления. Известно, что преобразователи информации способны выполнять отдельные арифметические операции (ЦАП - умножение, АЦП - деление). Тогда уменьшение времени преобразования может увеличить производительность вычислителя, арифметическое устройство которого построено на базе преобразователей информации.

Для разработки методики синтеза структуры для выполнения арифметической операции деления с уменьшенным количеством тактов, рассмотрена (рис.7) структура аналого-цифрового арифметического устройства.

Рис. 7. Схема аналого-цифрового арифметического устройства с уменьшенным количеством тактов в операции

деления.

Здесь иь...,ик - входные аналоговые операнды, и,ш~

выходное напряжение операционного усилителя, и аых2~ выходное

напряжение блока вычитания Б(-), ис - напряжение сравнения, Ць..., Цк - входные цепи операционного усилителя ОУ, БФК -блок формирования кода, М1,...,Нк - подбираемые на БФК коды, подаваемые на дискретно-управляемые компоненты, ГТИ -генератор тактовых импульсов и элемент "Исключающее ИЛИ-НЕ".

Для линейного режима операционного усилителя справедливы следующие соотношения

С.«, = ис => ие.к, + (их.К, + И)+£ и = о

¡^ (9)

ивых2 =£/,=> ис.Кй+(и,.Кх - 0) + £иг.к= о

Тогда имеем

где

К- масштабные коэффициенты,

Ки =/ - цепи с постоянной проводимостью,

~ цепи с кодоуправляемой

проводимостью,

О _ 2-<"+|> _ половина младшего разряда,

К.=.{$>,} „хШ* __!_ - Цепи с

I 1 "л I ' (1 1,1

, {Ф, }„ X },'

кодоуправляемой проводимостью или с кодоуправляемым сопротивлением.

Методика синтеза структуры арифметического устройства с уменьшенным количеством тактов, заключается в выполнении следующей последовательности процедур.

1. Запись реализуемой операции следующим образом:

- аналоговые входные операнды записываются как и„ где ; е (1 ,к);

- дискретные входные и выходные операнды записываются как {ф} х{Л',}'-

2. Приведение полученного выражения к размерности напряжения.

3. Приведение полученного выражения к виду (9) путем эквивалентных алгебраических преобразований.

4. Формирование цепей операционных усилителей АЦАУ следующим образом:

- членам выражения вида II, соответствуют цепи постоянной проводимости;

- членам выражения вида -Дф,-} х^,}'

соответствуют цепи с дискретно управляемой проводимостью;

- членам выражения вида

соответствуют цепи с дискретно управляемым сопротивлением;

дискретному результату соответствует число

- управление продолжением подбора кода осуществляется элементом "исключающее" ИЛИ-НЕ, на который поступают выходные сигналы компараторов.

Ниже приведены некоторые примеры синтеза структуры арифметического устройства с уменьшенным количеством тактов.

Пример 1. Операция — ±ХС / ус ,

1. Запись операции в соответствии с п. 1 методики.

М

у

2. Приведение выражения по п. 1 к размерности напряжения.

3. Приведение выражения по п. 2 к виду (9).

4. Формирование цепей операционных усилителей АЦАУ в соответствии с п. 4 методики приводит к структурной схеме, представленной на рис.8.

Рис.8. Структурная схема АЦАУ, реализующего операцию — ±ХС / ус с уменьшенным количеством тактов.

Пример 2. Операция ^ = ±Хс.ус1. 1. Запись операции в соответствии с п. 1 методики.

2. Приведение выражения по п. 1 к размерности напряжения.

18

3. Приведение выражения по п. 2 к виду (9).

(Уо„Мп ><Ы - Д)±1/,-М хЫ, =0-

4. Формирование цепей операционных усилителей АЦАУ в соответствии с п.4 методики приводит к структурной схеме, представленной на рис.9.

Рис.9. Структурная схема А ДА У, реализующего операцию = ±ХС •У(/ с уменьшенным количеством тактов.

Таким образом, разработан структурный синтез аналого-цифрового арифметического устройства с уменьшенным временем выполнения операций, типа "деления".

В главе 4 представлена верификация методов выполнения на АЦВУ арифметической операции деления в среде ЬаЬУ1е\у. При этом сравнивались методы выполнения операции деления двух континуальных операндов с представлением результата операции в дискретной форме (рис. 10).

[»i

ш

Г™' ш г ffl

1 IS f Rl

в.

mm

Рис. 10. Блок схема программной модели сравнения двух методов выполнения на АЦВУ арифметической операции деления

в среде LabView.

Проведено сравнение традиционной и предлагаемой методики выполнения арифметической операции деления. При этом результат операции представлен в дискретной форме (N2) с использованием функции булевой матрицы, коды в БФК - с помощью графа цифрового сигнала (digital waveform graph) и временная диаграмма выполнения операции посредством графа XY (XY graph). Отличия двух методов показаны в таблице 2.

На рис.11 показана передняя панель, на которой изображены временные диаграммы выполнения арифметической операции деления на АЦВУ. Непрерывная линия изображает подбираемое напряжение на каждом такте, а пунктирная - уровень входного напряжения. После восьми тактов программа выдает результирующий двоичный код, отображаемый на восьми светодиодных индикаторах. Коды в БФК отображают формирование дискретной величины на каждом такте.

Таблица.2. Отличия двух методов выполнения на АЦВУ арифметической операции деления

Традиционный метод Предлагаемый метод

1. Используется счетчик цикла с помощью оператора for. 2. Счетчик цикла равен количеству разрядов. 3. При достижении определенного количества циклов, равного количеству разрядов, вырабатывается сигнал окончания операции деления. Is Используется счетчик цикла с помощью оператора while. 2, Счетчик цикла меньше или равен количеству разрядов. 3. Если выполнение операции совпадает с таким условием 1=п-У), то прекращается выполнение операции.

Рас. 11. Временные диаграммы выполнения на АЦВУ арифметической операции деления. В результате можно сделать вывод, что при сравнении методов арифметической операции деления на АЦВУ в среде

ЬаЪУ1е\\' очевидно, что предлагаемый метод уменьшает количество тактов выполнения операции деления по сравнению с традиционным методом.

Согласно программной модели среднее уменьшение времени выполнения операции деления предлагаемого метода за счет уменьшения количества тактов зависит от количества разрядов п.

3 3/2(» + 1)

-£-хЮ0%- (10)

п

Во второй главе из условия теоремы о значении разрядов результирующего кода следует, что среднее уменьшение времени выполнения преобразования можно оценить по выражению (8), Сравнение этих результатов и программной модели представлено на рисунке (12).

:' Щ ГТ'1([ЖП1ШГТ'"'"|"*ГТ17|Г—гтп ПГ ~р*г" Т|1Г""|Т**"Т"п' 'ГМ||МГ8[ТШ—'I £ !

Г

Рус. 12. Сравнение среднего уменьшения времени выполнения операций.

Таким образом, моделирование показывает, что сходимость теоретических и практических результатов зависит от разрядности пр еобр азования.

В заключении сформулированы основные результаты диссертационной работы, которые сводятся к следующему.

1. При использовании принципа разделения операндов на части не только в исходных операндах, но и в частичных

произведениях, формируется метод, не требующий дополнительных разрядов при восстановлении результата.

2. Разработана и исследована схема аналого-цифрового преобразователя с уменьшенным количеством тактов преобразования.

3. Сформулированы и доказаны теоремы о значении разрядов результирующего кода.

4. В предложенном аналого-цифровом преобразователе среднее время преобразования уменьшается на 7-г 21%.

5. Разработана методика синтеза аналого-цифрового устройства для выполнения арифметической операции деления с уменьшенным временем выполнения.

6. Программная верификация показала хорошую сходимость теоретических и практических результатов (расхождение 1 •*■ 3%).

Список публикаций по теме диссертационного исследования

1. Мьо Мин Тан. Построение устройства управления для аналого-цифрового вычислительного устройства. // Микроэлектроника и информатика. 13-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. - М.: МИЭТ, 2006, с. 252.

2. Мьо Мин Тан, Аунг Вин. Сокращение аппаратных затрат при организации вычисления по принципу разделения операндов. // Системный анализ и информационно-управляющие системы: Сборник научных трудов / Под ред. В. А. Бархоткина. - М.: МИЭТ, 2006, с. 172 - 176.

3. Аунг Вин, Мьо Мин Тан. Коррекция погрешностей вычислений по методу разделения операндов в аналого-цифровых структурах. // Системный анализ и информационно-управляющие системы: Сборник научных трудов / Под ред. В. А. Бархоткина. - М.: МИЭТ, 2006, с. 177 - 182.

4. Мьо Мин Тан. Сокращение количества микрокоманд при организации арифметической операции деления в АЦВУ. // Микроэлектроника и информатика. 14-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. - М.: МИЭТ, 2007, с. 258.

5. Мьо Мин Тан. Улучшение основной характеристики при реализации арифметической операции в аналого-цифровом вычислительном устройстве. // научная сессия МИФИ-2008. Сборник научных трудов. В 15 томах. Т. 12. Информатика и процессы управления. Компьютерные системы и технологии. М.: МИФИ, 2008. с. 167 -168.

6. Бажанов Е. И., Мьо Мин Тан. Сокращение времени выполнения арифметической операции деления в аналого-цифровом вычислительном устройстве. // Моделирование, алгоритмизация и программирование при проектировании информационно-управляющих систем: Сборник научных трудов / Под ред. В. А. Бархоткина. - М.: МИЭТ, 2008, с. 131-135.

7. Мьо Мин Тан. Уменьшение времени выполнения арифметической операции деления в аналого-цифровом вычислительном устройстве. // Микроэлектроника и информатика. 15-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. - М.: МИЭТ, 2008, с. 205.

8. Бажанов Е. И., Мьо Мин Тан. Уменьшение времени выполнения арифметической операции деления в аналого-цифровом вычислительном устройстве. //Естественные и технические науки. 2008, № 2, с. 422 - 425.

9. Бажанов Е. И., Мьо Мин Тан, Аунг Вин. Аналого-цифровой преобразователь. Заявка на патент № 2007139042 от 23.10.2007.

10. Бажанов Е. И., Мьо Мин Тан. Программа для ЭВМ, регистрационный № 2008615231 от 13 ноября 2008 г. « Программа выполнения арифметической операции деления с уменьшением времени выполнения аналого-цифрового вычислительного устройства ».

Подписано в печать: №///Тираж^экз. Уч.-изд.л^Х'Формат 60x84/16 Отпечатано в типографии МИЭТ(ТУ) 124498, Москва, МИЭТ(ТУ)

Введение.

Глава 1. Обзор и анализ существующих принципов построения комбинированных вычислительных устройств.

1.1. Обзор архитектуры комбинированных вычислительных систем и особенности их построения.

1.1.1. Особенности построения и применения комбинированных вычислительных устройств с дискретно-управляемыми параметрами КВУ-ДП

1.1.2. Вычислительные операции над операндами в смешанной форме представления.

1.2. Аппаратная избыточность комбинированных вычислительных устройств и возможность её уменьшения.

1.3. Сравнение технических характеристик комбинированных вычислительных систем.

Выводы по главе 1.

Глава 2. Уменьшение аппаратной избыточности и времени решения задачи комбинированных вычислительных систем.

2.1. Уменьшение количества микрокоманд при организации арифметической операции деления в АЦВУ.

2.2. Уменьшение аппаратных затрат при организации вычисления по принципу разделения операндов.

2.3. Синтез аналого-цифрового преобразователя с уменьшенным количеством тактов цикла преобразования.

2.4. Формулирование и доказательство теорем о значении разрядов результирующего кода АЦП.

Выводы по главе 2.

Глава 3. Методика неизбыточного синтеза аналого-цифровой вычислительной структуры с непосредственной обработкой операндов в смешанной форме представления.

3.1. Алгоритм выполнения арифметической операции деления с уменьшенным временем её выполнения.,.

3.2. Методика синтеза устройства для выполнения арифметической операции деления с уменьшенным количеством тактов в АЦВУ.

3.3. Структурные реализации арифметических операций АЦАУ.

Выводы по главе 3.

Глава 4. Верификация методов выполнения арифметических операций АЦВУ в среде LabView.:.

4.1. Моделирование вычислительных операций АЦВУ в среде LabView

4.2. Сравнение различных методов реализации арифметической операции деления АЦВУ в среде LabView.

Выводы по главе 4.

Актуальность Во всех отраслях народного хозяйства широко применяются системы управления, построенные на основе электронных вычислительных устройств. Развитие систем автоматизированного управления (САУ) выдвигает ряд проблем, связанных с необходимостью удовлетворения постоянно возрастающим требованиям, предъявляемым к САУ, таким как точность, время решения задачи управления, габариты, надежность и др.

Существуют системы автоматизированного управления с использованием в качестве вычислительной части аналоговых вычислительных средств. Однако аналоговые управляющие вычислители имеют ряд существенных недостатков. Структурно-аналоговый принцип построения аналоговых вычислителей приводит к возрастанию габаритов системы и, кроме того, лишает эти системы программной гибкости. Реализуемый алгоритм определяется структурным решением, что существенно усложняет процесс настройки системы управления, и любые изменения исходных задач требуют схемотехнической и конструкторской переработки вычислительных средств.

Развитие цифровой вычислительной техники выявило ее преимущества по отношению к аналоговым устройствам. Программная реализация алгоритмов, высокая точность решения, развитое математическое обеспечение объясняют желание многих разработчиков систем управления использовать ЦВМ в качестве вычислительной части САУ. В настоящее время современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим основанием их можно считать комбинированными, аналого-цифровыми.

В системах автоматизированного управления реального времени информация представлена в смешанной (аналоговой и цифровой) форме. Следствием этого, вне зависимости от типа вычислительного устройства (АВМ, ЦВМ) является необходимость включать входные и выходные преобразователи информации в состав вычислителей САУ. Преобразователи информации предназначены для обеспечения требуемой формы представления информации на входе вычислительного устройства САУ, а также требуемой формы представления выработанных этим вычислительным устройством управляющих воздействий. То есть преобразователи информации, входящие в состав САУ, не несут, как правило, вычислительной нагрузки. Наличие преобразователей информации, не несущих вычислительной нагрузки, можно рассматривать как аппаратную избыточность вычислительных устройств для САУ. Аппаратная избыточность ухудшает характеристики вычислительных устройств САУ (габариты, вес, надежность, стоимость и др.). Кроме того, вычислительные устройства САУ должны обеспечивать приемлемую производительность и точность решения задач управления, что также требует аппаратной поддержки. Поэтому разработка и исследование методов неизбыточного синтеза вычислительных устройств САУ является актуальной. В данной работе рассмотрены возможности уменьшения аппаратной избыточности вычислительных устройств САУ и времени реализации ими алгоритмов управления. При этом аппаратная избыточность связана как с наличием блоков, не несущих вычислительной нагрузки, так и с аппаратной поддержкой невостребованных функциональных возможностей вычислительных блоков, например, с их излишней разрядностью.

Современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим основанием их можно считать комбинированными, аналого-цифровыми. Одним из подходов к построению комбинированных вычислительных структур является использование, так называемых, вычислительных преобразователей информации (ВПИ), которые способны выполнить отдельные арифметические операции (ЦАП - умножение, АЦП - деление) (Смолов В. Б., Чернявский Е. А., Фомичев В. С. и другие [1,.,4]). Арифметические возможности ВПИ могут быть использованы при реализации алгоритма управления. Например, аналого-цифровое вычислительное устройство (АЦВУ) [5,.,11], которое относится к классу комбинированных вычислителей, построено на основе ВПИ.

Решение задачи управления на АЦВУ является эффективным с точки зрения стоимости, энергопотребления и аппаратурных затрат. Вместе с тем актуальным для АЦВУ является повышение точности вычислений. Один из методов повышения точности вычислений основан на принципе разделения исходных операндов [12,.,15] на две или более частей с последующим восстановлением результата по вычисленным частям. Такой подход позволяет использовать вычислительные устройства с ограниченной точностью вычислений, например, аналого-цифровые вычислительные устройства. При этом обеспечение требуемой точности вычислений достигается за счет дополнительных затрат времени и памяти при восстановлении полного результата из частичных результатов. Для этого требуется регистровая память с двойной и более разрядностью, что приводит к увеличению разрядности (аппаратным затратам), а также затратам на адресацию, запись и считывания информации в этой многоразрядной регистровой памяти.

В данной диссертации разработан метод восстановления результата вычислений, не требующий дополнительных разрядов [16] регистровой памяти.

Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой комбинированной вычислительной системы [17] САУ реального времени. Как отмечено выше, преобразователи информации могут быть использованы в таких системах либо по прямому назначению, либо в качестве арифметических устройств. И в том, и в другом случае уменьшение времени преобразования может уменьшить как время выполнения отдельных арифметических операций так и время реализации алгоритма управления в целом. В диссертации разработан и исследован метод уменьшения времени аналого-цифрового преобразования за счет сокращения количества тактов подбора результирующего кода.

На основании данного метода в диссертации разработана методика синтеза устройства для выполнения арифметической операции деления и некоторых других операций на аналого-цифровом вычислительном устройстве с уменьшенным количеством тактов [18,.,22].

Проведенные исследования по верификации результатов диссертации иллюстрируют эффективность их применения в системах автоматизированного управления.

Целью настоящей диссертационной работы является разработка и исследование методов уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени.

Для достижения поставленной цели в работе решается комплекс научных, технических, прикладных и экспериментальных задач исследований:

• Исследование принципа разделения операндов на части, не требующего дополнительных разрядов при восстановлении полного результата операции.

• Метод уменьшения количества микрокоманд при организации арифметической операции деления в АЦВУ.

• Разработка преобразователя информации с уменьшенным количеством тактов в цикле преобразования.

• Разработка эффективного алгоритма выполнения арифметической операции деления в аналого-цифровом арифметическом устройстве.

• Моделирование вычислительных операций АЦВУ в среде Lab View.

Методы исследования. Основные результаты работы получены на основе применения теоретико-множественного аппарата, теории вероятностей, теории вычислений по принципу разделения операндов и теории имитационного моделирования.

Структура и объем работы. Представленная работа состоит из введения, четырёх глав, заключения, списка литературы. Общий объем диссертации 138 страниц, 54 рисунка, 4 таблицы, список использованных источников из 55 наименований."

Выводы по главе 4

• Произведено моделирование алгоритма выполнения арифметической операции деления с уменьшенным временем выполнения в среде Lab View.

• При сравнении методов выполнения арифметической операции деления АЦВУ в среде Lab View очевидно, что предлагаемый метод уменьшает время выполнения операции деления АЦВУ за счет уменьшения количества тактов по сравнению с традиционным методом.

• Программная верификация показала сходимость теоретических и практических результатов от 1% до 3% в зависимости от разрядности преобразования.

Заключение

В результате выполнения данной диссертационной работы решена задача уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени. Основные результаты сводятся к следующему.

1. При сравнении технических характеристик различных комбинированных множительно-делительных устройств очевидно, что смешанное использование (в аналоговой и в цифровой) форме представления информации позволяет не только повысить точность, быстродействие, но и осуществить совместную работу вычислительных устройств непрерывного и дискретного принципа действия: создать комбинированные вычислительные устройства.

2. При использовании принципа разделения операндов на части не только в исходных операндах, но и в частичных произведениях, формируется метод, не требующий дополнительных разрядов при восстановлении результата.

3. Разработана и исследована схема аналого-цифрового преобразователя с уменьшенным количеством тактов преобразования.

4. Сформулированы и доказаны теоремы о значении разрядов результирующего кода.

5. В разработанном аналого-цифровом преобразователе среднее время преобразования уменьшается на 7 ч- 21%.

6. Разработан алгоритм выполнения арифметической операции деления с уменьшенным временем выполнения в аналого-цифровом вычислительном устройстве.

7. Разработана методика синтеза аналого-цифрового устройства для выполнения арифметической операции деления с уменьшенным количеством тактов.

8. Программная верификация показала сходимость теоретических и практических результатов от 1% до 3% в зависимости от разрядности преобразования.

1. Смолов В.Б., Чернявский Е.А. Гибридные вычислительные устройства с дискретно-управляемыми параметрами. Л., Машиностроение, 1977.

2. Смолов В.Б. Фомичев B.C. Аналого-цифровые и цифроаналоговые нелинейные вычислительные устройства. JL, Энергия, 1974.

3. Смолов В.Б., Чернявский Е.А., Полянская Т.И., Курдиков Б.А., Универсальные электронные преобразователи информации. JL, Машиностроение, 1971.

4. Лебедев А.Н., Сапожков К.А., Смолов В.Б. и др. Вычислительные машины непрерывного действия. М., «высшая школа», 1964.

5. Бажанов Е.И. Аналого-цифровое вычислительное устройство: Проблемы и перспективы// Известия вузов. Электроника. М.-МИЭТ(ТУ), 1997.-N 34, с.106-112.

6. Бажанов Е. И., Кузнецов Н. А., Федоров П. И., Аналого-цифровое вычислительное устройство для систем управления// Материалы Всесоюзного семинара "Вопросы электронизации автомобилей".-М.: НИИАЭ, 1991.-С66-68.

7. Бархоткин В.А., Бажанов Е.И., Сазонов A.A., Кузнецов H.A. Аналого-цифровое вычислительное устройство. A.c. №1358618. 1987. ДСП.

8. Бархоткин В.А., Бажанов Е.И,, Сазонов A.A. Аналого-цифровое вычислительное устройство. A.c. №1461244. 1989. Бюл. №7.

9. Бажанов Е.И., Бархоткин В.А., Кузнецов H.A. Аналого-цифровое вычислительное устройство. A.c. №1609329. 1990. Бюл. №43.

10. Ю.Бажанов Е.И., Федоров П.И., Кузнецов H.A. Аналого-цифровое вычислительное устройство. Патент РФ N 2123720, 1998. Бюл. №35

11. П.Воробьев A.A. Методика синтеза аналого-цифровых вычислительных устройств.//Межвузовская научно-техническая конференция

12. Микроэлектроника и автоматика 98". Тезисы доклада. -М.:МИЭТ., 1998.

13. Бажанов Е. И., Кузнецов Н. А., Воробьев А. А., Федоров П. И., Бочков В. В., Белорыбкин Л. Ю., Исследование путей развития аналого-цифровых вычислительных устройств. Отчет по НИР. Инв № ВНТИЦ 02.960.0 07254. М.: МИЭТ, 1995.-345с.

14. Бажанов Е. И., Кузнецов Н. А., Воробьев А. А., Федоров П. И., Белорыбкин Л. Ю., Развитие аппаратно-программного комплекса аналого-цифрового вычислительного устройства. Отчет по НИР. Инв № ВНТИЦ 02.9.80 000645. -М.:МИЭТ, 1997.-40с.

15. Аунг Вин, Мьо Мин Тан. Коррекция погрешностей вычислений по методу разделения операндов в аналого-цифровых структурах. // Под редакцией В.А. Бархоткина "Системный анализ и информационно-управляющие системы". МИЭТ., 2006.

16. Мьо Мин Тан, Аунг Вин. Сокращение аппаратных затрат при организации вычисления по принципу разделения операндов, // Под редакцией В.А. Бархоткина "Системный анализ и информационно-управляющие системы". МИЭТ., 2006.

17. Бажанов Е. И., Мьо Мин Тан. Уменьшение времени выполнения арифметической операции деления в аналого-цифровом вычислительном устройстве. //Естественные и технические науки. 2008, № 2, с.422 -425.

18. Мьо Мин Тан. Сокращение количества микрокоманд при организации арифметической операции деления в АЦВУ. // Микроэлектроника и информатика. 14-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. М.: МИЭТ, 2007, с. 258.

19. Аналоговые и цифровые интегральные микросхемы. С. В. Якубовский, -2-е изд., перераб. и доп. -М.: Радио и связь, 1985.

20. Волович Г. И. Схемотехника аналоговых и аналого-цифровых электронных устройств. -М.: Издательский дом « Додэка-ХХ1», 2005.

21. Хоровиц П., Хилл У. Искусство схемотехники. М.: Мир, 2003.

22. Карпов Р.Г. Техника частотно-импульсного моделирования. М., «машиностроение», 1969.

23. Неслуховский К.С. Цифровые дифференциальные анализаторы. М., Физматгиз. 1963.

24. Пухов Г.Е., Евдокимов В.Ф., Синьков М.В., Разрядно-аналоговые вычислительные системы. 1977.

25. Беки Д., Карплюс У. Теория и применение гибридных вычислительных систем. М., «Мир», 1970.

26. Смолов В.Б., Угрюмов Е.П. Время-импульсные вычислительные устройства. Л., «Энергия», 1968.

27. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М., Энергия, 1975.

28. Смолов В.Б. Вычислительные преобразователи с ЦУС. М. Л., Госэнергоиздат, 1961.

29. Смолов В.Б. Теория и принципы проектирования гибридных вычислительных устройств. -Л.: 1976.

30. Смолов В.Б. Функциональные преобразователи информации. Л., Энергоиздат, 1981.

31. Бажанов Е.И, Синтез аналого-цифрового арифметического устройства с непосредственной обработкой информации в смешанной форме представления. Новые промышленные технологии. Производственно-технический журнал. М.- ЦНИИАИ, №6, 2005.

32. Бессекерский В.А. Цифровые автоматические системы. М.: Наука, 1976.

33. Матов В.И., Белоусов Ю.А., Федосеев Е.П. Бортовые цифровые вычислительные машины., М.: Высшая школа, 1988.

34. Микропроцессоры: в 3-х кн. Кн.2. Средства сопряжения. Контролирующие и информационно-управляющие системы: Учеб. для втузов; Под ред. JT.H. Преснухина. -М.; Высш. шк.,1986.

35. Мухопад Ю.Ф. Структурное проектирование специализированных микроэлектронных вычислителей. -М.1979.

36. Мухопад Ю.Ф. Проектирование специализированных вычислителей и управляющих систем. -М.1984.

37. Смолов В.Б. Автоматизация проектирования ЭВМ. Вопросы разработки архитектуры аппаратных и программных проблемно-ориентированных комплексов. -JI. 1980.

38. Бажанов Е.И., Бархоткин В.А., Воробьев Н.В. и др. Способ запоминания входного аналогового сигнала. A.c. № 868837. 1981.

39. Преснухин JI.H., Дубицкий J1.A., Бажанов Е.И. и др. Аналоговое запоминающее устройство. A.c. № 1164788. 1985. Бюл. № 24.

40. Коломбет Е.А. Применение аналоговых микросхем. М., Радио и связь, 1990.

41. Коломбет Е.А. Микроэлектронные средства обработки аналоговых сигналов. М., Радио и связь, 1991.

42. Мурсаев А.Х. Точные ключи, операционные усилители и устройства запоминания напряжений на канальных транзисторах. -JI. 1972.

43. Бажанов Е. И., Кузнецов Н. А., Кожухов И. Б., Поспелов А. С. Повышение эффективности функционирования специализированных микропроцессоров//Вестник МГТУ. Сер. Приборостроение. 1995, №2. -С. 119-124.

44. Горбатов В.А. Основы дискретной математики. -М.: Высшая школа, 1986.

45. Корн Г., Корн Т. Справочник по математике. -М.: Наука, 1970.

46. Анисимов Б.В., Голубкин В.Н., Аналоговые вычислительные машины. М., «высшая школа», 1971.

47. Кабеш К. Аналого-цифровые вычислительные системы. М., «Радио и связь», 1982.

48. Бажанов Е.И., Воробьев A.A., Кузнецов H.A., Бархоткин В.А. Аналого-цифровое множительно-делительное устройство. Патент РФ N 2121712, 1998. Бюл. №31

49. Преснухин J1.H., Вернер В.Д., Бажанов Е.И., и др. Множительно-делительное устройство. A.c. № 674042. 1979. Бюл. № 26.

50. Заведующий кафедрой «Вычислительная техника» д.т.н., профессор СУТаЛ

51. Декан факультета МП и ТК д.т.н., профессор1. Бархоткин В. А.1. Савченко Ю.В.