автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.14, диссертация на тему:Разработка и исследование структур нечеткого логического вывода в системах обработки нечеткой информации и знаний

На правах рукописи

КАЗУПЕЕВ Виктор Михайлович

РАЗРАБОТКА И ИССЛЕДОВАНИЕ СТРУКТУР НЕЧЕТКОГО ЛОГИЧЕСКОГО ВЫВОДА В СИСТЕМАХ ОБРАБОТКИ НЕЧЕТКОЙ ИНФОРМАЦИИ И ЗНАНИИ

Специальности: 05.13.14 - системы обработки информации и

управления

05.13.03 - элементы и устройства вычислительной техники и систем управления

АВТОРЕФЕРАТ диссертации на соискание ученой степени . кандидата технических наук

Таганрог - 1996

Работа выполнена в Таганрогском государственном радиотехническом университете.

Научный руководитель - доктор технических наук, профессор,

действительный член РАЕН и МАИ Мелихов А.Н.

Официальные оппоненты: доктор технических наук, профессор.

Рогозов Ю. И.

кандидат технических наук Шилов А. К.

Ведущее предприятие - Акционерное общество научно-

исследовательский центр электронной вычислительной техники CAO НИЦЭВТ), г. Москва

Защита состоится " 1996 г. , в №. && час. на

заседании диссертационного совета Д 063.13.02 по защите диссертаций на соискание ученой степени доктора технических наук при Таганрогском государственном радиотехническом университете по адресу: 347928, Таганрог, пер. Некрасовский, 44, ауд. Д-406.

С диссертацией можно ознакомиться в библиотеке Таганрогского государственного радиотехнического университета.

Автореферат разослан " /Э " л-с^гг; iggg Г

Ученый секретарь диссертационного совета Л

кандидат технических наук, доцент ¡//м»^-' Целых А.Н.

' f '

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы. В последние годы ведущее место начинает занимать нечеткие интеллектуальные технологии и соответствующие программные средства, реализуемые на ЭВМ различных классов (главным образом, на рабочих станциях и ПЭВМ со специальными сопроцессорам обработки нечеткой информации). Во всем мире идет бурное развитие интеллектуальных систем и программно-аппаратных средств, обеспечивающих обработку нечеткой информации и управление в нечеткой среде. К настоящему времени известно более 400 практических применений нечетких контроллеров и систем управления.

В приложениях для промышленной энергетики решаются такие проблемы как нечеткое управление двигателями переменного и постоянного тока. В рамках нечеткого управления функционированием двигателей внутреннего сгорания рассматриваются задачи регулировки угла опережения зажигания и уменьшения расхода топлива. В робототехнике нечеткое планирование поведения робота и управление его движением позволяет существенно повысить эффективность применения манипуляторов. В частности, реализация нечеткой системы управления позволяет быстро определить последовательность точек, которые долены быть пройдены манипулятором робота, с учетом его начальных и потребных координат, а также ограничений по скорости, ускорению и прохождению препятствий. Применение в системах управления качеством связано с учетом нечетких правил и данных при оперативном контроле качества продукции. Наконец, внедрение нечетких диагностических экспертных систем, обеспечивающих вывод заключений о состоянии сложной управляемой системы/процесса по нечетким данным от набора датчиков, позволяет повысить надежность данной системы и эффективно предотвращать аварийные ситуации.

Среди последних разработок в области проектирования систем, основанных на нечетких знаниях, можно выделить комплексы FULDEK (FUzzy Logic DEvelopment Kit) компании Bell Helicopter Textron, Inc., FIDE CFuzzy Inference Development Environment) фирмы Aptronics, KBG CFuzzy Logic Knowledge Base Genetator) фирмы Motorola, FuzzyTECH-MP Фирмы I1IF0RM Sof tware Corporation. Несмотря на ряд отличительных ч"рт каждого комплекса, следует отмутить применение весьма сходной "технологии" проектирования нечетких интеллектуальных систем, основанных на аппаратных ускорителях нечеткого логического ьыьода. Не« программные сред и им<т свой

входной язык, его компилятор в коды соответствующих аппаратных средств, дружественный пользовательский интерфейс, ориентированы на системную среду Windows.

Необходимо отметить, что несмотря на различные архитектурные решения и связанное с этим различное быстродействие разработанных и разрабатываемых в настоящее время программных и аппаратных систем нечеткого логического вывода, всех их объединяет ориентация на реализацию одной из возможных модификаций алгоритмов нечеткого логического вывода, а именно - композиционного вывода. Этот алгоритм эффективно применяется в системах нечеткого управления динамическими объектами, функционирующих по принципу регулятора. При этом совершенно не охватывается обширный класс систем, основанных на принятии решений и распознавании.

Предмет и методика исследования. Предметом исследования является комплексное рассмотрение вопросов аппаратной реализации алгоритмов нечеткого логического вьтода в интеллектуальных системах принятия решений, управления сложными динамическими объектами в реальном масштабе времени и распознавания в условиях нечеткой информации.

Методика исследования основывается на использовании теории нечетких множеств, нечеткой и булевой логики, теории автоматов. Экспериментальные исследования проводились с помощью ЭВМ, что потребовало привлечения методов построения вычислительных систем и программирования.

Основные задачи работы:

- исследование алгоритмов обработки нечеткой информации и нечетких знаний в системах управления, принятия решений и распознавания с целью разработки единой архитектуры программно-аппаратных средств и создания систем обработки нечеткой информации и принятия управляющих решений;

- разработка специализированных вычислительных устройств, ориентированных на эффективную реализацию алгоритмов нечеткого логического вывода в системах обработки информации, управления и распознавания.

На защиту выносится: „

- архитектура процессоров нечеткого логического вывода, основанная на оригинальном представлении данных и знаний, для систем обработки информации и управления;

- архитектура СБИС секционируемого нечеткого процессора

обработки нечеткой информации и знаний;

- результаты разработки и экспериментальных исследований ускорителя нечеткого логического вывода для систем обработки информации и управления на основе нечетких знаний.

Научная новизна состоит в том, что:

- для реализации агоритмов нечеткого композиционного и ситуационного логических выводов в системах обработки информации и управления впервые разработана единая параллельно-конвеерная архитектура;

- предложен новый способ организации нечетких вычислений в системах обработки информации и управления на основе оригинального представления функций принадлежности нечетких значений лингвистических переменных на ограниченных интервалах предметных шкал;

- разработан ряд вычислительных устройств, ориентированных на обработку нечеткой информации и знаний на основе двоично-нечеткой логики с переменным порогом;

- впервые предложена архитектура элементарного нечеткого процессора, реализующего операции нечеткой импликации и эквивалентности за один такт;

предложена архитектура секционированного нечеткого процессора, на основе которого возможна реализация аппаратно настраиваемых нечетких вычислителей, оптимальных для различных классов задач обработки нечеткой информации и управления.

Практическую ценность представляют следующие результаты работы:

- новый способ представления данных и знаний в алгоритмах нечеткого логического ' вывода для систем обработки нечеткой информации, повышающий их эффективность, а также универсализм по уровню представления нечетких тожеств;

разработаны параллельно-конвеерные процессоры, ориентированные на реализацию нечетких ситуационных и композиционных алгоритмов в системах обработки нечеткой информации и знаний;

- разработана и реализована СЬИС секционируемого процессора обработки нечеткой информации на базе Ь'МК "Домбай-4М" объемом 10 тыс. вентилей и тактовой частотой 10 МГц;

- разработан и изготовлен ускоритель нечеткого логического вывода на основе двух секции секционируемого нечеткого процессора.

предназначенный для аппаратной поддержки ооработки нечеткой информации и знаний в составе программно-аппаратного комплекса FunEx ¿1.0 при решении задач управления, принятия решений и распознавания;

- проведена сравнительная оценка эффективности реализации алгоритмов нечеткого логического вывода на универсальных и разработанных специализированных аппаратно-программных комплексах и вычислительных устройствах;

- продемонстрирована методика применения разработанных программно-аппаратных средств и вычислительных устройств в системе управления на основе обработки нечеткой информации и нечетких знаний на примере задачи удержания шара в центре платформы, установленной на движущейся с переменными углами наклона тележке.

Реализация результатов исследования. Теоретические и практические результаты, полученные в диссертационной работе, использованы при выполнении хоздоговорных и госбюджетных НИР: "Разработка комплекса программно-аппаратных средств обработки нечеткой информации и знаний для IBM PC/AT". "Аппаратная реализация встроенных систем принятия решений на одном кристалле", "Разработка и исследование нечетких контроллеров и систем автоматизации их программирования для принятия решений и управления на основе нечетких знаний", проводимых Таганрогским радиотехническим университетом по научно-техническим программам "Университеты России", "Технология и материалы микроэлектроники".

Апробация работы. Основные результаты диссертационной работы докладывались на:

- Всесоюзной конференции "Перспективные системы обработки информации", Львов, 1990;

- I Всесоюзной конференции "Однородные вычислительные среды и систолические структуры", Львов, 1990;

- Всесоюзной конференции "Создание и применение гибридных экспертных систем", Рига, 1990;

- Всесоюзном совещании "Экспертные системы", Суздаль, 1990;

- East-West Conference on Artificial Intelligence, EWAIC'93, Москва, 1993;

- IV национальной конференции с международным участием "Искусственный интеллект - 94", Рыбинск, 1994;

- 40-41 научно-технических конференциях профессорско преподавательского состава ТРТУ, Таганрог, 1994-1995.

У

Публикации. По теме диссертационной работы опубликовано 8 печатных работ. По четырем заявкам на изобретение получены положительные решения о выдаче авторских свидетельств. Основные результаты работы также отражены в отчетах по госбюджетным и хоздоговорным НИР.

Структура и объем работы. Диссертация состоит из введения, четырех глав и заключения. Работа выполнена на 13с! страницах, содержит 38 рисунков и 19 таблиц. Список использованных источников включает 63 наименования.

СОДЕРЖАНИЕ РАБОТЫ

Первая глава содержит основные понятия и определения теории нечетких множеств, рассматриваются основные классы задач, использующие для формализации описания теорию нечетких множеств, и проблемы выполнения нечетких алгоритмов. Приводится классификация нечетких логических операций в различных базисах, применяемых в алгоритмах нечеткого логического вывода.

В системах обработки нечеткой информации и знаний решаются, как правило, трудноформализуемые задачи. К трудноформализуемым можно отнести задачи, которые обладают одной или несколькими из следующих характеристик: условия задачи не могут быть заданы в числовой форме; цели не могут быть выражены в терминах точно определенной целевой функции; не существует алгоритмического решения задач; алгоритмическое решение существует, но его нельзя использовать из-за ограниченности ресурсов Свремя, память и т.д.;.

Одним из возможных путей решения таких задач в системах обработки информации и управления является применение аппарата теории нечетких множеств. С его помощью можно построить нечеткую модель управления или нечеткую модель объекта, формализовать нечеткие описания. С точки зрения теории нечетких множеств можно выделить несколько классов задач: нечеткие задачи принятия решений, задачи ситуационного управления в нечетких условиях, задачи распознавания нечетких образов. Модель сложной системы строится с учетом ее "врожденных" свойств: принципиальной неполноты и принципиальной возможности ошибок и противоречий. Моделирование сложных объектов с нечетким описанием приводит к понятию нечеткого алгоритма. Нечеткие алгоритмы могут быть нечеткими по существу '.по своей природе;, т.е. с нечеткими

операторами или по обрабатываемым данным. В том и другом случае результатом выполнения алгоритма .является нечеткое Снеточное в традиционном смысле.) решение задачи. В данной работе рассматривается алгоритмы с нечеткими данными, применяемые при неопределенности по данным.

Непосредственное выполнение нечетких алгоритмов на ЭВМ в реальном масштабе времени затруднено или невозможно, в связи с чем и возникают проблема обработки нечетких исходных данных, которым соответствуют нечеткие категории, разработки методов выполнения арифметических, или логических операторов, процедур дефазификации, процедур лингвистической аппроксимации. Одним из возможных путей решения этой задачи является разработка аппаратных средств реализации нечетких алгоритмов в системах обработки нечеткой информации и знаний.

Для большинства практических приложений требуется ограниченный базис операций, определяемый спецификой решаемых задач и предметной областью. К. настоящему времени продолжается дискуссия о достоинствах и' недостатках тех или иных базисов нечетких логических операций. Из базисов нечетких логических операций максиминный базис наиболее прост при аппаратной реализации С нет операций сложения, вычитания и умножения.), по мнению многих исследователей, этот базис ничуть не хуже остальных в смысле адекватности- человеческой интуиции результатам реализуемых в нем нечетких логических операций, и кроме того, максиминный базис наиболее часто используется в мировой практике при построении специализированных цифровых устройств обработки нечеткой информации. В данной работе для реализации устройств нечеткого логического вывода использован максиминный базис.

Во второй главе рассматривается метод вывода обобщенный modus ponens А->В. Рассмотрены алгоритмы нечеткого логического вывода Ш1Ю: алгоритмы фазификации на предметной и вербальных шкалах, алгоритм нечеткого композиционного вывода 1ШШ.), алгоритм нечеткого ситуационного вывода CHCBJ, алгоритмы дефазификации. В приведенных алгоритмах нечеткая информация представляется в виде векторов степеней принадлежности нечетких множеств.

С точки зрения параллельной реализации при композиционном правиле вывода можно выделить следующие массовые операции: нахождение конъюнкции одновременно для всех значений функции принадлежности входного нечеткого множества со значениями степеней

принадлежности антецедента правила; нахождение максимума Са уровня.); нахождение конъюнкции а уровня со степенями , принадлежности консеквента правила; одновременное выполнение указанных выше операций для всех правил; - нахождение объединения модифицированных консеквент правил.

С точки зрения параллельной реализации при НСВ можно выделить следующие массовые операции: выполнение операций эквивалентности или импликации над всеми значениями функции принадлежности нечеткого тожества, описывающего входную ситуацию, со значениями функции принадлежности нечеткого множества, определяющего эталонную ситуацию; нахождение минимума среди вычисленных ранее значений с целью определения степени равенства (.включения.) входной и эталонной ситуаций; модификация управляющего решения С образа.), соответствующего сравниваемой эталонной ситуации; сравнение входной ситуации со всеми эталонными ситуациями; определение результирующего управляющего решения (образа.).

Таким образом, при НКВ и при НСВ решение выводится попарной обработкой элементов векторов степеней принадлежности нечетких множеств максиминными операциями с последующим вычислением степени сходства (НСВ) или максимальной высоты пересечения (НКВ), т.е. некоторым образом вычисляются нечеткие оценки. Легко заметить, что требования к аппаратуре, которые предъявляют НКВ и НСВ с точки зрения параллельной реализации, одинаковы и следовательно могут быть реализованы на единой архитектуре. Кроме того, аналогичным образом выполняются алгоритмы фазификации и дефазификации при НСВ и НКВ. Способы обработки нечеткой информации при НКВ и НСВ представлены в табл. 1.

Таблица 1

Способы обработки нечеткой информации при НКВ и НСВ

-- ----1-1-1 Степень | Нечеткое | Ситуации | принадлежности) множество | (.правила.) | (по разрядам) | (по элементам)| (по признакам)!

Способ обработки 1 1 1 Последовательно(Последовательно(Последовательно| 1 1 1

1 1 1 Параллельно | Параллельно | Параллельно | 1 1 1

Очевидно, что возможна любая комбинация из перечисленных способов обработки нечеткой информации, зависяцая от конкретной задачи, требуемого быстродействия и аппаратных затрат, наибольшее быстродействие и аппаратные затраты соответствуют полностью

параллельной обработке нечеткой информации и знании, т.е. матричному процессору Ш1).

В третьей главе рассмотрены основные архитектурные решения, используемые в системах обработки нечеткой информации и знании: нечеткое логическое устройство с аналогичное арифметико-логическому устройству традиционн: . dtIMJ, векторный и матричным процессоры, построенные на основе нечетких логических устройств. И настоящее время известен ряд нечетких логических устройств tячеекJ для различных Оазисов, отличающихся друг от друга сложностью архитектуры и временем выполнения операций. Основные архитектурные решения, использумые при проектировании ассоциативных и параллельных процессоров, применимы и для создания структур обработки нечеткой информации и знаний.

Наиболее подходящей структурой для выполнения операций над векторными и матричными представлениями нечетких множеств является векторный процессор Ш1). Обладая меньшим быстродействием, чем МП, Ш имеет значительно меньшее количеством входов-выходов и более простую организацию памяти. И то же время Ы1 способен выполнять операции над матрицами нечетких значений практически за несколько тактов.

Архитектуры, реализующие аналоговым образом широкий спектр операций над функциями принадлежности нечетких множеств, имеют общие для всех аналоговых вычислителей трудности в хранении нечеткой информации и совместной работе с цифровыми процессорами. Аналоговые процессоры нечеткого логического вывода лучше использовать для построения нечетких контроллеров.

Все наиболее известные зарубежные цифровые архитектуры HJ1B CFC110, WARP) реализуют только один способ вывода - композиционный и имеют жесткую ориентацию на фиксированный метод реализации нечеткого композиционного вывода. Кроме того, базис нечетких логических операций этих процессоров ограничен: выполняются только операции дизъюнкции и конъюнкции.

Рассмотрено оригинальное представление функций принадлежности нечетких значений лингвистических переменных на ограниченных интервалах предметных шкал и, связанное с ним, представление нечеткой информации на вербальной шкале, необходимых для новой реализации НКБ и НСВ в предлагаемых нечетких процессорах, и архитектура блока определения адреса tbOAJ, необходимого для выполнения алгоритма фазификации на предметной шкале.

Впервые предложена архитектура элементарного нечеткого процессора 19НШ однотактно реализующего нечеткие операции максиминного Оазиса: дизъюнкции, конъюнкции, отрицания, импликации и эквивалентности, предназначенного для построения специализированных устройств обработки нечеткой информации и знаний векторной и матричной архитектуры. Однотактное выполнение нечетких логических операций позволяет существенно упростить устройство управления. Разрядность операндов ЭН11 не влияет на скорость выполнения нечетких операций.

Впервые предложена архитектура последовательного нечеткого процессора ишш ШШ, позволяющего эффективно реализовать не только алгоритмы НК.В, но и НСВ в системах обработки информации и управления. 11Н11 обрабатывает нечеткую информацию с табл. 1) параллельно по степеням принадлежности нечетких множеств, последовательно по нечетким множествам и параллельно по ситуациям.

В 11Н11 входит восемь одинаковых ветвей, состоящих из ЬОА, ЭНП, блока памяти, блока формирования минимума, и общий блок параллельного определения максимума и сравнения с порогом.

Достоинства ПНИ: возможность реализации НКВ и НСВ; более высокое быстродействие чем у КС110 при НКВ за счет параллельного представления значения степени принадлежности; расширенный базис нечетких логических операций, выполняемых в ЭНП; реализация операций двоично-нечеткой логики с плавающим порогом.

Недостатки 11НН: реализация НКВ производится в два этапа (.сначала по левой части правил, затем по правой части правил;; сравнительно большие аппаратные затраты (.восемь ветвей имеющих восемь ЬОА;; определение эталонных ситуаций имеющих только максимальную степень сходства с текущей и, следовательно, возможность наиболее простого алгоритма дефазификации.

Впервые предложена архитектура параллельного процессора ШШ (.ШШЛВ;, обрабатывающего нечеткую информацию параллельно С табл. 1) по степеням принадлежности нечетких множеств и нечеткие множества, а ситуации справила; - последовательно. ШШЛВ состоит из векторного процессора <.восемь ЭНН, объединенных по входам кода выполняемой операции;, блока параллельного определения минимума или максимума, блока формирования промежуточных результатов, блока последовательного определения максимальной или минимальной степени сходства и сравнения с порогом, блока коммутации, ЬОА, блока хранения начальных интервалов эталонных ситуаций и блока хранения

f2

степеней принадлежности эталонных ситуаций.

Достоинства Ш1НЛВ: возможность реализации НКВ и НОВ; одинаковое быстродействие с 11Н11, но значительно меньшие аппаратные затраты (.используется один ЬСШ ; НСВ на предметной и вербальной шкалах; расширенный базис нечетких логических операций, реализация операций двоично-нечеткой логики с плавающим порогом. Все это обуславливает высокую гибкость архитектуры 1111НЛВ и дает возможность решения широкого класса задач, использующих обработку нечетких данных в максиминном базисе.

Недостаток 1111ШШ: в архитектуре ÎHIHJIB нет блоков, выполняющих арифметические операции и, следовательно, непосредственно выполняются алгоритмы дефазификации, не требующие арифметических вычислений.

В четвертой главе на основе 1111Ш1В разработан секционируемый нечеткий процессор (.СНШ для систем обработки нечеткой информации и управления. СШ1 реализован на базовом матричном кристалле "Домбай 4M", тактовая частота 10 МГц, 10 тыс. вентилей. Приведена архитектура СВИС, цоколевка и назначение выводов.

(JHII имеет векторный процессор, состоящий из четырех ЭНН, и выполняет теоретико-множественные операции над нечеткими множествами: операции дополнения, пересечения, объединения, разности и симметрической разности.

CHII может обрабатывать нечеткую информацию, заданную непосредственно на вербальной шкале, минуя первый (.предметный.) уровень обработки. Допускается вариант использования процессора в одноуровневой схеме вывода, не использующей вербальную шкалу значений признаков. По результатам HJ1B СН11 выполняет дефазификацию на основе заранее вычисленых центров площадей функций принадлежности управляющих решений. Допускается передача результатов HJ1B в ПЭВМ для выполнения дефазификации.

Разработан ускоритель НЛВ, состоящий из интерфейсного блока, двух секций СН11, ОЗУ данных, ОЗУ или ПЗУ микрокоманд. Ускоритель выполнен в виде одной платы в конструктиве IBM и подключается к системной шине ПЭВМ, адресуясь из адресного пространства портов ьвода/ьыьода ПЭВМ. Ускоритель предназначен для аппаратной поддержки обработки нечеткой информации и знаний в составе программно-аппаратного комплекса h'uzEx d. 0. , разработанного на кафедре МОИ ЭВМ ТРТУ. Описан состав и назначение программных модулей комплекса.

Ускоритель имеет свои оперативную память для хранения эталонных ситуаций и результатов вычислений объемом 3d Кбайта достаточной для хранения 256 эталонных ситуаций по восьми признакам с возможностью ее наращивания. Управление процессором осуществляется микропрограммным ОЗУ управления Собьем ОЗУ 32 Кбайта), что позволяет легко программировать его на решение любой задачи. Разработана система команд и типовые микропрограммы. Ускоритель работает на частоте 2 МГц за счет применения микросхем ОЗУ К537 РУ8 с большим временем выборки.

Проведена сравнительная оценка времени- выполнения НЛВ ускорителем и ПЭВМ на базе процессоров 386DX2/40, 48ЫШ/100 и Pentium 100 и описана ее методика. Время выполнения HJ1B для ПЭВМ оценивалось по выполнению НЛВ эмулятором программной среды KuzEx 2.0. для 236 правил по 8 признакам (.каждый признак задан на 8 термах, каждый терм задан на У значениях предметной шкалы). Для НКВ быстродействие ускорителя сравнимо с быстродействием Pentium 100 и при НСВ быстродействие ускорителя более чем в двое выше быстродействия Pentium 100.

Быстродействие ускорителя можно увеличить за счет использования более быстродействующих микросхем памяти в ОЗУ микропрограмм УУ и ОЗУ данных ускорителя. Использование микросхем памяти с циклом записи/считывания 40 не позволит увеличить тактовую частоту ускорителя до 10 МГц С тактовая частота СБИС CHID. В этом случае быстродействие ускорителя НЛВ увеличится в 5 раз.

Рассмотрен пример применения ускорителя в составе комплекса FuzEx 2.0. для решения задачи по управлению сложным динамическим объектом в реальном масштабе времени - системой удержания шара в центре платформы, установленной на тележке, движущейся по неровной поверхности с переменными углами наклона.

В программной среде KuzEx 2.0 создается база знаний системы управления платформой. Компилятор KuzEx 2.0 составляет микропрограмму и базу данных для ускорителя НЖ Время выполнения сравнения текущей ситуации с 255 эталонными и фазификация по четырем признакам в ускорителе НЛВ составляет 1.355 мс. С учетом времени реакции исполнительных устройств и технических требований к системе управления Свремя реакции системы не должно превышать ¿5 мс), можно сказать, что только при использовании ускорителя НЛВ можно достичь требуемого быстродействия.

Возможно применение ускорителя в системах распознавания

нечетких образов, а также в качестве нечеткого контроллера слоеных технических объектов, технологических процессов и робототехнических систем.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ И ВЫВОДЫ

В диссертационной работе исследованы особенности реализации алгоритмов нечеткого логического вывода при принятии решений или управлении сложными динамическими объектами в реальном масштабе времени, разработан ряд устройств, ориентированных на эффективную реализацию нечетких алгоритмов в системах обработки нечеткой информации и управления в максиминном базисе.

1. Проведен анализ алгоритмов нечеткого логического вывода в системах управления, принятия решений и распознавания с точки зрения возможности аппаратной реализации на единой архитектуре. Проанализированы возможные архитектуры нечеткого логического вывода и обоснована параллельно-конвеерная реализация нечетких процессоров для систем обработки нечеткой информации и управления.

2. Впервые разработано и использовано при создании архитектур нечетких процессоров оригинальное представление функций принадлежности нечетких значений лингвистических переменных с изменяемой дискретизацией на ограниченных интервалах предметных шкал. Новая реализация алгоритмов нечеткого логического вывода, основанная на таком представлении нечетких данных, эффективна по затратам аппаратуры и быстродействию, а также универсальна по уровню представления нечетких множеств.

3. Впервые разработан элементарный нечеткий процессор для однотактного выполнения нечетких логических операций максиминного базиса, предназначенный для построения специализированных устройств обработки нечеткой информации и знаний векторной и матричной архитектуры.

4. Впервые разработаны параллельно-конвеерные процессоры, ориентированные на реализацию ситуационных и композиционных нечетких алгоритмов в системах обработки информации и управления.

5. Впервые разработан и изготовлен секционируемый нечеткий процессор для систем обработки информации и управления на основе базового матричного кристалла "Домбай-4М" с 10 тыс. вентилей и тактовой частотой 10 МГц.

Ь. Впервые разработан и изготовлен ускоритель нечеткого

Vy

логического вывода на основе двух секций секционируемого нечеткого процессора, предназначенный для аппаратной поддержки обработки нечеткой информации и знаний в системах принятия решений, распознавания и управления. Разработана система команд и типовые микропрограммы ускорителя. Проведена оценка быстродействия ускорителя нечеткого логического вывода по сравнению с ПЭВМ на базе процессоров 385DX2/40, 486DX4/100 и Pentium при обработке нечеткой информации и знаний.

7. Показана возможность решения трудноформализуемых задач динамического управления в реальном масштабе времени при обработке нечеткой информации и знаний.

8. Проведенные лрактичекие испытания подтвердили правильность и перспективность разработанных в диссертации методов и устройств обработки нечеткой информации и знаний в системах принятия решений, распознавания и управления. Полученные технические решения защищены четырьмя заявками на изобретение, по которым получены патенты Российской Федерации.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Берштейн Л. С. , Казупеев В. М. , Коровин С. Я. , Мелихов А.Н. Параллельный процессор нечеткого вывода для ситуационных экспертных систем. -Изв. АН СССР. Техн. кибернетика, 1990, N5. -с. 181-190.

'¿. Мелихов А.Н. , Берштейн Л. С. , Коровин С. Я. , Казупеев В. М. Параллельный процессор для обработки нечеткой информации.

- Препринт N 6-90 "Перспективные системы обработки информации". Львов: - Институт прикладных проблем механик» и математики ААН

УССР; 1990, -с. 13-18. 3. Мелихов А. Н. , Берштейн Л. С. , Коровин С. Я., Казупеев В. М. Последовательный процессор для обработки нечеткой информации.

- Гезисы докладов I Всесоюзной конференции "Однородные вычислительные среды и систолические структуры". Львов: -Институт прикладных проблем механики и математики; том i, 1990. -с.153-158.

4 Коровин С. Я. . Казупеев В. М. Параллельный процессор нечеткого ;итуационного вывода. - Гезисы докладов Всесоюзной конференции "Создание и применение .гибридных экспертных систем". Рига' -Рижский техническим университет, 19У0, -о.58-Ь0.

Ь. Мелихов A. H. , . Берштейн Я. С. , Коровин С. Я. , Казупеев В. М. Сопроцессор нечеткого логического вывода для экспертных систем. - Тезисы докладов Всесоюзного совещания "Экспертные системы". М: - Институт проблем управления, 1УУ0, -с. 26-27.

6. Заявка № 4461736/24. Ячейка однородной структуры. /Мелихов А.Н, Берштейн JI. С. , Коровин С. Я. , Казупеев В. М. , Дедюлин К. К. Решение о выдаче авторского свидетельства от 07.04.1989.

7. Заявка № 4746801 С1839247). Устройство для обработки нечеткой информации. '/ Мелихов А. Н. , Берштейн Я. С. , Коровин С. Я., Казупеев В.М. , Перельман A.M. Решение о выдаче авторского свидетельства от 09. 08.1989.

8. Заявка № 4738588 С1839246). Устройство для обработки нечеткой информации. / Мелихов А. Н. , Берштейн Я. С. , Коровин С. Я., Казупеев В.М., Перельман А.М. Решение о выдаче авторского свидетельства от 19.09.1989.

9. A.Melikhov, S. Korovin, V.Kazupeyev, V. Ukolov. The hard-sowtware environment for real-time fuzzy inference. /Proceedings East-West Conference on Artificial Intelligence. From Theory to Practice. M: EWAIC'93, 1993, -pp.344-346.

10. Мелихов A. H. , Коровин С. Я. , Казупеев В. М. , Пуховский В. Н. , Кияшко А.Б., Цыганков В.Ю. FUZC0P 2.0: Процессор нечеткого логического вывода. Специализированный нечеткий логический процессор, выполненный по технологии полузаказной СБИС. IV национальная конференция с международным участием "Искусственный интеллект - 94". Сборник научных трудов в двух томах, том II, Рыбинск, 1994, - с.220-226.

11. Заявка № 94020059 С019706). Устройство для обработки нечеткой информации. / Мелихов А.Н. , Берштейн Л. С., Коровин С. Я., Казупеев В.М. , Пуховский В.Н. , Цыганков В.Ю. Решение о выдаче авторского свидетельства от 08.06.1995.

12. Мелихов А. Н., Коровин С. Я., Казупеев В. М. , Пуховский В. Н. , Кияшко А.Б. Ускоритель нечеткого логического вывода. //Материалы 40 научно-технической конференции. Известия ТРТУ. Таганрог: 1995, №1, - с.86-88.

Соискатель