автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и разработка конструктивно-технологических решений создания транзисторного модуля для изготовления КМОП схем с проектными нормами 0.35 мкн на кластерном технологическом оборудовании

На правах рукописи

ИССЛЕДОВАНИЕ И РАЗРАБОТКА КОНСТРУКТИВНО-ТЕХНОЛОГИЧЕСКИХ РЕШЕНИЙ СОЗДАНИЯ ТРАНЗИСТОРНОГО МОДУЛЯ ДЛЯ ИЗГОТОВЛЕНИЯ КМОП СХЕМ С ПРОЕКТНЫМИ НОРМАМИ 0.35 МКМ НА КЛАСТЕРНОМ ТЕХНОЛОГИЧЕСКОМ ОБОРУДОВАНИИ

Специальность 05.27.01 -твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

АВТОРЕФЕРАТ

диссерт ации на соискание ученой степени кандидата технических наук

Москва - 2006

I

I

Работа выполнена в отделе разработки технологических процессов научно-исследовательского института системных исследований Российской академии наук

Научный руководитель:

д.т.н. Киреев Валерий Юрьевич

Официальные оппонешы

д т н , проф. Королев М А к.ф-м.н. Вьюрков В.В.

Ведущая организация.

ОАО "Микрон"

Защита диссертации состоится "_"_2006 г , в_часов на заседании

диссертационного Совета Д212 134.01 при Московском государственном институте электронной техники по адресу. 124498, Москва, Зеленоград, проезд 4806, д.5

С диссертацией можно ознакомится в библиотеке МИЭТ

Автореферат разослан "_"_2006 года

Ученый секретарь диссершционного совета'

доктор технических наук.

профессор

:троев С А

lû&âA

7

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы

В настоящее время микроэлектроника по-прежнему остается катализатором научно-технического прогресса для всех важнейших отраслей народного хозяйства а уровень развития и объемы производства ее основных изделий - интегральных микросхем (ИМС) (integrated circuits, microcircuits) во многом определяет культурный, экономический и оборонный потенциалы страны.

КМОП технология в настоящее время является доминирующей технологией производства ИМС и будет сохранять свои лидирующие позиции, по крайней мере, еще ближайшие 10 лет Большая часть усовершенствования микросхем происходит вследствие масштабирования размеров МОП транзистора Однако, начиная с уровня минимальных размеров 0 25 мкм и ниже, становится невозможно использовать классическую технологию изготовления КМОП схем, поэтом> технология с проекшыми нормами 0 5 - 0 35 мкм является переходной между традиционной и субмикронной При этом данная технология позволяет достигнуть доааточно высокого уровня интеграции, не требуя при этом принципиальных изменений в технологии

Стандартный техноло! ический процесс изготовления КМОП ИМС с проектными нормами 0 35 мкм включает в себя формирование межэлементной (LOCOS) изоляции, формирование п- и р-транзисторов, формирование металлической разводки Данный технологический процесс реализуется на оборудовании, рассчшанном для проведения технологических операций одновременно над партиями пластин (25 шт и более)

Транзисторный модуль (набор операций, приводящий к формированию на пласшне п- и р-канальных транзисторов) является ключевой частью технологического маршрута производства КМОП СБИС, т.к электрофизические характеристики транзисторов определяют наиболее значимые показатели микросхемы.

Одним из определяющих требований производства специализированных СБИС является сокращение "времени создания микросхемы", одновременно с этим происходит возрастание номенклатуры микросхем Для успешного решения данных задач используются мелкосерийные производства с ограниченным набором кластерного оборудования. Такие производства требуют минимальных капитальных вложений, но способны производить широкую номенклатуру специализированных СБИС

Однако, использование кластерного оборудования по всему технологическому маршруту, а также отсутствие в наборе технологического оборудования установки для выполнения операции осаждения нитрида кремния, диффузионной печи, установки для выполнения стандартных (для серийных

еос. НАЦИОНАЛЬНАЯ , БИБЛИОТЕКА 1

предприятий) химических обработок не позволяет реализовать классический, с точки зрения мировой практики, процесс создания транзисторного модуля

Отсутствие в мировой практике технологических маршрутов с проектными нормами 0 35 мкм, реализованных с подобными отклонениями от классического варианта, ставит задачу разработки и оптимизации транзисторного модуля а также исследования влияния ключевых структурообразующих операций на электрофизические характеристики транзисторного модуля

При этом в качестве важнейшего фактора снижения сложности и времени разработки модуля рассматривается приборно-технологическое моделирование как оттельных операций, так и полного технологического маршрута модуля

Таким образом, проблема разработки и исследования конструктивно-технологических решений создания транзисторного модуля, реализуемого на подобном наборе оборудования, является актуальной как в практическом, так и в теоретическом отношении

Цель работы

Целью диссертационной работы является исследование и разработка конструктивно-техноло! ических решений создания транзисторного модуля для изгоювления интегральных КМОП схем с 0 35 мкм проектными нормами в соответствии с конарукчивно-топологическими правилами и электрическими требованиями и под заданный комплект кластерного технологического и контрольно-измерительного оборудования

Для достижения поставленной цели в работе решались следующие

задачи

1 Анализ технологического маршрута изготовления транзисторного модуля на кластерном технологическом оборудовании с целью определения критичных операций и блоков операций

2 Разработка модели технологического маршрута получения транзисторов с минимальными нормами 0 35 мкм при помощи программ приборно-технологического моделирования

3 Исследование влияния критичных параметров технологическо! о маршрута на электрофизические параметры транзистора при помощи экспериментальных работ и приборно-технологического моделирования

4 Проведение оптимизации критичных технологических процессов формирования фанзисторного модуля при помощи приборно-технологического моделирования.

5 Изготовление транзисторов по оптимизированному технологическому маршруту и анализ полученных экспериментальных электрофизических характеристик

Научная новизна работы

Научная новизна диссертационной работы заключается в следующем' 1 Исследовано влияние ключевых технологических параметров транзисторного модуля на электрофизические характеристики транзисторов

2. Разработана методика оптимизации ключевых технологических параметров

транзисторного модуля, основанная на использовании процессных окон. 3 Проведен анализ программного пакета приборно-технологического моделирования IМА и разработана модель технологического маршрута получения транзисторов с минимальными нормами 0 35 мкм

Практическая значимость работы

1 Разработан технологический процесс изготовления транзисторного модуля КМОП схем с проектными нормами 0 35 мкм под заданный нестандартный комплект кластерного технологического и контрольно-измерительного оборудования и с его помощью изготовлены работоспособные КМОП транзисторы с заданными спецификацией характеристиками

2 Разработанный технологический процесс позволяет мелкосерийно (1-5 пластин в партии) производить широкую номенклатуру специализированных СЬИС за короткий промежуток времени (~ 3 суток)

Реализация результатов работы

Разработанный в диссертационной работе технологический процесс изготовления транзисторного модуля используется в базовых технологических маршрутах КМОП схем на производственной линии НИИСИ РАН и обеспечивает выход I одныч микросчем по технологии 0 35 мкм ~ 40%

Основные результат работы адаптируются под технологию с проектными нормами 0 5 мкм (с вычодом годных - 80%). что бьпо успешно сделано при изготовлении микросхем ТАВРИЯ, ТРИЛЛЕР, 1В812

Представляются к защите 1 Полученные в результате исследований зависимости электрофизических характериешк гранзисюра (ток насыщения, пороговое напряжение, пробивное напряжение и ток подложки) от параметров ключевых операций технологического маршрута 2. Разработанные режимы критичных технологических операций, обеспечивающие электрофизические характеристики транзисторов в заданных диапазонах изменения

3 Модель технологического маршрута для отработки технологических операций получения интегральных транзисторных структур с минимальными размерами 0 35 мкм.

4 Методика оптимизации ключевых технологических параметров транзисторного модуля

5 Технологический маршру! транзисторного модуля, включая режимы операций, с проектными нормами 0 35 мкм, рассчитанный под заданный комплект кластерного технологического и контрольно-измерительного оборудования

Апробация результатов работы.

Основные результаты диссертационной работы обсуждались на следующих конференциях

Российская научная конференция "Радиационная стойкость электронных систем - Стойкость 1999" (Лыткарино, 1999);

Конференция "Молодежь и наука" - Научная сессия МИФИ - 99 (Москва, 1999),

Российская научная конференция "Радиационная стойкость электронных систем - Сюйкость 2000" (Лыткарино, 2000);

Конференция "Молодежь и наука" - Научная сессия МИФИ - 2000 (Москва, 1999);

Международная научная конференция "International Nuclear and Space Radiation Effects Conference" (Невада, США, 2001);

Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем -2005" (Москва, 2005)

Публикации

По теме исследований опубликовано 8 печатных работ.

Структура и объем диссертации.

Диссертация состоит из введения, шести глав, заключения, приложений и списка литературы, включающего 44 наименования Содержание работы изложено на 158 страницах машинописного текста, иллюстрированного 78 рисунками и 19 таблицами к основному тексту

СОДЕРЖАНИЕ ДИССЕРТАЦИИ

Во введении обоснована актуальность темы, определены цели и задачи исследования, изложены научная новизна и практическая значимость работы

В главе 1 рассматриваются тенденции развития КМОП технологии Показано, что данная технология в настоящее время является доминирующей технологией производства ИМС и будет сохранять свои лидирующие позиции, по крайней мере, еще ближайшие 10 лет Большая часть усовершенствования микросхем происходит вследствие масштабирования размеров МОП транзистора

Однако, начиная с уровня технологии 0 25 мкм и ниже, становится невозможно использовать классическую технологию изготовления КМОП схем (по причине появления ряда технологических проблем, связанных с

уменьшением размеров), поэтому технология с проектными нормами 0.5 - 0 35 мкм является переходной между традиционной технологией и субмикронной При этом данная технология позволяет достигнуть высокого уровня интеграции, не требуя при этом принципиальных изменений в технологии.

Рассматривается традиционный технологический процесс изготовления специализированных интегральных микросхем с проектными нормами 0 35 мкм Данный процесс реализуется на технологическом оборудовании, рассчитанном на проведение технологических операций одновременно над партиями пластин (25 шт. и более).

Анализ данных современного рынка микроэлектроники и прогнозов ее развития на ближайшие несколько лет показывает, что одним из требований к современному микроэлектронному производству является возможность мелкосерийного и однократного изготовления отдельных типов микросхем Однако, использование стандартного комплекта технологического оборудования для мелкосерийного изготовления микросхем нецелесообразно (а в некоторых случаях и невозможно) Поэтому для решения данных задач используются мелкосерийные производства в рамках "мини-фабрики" на основе кластерного оборудования

Потенциальные достоинства кластерного оборудования заключаются в следующем.

• возможность изготовления небольшого количества пластин за короткий промежуток времени;

• лучшая равномерность обработки от пластины к пластине;

• высокий выход годных благодаря снижению уровня загрязнений за счет более эффективных способов транспортировки пластин и уменьшения неконтролированного воздействия окружающей среды на поверхность структур,

• уменьшение размеров и снижение стоимости оборудования

Примером мелкосерийного производства на основе кластерного оборудования является технологическая линия НИИСИ РАН.

Главными отличиями технологического процесса, реализуемого на данном кластерном оборудовании, от традиционного процесса являются:

• использование в качестве межэлементной изоляции вместо LOCOS-изоляции мелко-щелевой изоляции (STI) по причине отсутствия диффузионной печи для проведения термического окисления (необходимо отметить, что формирование STl-изоляции, также проводится со значительным отклонением от зарубежных аналогов, а именно в использование поликремния вместо нитрида кремния в качестве "стоп -слоя" при полировке);

• использование при формировании подзатворного диэлектрика вместо диффузионного окисления быстрого термического окисления (RTO);

• использование в операциях химической обработки вместо процесса "КАРО" (процесса на основе смеси серной кислоты и перекиси водорода)

поштучной химической обработки с использованием «нестандартного» для серийных предприятий процесса "флурозон" (процесса на основе разбавленного раствора плавиковой кислоты и озона)

Таким образом, использование кластерного оборудования помимо преимуществ имеет и свои недостатки, а именно специфика выполнения технологических операций на кластерном оборудовании НИИСИ РАН не позволяет реализовать классический, с точки зрения мировой практики, процесс создания транзисторного модуля с проектными нормами 0 35 мкм Поэтому необходима разработка нового технологического маршрута

При этом в качестве важнейшего фактора снижения стоимости разработки техноло! ического маршрута, использующего кластерное оборудование, рассматривается компьютерное моделирование, как отдельных операций, так и полных технологических маршрутов

В главе 2 проводится анализ технологического маршрута с целью установления критичных операций и блоков операций маршрута Описываются основные этапы формирования маршрута и приводятся его основные характеристики

Базовый технологический маршрут производства СБИС с проектными нормами 0 35 мкм базируется на КМОП технологии Особенностями данного маршрута является использование' мелко-щелевой изоляции, двух ретроградных карманов в эпитаксиальном слое, быстрых термических процессов для разгонки имплантированных примесей и создания подзатворного диэлектрика, заполнение вольфрамом контактных окон в четырех - уровневой А1/0,5%Си металлизации и планаризация межслойного диэлектрика и вольфрама с помощью химико-механической полировки В качестве исходного материала используются сильнолегированные 1 * 10" см"3) подложки кремния р-типа с ориентацией поверхности (100), на которых выращен слаболегированный (- |х10и см'3) эпитаксиальный слой р-типа толщиной 3 мкм

Структура р и п-канального транзистора с указанием основных элементов схематически изображена на рис 1

р-канальный транзистор п-канальный транзистор

(РМОв) (МИОБ)

Рис 1 Схематическое изображение поперечного сечения р- и п-канального

транзистора.

Показано, что основными этапами формирования транзисторного модуля являются следующие этапы формирование карманов, формирование заторов транзиа оров, формирование 1ЛЮ-областей. формирование S/D-oбл£lueй

Наиболее си 1ыю тняющими па выхочные характеристики модуля параметрами каждого лапа явтяются с 1едующис параметры

1 Доза и знср[ия третей низкоэнергетичной имплантации (эгап формирования карманов). I к концентрационный профиль в области канала транзистора в ¡начительной степени определяется параметрами мизкоэнергетичнои импташации Позгому необходимо исследование втияния параметров низко)нерге1 ичной имплантации наток насыщения и пороговое напряжение транзистора

2 Положение верхне! о уровня окисла в канавке около края островка относительно поверхности этого островка (этап формирования затворов транзисторов), т к после формирования БЛ образуется разница в значениях превышения толщины окисла над островком в плотных и неплотных областях кристалла Поэтому необходима разработка процессов формирования блока затворов, а именно процесса формирования маски и процесса травления

А

3 Толщина подзатворного окисла, длина затвора транзистора (этап формирования затворов транзисторов), т к в мировой практике RTO-процесс не используется для формирования подзатворного диэлектрика, вместо него используется процесс диффузионного окисления. Поэтому необходимо исследование влияния параметров подзатворного окисла на электрофизические характеристики транзистора

4 Доза и энергия имплантации (этап формирования LDD-областей), т к концентрация в LDD-областях оказывает значительное влияние на ток насыщения, ток в подложку и напряжение пробоя транзистора

5 Доза, энергия имплантации и время, температура отжига (этап формирования S/D-областей), г к концентрация в S/D-областях оказывает влияние на ток насыщения транзистора

В главе 3 приводятся результаты настройки программ приборно-технологического моделирования и описываются результаты работ по проведению интеграции технологических процессов для разработки модели технологического маршрута.

Приборно-технологическое моделирование осуществлялось при помощи комплекса программных средств компании Technology Modelling Associates, Inc. (TMA) Моделирование технологического процесса формирования транзисторных областей осуществлялось с помощью программы TSUPREM-4 Расче! электрофизических параметров полученных транзисторных структур проводился в программе MEDICI Оптимизация транзисторных структур и исследование зависимости приборных характеристик от параметров технологических операций осуществлялось при совместном использовании программ TSUPREM-4 и MEDICI в рамках системы "виртуального" производства TMA WorkBench.

Перед проведением работ по разработке технологического маршрута при помощи приборно-технологического моделирования были выполнены работы по настройке используемых моделей под разрабатываемый технологический процесс После завершения настройки на каждом из этапов формирования транзистора были проведены работы по сравнению расчетных и экспериментальных значений Суммарная неточность результатов моделирования относительно экспериментальных данных составляет не более 15%

После проведения настройки используемых моделей под разрабатываемый технологический процесс была проведена интеграция технологических процессов и разработана модель технологического процесса для отработки технологических операций получения интегральных транзисторных структур с минимальными размерами 0.35 мкм.

В главе 4 описываются результаты исследований влияния ключевых технологических параметров на электрофизические характеристики

транзисторов с использованием приборно-технологического моделирования на основных этапах создания фанзисторною модуля

В результате проведения исследования влияния парамефов имплантации кармана па электрофизические характеристики были получены контурные графики (см рис 2, 3) рассчитанных зависимостей порогового напряжения и тока насыщения от параметров низкоэнергетичной имплангации в карман Двойной шфичовкой на графиках обозначены облааи значений параметров имплантации, при коюрых значения тока насыщения и порогового напряжения находя 1ся в нормативных 1раницах спецификации

имплангации в карман

Рис 3 Контурные графики зависимостей тока насыщения и порогового напряжения для р-канального транзистора от параметров низкоэнергетичной имплантации в карман.

Из приведенных I рафиков видно, что параметры низкоэнертетичной имплантации оказываю] значительное влияние на значение тока насыщения и пороювою напряжения фан метра Поэюму для получения заданных значений данных ) 1екфофизических характерна ик необходима тщательная оптимизация парамефов низкознергстичной имплантации

Проводились исстедования влияния параметров бчока затворов на значения юка насыщения пороювого напряжения и напряжения пробоя транзистора На рис 4 представлены расчетные I рафики зависимости порогового напряжения и юка насыщения 01 юлщины подзатворного окисла

П) 71) 75 Ш1 Из

Тояцнмя ...................... А

Рис 4. Графики зависимостей порогового напряжения и тока насыщения от юлщины подзатворного окисла

На рис 5 представлены расчетные графики зависимостей тока насыщения от длины затвора (Lg)

5

\ \

г \ \

г ч- 1А

8

0 300 0 320 0 340 0 Э60 0.300 ткт 0.400

а)

8.

ё ■

-

ч ги I о .;;'(! 0 340 П ЧГ.П 0 380 0 400

Щ ткт

б)

Рис 5 Графики зависимости тока насыщения от длины затвора а) п-канального транзистора, б) р-каналыюго транзистора

Как видно из приведенных графиков, изменение толщины подзатворного окисла или длины затвора на 5% приводит к изменению тока насыщения на 4% и 6%. соответственно, что говорит о важности минимизации изменений толщины подзатворного окисла и длины затвора для стабилизации параметров транзистора

Проводились исследования влияния параметров имплантации ЬОО на значения напряжения пробоя транзистора, тока насыщения и тока в подложку

Напряжения пробоя вычислялись при нулевом напряжении на затворе и на контакте к карману Проводились исследования двух типов пробоя лавинного и биполярного В ходе исследования были определены наиболее сильно влияющие операции на пробивное напряжения транзистора' глубокая имплантация в карман, имплантация в карман для предотвращения смыкания, имплантация

Факторами, 01 раничивающими возможности увеличить напряжение пробоя, являются необходимость обеспечить приемлемые значения сопротивления ЬВО-областей, порогового напряжения и тока насыщения.

Графики зависимости тока насыщения, тока в подложку и напряжения лавинного пробоя от параметров имплантации ЬЭЭ для п-канального транзистора представлены на рис 6 На рисунке темным цветом закрашены области значений параметров имплантации, при которых значения тока насыщения, тока подложки и напряжения лавинного пробоя находятся вне нормативных границ спецификации.

Рис. 6 Контурные графики тока насыщения, напряжения пробоя и тока подложки в зависимости от параметров имплантации 1ЛЖ для п-канального

транзистора

Также проводилось исследование влияния параметров имплантации ЬЭЭ на биполярный пробой транзистора Концентрация под каналом между областями сток-истоком оказывав! наибольшее влияние на напряжение биполярного пробоя Факторами, ограничивающими возможности увеличить напряжение пробоя, являются необходимость обеспечить приемлемые значения емкости сток-подложка и невозможность использования больших энергий для снижения влияния I тубокой имплантации на приповерхностные области

Таким образом. параметры ЬОП имплантации оказывают существенное влияние на электрофизические характеристики транзистора, такие, как ток насыщения, напряжение пробоя и ток подложки Как видно из выше приведенных контурных графиков, для получения заданных значений электрофизических параметров необходима тщательная оптимизация как параметров имплантации ЬЭй, шк и других операций технологическою маршрута.

В результате проведения исследования влияния на электрофизические характеристики параметров имплантации и параметров отжига 8/П-областсй было установлено, что данные параметры не оказывают существенного влияния и их корректировка целесообразна только при выполнении завершающей настройки процесса

В главе 5 описываются экспериментальные результаты работ по разработке блока затворов, а также формулируются требования к структуре перед началом формирования блока затворов

Показано, что при формировании блока затворов необходимо ограничить минимальное и максимальное значение превышения толщины окисла в канавке над островком по кристаллу в диапазоне от 400 А до 1500 А На рис 7 схематично показано поперечное сечение места соприкосновения островка и мелко-щелевой изоляции перед осаждением слоя поликремния, при этом по вертикальной оси отложены значения превышения уровня окисла в канавке над верхним уровнем островка

Превышение толщины окисла в канавке над островком,А

Рис 7 Схематичное изображение поперечного сечения места соприкосновения островка и мелко-щелевой изоляции перед осаждением слоя поликремния

Нахождение значения превышения толщины окисла в канавке над островком в диапазоне А приведет либо к неудалению в плотной части схемы буферного поликремния, либо к недотравливанию затворного поликремния по краю островка

На рис 8 приведены фотографии недотравленого поликремния при превышении окислом в канавке островка на 0.15 мкм.

«

Рис 8 Фотографии недотравленого поликремния на ступеньке 0.15 мкм

При проведении экспериментальных работ было установлено, что максимально допустимое превышение толщины окисла над островком для качественного выполнения операции травления слоя затворов должно быть не более 0 15 мкм При гаком значении превышения увеличение времени перетрава не ухудшает характеристики структуры

Второй нежелательный эффект, возникающий при превышении толщины окисла в канавке непосредственно около края островка верхнего уровня островка, заключается в сужении поликремниевого затвора транзистора на краях островка (или посередине активного островка) до 0 25 мкм (см рис 9) Это приводит к недопустимому уменьшению длины канала транзисторов в этих местах и, как следствие, к резкому увеличению токов утечки транзисторов, имеющих минимальный вылет (0 4 мкм) на изоляцию (в 3-4 раза по сравнению с расчетом и транзисторами с вылетом более 0 4 мкм) и уменьшению эффективного пробивного напряжения

*

*

Рис 9 Сужение шин затворов на краю островка Причиной этого явления во-первых, является неравномерность толщины фоторезиста но кристаллу, вызванная неравномерностью толщины окисла в канавке (т е разновысотностью по кристаллу ступенек на границе островок - изоляция), что приводит к уменьшению ширины ФР маски над изоляцией или над островком, во-вторых, проявляется эффект оптической близости при проведении экспозиции фоторезиста, т.е. изменяется форма вылета затвора на изоляцию, и следовательно, уменьшается длина канала на границе островок - изоляция

Для уменьшения разброса значений ширины поликремния был разработан процесс формирования фоторезистивной маски с подслоем ангиотражающего покрытия (BARC), значительно уменьшающего влияние отражения от слоя поликремния на разброс значений ширины резистивной маски На рис 10 приведены фотографии шин затворов, сформированных в области канавки и ACTIVE с использованием BARC

Рис 10 Фотографии шин затворов на ступеньке 0.15 мкм.

Для уменьшения эффекта близости была проведена экспериментальная работа по определению оптимальных параметров корректирующих элементов для предотвращения сужения краев шин затворов на толстом окисле при возможном диапазоне превышения толщины окисла над островком В результате было установлено, что наиболее оптимальным корректирующим элементом слоя POLY служит структура, показанная на рис 11

Рис 11. Вид шин затворов на пластине и в топологии с корректирующим элементом

Нахождение значения превышения толщины окисла в канавке над островком в диапазоне С приводит к образованию паразитного бокового транзистора (расположенного вдоль канала основного транзистора на верхней кромке активного островка), имеющего меньшее пороговое напряжение по сравнению с поверхностным транзистором Образование паразитного транзистора вызывает значительное увеличение токов утечки и снижение эффективного пробивного напряжения транзистора, расположенного на этом островке. Экспериментальным путем было установлено, что минимальное превышение должно быть не менее 400 А (обусловлено За разбросом толщины)

Диапазон В является безопасным диапазоном значений превышения толщины окисла в канавке над островком (400 А - обусловлено За разбросом толщины, 1500 А - значение превышения, при котором гарантированно не недотравливается поликремний по краю островка) При этом для уменьшения разброса значений ширины затворов необходимо проведение процесса формирования фоторезистивной маски с подслоем антиотражающего покрытия Также, целесообразно наличие в топологии слоя затворов корректирующих элементов

В главе 6 с использованием приборно-технологического моделирования проводится оптимизация критичных технологических процессов транзисторного модуля и приводятся результаты изготовления транзисторов с проектными нормами 0 35 мкм по технологическому маршруту, разработанному с помощью экспериментальных работ и приборно-технологического моделирования

Были получены полиномиальные модели полного технологического процесса В результате анализа коэффициентов полинома было установлено, что факторами, оказывающими наибольшее влияние на электрофизические характеристики транзистора, являются доза низкоэнергетичной имплантации в карман и доза легирования ЬОО-областей.

После этого были определены допуски на входные технологические параметры по заданным допустимым диапазонам изменения показателей качества технологии (а именно, электрические параметры п- и р-канального транзистора) Т о проведя расчет при более узком (реальном) диапазоне изменения дозы низкоэнергетичной имплантации в карман и дозы легирования ЬОО-областей, были установлены процессные окна на данные ключевые параметры технологического маршрута (см. рис 12)

5 б«ш б^епг

им з [т г

'е>Ц 7^.1? Ье-!? зе.1г

Рис 12а Процессное окно (на рис>нкс закрашены области, лежащие вне допустимого диапазона изменений электрических параметров п-канального транзистора), полученное для дозы низкоэнергетичной имплантации в карман и дозы легирования ЬОЭ с граничными значениями-поро1 овое напряжение 0.72 - 0.82 В, ток насыщения

напряжение пробоя >5 В.

а

Рис 126. Процессное окно (на рисунке закрашены области, лежащие вне допустимого диапазона изменений электрических параметров р-канального транзистора), полученное для дозы низкоэнергетичной имплантации в карман и дозы легирования ЫЭО с граничными значениями пороговое напряжение -0.82 - -0.74 В, ток насыщения -2.6х 10"4 - -2.0x10"4 А/мкм.

Допустимый диапазон изменения дозы низкоэнергетичной имплантации в карман п-канального транзистора находится между значениями доз 4 5х1012 - 6 5х 1012 см"2 Данный диапазон определяется нормативными границами по току насыщения и пороговому напряжению При этом допустимый диапазон изменения дозы легирования ЬОБ находится между значениями доз 3*10п - 9*1013 см"2 Невозможность использования дозы больше 9x1013 см'2 объясняется тем, что при больших концентрациях в ЬОЭ -области происходит пробой рп-перехода сток-карман При значениях дозы менее 3 х 1013 см"2 происходит резкий рост сопротивления ЬПП-областей, что также крайне нежелательно

Допустимый диапазон изменения дозы низкоэнергетичной имплантации в карман р-канального транзистора находится между значениями доз 6хЮ'2 - 7 5х]012 см"2 Данный диапазон определяется нормативными границами по току насыщения и пороговому напряжению При этом допустимый диапазон изменения дозы легирования 1,00 более широк и находится между значениями доз 2хЮ13 - 1хЮ14 см"2, т к требования к напряжению пробоя р-канального транзистора гораздо менее жесткие Поэтому электрофизические характеристики р-канального транзистора, в основном, определяются только параметрами низкоэнергетичной имплантации в карман

Методом Монте-Карло был проведен анализ чувствительности приборных характеристик к разбросу технологических параметров при случайных нарушениях технологии для наиболее важных операций маршрута, непосредственно влияющих на рабочие характеристики транзистора (применительно к конкретному технологическому оборудованию) Также была определена чувствительность основных электрических параметров к разбросу технологических параметров, обусловленному погрешностью оборудования

Полученные диаграммы распределения выходных параметров позволяют нам предсказать ожидаемое отклонение электрических параметров схемы от номинального значения при реализации маршрута на конкретном производстве, т е прогнозировать нестабильность параметров приборов в зависимости от характеристик технологического процесса

Таким образом, в результате оптимизации по всем этапам технологического маршрута был разработан оптимальный маршрут с точки зрения получения заданных электрических характеристик и в тоже время обеспечения стабильности технологии

В таблице 1 приведено сравнение полученных расчетных и экспериментальных значений электрофизических параметров транзисторного модуля со спецификацией Следует отметить их хорошее совпадение в пределах разброса экспериментальных данных

Таблица 1а

Сравнение параметров п-канального транзистора

Наименование электрофизическ ого параметра Ед измер Границы спецификации Расчет Эксперимент

Мт Мах

Пороговое напряжение В 0.72 0.82 0.79 0.76 ± 5%

Крутизна мкА/В2 225 250 - 230 ±5%

Ток утечки пА/мкм 10 1 1 ± 3%

Ток открытого состояния мкА/мкм 500 580 545 535 ± 6%

Пробивное напряжение сток-исток В 7 6 8 ± 2%

Ток подложки мкА/мкм -1 - -0.9 ±5%

Таблица 16 Сравнение параметров р-канального транзистора

Наименование электрофизическ ого параметра Ед измер Границы спецификации Расчет Эксперимент

Мш Мах

Пороговое напряжение В -0.74 -0.82 -0.79 -0.78 ± 4%

Крутизна мкА/В2 48 55 - -49 ±5%

Ток утечки пА/мкм -10 -1 -1 ± 3%

Ток открытого состояния мкА/мкм -200 -280 -220 -225 ± 6%

Пробивное напряжение сток-исток В -7 - -9 ± 2%

В качестве примера на рис 13 приведены гистограммы распределения порогового напряжения и тока насыщения п-канального транзистора по пластине.

У1к, В

Среднее значение порогового напряжения по пластине 0 76 В Среднеквадратическое отклонение порогового напряжения по пластине 3 9%

а)

В

г

..... ж го г; ж

|<ж, югхАмгм

Среднее значение тока насыщения по пластине 535 4 мкмА/мкм Среднеквадратическое отклонение тока насыщения по пластине 4 1%

б)

Рис 13 Гистограмма распределения по пластине а) порогового напряжения п-канального транзистора для экспериментальной партии 2100, б) тока насыщения п-канального транзистора для экспериментальной партии 2111

Асимметричность распределения связана со снижением размера затвора в зоне 20-30 мм от края пластины

Средний выход годных микросхем с проектными нормами 0 35 мкм составляет ~ 40 % В качестве демонстрационной микросхемы использовалось

изделие К0М01У32, представляющее собой однокристальный 32-разрядный микропроцессор с числом транзисторов на кристалле около 2 5 млн Для повышения выхода годных необходимо проведение дальнейших работ по доработке как технологии, так и схемотехнических решений данной схемы

При этом средний выход годных микросхем с проектными нормами

0 5-0 6 мкм составляет - 80 %

Полученный высокий уровень годных говорит о возможности внедрения данного техполо! ического процесса в производство

ОБЩИЕ ВЫВОДЫ ПО РАБОТЕ

1 Проведен аналитический обзор развития КМОП технологии Показано, что КМОП технология в настоящее время является доминирующей технологией производства ИМС Большая часть усовершенствования микросхем происходит вследствие масштабирования размеров МОП транзистора Однако, начиная с уровня технологии 0.25 мкм и ниже, становится невозможно использовать классическую технологию изготовления КМОП схем. поэтому технология с проектными нормами 0 5 - 0 35 мкм являе(ся переходной между традиционной технологией и субмикронной Использование стандартного комплекта технологического оборудования для мелкосерийного изготовления микросхем нецелесообразно (а в некоторых случаях и невозможно) Поэтому для решения данных задач используются мелкосерийные производства в рамках "мини-фабрики" на основе кластерного оборудования. Однако, специфика выполнения гехнолошческих операций на кластерном оборудовании не позволяе1 реализовать классический, с точки зрения мировой практики, процесс создания транзисторного модуля

2 Проведенный анализ технологического маршрута изготовления транзисторного модуля КМОП ИМС с проектными нормами 0 35 мкм на кластерном оборудовании позволил определить наиболее сильно влияющие на выходные характеристики модуля операции технологического маршрута

3. Проведен анализ программного пакета приборно-технологического моделирования ТМА и разработана методика его использования для исследования п- и р-канальных транзисторов с проектными нормами 0 35 мкм. С использованием приборно-технологического моделирования была проведена ише! рация технологических процессов и разработана модель технологического маршрута для отработки технологических операций получения интегральных транзисторных структур с минимальными размерами 0 35 мкм

4 С использованием экспериментальных работ и приборно-технологического моделирования установлены основные закономерности,

характерные для п- и р-канальных транзисторов с проектными нормами О 35 мкм, определяющие зависимость электрофизических характеристик транзисторов от ряда конструктивно-технологических параметров прибора, а именно

• Установлены и объяснены зависимости порогового напряжения и тока насыщения от до)ы и энергии третьей низкоэнергетичной имплантации кармана;

• Проведено исследование зависимости электрофизических характеристик транзистора от положения верхнего уровня окисла в канавке около края островка относительно поверхности этого островка; установлены и объяснены требования к значению превышения толщины окисла в канавке около края островка,

• Разработан процесс формирования затворов транзисторов при помощи BARC и топологических корректирующих элементов,

• Установлены и объяснены зависимости порогового напряжения и тока насыщения от толщины подзатворного окисла и длины затвора транзистора;

• Установлены и объяснены зависимости напряжения пробоя, тока насыщения и тока в подложку от дозы и энергии имплантации LDD,

• Проведено исследование влияния параметров имплантации LDD на лавинный и биполярный пробой транзистора, исследовано влияние напряжения на за i воре на пробой по биполярному транзистору,

• Установлены и объяснены зависимости тока насыщения от дозы и энергии имплантации S/D. времени и температуры отжига S/D-областей

5 В результате проведения ошимизации по всем этапам технологического маршрута был разработан оптимальный маршрут с точки зрения получения заданных электрических характеристик и в тоже время обеспечения стабильности технологии.

6 Изготовлены транзисторы с проектными нормами 0 35 мкм по оптимизированному 1ехнологическому маршруту, разработанному при помощи экспериментальных работ и приборно-технологического моделирования Получено хорошее совпадение расчетных и экспериментальных значений электрофизических параметров транзисторною мод>ля со спецификацией в пределах разброса экспериментальных данных

7 Полученные в диссертционной работе результаты используются в базовых технологических маршрутах КМОП схем на производственной линии НИИСИ РАН и обеспечивает выход годных микросхем по технологии 0 35 мкм - 40%, а но технологии 0.5 мкм ~ 80%

Основные результаты диссертации опубликованы в следующих

работах

1. Pershenkov V S., Andreev S V , Tsimbalov A.S. - Use of preliminary ultraviolet and infrared illumination for diagnostics of MOS and bipoiar devices radiation response - Microelect Reliab 2002, vol. 42, pp 797-804.

2 Балашов A Г , Крупкина T IO , Цимбалов A.С - Критерии выбора моделей при расчете приборных характеристик субмикронных транзисторных структур. - Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем -2005, Сборник научных трудов, ИППМ, M , 2005, с 185-190

3. Pershenkov V S , Tsimbalov A S - Use of UV pre-irradiation for diagnostics of radiation response MOS transistors - Тезисы докладов Международной научной конференции "International Nuclear and Space Radiation Effects »

Conférence", Невада, США, 2001, pp 314-318

4 Киреев В Ю , Цимбалов А С - Быстрые термические процессы - новый этап в развитии микроэлектронной технологии - Микроэлектроника, №4, 2001 г, с. 266-278.

5 Цимбалов А С, Ивашин Д.И., Першенков ВС - Влияние ультрафиолетового предоблучения на радиационную стойкость биполярных транзисторов - Тезисы докладов Российской научной конференции "Радиационная стойкость электронных систем - Стойкость 2000" М. СПЭЛС, 2000, с 129-130.

6 Левин M H., Першенков В С , Цимбалов А С. - Влияние ультрафиолетового излучения на образование поверхностных состояний в МОП - структурах, находящихся в среде водорода - Тезисы докладов Российской научной конференции "Радиационная стойкость электронных систем - Стойкость 1999" M СПЭЛС, 1999, с 87-88

7 Цимбалов АС- Влияние ультрафиолетового излучения на радиационную стойкость структур с тонким и толстым окислом при различной концентрации водородосодержащих комплексов - Тезисы докладов Конференции "Молодежь и наука - Научная сессия МИФИ" - 2000, M МИФИ, 2000, с 34-35

8 Кекух В Б , Цимбалов А С - Роль электронного захвата при образовании поверхностных состояний в МОП - структурах, находящихся в среде водорода - Тезисы докладов Конференции "Молодежь и наука - Научная сессия МИФИ - 99", M МИФИ, 1999, с 40-42

Подписано в печать:

Формат 60x84 1/16. Уч.-изд.л. Тираж экз. Заказ

Отпечатано в типографии ИПКМИЭТ.

124498, Москва, г.Зеленоград, проезд4806, д.5, МГОТ.

/S<T3

ВВЕДЕНИЕ.

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ РАЗРАБОТКИ

ТРАНЗИСТОРНОГО МОДУЛЯ ПРОИЗВОДСТВА ИНТЕГРАЛЬНЫХ КМОП СХЕМ.

1.1. Современное состояние КМОП технологии, перспективы дальнейшего развития.

1.2. Стандартный технологический процесс изготовления транзисторного модуля КМОП ИМС с проектными нормами

0.35 мкм.

1.3. Преимущества и недостатки использования в технологическом процессе кластерного оборудования.

1.4. Роль приборно-технологического моделирования при разработке и оптимизации технологии.

1.5. Выводы и постановка задачи.

ГЛАВА 2. АНАЛИЗ БАЗОВОГО ТЕХНОЛОГИЧЕСКОГО МАРШРУТА.

2.1. Общая характеристика базового технологического маршрута.

2.2. Формирование модуля мелко-щелевой изоляции.

2.3. Формирование транзисторного модуля.

2.4. Формирование модуля металлизации.

2.5. Выводы.

ГЛАВА 3. РАЗРАБОТКА МОДЕЛИ ТЕХНОЛОГИЧЕСКОГО

МАРШРУТА ПОЛУЧЕНИЯ ТРАНЗИСТОРОВ С

МИНИМАЛЬНЫМИ НОРМАМИ 0.35 МКМ.

3.1 Настройка и адаптация программ приборно-технологического моделирования.

3.2. Проведение интеграции технологических процессов при помощи приборно-технологического моделирования.

3.3. Выводы.

ГЛАВА 4. ИССЛЕДОВАНИЕ ВЛИЯНИЯ КЛЮЧЕВЫХ ТЕХНОЛОГИЧЕСКИХ ПАРАМЕТРОВ НА ф ЭЛЕКТРОФИЗИЧЕСКИЕ ХАРАКТЕРИСТИКИ

ТРАНЗИСТОРОВ.

4.1 Исследование влияния параметров имплантации ретроградных карманов на значения тока насыщения и порогового напряжения.

4.2 Исследование влияния параметров блока затворов на значения тока насыщения, порогового напряжения и напряжения пробоя транзистора.

4.3. Исследование влияния параметров имплантации ЬОО на значения тока насыщения, тока в подложку и напряжения пробоя транзистора.90 ф 4.4. Исследование влияния параметров имплантации и отжига сток-истоковых областей на значение тока насыщения.

4.5. Выводы.

ГЛАВА 5. ЭКСПЕРИМЕНТАЛЬНАЯ РАЗРАБОТКА БЛОКА

ЗАТВОРОВ.

5.1. Исследование влияния положения уровня окисла в канавке около края островка на электрофизические параметры транзистора.

5.2. Определение максимально допустимого превышения толщины окисла над островком для качественного выполнения операции травления слоя затворов.

5.3. Разработка процесса фотолитографии слоя затворов для предотвращения сужения краев шин затворов.

5.4. Выводы.

ГЛАВА 6. РЕЗУЛЬТАТЫ ОПТИМИЗАЦИИ И

ИЗГОТОВЛЕНИЯ ТРАНЗИСТОРОВ ПО РАЗРАБОТАННОМУ ТЕХНОЛОГИЧЕСКОМУ МАРШРУТУ.

6.1. Получение при помощи приборно-технологического ^ моделирования полиномиальных моделей для основных электрофизических параметров.

6.2. Определение допусков на наиболее сильно влияющие технологические параметры по заданным допустимым диапазонам изменения электрофизических характеристик.

6.3. Определение чувствительности основных электрических параметров к разбросу значений технологических параметров.

6.4. Оптимизированный технологический маршрут транзисторного модуля с указанием основных параметров ключевых операций.

6.5. Проведение сравнения расчетных и экспериментальных значений электрофизических параметров транзисторов со спецификацией.

6.6. Результаты изготовления микросхем по разработанному технологическому маршруту.

6.7. Выводы.

ф Диссертационная работа посвящена исследованию и разработке конструктивно-технологических решений создания транзисторного модуля КМОП схем с проектными нормами 0.35 мкм под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Актуальность работы. В настоящее время микроэлектроника по-прежнему остается катализатором научно-технического прогресса для всех важнейших отраслей народного хозяйства, а уровень развития и объемы производства ее основных изделий - интегральных микросхем (ИМС) ф (integrated circuits, microcircuits) во многом определяет культурный, экономический и оборонный потенциалы страны. Недаром современная яркая и наглядная классификация научно и технически развитой страны определяет ее как страну, способную массово производить мощные персональные компьютеры и компьютерные системы (станции) на собственных (изготовленных в стране) ИМС [1]. Поэтому технология ИМС составляет государственную ценность и ее "ноу-хау" оберегают от копирования и воспроизведения в других странах.

КМОП технология в настоящее время является доминирующей • технологией производства ИМС и будет сохранять свои лидирующие позиции, по крайней мере, еще ближайшие 10 лет. Большая часть усовершенствования микросхем происходит вследствие масштабирования размеров МОП транзистора. Однако, начиная с уровня технологии 0.25 мкм и ниже, становится невозможно использовать классическую технологию изготовления КМОП схем, поэтому технология с проектными нормами 0.5 - 0.35 мкм является переходной между традиционной технологией и субмикронной. При этом данная технология позволяет достигнуть высокого уровня интеграции, не требуя при этом принципиальных изменений в технологии.

Стандартный технологический процесс изготовления КМОП ИМС с проектными нормами 0.35 мкм включает в себя формирование межэлементной (LOCOS) изоляции, формирование п- и р-транзисторов, формирование металлической разводки. Данный технологический процесс реализуется на оборудовании, рассчитанном для проведения технологических операций одновременно над партиями пластин (25 шт. и более).

Транзисторный модуль (набор операций, приводящий к формированию на пластине п- и р-канальных транзисторов) является ключевой частью технологического маршрута производства КМОП СБИС, т.к. электрофизические характеристики транзисторов определяют наиболее значимые показатели микросхемы.

Одним из определяющих требований производства специализированных СБИС является сокращение "времени создания микросхемы", одновременно с этим происходит возрастание номенклатуры микросхем. Для успешного решения данных задач используются мелкосерийные производства с ограниченным набором кластерного оборудования. Такие производства требуют минимальных капитальных вложений, но способны производить широкую номенклатуру специализированных СБИС.

Однако, использование кластерного оборудования по всему технологическому маршруту, а также отсутствие в наборе технологического оборудования установки для выполнения осаждения нитрида кремния, диффузионной печи, установки для выполнения стандартных (для серийных предприятий) химических обработок не позволяет реализовать классический, с точки зрения мировой практики, процесс создания транзисторного модуля.

Отсутствие в мировой практике технологических маршрутов с проектными нормами 0.35 мкм, реализованных с подобными отклонениями от классического варианта, ставит задачу разработки и оптимизации транзисторного модуля, а также исследования влияния ключевых структурообразующих операций на электрофизические характеристики транзисторного модуля.

При этом в качестве важнейшего фактора снижения сложности и времени разработки модуля рассматривается приборно-технологическое моделирование как отдельных операций, так и полного технологического маршрута модуля.

Таким образом, проблема разработки и исследования конструктивно-технологических решений создания транзисторного модуля, реализуемого на подобном наборе оборудования, является актуальной как в практическом, так и в теоретическом отношении.

Цель работы. Целью диссертационной работы является исследование и разработка конструктивно-технологических решений создания транзисторного модуля для изготовления интегральных КМОП схем с 0.35 мкм проектными нормами в соответствии с конструктивно-топологическими правилами и электрическими требованиями и под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Задачи работы. Для достижения поставленной цели в работе решались следующие задачи:

1. анализ технологического маршрута изготовления транзисторного модуля на кластерном технологическом оборудовании с целью определения критичных операций и блоков операций;

2. разработка модели технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм при помощи программ приборно-технологического моделирования;

3. исследование влияния критичных параметров технологического маршрута на электрофизические параметры транзистора при помощи экспериментальных работ и приборно-технологического моделирования;

4. проведение оптимизации критичных технологических процессов формирования транзисторного модуля при помощи приборно-технологического моделирования;

5. изготовление транзисторов по оптимизированному технологическому маршруту и анализ полученных экспериментальных электрофизических ф характеристик.

Научная новизна работы. Научная новизна диссертационной работы заключается в следующем:

1. исследовано влияние ключевых технологических параметров транзисторного модуля на электрофизические характеристики транзисторов.

2. разработана методика оптимизации ключевых технологических параметров транзисторного модуля, основанная на использовании процессных окон.

3. проведен анализ программного пакета приборно-технологического ф моделирования ТМА и разработана модель технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм.

Практическая значимость работы. Разработан технологический процесс изготовления транзисторного модуля КМОП схем с проектными нормами 0.35 мкм под заданный нестандартный комплект кластерного технологического и контрольно-измерительного оборудования и с его помощью изготовлены работоспособные КМОП транзисторы с заданными спецификацией характеристиками. Разработанный технологический процесс позволяет • мелкосерийно (1-5 пластин в партии) производить широкую номенклатуру специализированных СБИС за короткий промежуток времени 3 суток).

Внедрение результатов работы. Разработанный в диссертационной работе технологический процесс изготовления транзисторного модуля используется в базовых технологических маршрутах КМОП схем на производственной линии НИИСИ РАН и обеспечивает выход годных микросхем по технологии 0.35 мкм ~ 40%. Основные результаты работы адаптируются под технологию с проектными нормами 0.5 мкм (с выходом годных ~ 80%), что было успешно сделано при изготовлении микросхем ТАВРИЯ, ТРИЛЛЕР, 1В812.

На защиту выносятся:

Ф 1. полученные в результате исследований зависимости электрофизических характеристик транзистора (ток насыщения, пороговое напряжение, пробивное напряжение и ток подложки) от параметров ключевых операций технологического маршрута.

2. разработанные режимы критичных технологических операций, обеспечивающие электрофизические характеристики транзисторов в заданных диапазонах изменения.

3. модель технологического маршрута для отработки технологических операций получения интегральных транзисторных структур с ф минимальными размерами 0.35 мкм.

4. методика оптимизации ключевых технологических параметров транзисторного модуля.

5. технологический маршрут транзисторного модуля, включая режимы операций, с проектными нормами 0.35 мкм, рассчитанный под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Апробация работы. Основные результаты диссертационной работы • обсуждались на следующих конференциях: Российская научная конференция "Радиационная стойкость электронных систем - Стойкость 1999" (Лыткарино, 1999); Конференция "Молодежь и наука" - Научная сессия МИФИ - 99 (Москва, 1999); Российская научная конференция "Радиационная стойкость электронных систем - Стойкость 2000" (Лыткарино, 2000); Конференция "Молодежь и наука" - Научная сессия МИФИ - 2000 (Москва, 1999); Международная научная конференция "International Nuclear and Space Radiation Effects Conférence" (Невада, США, 2001); Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем -2005" (Москва, 2005).

Публикации. По теме исследований опубликовано 8 печатных работ.

Структура и объем работы. Диссертация состоит из введения, шести глав, заключения, приложений и списка литературы, включающего 44 наименования. Содержание работы изложено на 158 страницах машинописного текста, иллюстрированного 78 рисунками и 19 таблицами к основному тексту.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ И ИХ ПРАКТИЧЕСКАЯ

РЕАЛИЗАЦИЯ.

С целыо использования транзисторного модуля в базовом технологическом процессе изготовления интегральных КМОП схем с 0.35 мкм проектными нормами в соответствии с конструктивно-топологическими правилами и электрическими спецификациями и под определенное кластерное технологическое и контрольно-измерительное оборудование в результате проведенной научной работы:

1. Установлены ключевые параметры технологического маршрута, разработан транзисторный модуль КМОП схем с проектными нормами 0.35 мкм для изготовления на кластерном технологическом оборудовании и с его помощью изготовлены работоспособные КМОП транзисторы с заданными спецификацией характеристиками.

2. Разработаны модели технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм при помощи программ приборно-технологического моделирования.

3. Получены и объяснены зависимости порогового напряжения и тока насыщения от дозы и энергии третьей низкоэнергетичной имплантации кармана.

4. Проведено исследование зависимости электрофизических характеристик транзистора от положения верхнего уровня окисла в канавке около края островка относительно поверхности этого островка; установлены и объяснены требования к значению превышения толщины окисла в канавке около края островка.

5. Разработан процесс формирования затворов транзисторов при помощи ВАЯС и топологических корректирующих элементов.

6. Получены и объяснены зависимости порогового напряжения и тока насыщения от толщины подзатворного окисла и длины затвора транзистора.

7. Получены и объяснены зависимости напряжения пробоя, тока насыщения и тока в подложку от дозы и энергии имплантации LDD.

8. Проведено исследование влияния параметров имплантации LDD на лавинный и биполярный пробой транзистора, исследовано влияние напряжения на затворе на пробой по биполярному транзистору.

9. Получена и объяснена зависимость тока насыщения от дозы и энергии имплантации S/D; времени и температуры отжига S/D-областей.

10.Определены допуска на наиболее сильно влияющие технологические параметры по заданным допустимым диапазонам изменения электрофизических характеристик (т.е. получены процессные окна). И.Проведен анализ чувствительности приборных характеристик к разбросу технологических параметров при случайных нарушениях технологии для наиболее важных операций маршрута, непосредственно влияющих на рабочие характеристики транзистора; 12.Определены оптимальные значения технологических параметров (режимы операций), которые позволяют достигнуть требуемого значения выходных характеристик и, в тоже время, обеспечить стабильность технологии.

Полученные в диссертационной работе результаты использованы для постановки технологии на микроэлектронном производстве НИИСИ РАН, а также при выполнении госбюджетных НИР и ОКР. Полученные результаты исследований могут использоваться при работе на подобных технологических линиях. Основные результаты работы адаптируются под технологию с проектными нормами 0.5 мкм, что было успешно сделано при изготовлении микросхем ТАВРИЯ, ТРИЛЛЕР, 1В812.

Полученные в диссертационной работе результаты отражены в печатных работах [17, 23-26,36-38].

1. Зи С. Физика полупроводниковых приборов. М.: Мир, 1998, с. 5-93.

2. The National Technology Roadmap for Semiconductor. SEMATECH, 1997.

3. Schaller R.R. Moore's Law: Past, Present, and Future. IEEE Spectrum, June 1997, pp.53-59.

4. Lo S.H. Quantum-Mechanical Modeling of Electron Tunneling Current form the Inversion Layer of Ultra-Thin-Oxide nMOSFETs. IEEE EDL, May 1997, Volф 18, pp. 209-211.

5. Hareland S.A. Computationally Efficient Model for Inversion Layer Quantization Effects in Deep Submicron N-Channel MOSFETs. IEDM Tech. Digest, 1995, pp. 933-936.

6. Thompson S.E. Linear versus Saturated Drive Current: Tradeoff in Super Steep Retrograde Well Engineering. VLSI Symposium Digest, 1997, pp. 154-155.

7. Taur Y. CMOS Devices below O.lum: How High Will Performance Go? IEDM Tech. Digest, 1997, pp. 215-218.

8. Maiti B. High Performance 20A Oxynitride for Gate Dielectric in Deep Sub-• Quater Micron CMOS Technology. IEDM Tech. Digest, 1997, pp. 651 -654.

9. Guo X., Ma T.P. Tunneling Leakage Current in Oxinitride: Dependence on Oxygen/Nitrogen Content. IEEE EDL, June 1998, Vol. 19, pp. 207-209.

10. Thompson S., Packan P., Bohr M. MOS scaling: transistor challenges for the 21st century. -Intel technology journal, 1998, Vol. 3, pp. 1-18.

11. Rodder M. A Scaled 1.8 V, 0.18 um Gate Length CMOS Technology: Device Design and Reliability Considerations. IEDM Tech. Digest, 1995, pp. 415-418.

12. Zeitzoff P.M. Front-End Trends, Challenges, and Potential Solutions for the 180 -100 nm 1С Technology Generations. Semiconductor Fabtech, 10th Edition, pp. 275-282.

13. H.Castrucci P. The future fab changing the paradigm. Solid State Technology, Jan. 1995, Vol. 38, No. l,pp.49-56.

14. Moslehi M.M., Devis C., Bowling A. Microelectronics manufacturing science and technology: single-wafer thermal processing and wafer cleaning. — 77 technical journal, 1992, Vol. 9-10, pp. 44-63.

15. Cluster Tool module interface: Mechanical Interface and Wafer transport Standard. SEMI E21-94, 1995.

16. Киреев В.Ю., Цимбалов А.С. Быстрые термические процессы - новый этап в развитии микроэлектронной технологии. - Микроэлектроника, №4, 2001, сс. 266-278.

17. Wood S.C. Cost and cycle time performance of fabs based on integrated single-wafer processing. IEEE Trans. Semicond. Manufact., 1997, Vol. 10, No. 1, pp. 98-111.

18. Wein L.M. On the relationship between yield and cycle time in semiconductor wafer fabrication. - IEEE Trans. Semicond. Manufact., 1992, Vol. 5, No. 2, pp. 156-158.

19. Hook T.B. Nitrided gate oxides for 3.3-V logic application: realiability and device design considerations. - IBM journal of Research and Develop., 1999, Vol. 43, No. 3, pp. 54-61.

20. Yang T. Effect of physical stress on the degradation of thin Si02 films under electrical stress. - IEEE Trans. Electron Devices, Apl 2000, Vol. 47, No. 4, pp. 746-754.

21. Hwang H., Ting W. Electrical characteristics of ultrathin oxynitride gate dielectric prepared by rapid thermal oxidation of Si in N20. - Appl. Phys. Lett., Sep. 1990, Vol. 57, No. 10, pp. 1010-1011.

22. Pershenkov V.S., Andreev S.V., Tsimbalov A.S. Use of preliminary ultraviolet and infrared illumination for diagnostics of MOS and bipolar devices radiation response. - Microelect. Reliab. 2002, Vol. 42, pp.797-804.

23. Баринов В.В., Бахмач О.Ф., Калинин А.В., Крупкина Т.Ю., Шелыхманов Д.Е. Повышение технологичности СБИС на основе концепции виртуального производства. Микроэлектроника, №4, 1999, с. 283-292.

24. Gaston G.J., Walton A.J. The integration of simulation and response surface methodology for the optimization of 1С processes. IEEE Trans. Semicond. Manufact., 1994, Vol. 7, No. 1, pp. 22-33.

25. TSUPREM-4, Version 6.5. Technology Modeling Associates, Inc., Sunnyvale, California, May 1997.

26. MEDICI, Version 2.3. Technology Modeling Associates, Inc., Sunnyvale, California, February 1997.

27. Park T. Correlation between gate oxide reliability and the profile of the trench top corner in shallow trench isolation. -IEDM Tech. Dig., 1996, pp. 154-159.

28. Ghidini G., Alessandri M. Electrical characterization of highly reliable 8 nm oxide. - J. Electrochem. Soc., Feb. 1997, Vol. 144, No. 2, pp. 758-764.

29. Lee J.S., Chang S.J. Electrical properties of thin gate dielectric grown by rapid thermal oxidation. - J. Vac. Sci. Technol., Nov/Dec, 2000, Vol. 18, No. 6, pp. 2986-2990.

30. Кекух В.Б., Цимбалов А.С. Роль электронного захвата при образовании поверхностных состояний в МОП - структурах, находящихся в среде водорода - Тезисы докладов Конференции "Молодежь и наука - Научная сессия МИФИ - 99", М. МИФИ, 1999, с. 40-42.

31. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП транзисторов. -М.: Техносфера, 2004, часть 2, с. 20-21.

32. Wann С. A comparative study of advanced MOSFET concepts. - IEEE Trans. Electron Devices, Oct 1996, Vol. 43, No. 10, p. 1742.

33. Massoud H.Z., Plummer J.D., Irene E.A. Trermal oxidation of silicon in dry oxygen: growth rate enhancement in the thin-film regime. - J. Electrochem. Soc., 1985, Vol. 132, No. 11, pp. 2685-2693.

34. Mansy Y.A., Coughey D.M. Modeling weak avalanche multiplication currents in IGFETs and SOS transistors for CAD. - IEDM Tech. Dig., 1975, pp. 31-34.

35. Sing Y.W., Sudlow B. Modeling and VLSI design constraints of substrate currents. - IEDM Tech. Dig., 1980, pp. 732-735.

36. Zhixu Z., Schroder D.K. Boron penetration in dual gate process technology. Semicond. Internat., Jan. 1998, pp. 89-98.