автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и развитие схем синхронизации сложнофункциональных блоков в системах на кристалле

На правах рукописи

Ылм

ШЕВЧЕНКО ЕВГЕНИЙ АЛЕКСАНДРОВИЧ

ИССЛЕДОВАНИЕ И РАЗВИТИЕ СХЕМ СИНХРОНИЗАЦИИ СЛОЖНОФУНКЦИОНАЛЬНЫХ БЛОКОВ В СИСТЕМАХ НА КРИСТАЛЛЕ

05.27.01 - Твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника на квантовых

эффектах

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

Москва - 2005 г.

Работа выполнена в Институте Радиотехники и Электроники Российской Академии Наук и в ООО "Юник Аи Сиз", г. Москва

Научный руководитель:

доктор технических наук, профессор Адамов Ю.Ф. Официальные оппоненты:

доктор технических наук, профессор Тишин Ю.И. кандидат технических наук, Щетинин Ю.И.

Ведущая организация: ОАО "НИИМЭ и завод Микрон"

Защита состоится_2005 года на заседании

Диссертационного совета Д 212.134.01 при Московском Государственном Институте Электронной Техники (Техническом Университете) по адресу 124498, г. Москва, Зеленоград

С диссертацией можно ознакомиться в библиотеке МИЭТ. Автореферат разослан " "_2005 г.

Ученый секретарь Диссертационного совета,

д.т.н., профессор,

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность проблемы

Современная технология полупроводниковых микросхем обеспечивает создание изделий электронной техники, объединяющих на одном кристалле более миллиарда транзисторов.

При использовании традиционных методов проектирования для таких ультра-БИС потребуются огромные трудовые и вычислительные ресурсы, а также новые программные средства проектирования и совершенно нереальные финансовые затраты. Задачи проектирования ультра БИС в современных условиях решаются путем использования новой методологии "систем на кристалле" (СНК). "Системы на кристалле" - это метод проектирования микросхем на основе ранее разработанных и многократно используемых сложнофункциональных блоков (СФ-блоков). Причем, моделирование работы СНК осуществляется на основе поведенческих моделей СФ-блоков, описанных на языке высокого уровня. Ключевой элемент новой методологии - это конструктивная совместимость СФ-блоков на кристалле СНК без моделирования их взаимного влияния на вентильном и транзисторном уровнях. Самыми чувствительными к конструктивной реализации и влиянию соседних блоков являются схемы синхронизации информационных потоков в БИС. Практическая реализация новой методологии невозможна без создания универсальных и помехоустойчивых СФ-блоков для синхронизации работы СНК. Проблема создания высокочастотных блоков синхронизации обсуждается в технической литературе как одна из самых актуальных задач современной схемотехники. Для рабочих частот до 100 МГц эффективно используются методы цифрового синтеза сигналов. Для частот выше 2000 МГц применяются средства микроволновой техники. Наиболее сложная ситуация в диапазоне 100-1000 Мгц. Для блоков синхронизации этого диапазона, удовлетворяющих всем требованиям методологии "систем на кристалле", по опубликованным данным, эта проблема полностью не решена.

При проектировании блоков системы синхронизации требуется совместно выполнить ряд важных условий: обеспечить помехоустойчивость устройства и точность выходных параметров в заданных пределах, а также согласовать задержки сигналов и скорости потоков данных в связях между блоками СНК.

Помехоустойчивость можно повысить, используя цифровые методы обработки сигналов. Однако алгоритмы формирования и обработки сигналов очень сложны, а дискретный характер кодов ограничивает уровень точности и скорости их обработки. При выбранном технологическом уровне требуемые в СНК точность и частота синхросигналов не могут быть реализованы только цифровыми методами.

Поэтому перспективным является использование комбинированных методов, в которых ключевые функции реализуются аналоговыми блоками, а все остальные - цифровыми. В современной схемотехнике комбинированные аналого-цифровые устройства синхронизации исследованы недостаточно.

В связи с вышеизложенным, тема диссертации, посвященная развитию схем синхронизации сложнофункциональных блоков в системах на кристалле, является важной и актуальной.

Цели и задачи диссертации.

Целью диссертационной работы является разработка методов проектирования блоков синхронизации для СНК, работающих в диапазоне частот 100-1000 МГц, обладающих требуемой точностью параметров и высокой помехоустойчивостью, а также комплекса технических решений, реализуемых по технологии ультра-БИС.

Для достижения поставленных целей в диссертации решены следующие задачи:

1. Проведены теоретические и экспериментальные исследования помех и искажений сигналов в блоках синхронизации для субмикронных КМОП БИС.

2. Предложен способ объединения схем синхронизации для СНК в универсальные базовые модули.

3. Разработан новый маршрут моделирования высокочастотных блоков синхронизации БИС, обеспечивающий достижение высокой точности моделирования при умеренных затратах времени и вычислительных ресурсов.

4. Разработан комплекс технических решений на уровне изобретений, обеспечивающих создание схем синхронизации БИС в соответствии с методологией СНК. Выполнена патентная защита новых технических решений.

5. Подготовлены рекомендации по проектированию на основе количественных оценок параметров базовых модулей синхронизации.

6. Эффективность маршрута проектирования и новых технических решений показана на примерах разработки реальных "систем на кристалле".

Научная новизна полученных результатов

1. Разработан новый эффективный маршрут проектирования высокочастотных блоков синхронизации БИС, обеспечивающий максимально достижимую точность моделирования при многократном сокращении времени расчетов и требуемых вычислительных ресурсов, и включающий три уровня детализации модели блока синхронизации: уровень поведенческого описания всех узлов блока; уровень смешанного транзисторно-вентильного моделирования; уровень точного транзисторного моделирования с учетом емкостей линий связи, сопротивлений шин питания, индуктивностей выводов корпуса и элементов на плате;

2. Предложена модульная организация подсистемы синхронизации СНК. Определены структура и состав универсальных базовых модулей подсистемы синхронизации:

модуль формирования опорного синхросигнала и сигналов инициализации системы;

модуль синтеза высокочастотных синхросигналов; модуль синхронизации входного потока данных; модуль формирования выходного потока данных;

3. Предложены методы функциональной и схемотехнической организации для базовых модулей подсистемы синхронизации СНК на примере: цифрового синтезатора высокочастотных синхросигналов, управляемого многофазного кольцевого генератора синхросигналов с элементами подавления неосновных колебаний, адаптивного драйвера сигнальной линии, обеспечивающего постоянную задержку сигнала в линии при изменении нагрузочной емкости более чем в 100 раз;

Новизна технических решений подтверждена при проведении экспертизы заявок на изобретения.

Практическая значимость результатов работы:

1, Выявлены и исследованы на тестовых кристаллах и путем моделирования основные причины искажений синхросигналов в базовых модулях подсистемы синхронизации СНК. Разработаны рекомендации по исключению искажений.

2. Получены практические оценки основных параметров модулей синхронизации для СНК на основе КМОП технологии с проектными нормами 0.25 мкм.

3. Технические решения, полученные в диссертации, обеспечили создание ряда новых изделий электронной техники с параметрами на уровне мировых достижений. Результаты практических разработок отражены в Актах внедрения

4. Патенты и заявки на изобретения обеспечивают патентную защиту новых изделий электронной техники.

5. Результаты диссертации используются в учебных программах по курсу "Схемотехническое проектирование микроэлектронных устройств" в Московском государственном техническом университете имени Н.Э. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при Московском государственном институте электронной техники.

Методика исследований и достоверность результатов:

Разработанные в диссертации методы проектирования основаны на теории цифровых автоматов и теории дискретных систем синхронизации.

Для решения поставленных задач использованы методы компьютерного моделирования, макетирования схем синхронизации в составе тестовых кристаллов и их экспериментального исследования.

Разработанные методы проектирования требуют использования распространенных программ моделирования и персональных компьютеров.

Достоверность полученных теоретических результатов и разработанных моделей обусловлена их согласием с известными положениями физики полупроводниковых приборов и теории электрических цепей, а также подтверждается экспериментальными исследованиями. Достоверность новых схемотехнических решений подтверждена при проведении экспертизы заявок на изобретения. Адекватность использованных моделей элементов подтверждена их применением на предприятиях электронной промышленности при разработке новых изделий. Возможность применения рекомендаций по проектированию подтверждена их успешным использованием при разработке новых изделий электронной техники. Внедрение результатов работы:

Основные результаты диссертации в полном объеме использованы в ООО "Юник Аи Сиз", г. Москва, при выполнении ОКР по разработке

трех новых изделий электронной техники. Методика моделирования высокочастотных блоков синхронизации использована в НИР при проектировании микросхемы рентгеновского сенсора в НИИ Физических Проблем им. Ф. В. Лукина (г. Москва). Основные принципы построения блоков синхронизации в СНК включены в учебные планы по курсу "Схемотехническое проектирование микроэлектронных устройств" в МГТУ им. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при МГЙЭТ.

Эффективность предложенных технических решений подтверждена при их внедрении в изделия электронной техники, разработанные в ООО "Юник Аи Сиз":

а) Приемопередатчик универсальной последовательной шины для связи между компьютером и периферийными устройствами (интерфейса USB версии 2.0);

б) Однокристальный проигрыватель сжатых аудиофайлов (mp3- плейер);

в) Аналого-цифровой преобразователь в аналоговом интерфейсе для жидкокристаллических мониторов и телевизоров.

Положения, выносимые на защиту:

1. Последовательная детализация модели при Проектировании модулей синхронизации СНК обеспечивающая достижение высокой точности моделирования при умеренных затратах времени и вычислительных ресурсов, и включающая три этапа: расчеты с использованием поведенческих моделей для всех узлов модуля; смешанное транзисторно-вентильное моделирование; точные расчеты на транзисторном уровне с учетом влияния элементов конструкции СНК, включая расчеты для цифровых модулей, если в них используются адаптивные алгоритмы настройки.

2. Комплекс новых технических решений, направленных на замену аналоговых узлов базовых модулей цифровыми с использованием цифровых адаптивных алгоритмов, применение которых позволяет легко изменять базовые модули подсистемы синхронизации СНК для каждого конкретного проекта.

3. Структура управления синхрогенератором с использованием двух независимых контуров воздействия и блока выбора режима, а также новые технические решения для построения модуля универсального синтезатора синхросигналов обеспечивают минимальное время захвата и низкий уровень фазовых шумов синхрогенератора с петлей ФАПЧ.

4. Новая структура многофазного кольцевого генератора, управляемого цифровым кодом и формирующего более двух фаз выходной частоты, в которой подавление неосновных колебаний достигается введением дополнительных гистерезисных элементов.

5. Новый алгоритм автоматического изменения нагрузочной способности выходного каскада и практическая схема цифрового адаптивного драйвера сигнальной линии, обеспечивающие постоянную задержку сигнала в линии.

Апробация работы:

Основные результаты диссертационной работы докладывались на следующих научно-технических конференциях:

6. Межвузовская научно-техническая конференция "Микроэлектроника и информатика - 98", Москва, Зеленоград, 1998 г.

7. XLVII научная конференция Московского физико-технического института, Московская область, Долгопрудный, 2004 г.

Публикации:

Результаты диссертации опубликованы в 5 научных статьях и 3 тезисах докладов на научных конференциях. Новые технические решения защищены двумя патентами на изобретения и полезные модели и 7 заявками на изобретения. Структура и объём работы:

Диссертация состоит из введения, четырех глав, заключения и приложения. Общий объем работы составляет 120 страниц.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность решаемой задачи, сформулированы цели и предмет исследования, определены основные вопросы, требующие рассмотрения и анализа в диссертации. Отмечено, что развитие схем синхронизации идёт по пути замены аналоговых узлов цифровыми.

В первой главе исследованы известные интегральные системы синхрогенераторов с ФАПЧ, которые содержат управляемый генератор (УГ), частотно-фазовый детектор (ЧФД), схему накачки заряда (Charge Pump), фильтр нижних частот с RC элементами (ФНЧ) и делитель частоты в цепи обратной связи между выходом генератора и входом частотно-фазового детектора. Фильтр нижних частот включает конденсаторы большого номинала, которые, как правило, являются внешними компонентами, расположенными вне кристалла интегральной

системы.

В диссертации проведен анализ основных публикаций по системам синхронизации. Генераторы синхроимпульсов с ФАПЧ в основном характеризуются аналоговым управлением частотой и наличием внешних элементов для ФНЧ - резисторов и конденсаторов. Если же ФНЧ реализуется на кристалле, то он занимает существенную площадь микросхемы. Иногда требуются дополнительные внешние элементы -опорные резисторы для создания опорного тока. Каждая схема синхрогенератора требует индивидуального проектирования, ее нельзя перенести на другую технологию.

В синхронных системах для выравнивания задержек в шинах передачи данных используются драйверы с элементами обратной связи, а также регенераторы формы сигналов. Для выравнивания задержек и формирования фронтов цепь синхронизации строится в форме «дерева».

За последние годы было разработано много последовательных интерфейсов для улучшения характеристик проводных систем связи между компьютером и периферийными устройствами. Встраивая синхросигнал в поток передаваемых данных, последовательный интерфейс может работать на очень высоких скоростях передачи данных без временного рассогласования между синхросигналом и данными. Однако, на принимающей стороне необходимо реализовать схему восстановления синхросигнала и данных, чтобы извлечь встроенный синхросигнал из входного потока данных и подстроить под него данные. Системы восстановления синхросигнала и данных строятся на основе управляемой линии задержки. Часто используются аналоговые методы управления задержкой.

Далее в работе описана современная методология проектирования -"системы на кристалле" и сформулированы проблемы разработки схем синхронизации для таких систем. Методология проектирования "систем на кристалле" приближается к методологии разработки систем на печатных платах. Основной этап проектирования - это системный. Именно на этом этапе определяются все основные характеристики разрабатываемого микроэлектронного устройства. По существу СНК являются полузаказными микросхемами и основные затраты приходятся на создание системы проектирования и распространения СФ-блоков.

Функции системы синхронизации в СНК те же, что и в любых синхронных микросхемах. Это инициализация устройства при включении питания, формирование сигналов высокой и опорной частот, распределение синхросигналов (повторители, дерево синхронизации),

выравнивание задержек на выходных шинах данных (драйверы) и восстановление данных на входах (блоки восстановления синхросигнала и данных). Так как маршрут проектирования СНК не предусматривает переделку СФ-блоков, то каждый СФ-блок должен иметь собственную систему синхронизации. Совместная работа СФ-блоков в составе СНК достигается реализацией асинхронного протокола передачи данных или передачей синхросигнала вместе с данными по одной шине от одного блока к другому. Для работы с внутренними шинами СНК в состав СФ-блоков вводятся внутренние интерфейсы и синхрогенераторы.

Уменьшение размеров транзисторов и напряжения питания, при одновременном возрастании токов утечки повышает требования к стабильности параметров транзисторов в схемах синхронизации.

Успешное внедрение новой методологии проектирования СФ-блоков для СНК требует развития схемотехники цифровых малогабаритных элементов системы синхронизации без внешних компонентов.

Основной недостаток существующих интегральных аналоговых систем - это большая площадь, занимаемая блоком синхронизации на кристалле интегральной схемы, когда частотный фильтр является внутренним (за счет его конденсаторов), или наличие элементов вне корпуса ИМС, если фильтр внешний. Отсюда возникает требование малой площади, занимаемой блоком синхронизации на кристалле.

Следующее требование связано с универсальностью, возможностью переноса синхроблока на другую фабрику с автоматическим синтезом электрической схемы и топологии, опираясь на VHDL/Verilog-описание и отлаженную топологию блока для другого технологического процесса. Такой перенос обеспечивает только цифровая схемотехника.

Требование помехоустойчивости для синхроблоков в СНК также является важным.

Далее в Главе 1 приведены результаты экспериментальных исследований искажений сигналов в схемах синхронизации. В процессе исследований и измерений тестовых кристаллов выяснилось, что система на задержках (Delay Line Loop - DLL) оказывается неэффективной. Поскольку задержки базовых элементов, на которых строится генератор, имеют технологический разброс, то при формировании выходной частоты синхрогенератора импульсы, или их последовательности получаются неидентичными, разной длительности, что и было установлено экспериментально при измерениях тестового кристалла с

ФАПЧ, построенной на элементах задержки. Каждый импульс имеет разную длительность и фазу.

При построении схем синхронизации на аналоговой базе, с внешними опорными источниками и элементами огромное значение имеют помехи, возникающие по цепям питания, общим цепям управления, цепям опорного напряжения. Эти помехи влияют на кратковременную нестабильность частоты (джиттер), и на время сходимости системы ФАПЧ.

Известны решения для синхрогенераторов с системой ФАПЧ и интегратором, содержащим реверсивный счетчик, который связан с цифро-аналоговым преобразователем (ЦАП), напряжение с выхода которого управляет перестраиваемым генератором. В ЦАП возникают помехи при переключении старших разрядов, имеющих наибольший вес и вносящих наибольший вклад в изменение управляющего напряжения. Помехи приводят к броскам управляющего напряжения или тока, что искажает выходную частоту ФАПЧ и ухудшает параметры синхросигнала. Влияние помех было подтверждено исследованием тестового кристалла для приемопередатчика последовательного интерфейса, содержавшего синхрогенератор с ФАПЧ.

Например, для синхрогенератора, спроектированного на частоту 480 МГц, с опорной частотой 60 МГц, расчетная кратковременная нестабильность частоты (джиттер) составляла 60 пс, тогда как измеренная при исследовании тестового кристалла величина изменялась от 80 до 200 пс в зависимости от режима.

В работе был проведен анализ кристаллов-образцов ведущих зарубежных производителей, содержащих синхрогенераторы. Результаты анализа приведены в Табл. 1.

Названые образца Опорная частота Технология Частота генерации Размер генератора на кристалле Наличие внешних элементов

ПВрШВ 2.0 Ном СоЫгоНсг 30 МГц КМОН 0.25 мкм 480 МГц 3 мм1 Внутренний КС фильтр, внешний опорный резистор

Апаке Псткех Ыойис ДОМ98 5-20 Мгц КМОП 0.25 мкм 200МГц 1.5 мм2 Внешний ИС фильтр

На основе проведенного обзора публикаций, анализа образцов и

исследования искажений сигналов в диссертации предлагается унификация систем синхронизации СФ-блоков в СНК в универсальные базовые модули, содержащие синхрогенератор с ФАПЧ, адаптивные драйверы и, при необходимости, блоки восстановления синхросигнала и данных. В таких универсальных базовых модулях аналоговые узлы строятся на основе цифровой элементной базы, что дает следующие преимущества:

• Цифровые системы занимают мало места на кристалле - выигрыш по площади, (отсутствуют конденсаторы низкочастотного фильтра),

• Проектирование цифровых систем синхронизации требует меньше времени - они требуют меньших объемов вычислений и компьютерных ресурсов. В системе легко перенастроить частоту генератора на другую опорную частоту кварцевого резонатора,

• Цифровая система переносится с одной технологии на другую в виде описания на языке высокого уровня УИВЦ/Уш^ (за исключением аналоговой схемы управляемого генератора).

• Отсутствуют внешние элементы (емкости фильтра, опорные резисторы).

• Исключаются дополнительные настройки системы, повышается ее помехоустойчивость;

Для построения универсальных базовых модулей систем синхронизации в СНК требуются новые структурные блоки с цифровым управлением.

Во второй главе проводится исследование и описывается разработка наиболее сложного блока в составе универсального базового модуля синхронизации в системе на кристалле - синхрогенератора с ФАПЧ. Обычно для блоков в составе СНК достаточно иметь синхросигналы с джитттером порядка 3-5% от периода выходного сигнала управляемого генератора. Это величина, приемлемая для генераторной части цифровых систем. В то же время для синхрогенераторов в СНК не предъявляются требования к высокой стабильности частоты и фазы выходного сигнала, важнее простота их реализации, полуавтоматический синтез, надежность, малая мощность и размеры. Для реализации этой концепции в работе приводятся требования к синхрогенератору с ФАПЧ с данными характеристиками:

• Площадь не более 0.5 мм ; • 4-6 фаз выходного сигнала;

• Диапазон частот 200-600 Мгц; • Технология 0.25 мкм;

• Отсутствие внешних • Потребляемая мощность не элементов; более 100 мВт;

Процесс проектирования высокочастотного синхрогенератора с ФАПЧ можно разбить на следующие четыре этапа:

1) Первый этап разработки - настройка узла управляемого генератора (определение модуляционной характеристики и диапазона перестройки);

2) Второй этап - описание поведенческой модели перестраиваемого генератора на языке Verilog/VHDL и проведение цифрового моделирования всей системы для оценки ее сходимости и устойчивости.

3) Третий этап - проведение наиболее эффективного, смешанного моделирования синхрогенератора с цифровой ФАПЧ, когда перестраиваемый генератор представляется на транзисторном уровне, а остальные блоки - цифровыми описаниями на стандартных библиотечных ячейках;

4) Четвертый этап - анализ помех и джиттера в разработанной системе с учетом паразитных емкостей, сопротивлений межсоединений и индуктивностей внешних цепей.

Для частот, лежащих в диапазоне от 100 до 1000 МГц, в диссертации предложена новая структура синхрогенератора с цифровой ФАПЧ, основанной на высокочастотном генераторе, управляемом цифровым кодом (ГУК). Структурная схема цифровой ФАПЧ с управляемым генератором, цифровым интегратором и двумя контурами управления приведена на Рис. 2.1.

Приведенное техническое решение для синхрогенератора с цифровой ФАПЧ является оригинальным и заявлено на получение патента РФ на изобретение. Основным отличием предлагаемой системы синхрогенератора является то, что период колебаний высокочастотного генератора изменяется непосредственно цифровым кодом, хранящимся в реверсивном счетчике и реверсивном регистре. Такой кольцевой управляемый генератор построен на схемах с коммутируемыми переменными конденсаторами и имеет многофазный выход.

Идея этой системы состоит в том, чтобы использовать два контура подстройки - грубую двоичным кодом, и точную, температурным кодом, задействуя два детектора: частотный и частотно-фазовый. Введенный автором в синхрогенератор контур точного управления решает проблему слишком резкого изменения суммарной емкости в установившемся режиме, в результате выходная частота изменяется плавно, без скачков.

На Рис.2.2 приведена электрическая схема конденсатора переменной емкости в одной ячейке кольцевого генератора и показано управление двоичным и температурным кодом.

График зависимости периода колебаний генератора от кода приведен на Рис. 2.3

2.65

2.75

2.65

2.55

>х

1 2.45

я о

1 2.35

8

9 2.25

!

2.15

2.05

1.95

1.85

1.75

КОД

Рис 2.3 I Зависимость периода колебаний управляемого генератора от кода

Управляемый кодом генератор изменяет частоту через изменение переменных емкостей. Переменные емкости набираются из одинаковых конденсаторов с кратными двум весовыми коэффициентами для двоичного кода и одинаковыми весовыми коэффициентами для температурного кода. При увеличении кода увеличивается емкость конденсаторов в нагрузках инверторов, что обеспечивает понижение частоты управляемого генератора.

Количество фаз зависит от числа каскадов генератора, поскольку каждый каскад имеет парафазный выход. Представленная на Рис. 2.4 схема кольцевого генератора, управляемого цифровым кодом (ГУК), на основе коммутируемых конденсаторов, также является оригинальной и заявлена на получение патента РФ на изобретение. МОП-транзисторы используются как варакторы в нагрузке инверторов ГУК. Коммутируя напряжение на варакторах логическими элементами, мы получаем только два значения емкости варактора - минимальное и максимальное. МОП-варакторы объединены в группы с весовыми коэффициентами. Цифровым кодом мы.получаем равномерную сетку значений емкости.

Конденсаторы переменной емкости перестраиваемого генератора

(Рис. 2.2) разбиваются на две группы. Одна состоит из конденсаторов с весовыми коэффициентами и управляется реверсивным счетчиком -цифровым интегратором, вторая группа образуется из постоянных конденсаторов с одинаковым наименьшим весовым коэффициентом, равным младшему разряду кода.

Эта вторая группа осуществляет перестройку ГУК с мелким шагом с помощью температурного кода и управляется реверсивным регистром. В исходном состоянии регистр заполнен единицами до середины. Чем больше на реверсивный регистр попадает сигналов тем больше единичек в нем появляется, больше секций одинаковых конденсаторов переключается, и сильнее уменьшается частота. Диапазон управления генератора точным контуром настраивается таким образом, чтобы весь диапазон частот при точной настройке был вдвое больше единицы младшего разряда при грубой (частотной) настройке.

Сигналы ^ и dn поступают на элементы цифрового управления генератора с двух детекторов - с частотного детектора на реверсивный счетчик, а с частотно-фазового детектора на реверсивный регистр.

Частотный детектор грубого контура подстройки подсчитывает число импульсов высокой частоты генератора за несколько периодов опорной частоты и сравнивает результат подсчета с заданным числом N. Если число импульсов высокой частоты не совпадает с N то частотный

детектор выдает сигнал dn или up, изменяющий код реверсивного счетчика.

Частотно-фазовый детектор точного контура подстройки выдаёт импульсы up, если опорная частота отстает от деленной или down, если опорная частота опережает деленную. Детектор знака разности фаз обрабатывает сигналы опорной и деленной частот, и выдает сигнал знака разности фаз. Сигнал знака разности фаз в цифровом фильтре воздействует на генератор так же, как резистор в аналоговом RC-фильтре.

Цифровой интегратор ФАПЧ (реверсивный счетчик, регистр и детектор знака разности фаз) образует фильтр нижних частот второго порядка. Особенность интегратора - это дискретное изменение управляющего сигнала.

Сначала производится грубая подстройка по частоте с крупным шагом с помощью первого контура управления ГУК - частотного детектора и реверсивного счетчика. По наступлению частотного захвата блок выбора режима управления принимает решение о переходе к точной подстройке вторым контуром управления. Условие перехода к точной подстройке определяется по прекращению сигналов up и dn от частотного детектора в течение первого заданного интервала времени.

Точная подстройка осуществляется медленнее и с мелким шагом по частоте. Если режим работы блока изменился (например, при разогреве схемы), то точная настройка не сможет обеспечить захват частоты и фазы. В этом случае блок выбора режима снова включит контур грубой настройки и цикл повторится. Обратный переход в режим грубой настройки осуществляется при переполнении регистра в течение второго заданного интервала времени.

Схема из двух независимых контуров управления и блока выбора режима обеспечивает время захвата несколько микросекунд, низкий уровень фазовых шумов и уменьшает помехи в установившемся режиме. Величина джиггера оказывается стабильной и приемлемой для применений в СНК.

В диссертационной работе даны также рекомендации по проектированию конструктива синхроблоков, объединенных в универсальные базовые модули. Топология чисто цифровых узлов обычно синтезируется автоматически. Аккуратно следует обращаться с топологией генератора, управляемого цифровым кодом - схема представляется на транзисторном уровне, а топология разрабатывается вручную с соблюдением правил минимальных связей между каскадами и ячейками. Сборку макроблока (СФ-блока), соединение цифровых и

аналоговых частей ЦФАПЧ на кристалле также желательно проводить в ручном режиме, следя за высокочастотными цепями в петле обратной связи. При этом цепи питания и земли ЦФАПЧ должны быть полностью отделены от питания и земли остальных узлов СФ-блока, сам синхрогенератор следует расположить отдельно от прочих блоков, и тщательно заэкранировать, чтобы исключить взаимные наводки и помехи.

Для корректной работы цифровых блоков синхрогенератора на основе ФАПЧ, схем восстановления синхросигнала из входного потока данных, адаптивных драйверов и других цифровых блоков в СНК необходимо предусмотреть сигнал установки в начальный момент времени (при включении питания).

Схема инициализации располагается отдельным блоком в СНК. Она может быть объединена с генератором опорной частоты для ЦФАПЧ и всех СФ-блоков в СНК, тогда сигнал начальной установки появляется при нарастании напряжения питания (при включении схемы), и сбрасывается по первому импульсу опорного сигнала. (Рис 2.5)

Сигнал начальной установки в активном уровне блокирует несанкционированный синхросигнал в СНК. Пороговое устройство на выходе опорного генератора срабатывает (снимает сигнал начальной установки и подает опорный сигнал на ЦФАПЧ) только через несколько микросекунд после того, как на опорном кварцевом генераторе появилось напряжение питания. Таким образом, синхроимпульсы начинают поступать на входы тактируемых элементов СНК после того, как завершилась начальная установка.

Третья глава посвящена построению систем восстановления синхросигнала и данных (Clock Data Recovery - CDR) и распределения синхросигнала. При использовании многоразрядной шины данных

тактовый синхросигнал (СС) обычно передается по одной из линий шины. Так как СФ-блок работает только со своим синхрогенератором, то требуется совмещение фронтов внутреннего сигнала записи данных и внешнего тактового СС. Схема блока, реализующего эту функцию, показана на Рис.3.1. Она включает трехфазный детектор и программируемый делитель частоты.

Фазы сигнала записи берутся с выходов делителя частоты и устанавливаются через половину периода высокочастотного СС. Принцип работы трехфазного детектора поясняется на Рис.3.2. Детектор управляет коэффициентом деления внутреннего СС и отслеживает положение рабочего фронта сигнала записи с точностью до половины периода СС.

При последовательной передаче данных с высокой частотой сигнал данных закодирован так, что несет в своей структуре информацию о синхросигнале. В кодированном сигнале на заданном отрезке времени всегда присутствуют переключения, по которым и осуществляется синхронизация. В блоке приема данных коррекция фазы сигнала записи проводится не на каждом такте, а на отрезке времени с переключением входного сигнала. Правильная работа блока фазовой коррекции возможна только в том случае, если минимальная величина фазовой коррекции много меньше периода сигнала записи.

Если получать фазы СС делением частоты внутреннего синхрогенератора, то во многих случаях потребуется столь высокая частота, что её не удастся реализовать доступными средствами.

Высокочастотный синхрогенератор формирует не менее 4-х фаз выходного сигнала. Промежуточные значения фазового сдвига СС можно получить, используя элементы с программируемой задержкой (Рис.3.3).

Элемент с программируемой задержкой включает две группы инверторов с третьим состоянием (высоким выходным импедансом). Входы каждой из групп инверторов объединены и подключены к выходам синхрогенератора так, что сдвиг фаз между ними составляет

четверть периода СС. Выходной импеданс каждой из групп инверторов определяется управляющим кодом, т.е. числом активных инверторов. Задержка выходного сигнала зависит от соотношения выходных импедансов первой и второй групп инверторов.

Код управления увеличивает выходной импеданс у одной группы и одновременно уменьшает у другой. Суммарная задержка элемента изменяется дискретно в соответствии с управляющим кодом в пределах четверти периода СС. Представленное в работе техническое решение элемента с программируемой задержкой является оригинальным и заявлено на получение патента РФ на изобретение.

На основе элементов с программируемой задержкой построен блок синхронизации входных данных, включающий группу фазовращателей, трехфазных детекторов и устройство управления (Рис.3.4). Блок синхронизации выдает последовательный поток данных и синхронизированный с этим потоком сигнал записи.

Частота и фаза сигнала записи соответствуют частоте и фазе сигнала данных. Синхронизация фазовращателем эффективна, если частота внутренних синхросигналов приемника и передатчика отличается не более чем на несколько процентов.

Синхронная работа СФ блоков в СНК обеспечивается при определенных ограничениях на задержки сигналов в линиях связи. Возможны три варианта выравнивания задержек сигналов в линиях связи: избыточное увеличение мощности драйверов, буферизация линий

связи с использованием повторителей сигналов и применение адаптивных драйверов на выходах СФ-блоков.

Первый вариант требует значительного увеличения потребляемой электрической мощности. Второй вариант технически сложен и требует создания отдельной системы питания повторителей в поле сигнальных проводников. Оптимальным можно считать третий вариант, обеспечивающий минимально необходимую мощность драйверов и отсутствие дополнительных элементов в промежутках между СФ-блоками.

Принцип действия адаптивного драйвера состоит в том, чтобы

формировать одинаковые фронты сигналов между СФ-блоками в СНК вне зависимости от емкости нагрузки. Если система металлизированных связей разработана правильно, то именно фронты сигналов определяют

задержки. Схема адаптивного драйвера приведена на Рис.3.5

Драйвер с управляемым выходным сопротивлением построен на реверсивном счетчике и управляемых инвертирующих буферах с третьим состоянием. В схеме физически присутствуют опорный элемент, формирующий эталонный фронт, включающий драйвер с наименьшей нагрузочной способностью и эталонную емкость нагрузки (Сэталон).

Такой же выходной фронт адаптивному драйверу необходимо сформировать независимо от внешней нагрузки (Снагрузки). Один драйвер минимальной нагрузочной способности всегда подключен к внешней нагрузке, а остальные способны подключаться или отключаться в зависимости от сигнала управления. Нагрузочные способности выходных секций драйвера нарастают в 2 раза по мере увеличения индекса. На выходах эталонного и рабочего каналов мы получаем сигналы, которые нагружены на эталонную (Сэталон) и неизвестную (Снагрузки) емкости соответственно. Фазовый детектор выдает импульсы вд или dn, в зависимости от того, какой сигнал поступает на него с опережением - эталонный или управляемый. Импульсы ир и ёп поступают на реверсивный счетчик, формирующий код, управляющий матрицей драйверов и изменяющий их нагрузочную способность. Код открывает или переводит в третье состояние соответствующую выходную секцию. Наконец в системе наступает баланс, то есть задержка управляемого сигнала становится равной задержке эталонного. Поскольку данная система цифровая, то точность настройки остается на уровне влияния младшего разряда управляющего кода. Заранее неизвестная емкость (Снагрузки) не может быть меньше (Сэталон).

Описанный адаптивный драйвер экономичен по мощности, занимает малую площадь на кристалле и использует преимущества цифровой технологии.

В четвертой главе раскрывается применение систем синхронизации в разработках новых микросхем.

Схема синхрогенератора с двумя контурами управления разработана для интерфейса универсальной последовательной шины И8В 2.0. Применяя рекомендации по построению синхрогенераторов из Главы 2, были подобраны параметры предложенных структурных блоков,

Число разрядов двоичного кода реверсивного счетчика Число разрядов температур наго кода реверсивного регистра Число каскадов генерато Р<> Число фаз выходной высокой частоты Время выхода в захват Техно логия Потребляемая мощность

6 32 2 4 5 мкс 0.25 мкм 17.5 мВт

приведенные в Табл.2.

При этом размеры транзисторов управляемого кодом генератора, число каскадов и параметры инверторов и триггеров Шмитта в кольце, размерность управляющего кода выбирались таким образом, чтобы

генератор имел широкий диапазон перестройки частоты (минимум в 2 раза), а номинальная частота находилась в среднем значении кода реверсивного счетчика при наступлении частотного захвата грубой подстройки.Диапазон быстрой грубой перестройки частоты составляет при этом половину размерности двоичного кода.

Показатели реализованного согласно разработанной в диссертации методике проектирования и моделирования синхроблоков высокочастотного синхрогенератора с ФАПЧ приведены в Табл. 3.

Опорная частота Номиналь ная частота генерации Диапазон перестройки ГНС Размер генератора на кристалле Время выхода в захват Расчетным дяснттер Ватте ИВНШММ

48 МГц 480 МГц 230-900 МГц 0.16 ми1 5 мкс 15 пс ■ет

Вес сигнала знака разности фаз рассчитывается так, чтобы его добавочного влияния на частоту генератора оказалось достаточно для быстрой сходимости системы в режиме точной подстройки. В разработанной схеме ФАПЧ вес сигнала знака равен 1.5 единицы разряда температурного кода. Кристалл, содержащий синхрогенератор, реализован по технологии 0.25 мкм.

Следующая схема синхрогенератора с цифровым интегратором, без внешнего фильтра разработана для однокристального проигрывателя сжатых аудиофайлов (трЗ- плейера). Она имеет один контур управления генератором напряжением с цифро-аналогового преобразователя. Цифро-аналоговый преобразователь преобразует цифровой код реверсивного счетчика в управляющее напряжение. Структурными блоками, которые использовались при проектировании этого генератора согласно новым методикам и концепциям диссертации, являются: цифровой частотно-фазовый детектор, цифровой интегратор, детектор знака разности фаз. Реверсивный счетчик содержит 8 разрядов. Показатели реализованного высокочастотного синхрогенератора с ФАПЧ приведены в Табл. 4.

Опорная частота Иамипаяь ная частота генерации Диапазон частоты Размер генератора на кристалле Время выхода в захват Расчетный джыттер Наличие внешних элементов

10-15 МГц 384 МГц 320-480 Ши 0.304 мм2 10 мкс 60 пс , реяктор 6.8 к&<

Генератор для проигрывателя сжатых аудиофайлов трЗ-плейера выполнен по технологии 0.18 мкм. Кристалл с синхрогенератором прошел тестирование и измерение базовых параметров и признан удовлетворяющим техническому заданию.

Синхрогенератор для трЗ-плейера содержит делитель с переменным коэффициентом деления (ДПКД), который позволяет получать сетку частот делением как на степени 2 (2, 4, 8, 16, 32), так и на произвольное число от 17 до 63.

Как уже указывалось, при переключении старших разрядов счетчика возникали помехи в ЦАП и управляющем напряжении, что было подтверждено экспериментально. Образующийся из-за помех джиттер изменялся в диапазоне от 60 до 150 пс, чего однако было достаточно для корректного функционирования цифровой части схемы, так как требования по джиттеру в синхрогенераторе предъявлялись в районе 5% (130 пс от номинального периода 2.6 не, частота 384 МГц). Внешний опорный резистор необходим для задания опорного тока в ЦАП.

Еще один синхрогенератор разработан для высокоскоростного аналого-цифрового преобразователя в аналоговом интерфейсе для жидкокристаллических мониторов. Его показатели приведены в Табл. 5.

Импульсы частотно-фазового детектора поступают на реверсивный счетчик, выход которого связан с декодером. Декодер преобразует код счетчика в управляющее напряжение. Синхрогенератор выполнен по технологии 0.25 мкм.

Схемы основных блоков синхрогенератора одинаковы в трЗ-плейере и аналоговом интерфейсе ADC-200, хотя эти проекты реализованы на разных фабриках и с разными проектными нормами.

ЗАКЛЮЧЕНИЕ

Основным результатом диссертации является разработка методов проектирования блоков синхронизации для СНК, не имеющих внешних элементов, обладающих высокой помехоустойчивостью, работающих в диапазоне частот 100-1000 МГц, и комплекса технических решений, реализуемых по технологии ультра-БИС.

На основании исследования методов построения модулей синхронизации получены наиболее существенные результаты:

1. Выявлены и исследованы на тестовых кристаллах и путем моделирования основные причины искажений синхросигналов в базовых модулях подсистемы синхронизации СНК. Разработаны рекомендации по исключению искажений

2. Предложенная модульная организация подсистемы синхронизации СНК, обеспечивает универсальность в разработке новых систем. Определены структура и состав базовых модулей.

3.Новый маршрут моделирования модулей синхронизации СНК, включающий три взаимосвязанных уровня детализации модели, позволяет достичь высокой точности моделирования при умеренных затратах времени и вычислительных ресурсов.

4.Комплекс технических решений для базовых модулей подсистемы синхронизации СНК на основе цифровой схемотехники, заменяющей аналоговые узлы, обеспечил создание ряда новых изделий электронной техники с параметрами на уровне мировых достижений. Получены практические оценки основных параметров модулей синхронизации для СНК на основе КМОП технологии с проектными нормами 0.25 мкм и

0.18.мкм.

5.Результаты практических разработок отражены в Актах внедрения. Новизна технических решений подтверждена патентами на изобретения и полезные модели, а также положительными заключениями патентной экспертизы.

6.Результаты диссертации используются в учебной программе по курсу "Схемотехническое проектирование микроэлектронных устройств" в МГТУ имени Н.Э. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при МИЭТ.

7.Результаты диссертации опубликованы в 5 научных статьях. Новые технические решения защищены двумя патентами на изобретения и полезные модели и 7 заявками на изобретения

Основные результаты диссертации опубликованы в следующих работах:

1. Шевченко Е.А., Адамов Ю.Ф., Метод управления частотой кольцевого генератора с помощью цифрового кода, Известия ВУЗов. Электроника., 2004 г., № 4 , стр. 25-29.

2. Шевченко Е.А., Сомов О.А., Методика проектирования цифровой системы фазовой автоподстройки частоты, Сборник статей под общей редакцией В. Б. Стешенко "Проектирование систем на кристалле, СБИС и систем на ПЛИС", 2004 г., стр. 24-31.

3. Адамов Ю.Ф., Сомов О.А., Шевченко Е.А., Системы на кристалле в современной электронике, журнал "Микросистемная техника", 2004 г., № 5, стр. 34-38.

4. Адамов Ю.Ф., Сомов О.А., Шевченко Е.А., Современная технология и производство систем на кристалле, журнал "Микросистемная техника", 2004 г., №6, стр. 28-31.

5. Адамов Ю.Ф., Сомов О.А., Шевченко Е.А., Синхронизация и связность сигналов в системах на кристалле, журнал "Микросистемная техника", 2004 г., №11, стр. 8-19.

6. Адамов Ю.Ф., Шевченко Е.А., Сомов О.А., Дроздов А.С., Устройство для передачи данных между компьютером и периферийными устройствами, Положительное решение о выдаче патента Российской Федерации на изобретение по заявке № 2003111440/09(012353) от 22 апреля 2003 г.

7. Адамов Ю.Ф., Шевченко Е.А., Сомов О.А., Дроздов А.С, Интегральная схема кольцевого генератора, патент Российской Федерации на полезную модель, № 31083, по заявке от 10 июля 2003 г.

8. Мишурин В.В., Семенов М.Ю., Шевченко Е.А., Разработка библиотеки логических элементов К5503СОМ для САПР Compass Design Tools, Всероссийская межвузовская научно-техническая конференция студентов и аспирантов "Микроэлектроника и информатика - 98", МИЭТ, Зеленоград, 1998 г., Тезисы докладов, стр. 23-25

9. Шевченко Е.А., Сомов О.А., Губин Я. С, Проектирование синхрогенератора с цифровой ФАПЧ для системы на кристалле, XLVII научная конференция МФТИ, Москва, Долгопрудный, 2004 г., Тезисы докладов, стр. 121-123.

10. Губин Я.С., Сомов О.А., Шевченко Е.А., Синхронизация сложнофункциональных блоков в системах на кристалле, XLVII научная конференция МФТИ, Москва, Долгопрудный, 2004 г., Тезисы докладов, стр. 117-118.

Подписано в печать:

Заказ № ^^ Тираж /«?£? экз. Уч.-изд^^Формат 60x84 1/16

Отпечатано в типографии ИПК МИЭТ.

103498, Москва, Зеленоград, проезд 4806, д. 5, МИЭТ (ТУ).

05.27

s' « (/

Введение.

Глава 1. Проблемы проектирования схем синхронизации в системах на кристалле

1.1 Методология систем на кристалле, требования к схемам синхронизации.

1.1.1 Системы на кристалле (СНК) - новая методология проектирования.

1.1.2 Требования к схемам синхронизации СФ-блоков в системах на кристалле.'.

1.2 Известные решения

1.2.1 Синхрогенераторы с аналоговым управлением.

1.2.2 Распределенная система драйверов синхросигнала и данных.

1.2.3 Системы восстановления синхросигнала и данных (СЭЯ) с управлением задержками.

1.3 Экспериментальные исследования искажений сигналов в схемах синхронизации.

1.4 Рекомендации по проектированию схем синхронизации СФ-блоков в системах на кристалле.

1.5 Выводы к Главе 1.

Глава 2. Исследование и разработка схем синхрогенераторов.

2.1 Требования к синхрогенератору с ФАПЧ для СФ блока в СНК.

2.2 Построение ФАПЧ с генератором, управляемым цифровым кодом.

2.2.1 Кольцевой генератор, управляемый цифровым кодом, с многофазным выходом.

2.2.2 Частотный детектор.

2.2.3 Апериодический цифровой частотно-фазовый детектор.

2.2.4 Цифровой интегратор с ограничением.

2.2.5 Детектор знака разности фаз для демпфирования колебаний ФАПЧ.

2.2.6 Метод управления синхрогенератором с ФАПЧ с помощью двух независимых контуров управления и блока выбора режима.

2.3 Маршрут моделирования синхрогенераторов с цифровой ФАПЧ.

2.3.1 Средства САПР для систем синхронизации - цифровое и смешанное моделирование.

2.3.2 Маршрут и настройки для структуры с генератором, управляемым цифровым кодом.

2.4 Конструктив (топология) синхрогенератора с ФАПЧ для СФ-блоков в СНК.

2.5 Система инициализации (начальных установок) для синхрогенератора с ФАПЧ.:.

2.6 Выводы к Главе 2.

Глава 3. Построение систем восстановления синхросигнала и данных и распределения синхросигнала.

3.1 Восстановление синхросигнала и данных на цифровой линии задержки (Эластичный буфер).!.

3.2 Восстановление синхросигнала и данных с помощью фазовращателя.

3.3 Адаптивный драйвер.

3.4 Выводы к Главе 3.

Актуальность темы. Современная технология полупроводниковых микросхем обеспечивает создание изделий электронной техники, объединяющих на одном кристалле более миллиарда транзисторов.

При использовании традиционных методов проектирования для таких ультра БИС потребуются огромные трудовые и вычислительные ресурсы, а также новые программные средства- проектирования и совершенно нереальные финансовые затраты. Проблемы адекватного моделирования, связанные с возможностями САПР и вычислительной техники, начинаются с уровня сложности в несколько миллионов вентилей на одном кристалле БИС. Задачи проектирования ультра БИС в современных условиях решаются путем использования новой методологии "систем на кристалле" (СНК). "Системы на кристалле" — это метод проектирования микросхем на основе ранее разработанных и многократно используемых сложнофункциональных блоков (СФ-блоков). Причем, моделирование работы СНК осуществляется на основе поведенческих моделей СФ-блоков, описанных на языке высокого уровня. Ключевой элемент новой методологии — это конструктивная совместимость СФ-блоков на кристалле СНК без моделирования их взаимного влияния на вентильном и транзисторном уровнях. Самыми чувствительными к конструктивной реализации и влиянию соседних блоков являются схемы синхронизации информационных потоков в БИС. Практическая реализация новой методологии невозможна без создания универсальных и помехоустойчивых СФ-блоков для синхронизации работы СНК. Проблема создания высокочастотных блоков синхронизации обсуждается в технической литературе как одна из самых актуальных задач современной схемотехники. Для рабочих частот до 100 МГц эффективно используются методы цифрового синтеза сигналов. Для частот выше 2000 МГц применяются средства микроволновой техники. Наиболее сложная ситуация в диапазоне 100-1000 Мгц. Для блоков синхронизации этого диапазона, удовлетворяющих всем требованиям методологии "систем на кристалле", по опубликованным данным, эта проблема полностью не решена.

При проектировании блоков системы синхронизации требуется совместно выполнить два важных условия: обеспечить помехоустойчивость устройства и точность выходных параметров в заданных пределах, а также согласовать задержки сигналов и скорости потоков данных в связях между блоками СНК.

Помехоустойчивость можно повысить во много раз, используя цифровые методы обработки сигналов. Однако алгоритмы формирования и обработки сигналов очень сложны, а дискретный характер кодов ограничивает уровень точности и скорости их обработки. При выбранном технологическом уровне требуемые в СНК точность и частота синхросигналов не могут быть реализованы только цифровыми методами.

Поэтому перспективным является использование комбинированных методов, в которых ключевые функции реализуются аналоговыми блоками, а все остальные - цифровыми. В современной схемотехнике комбинированные аналого-цифровые устройства синхронизации исследованы недостаточно.

В связи с вышеизложенным, тема диссертации, посвященная развитию схем синхронизации сложнофункциональных блоков в системах на кристалле, является важной и актуальной.

Цели и задачи диссертации.

Целью диссертационной работы является разработка методов проектирования блоков синхронизации для СНК работающих в диапазоне частот 100-1000 МГц, обладающих требуемой точностью параметров и высокой помехоустойчивостью, а также комплекса технических решений, реализуемых по технологии ультра БИС.

Развитие систем локальной синхронизации в СНК следует провести за счет схемотехнических средств, на основе КМОП технологии с минимальным топологическим размером 0.25 мкм и менее, с учетом возможностей этой технологии.

Системы локальной синхронизации в СНК следует разработать преимущественно на цифровых элементах с заменой остальных блоков их уеп^ моделями. При этом должны быть исключены внешние элементы и уменьшена площадь системы.

Для достижения поставленных целей в диссертации решены следующие задачи:

1. Проведены теоретические и экспериментальные исследования помех и искажений сигналов в блоках синхронизации для субмикронных КМОП БИС.

2. Предложен способ объединения схем синхронизации для СНК в универсальные базовые модули.

3. Разработан новый маршрут моделирования высокочастотных блоков синхронизации БИС, обеспечивающий достижение высокой точности моделирования при умеренных затратах времени и вычислительных ресурсов.

4. Разработан комплекс технических решений на уровне изобретений, обеспечивающих создание схем синхронизации БИС в соответствии с методологией СНК. Выполнена патентная защита новых технических решений.

5. Подготовлены рекомендации по проектированию на основе количественных оценок параметров базовых модулей синхронизации.

6. Эффективность маршрута проектирования и новых технических решений показана на примерах разработки реальных "систем на кристалле" и при проведении экспериментальных исследований полученных решений.

Научная новизна полученных результатов. 1. Разработана новый эффективный маршрут проектирования высокочастотных блоков синхронизации БИС, обеспечивающий максимально достижимую точность моделирования при многократном сокращении времени расчетов и требуемых вычислительных ресурсов, и включающий три уровня детализации модели блока синхронизации: уровень поведенческого описания всех узлов блока; уровень смешанного транзисторно-вентильного моделирования; уровень точного транзисторного моделирования с учетом емкостей линий связи, сопротивлений шин питания, индуктивностей выводов корпуса и элементов на плате;

2. Предложена модульная организация подсистемы синхронизации СНК. Определены структура и состав универсальных базовых модулей подсистемы синхронизации:

- модуль формирования опорного синхросигнала и сигналов инициализации системы;

- модуль синтеза высокочастотных синхросигналов;

- модуль синхронизации входного потока данных;

- модуль формирования выходного потока данных;

3. Предложены методы функциональной и схемотехнической организации для базовых модулей подсистемы синхронизации СНК на примере: цифрового синтезатора высокочастотных синхросигналов, управляемого многофазного кольцевого генератора синхросигналов с элементами подавления неосновных колебаний, адаптивного драйвера сигнальной линии, обеспечивающего постоянную задержку сигнала в линии при изменении нагрузочной емкости более чем в 100 раз;

Новизна технических решений подтверждена при проведении экспертизы заявок на изобретения.

Практическая значимость результатов работы: 1. Выявлены и исследованы на тестовых кристаллах и путем моделирования основные причины искажений синхросигналов в базовых модулях подсистемы синхронизации СНК. Разработаны рекомендации по исключению искажений.

2. Получены практические оценки основных параметров модулей синхронизации для СНК на основе ЬСМОП технологии с проектными нормами 0.25 мкм.

3. Технические решения, полученные в диссертации, обеспечили создание ряда новых изделий электронной техники с параметрами на уровне мировых достижений. Результаты практических разработок отражены в Актах внедрения

4. Патенты и заявки на изобретения обеспечивают патентную защиту новых изделий электронной техники.

5. Результаты диссертации используются в учебных программах по курсу "Схемотехническое проектирование микроэлектронных устройств" в Московском Государственном техническом университете имени Н. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при Московском Государственном институте электронной техники.

Реализация результатов работы:

Основные результаты диссертации в полном объеме использованы в ООО "Юник Ай Сиз", г. Москва, при выполнении ОКР по разработке трех новых изделий электронной техники. Маршрут моделирования высокочастотных блоков синхронизации использован в НИР при проектировании микросхемы рентгеновского сенсора в НИИ Физических Проблем им. Ф. Лукина (г. Москва). Основные принципы построения блоков синхронизации в СНК включены в учебные планы по курсу "Схемотехническое проектирование микроэлектронных устройств" в МГТУ им. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при МГИЭТ.

Эффективность предложенных технических решений подтверждена при их внедрении в изделия электронной техники, разработанные в ООО "Юник Ай Сиз": а) Приемопередатчик универсальной последовательной шины для связи между компьютером и периферийными устройствами (интерфейса USB версии 2.0); б) Однокристальный проигрыватель сжатых аудиофайлов (шрЗ- плейер); в) Аналого-цифровой преобразователь в аналоговом интерфейсе для жидкокристаллических мониторов и телевизоров.

Положения, выносимые на защиту:

1. Последовательная детализации модели при проектировании модулей синхронизации СНК обеспечивает достижение высокой точности моделирования при умеренных затратах времени и вычислительных ресурсов, и включает три этапа: расчеты с использованием поведенческих моделей для всех узлов модуля; смешанное транзисторно-вентильное моделирование; точные расчеты на транзисторном уровне с учетом влияния элементов конструкции СНК, включая расчеты для цифровых модулей, если в них используются адаптивные алгоритмы настройки.

2. Предложен комплекс новых технических решений, направленных на замену аналоговых узлов базовых модулей цифровыми с использованием цифровых адаптивных алгоритмов, использование которых позволяет легко изменять базовые модули подсистемы синхронизации СНК для каждого конкретного проекта.

3. Новая структура управления синхрогенератором с использованием двух независимых контуров воздействия и блока выбора режима, а также новые технические решения для построения модуля универсального синтезатора синхросигналов обеспечивают минимальное время захвата и низкий уровень фазовых шумов синхрогенератора с петлей ФАПЧ.

4. Предложена новая структура многофазного кольцевого генератора, управляемого цифровым кодом и формирующего более двух фаз выходной частоты, в которой подавление неосновных колебаний достигается введением дополнительных гистерезисных элементов.

5. Разработан новый алгоритм автоматического изменения нагрузочной способности выходного каскада и практическая схема цифрового адаптивного драйвера сигнальной линии, обеспечивающие постоянную задержку сигнала в линии.

4.4 Выводы к Главе 4.

- Применение новых технических решений и маршрутов проектирования, заявленных в Главах 2 и 3, позволило разработать ряд новых устройств на уровне лучших мировых достижений в области проектирования СБИС и СНК.

- Разработанные системы характеризуются следующими параметрами: синхрогенератор с двумя контурами управления и блоком выбора режима на коммутируемых конденсаторах для последовательного интерфейса USB 2.0 - выходная номинальная частота 480 МГц, коэффициент умножения 10, диапазон перестройки частоты от 230 до 900 МГц, площадь, занимаемая Л на кристалле 75000 мкм (300x250 мкм) при изготовлении по 0.25 мкм КМОП технологии, время захвата порядка 5 мкс, мгновенная нестабильность частоты (джиттер) 3% (порядка 50 пс); синхрогенератор для проигрывателя сжатых аудиофайлов трЗ-плейера -выходная номинальная частота 384 МГц, диапазон частот от 320 до 480 МГц, коэффициент умножения 32, площадь, занимаемая на кристалле 0.25 Л мм при изготовлении по 0.18 мкм КМОП технологии, время захвата порядка 10 мкс, мгновенная нестабильность частоты (джиттер) 5% (порядка 60 пс); синхрогенератор высокоскоростного аналого-цифрового преобразователя

- диапазон выходных частот 150-600 МГц, переменный коэффициент умножения, площадь, занимаемая на кристалле 0.25 мм2 при изготовлении по 0.25 мкм КМОП технологии, время захвата порядка 10 мкс, мгновенная нестабильность частоты (джиттер) 3% (порядка 40 пс);

- Измерения полученных в кремнии образцов и результаты исследования разработанных макетов подтвердили правильность технических решений, заявленных в Главах 2 и 3, и эффективность используемых маршрутов проектирования и моделирования.

Заключение

Основным результатом диссертации является разработка методов проектирования блоков синхронизации для СЕК, не имеющих внешних элементов, обладающих высокой помехоустойчивостью, работающих в диапазоне частот 100-1000 МГц, и комплекса технических решений, реализуемых по технологии ультра БИС.

При исследовании проблем проектирования модулей синхронизации получены наиболее существенные результаты:

1. Предложена модульная организация подсистемы синхронизации СНК, обеспечивающая универсальность в разработке новых систем. Определены структура и состав базовых модулей.

2. Разработан новый маршрут моделирования модулей синхронизации СНК, включающий три взаимосвязанных уровня детализации модели:

- уровень поведенческого моделирования;

- уровень смешанного транзисторно-вентильного моделирования;

- уровень точного транзисторного моделирования с учетом параметров элементов конструкции СНК;

3. Предложен комплекс технических решений для базовых модулей подсистемы синхронизации СНК на основе цифровой схемотехники, заменяющей аналоговые узлы.

- модуль формирования опорного синхросигнала и сигналов инициализации системы;

- модуль синтеза высокочастотных синхросигналов;

- модуль синхронизации входного потока данных;

- модуль формирования выходного потока данных;

Новизна технических решений подтверждена патентами на изобретения и полезные модели, а также положительными заключениями патентной экспертизы.

4. Выявлены и исследованы на тестовых кристаллах и путем моделирования основные причины искажений синхросигналов в базовых модулях подсистемы синхронизации СНК. Разработаны рекомендации по исключению искажений.

5. Получены практические оценки основных параметров модулей синхронизации для СНК на основе КМОП технологии с проектными нормами 0.25 мкм и 0.18 мкм.

6. Технические решения, полученные в диссертации, обеспечили создание ряда новых изделий электронной техники с параметрами на уровне мировых достижений. Результаты практических разработок отражены в Актах Внедрения.

7. Патенты и заявки на изобретения обеспечивают патентную защиту новых изделий электронной техники.

8. Результаты диссертации используются в учебной программе по курсу "Схемотехническое проектирование микроэлектронных устройств" в Московском Государственном техническом университете имени Н. Баумана и по курсу "Проектирование систем на кристалле" в Институте проектирования приборов и систем при Московском Государственном институте электронной техники.

9. Результаты диссертации опубликованы в 5 научных статьях. Новые технические решения защищены двумя патентами на изобретения и полезные модели и 7 заявками на изобретения.