автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Сложно-функциональные блоки конвейерных КМОП АЦП для видеоприложений

На правах рукописи

Куликов Дмитрий Васильевич

СЛОЖНО-ФУНКЦИОНАЛЬНЫЕ БЛОКИ КОНВЕЙЕРНЫХ КМОП АЦП ДЛЯ ВИДЕОПРИЛОЖЕНИЙ

05 13 05 - Элементы и устройства вычислительной техники и систем управления

Автореферат диссертации на соискание ученой степени кандидата технических наук

Автор „

иил71Эоз

Москва-2008 г

003171303

Диссертация выполнена в Московском инженерно-физическом институте (государственном университете)

Научный руководитель кандидат технических наук, доцент

Рогаткин Юрий Борисович

Официальные оппоненты доктор технических наук, профессор

Баринов Виктор Владимирович, МИЭТ,

кандидат технических наук,

Бобков Сергей Геннадьевич, НИИСИ РАН

Ведущая организация ФГУП НИИМА «Прогресс»

Защита состоится 30 июня 2008 года в 16 часов 30 минут на заседании диссертационного совета Д 212 130 02 при Московском инженерно-физическом институте (государственном университете) по адресу г Москва, ул Каширское шоссе, д 31

С диссертацией можно ознакомиться в библиотеке МИФИ

Автореферат разослан 200В г

Ученый секретарь

диссертационного совета д т н , профессор

ЦоЛУь г В Петров

ОБЩАЯ ХАРАКТЕРИСТИКА ДИССЕРТАЦИИ

Актуальность диссертации

Диссертация посвящена проектированию сложно-функциональных (СФ) блоков высокопроизводительных КМОП АЦП конвейерного типа для видеоприложений с возможностью интегрирования в СБИС типа «система на кристалле» (СнК) Особое внимание уделено алгоритмам автоматической калибровки Преобладающая тенденция развития электронных вычислительных систем заключается в реализации обработки информации преимущественно в цифровом виде для снижения стоимости и увеличения надежности устройств Поэтому характеристики интерфейса между аналоговым сигналом и цифровыми вычислениями становятся весьма важными

Совершенствование технологии изготовления интегральных схем, приведшее к уменьшению проектных норм, позволило на одном кристалле размещать более сложные устройства, которые раньше можно было реализовать только на печатной плате Среди задач развития современной российской микроэлектроники одно из приоритетных мест занимает задача создания СБИС типа «система на кристалле» Поэтому разработка СФ блоков является весьма актуальной СФ блоки являются основой для построения «системы на кристалле», это своеобразные кирпичики, из которых строится СнК Разработка, тестирование и аттестация СФ блоков являются необходимыми этапами создания отечественных конкурентоспособных устройств широкого, в том числе специального, назначения

В последние годы наблюдается устойчивый рост доли смешанных аналого-цифровых систем в общем объеме СнК Об объемах рынка можно косвенно судить по количеству выпускаемых СБИС СнК. Все выпускаемые СБИС СнК, содержащие АЦП и/или ЦАП, можно условно разделить на две группы

1) СБИС, которые содержат преимущественно аналоговые блоки, как правило, низкого быстродействия и высокой разрядности и небольшую цифровую часть,

2) преимущественно цифровые СБИС, они содержат мощные вычислительные средства на базе микроконтроллера и, возможно, АЦП или ЦАП

В СнК первой группы, как правило, используются высокоразрядные сигма-дельта АЦП или АЦП последовательного приближения, основная область применения таких систем — система сбора данных. В системах второго класса чаще используются АЦП конвейерного типа Так, DSP контроллер ADSP-21990 фирмы Analog Device содержит 14-разрядный АЦП конвейерного типа с частотой преобразования 20 МГц Традиционно основной областью применения АЦП конвейерного типа были приложения для видеообработки Однако, благодаря значительному улучшению характеристик АЦП, области их использования в последнее время существенно расширяются Примером является микросхема MAXI 127, представляющая собой четырехканальный 12-разрядный АЦП конвейерного типа с частотой преобразования 65 МГц и последовательным LVDS интерфейсом Области применения данной СБИС ультразвуковые и медицинские системы обработки изображения, томографы, системы многоканальной связи и контрольно-измерительная аппаратура Другой пример - микросхема ADC12L080 фирмы National Semiconductor - широкополосный 12-разрядный АЦП со встроенным источником опорного напряжения, предназначенный для применения в системах видеообработки, передачи данных, радарах и в иных системах, предъявляющих аналогичные требования к аналого-цифровому преобразованию Достижение 12 14 разрядной точности в конвейерных АЦП практически во всех разработках происходит только при использовании различных методов калибровки Детальное описание этих методов калибровки является конфиденциальной информацией фирм-разработчиков Поэтому необходимо разрабатывать собственные алгоритмы калибровки (с учетом мирового опыта) и предложить их практическую реализацию. Подавляющее большинство цифровых СБИС проектируются по КМОП технологии, вследствие известных достоинств последней - минимальной статической потребляемой мощности и низкой стоимости изготовления ИС Поэтому актуальной становится задача проектирования СФ блоков для интегрирования в СнК выполненных по КМОП технологии

Результаты диссертации связаны с разработкой методики предварительного расчета точностных характеристик АЦП конвейерного типа, созданием набора библиотечных элементов для проектирования СФ блоков АЦП конвейерного типа

Цель диссертации

Целью диссертации является развитие методологии проектирования и разработка СФ блоков АЦП для видеоприложений по заданным характеристикам СФ блоков и рационального набора библиотечных элементов для их проектирования.

Для достижения данной цели необходимо решить следующие задачи.

- анализ различных вариантов построения аналого-цифровых преобразователей, их свойств и особенностей, погрешностей преобразования и, в частности, источников погрешностей в конвейерных АЦП;

- исследование точностных характеристик каскадов с разной разрядностью и архитектур конвейерных АЦП, а также схемотехнических решений, используемых при проектировании АЦП конвейерного типа,

- разработка методики предварительного расчета точностных характеристик проектируемого АЦП,

- проектирование и изготовление СФ блока конвейерного АЦП с автокалибровкой для его последующего использования в составе СБИС типа «система на кристалле»

На защиту выносятся следующие положения:

1. Методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический разброс параметров элементов схемы и позволяющая повысить процент выхода годных изделий

2. Алгоритм коррекции смещения передаточной характеристики конвейерных АЦП, заключающийся в изменении передаточной характеристики внесением корректируемой погрешности в первый каскад преобразователя и позволяющий исключить зоны нечувствительности передаточной характеристики.

3 Схемотехнические решения СФ блока АЦП конвейерного типа, отвечающие за реализацию алгоритма автокалибровки

Научная новизна диссертации:

1 Методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический

разброс параметров элементов схемы и позволяющая повысить процент выхода изделий Суть методики заключается в том, что на основе сведений о технологическом разбросе параметров элементов производятся предварительный расчет, определение точностных характеристик СФ блока АЦП и оптимизация архитектуры преобразователя по количеству каскадов и их разрядности, после этого осуществляется проверка требований предъявляемых к СФ блоку и затем переходят к более детальному расчету с помощью САПР

2 Анализ вариантов реализации конвейерных каскадов с различной разрядностью, на основе результатов которого установлена связь погрешностей передаточной характеристики каскада с конструктивно-технологическими параметрами технологии

3 Алгоритм коррекции смещения передаточной характеристики конвейерных АЦП, позволяющий исключить зоны нечувствительности передаточной характеристики Суть алгоритма заключается в изменении вида передаточной характеристики АЦП, внесением дополнительной корректируемой погрешности в первый каскад АЦП Обязательным условием является использование в преобразователе алгоритмов калибровки Внесенная погрешность корректируется вместе с остальными погрешностями АЦП

Практическая значимость диссертации

Практическая значимость заключается в том, что

- разработан с использованием предложенной методики СФ блок 14-разрядного АЦП конвейерного типа с частотой преобразования не менее 10 МГц по проектным нормам 0,25 мкм Создан топологический конструктив СФ блока для его интеграции в систему на кристалле,

- создан набор библиотечных элементов для АЦП конвейерного типа в среде САПР Cadence;

- реализован алгоритм автокалибровки технологического разброса величин емкостей конденсаторов в разработанном СФ блоке 14-разрядного АЦП конвейерного типа,

- результаты диссертации внедрены в ГУЛ НПЦ «ЭЛВИС» при разработке СБИС многоканального аналого-цифрового контроллера ввода сигналов и изображений в составе СФ блока 14-разрядного АЦП конвейерного типа

Апробация диссертации

Основные результаты диссертации были доложены на научно-технических конференциях «Электроника, микро- и наноэлектроника», проходивших в Костроме в 2003 году, в Нижнем Новгороде в 2004 году, в Вологде в 2005 году, в Гатчине в 2006 году и в Пушкинских горах в 2007 году, а также на конференциях «Научная сессия МИФИ», проведенных в 2003 и 2006 годах

Публикации

По теме диссертации опубликовано 7 печатных работ Структура и объем диссертации

Диссертация содержит 149 страниц, в том числе 64 рисунков, и состоит из введения, четырех глав, заключения и списка литературы из 90 наименований

Содержание диссертации Введение

Во введении обоснована актуальность темы, определена цель диссертации Сформулирована постановка задачи исследования и основные положения, выносимые на защиту Изложены научная новизна и практическая значимость диссертации

1. Классификация АЦП

Развитие современных вычислительных средств во многих областях науки и техники, в частности, необходимость увеличения разрядности микропроцессоров и увеличения скорости обработки информации требуют построения и использования аналого-цифровых и цифроаналоговых преобразователей с большей разрядностью и быстродействием В то же время одна из главных тенденций развития электронных устройств снижение потребляемой мощности вступает в противоречие с требованием повышения быстродействия Кроме того, требование достижения одновременно большой разрядности и быстродействия преобразователей является также технически противоречивым С этой точки зрения наиболее интересны следующие типы архитектур АЦП. параллельная архитектура (flash - в иностранной терминологии), двухступенчатый АЦП (two-step flash) и конвейерная архитектура (pipelined)

При большой разрядности и параллельные, и двухступенчатые параллельные преобразователи имеют ряд недостатков Первый - экспоненциальный рост площади на кристалле, занимаемой преобразователем, потребляемой мощности и входной емкости при увеличении разрядности Второй -ужесточение требований к допустимому напряжению смещения компараторов напряжения и относительному разбросу величин сопротивлений монолитных резисторов Хотя параллельные АЦП реализуют относительно простой алгоритм аналого-цифрового преобразования, их применение для приложений, требующих разрешения больше чем 10 бит, в ряде случаев нецелесообразно из-за перечисленных выше недостатков

В настоящее время ведущие иностранные производители СБИС смешанной обработки сигналов выпускают несколько типов

конвейерные с калибровкой

интегрирующие

конвейерные

поразрядного уравновешивания

1 10 102 Ю3 104 105 10б 107 108 Ю9 10

Частота преобразования. Гц

Рис.1. Сравнение АЦП с разной архитектурой по разрядности и. частоте преобразования

аналого-цифровых преобразователей. На рис.1 показаны различные типы архитектур АЦП в координатах «разрядность - частота преобразования». 24

дельта-сигма

Исходя из анализа номенклатуры выпускаемых СБИС смешанной обработки сигналов ведущими фирмами (такими как Analog Device, Texas Instruments, Philips Semiconductors, National Semiconductor, MAXIM) и СФ блоков АЦП, следует, что доля АЦП конвейерного типа на мировом рынке составляет примерно 30% от общего количества выпускаемых ИС. Они занимают довольно большую нишу по разрядности и производительности от 8 до 14 двоичных разрядов и от Ю6 до 108 выборок в секунду. На основе результатов анализа выпускаемых ИС и СФ блоков АЦП конвейерного типа определена область (в координатах «разрядность - частота преобразования») применения алгоритмов калибровки в преобразователях данной архитектуры, показанная на рис.1 заштрихованной областью.

Область применения АЦП конвейерного типа - это обработка видеосигналов, ультразвуковые и медицинские системы обработки изображения, томографы, системы многоканальной связи, контрольно-измерительная аппаратура, системы передачи данных и радары.

В последнее время большое количество публикаций посвящено увеличению разрядности и быстродействия конвейерных АЦП. Большинство высокопроизводительных АЦП конвейерного типа реализуются, используя методы (алгоритмы) коррекции или калибровки, причем зачастую эти методы также называют методами автокалибровки (или самокалибровки), так как коррекция погрешностей преобразования происходит автоматически и аппаратными средствами самого АЦП, без применения каких либо дополнительных внешних аппаратно-программных средств Все упоминания об алгоритмах калибровки носят общий описательный характер, что не позволяет их использование при проектировании СФ блоков и отдельных ИС АЦП конвейерного типа По сути, алгоритмы калибровки являются ноу-хау фирм производителей и авторов публикаций Поэтому необходимо разработать собственные алгоритмы калибровки (с учетом мирового опыта) и предложить их практическую реализацию

Интерес к алгоритмам калибровки вызван, во-первых, желанием достижения большей разрядности аналого-цифрового преобразования, выполняемого с помощью конвейерных АЦП, архитектура которых имеет довольно большие возможности для выполнения калибровки Во-вторых, - развитием технологии, то есть уменьшением технологических норм, что приводит к уменьшению напряжения питания, и, как следствие, к тому, что технологический разброс параметров элементов схемы становится одной из главных причин, препятствующих достижению высокой производительности и разрядности

Конвейерная архитектура с алгоритмами автокалибровки лучше подходит для построения преобразователей с точностными характеристиками на уровне более 12 14 разрядов Так как аппаратные затраты конвейерного преобразователя приблизительно пропорциональны количеству бит разрядности, то его архитектура является наилучшей с точки зрения цена/эффективность, по сравнению с параллельной и двухступенчатой архитектурами

2. Погрешности преобразования АЦП и алгоритмы коррекции

Основными погрешностями, возникающими в аналого-цифровых преобразователях во время преобразования, являются погрешность смещения, погрешность коэффициента преобразования, дифференциальная нелинейность и интегральная нелинейность

Погрешности смещения и коэффициента передачи возникают вследствие технологического разброса параметров элементов, влияния различных внешних факторов, таких как температура, в результате аппаратных погрешностей системы, например дрейфа порога срабатывания компаратора Эти погрешности могут считаться статическими, так как процессы их вызывающие после достаточно быстрого установления практически не изменяются во время дальнейшей работы АЦП Задача исправления таких погрешностей особенно актуальна для многоразрядных преобразователей с высоким отношением сигнал/шум. Без их коррекции существенно уменьшается динамический диапазон преобразования и эффективная разрядность АЦП

Одной из основных погрешностей АЦП при изменении входного сигнала в диапазоне от 0 до напряжения полной шкалы (Упщ) является смещение нуля передаточной характеристики (см рис 2,а)

Рис 2 Искажение передаточной характеристики АЦП а) до коррекции, б) после коррекции

Алгоритмы коррекции смещения нуля передаточной характеристики известны довольно давно и они сравнительно

простые Суть алгоритма заключается в следующем на вход АЦП подается некий сигнал (обычно нулевой) и полученный выходной цифровой код сравнивается с «идеальным» кодом, соответствующим данному входному сигналу Разностный код и будет корректирующим кодом, который необходимо вычитать из выходного кода при нормальной работе АЦП Главный недостаток данного алгоритма, состоит в том, что он не позволяет выявлять смещение характеристики, показанное на рис 2, когда смещение вычисляется при подаче нулевого входного сигнала

После коррекции смещения нуля и/или смещения полной шкалы остаются зоны нечувствительности (см рис 2,6) И, так как зоны нечувствительности сопровождаются потерей цифровой информации о сигнале, то соответственно возникает задача исключения из передаточной характеристики зон нечувствительности Поскольку цифровые методы коррекции являются самыми гибкими и их реализация достаточно простая, то и коррекцию данной погрешности целесообразней сделать цифровыми методами Однако непосредственно применить цифровые методы коррекции невозможно, так как существуют области на передаточной характеристике (на границах диапазона преобразования), где происходит потеря цифровой информации Поэтому для коррекции этой погрешности необходимо произвести следующую аналоговую предобработку, передаточную характеристику АЦП изменить так, как представлено на рис 3, где пунктирной линией показана исходная характеристика, а сплошной - модернизированная

Рис 3 Передаточные характеристики АЦП 12

Основным преимуществом преобразователей, использующих описанную выше аналоговую предобработку, является принципиальная невозможность возникновения зон нечувствительности Обязательным условием применение такой передаточной характеристики является использование определенных алгоритмов калибровки, которые и предлагаются в данной работе Такие передаточные характеристики можно получить в многоступенчатых преобразователях, а также преобразователях, использующих аналоговую предобработку Например, данная передаточная характеристика легко реализуема в АЦП конвейерного типа

Изменения, вносимые в стандартную (пунктирная линия) и модернизированную (сплошная линия) передаточные характеристики АЦП до калибровки и после, приведены на рис.4

Рис 4. Изменения, вносимые в передаточную характеристику АПЦ а) до калибровки, б) после калибровки

Применение модернизированной передаточной

характеристики позволило скорректировать смещение характеристики и исключить зону нечувствительности Минимальное значение погрешности определяется следующим образом

А +

где Ь - шаг квантования, Усм - напряжение смещения каскада График зависимости максимальной величины вносимой погрешности А (в шагах квантования) от разрядности первого каскада конвейерного АЦП изображен на рис 5

Разрядность кагкада, бит

Рис 5. Зависимость величины вносимой погрешности от разрядности каскада АЦП

Из графика видно, что с увеличением разрядности каскада величина максимальной вносимой погрешности уменьшается так для 2,5-битного каскада величина погрешности приблизительно в 2 раза больше, чем для 3,5-битного каскада

3. Анализ архитектур конвейерных АЦП

Одним из главных вопросов при проектировании конвейерных АЦП является выбор архитектуры преобразователя, в частности, необходимо определить количество каскадов и их разрядность Наиболее популярны многокаскадные конвейерные преобразователи Причем, разрядность каскада обычно находится в диапазоне от 1-го до 4-х бит Обычно все каскады, кроме последнего, имеют избыточность Выбор в пользу того или иного каскада осуществляется исходя из требуемой разрядности и времени преобразования При выборе каскадов необходимо руководствоваться такими параметрами, как потребляемая мощность, занимаемая площадь и потенциальная погрешность каскадов

Из-за особенностей архитектуры АЦП конвейерного типа, которые заключаются в том, что выходной сигнал каждого каскада должен устанавливаться в пределах погрешности, определяемой оставшейся частью конвейера за половину периода тактового сигнала, погрешность установления выходных сигналов всех

конвейерных каскадов, приведенная ко входу всего преобразователя, должна быть меньше половины шага квантования

К 2 4 е2к й

£ш= —+ ¿0 +~Т+ ■> ■>+ •+ ь (1)

ш 112 0 С, <?2 2'

где Ь - шаг квантования, е0 - погрешность УВХ, в, - усиление 1-го каскада, е, - погрешность выходного сигнала 1-го каскада каскада Выражение (1) подтверждает одну важную особенность конвейерной архитектуры АЦП, которая заключается в следующем - точностные требования наиболее строгие для первых каскадов, тогда как погрешность выходного сигнала 1-го каскада, приведенная ко входу преобразователя, уменьшается в коэффициент усиления раз предыдущих каскадов Следовательно, если калибровка применяется для получения требуемой разрядности, то необходимо калибровать первые каскады Из выражения (1), можно определить требуется ли подгонка или калибровка для данного разброса величин емкостей конденсаторов (технологический разброс), несоответствия опорных напряжений и других погрешностей

Для сравнения различных каскадов, погрешности передаточной характеристики можно привести к зависимости от одного параметра В качестве такого параметра, например, можно использовать параметр, характеризующий технологический разброс величин емкостей конденсаторов - 8, 5 - относительная погрешность величин емкостей конденсаторов и приводится в документации предоставляемой фабриками-производителями Анализ проведен для 1,5-битного, 2,5-битного и 3,5-битного каскадов, из рассмотрения исключены одно-, двух- и трехбитный каскады, так как в них не заложена избыточность, что приводит к ужесточению требований к допустимому напряжению смещения компараторов напряжения, входящих в состав АЦП каскада Наиболее критичным и сложным блоком каскада является мульти-ЦАП, его точность и определяет все точностные характеристики каскада Поэтому для определения погрешности каскада, необходимо оценить погрешность мульти-ЦАП Мульти-

ЦАП основан на схемотехнике переключаемых конденсаторов Проанализированы два наиболее часто используемых варианта реализации мульти-ЦАП, упрощенные схемы, которых представлены на рис 6 и рис.7

Фв

ф-с

л°п1>_| •►\оп£>л

^вх

♦V—

Фв*

и

Рис.6 Схема мульти-ЦАП (вариант 1)

^вых

Рис 7 Схема мульти-ЦАП (вариант 2)

Главный недостаток первого варианта мульти-ЦАП (см рис 6) - это наличие проходных ключей, который вносят дополнительную погрешность (погрешность составляет единицы мВ), во втором варианте мульти-ЦАП проходные ключи не используются. К достоинствам второго варианта мульти-ЦАП (см рис.7) также относится то, что для него не требуется схема кодировки выходных сигналов АЦП в форму, необходимую для управления ключами мульти-ЦАП, в отличие от первого варианта, что убыстряет работу каскада.

В табл 1 представлены выражения для оценки погрешностей усиления и напряжения смещения каскадов АЦП.

Таблица 1

Оценки погрешностей усиления и напряжения смещения каскадов

Тип мульти-ЦАП Погрешность Погрешность

усиления напряжения смещения

1,5-битный (вар 1) 1+5 5Упш

1,5-битный (вар 2) 1+25 5Упш

2,5-битный (вар 1) 1+1,55 35УПШ

2,5-битный (вар 2) 1+25 35Упш

3,5-битный (вар 1) 1+1,755 75УПШ

3,5-битный (вар 2) 1+25 75УПш

Анализ пол>ченных выражений показывает, что с ростом разрядности каскада, и, следовательно, мульти-ЦАП, увеличивается погрешность напряжения смещения Увеличение погрешности напряжения смещения связано с тем что, для мульти-ЦАП с большим разрешением требуется большее количество конденсаторов Все выражения, приведенные в табл 1 определены для наихудшего сочетания номиналов конденсаторов мульти-ЦАП, а с увеличением количества конденсаторов вероятность наступления наихудшего случая уменьшается Кроме того, необходимо отметить, что погрешность напряжения смещения одинаковая для первого и второго варианта реализации мульти-ЦАЦ, причем это справедливо для любой разрядности каскада Главное отличие вариантов реализации мульти-ЦАП, заключается в том, что во втором варианте отсутствуют проходные ключи, которые вносят дополнительную погрешность

Анализ точностных характеристик каскадов с различной разрядностью позволил оценить погрешность преобразования различных архитектур конвейерных АЦП в соответствии с выражением (1) В частности были проанализированы 36 архитектур с разрядностью от 10 до 14 двоичных разрядов, и установлено, что при использовании первых каскадов с большим разрешением снижается вклад оставшихся каскадов Так, например, при использовании вместо первых двух 1,5-битных каскадов - 2,5-битных каскадов доля погрешности первого каскада увеличивается с 80 85% до 90 95%, а доля погрешности двух первых каскадов с 90 .93% до 96 99%. Следовательно, откалибровать необходимо только 2 первых каскада или даже только первый каскад

Методики предварительного расчета точностных характеристик, которые позволили бы на первых этапах проектирования оценить точностные характеристики разрабатываемого АЦП и провести оптимизацию архитектуры преобразователя с целью удовлетворения требованиям технического задания в доступных литературных источниках не описываются

Отправными точками при разработке АЦП являются следующие параметры разрядность, время преобразования, потребляемая мощность и технология изготовления Главная проблема состоит в том, что на первый этапах проектирования

АЦП, таких как выбор архитектуры, в частности количества и разрядности каскадов, не осуществляется привязка к технологии производства, в которой в дальнейшем будет производиться изготовление Вследствие этого, время разработки АЦП существенно увеличивается.

Для решения этой проблемы автором предлагается следующая методика

Этап 1. Выбор архитектуры преобразователя, то есть количества каскадов и их разрядности, на основе требуемой разрядности, время преобразования и потребляемой мощности АЦП

Этап 2. Выбор схемотехнических реализаций каскадов с учетом конструктивно-технологических параметров технологии

Этап 3. Расчет погрешности преобразования для выбранной архитектуры АЦП, исходя из параметров технологии

На первом этапе осуществляется выбор архитектуры конвейерного АЦП, определяется количество каскадов и их разрядность. После того как определена архитектура преобразователя, предлагается перейти к следующему этапу: выбору схемотехнических реализаций каскадов, которые входят в состав данной архитектуры. При выборе схемотехнической реализации каскада, особое внимание уделяется мульти-ЦАП, потому что данный блок является наиболее критичным, и он определяет точностные характеристики каскада Также на данном этапе производится расчет погрешностей передаточных функций каскадов: напряжения смещения и погрешности коэффициента усиления. Расчет выполняется с использованием параметров технологии изготовления. Таким образом, осуществляется привязка конструктивно-технологических параметров технологии к конкретной схемотехнической реализации каскада, а, следовательно, АЦП в целом. Расчет погрешностей также позволяет сравнивать схемотехнические реализации каскадов по точности и осуществлять выбор наилучшей схемотехнической реализации каскада (обладающей наименьшей погрешностью)

Следующий этап - этап расчета погрешности установления всех конвейерных каскадов, приведенной ко входу всего преобразователя, для выбранной архитектуры Расчет производится на основе результатов, полученных на предыдущем этапе Таким образом, определяется погрешность всего АЦП, исходя из

конструктивно-технологических параметров технологии, в частности на основе технологического разброса величин емкостей конденсаторов Затем полученная величина сравнивается с допустимой погрешностью преобразователя для данной разрядности На основе этого сравнения принимается решение о том, удовлетворяет ли выбранная архитектура требованиям точности или нет. Если удовлетворяет, то переходят к разработке схемотехники каскадов и моделированию, в противном случае возможны следующие варианты

- выбирается другая архитектура,

- выбор технологии с другими конструктивно-технологическими параметрами,

- применение алгоритмов калибровки

Применение данной методики по оценкам автора при проектировании конвейерных АЦП позволяет сократить время разработки в 3 5 раз Время моделирования технологического разброса параметров элементов занимает достаточно много времени (несколько суток), а при использовании предлагаемой методики на начальных этапах разработки АЦП можно оперативно выбрать наиболее оптимальную архитектуру преобразователя

4. СФ блок АЦП конвейерного типа с автокалибровкой

С использованием предложенной методики в САПР Cadence был спроектирован СФ блок 14-разрядного АЦП конвейерного типа с алгоритмом автокалибровки СФ блок содержит следующие блоки

- устройство выборки и хранения (УВХ),

- источник опорных напряжений (ИОН),

- генератор синхроимпульсов,

- ядро 14-разрядного конвейерного АЦП,

- блок калибровки, в который входят схема вычисления калибровочных коэффициентов и коррекции, и блок управления калибровкой, элементы задержки и RSD-коррекции

Функциональная схема разработанного СФ блока 14-разрядного АЦП конвейерного типа представлена на рис 8

вхп -

ВХМ -ВК_СР ТАКТ-

оп ■

ВБ ОП-

УВХ —■—

. А

Ядро 14-разрядного конвейерного АЦП

Генератор яшхроныпучьсов

ИОН

£

Элементы задержки и ШШ-коррегащи

Управление калибровкой

Схема вычисления калибровочных коэффициентов и коррекции

Ж

ОП_В ОП_СР ОП_Н сг ВК Д[13 0]

Рис 8 Функциональная схема СФ блока 14-разрядного АЦП конвейерного типа

Ядро 14-разрядного конвейерного АЦП содержит два 2,5-битных каскада, семь 1,5-битных каскадов и 3-разрядный параллельный АЦП. Данная архитектура АЦП является оптимальной, поскольку на потребление АЦП с выбранной архитектурой на 25 . 30% по сравнению с архитектурой, содержащей два 3,5-битных каскада и 1,5-битные каскады, и время преобразования на 15 .20% меньше, чем архитектуры, построенной только на 1,5-битных каскадах В основу 1180-коррекции положен принцип кодирования с однобитной избыточностью в каждом каскаде, которая используется в конвейерных АЦП для снижения требований к допустимому напряжению смещения компараторов напряжения, входящих в состав АЦП каскада АЦП построен по полностью дифференциальной схеме, что позволяет значительно уменьшить влияние синфазных помех СФ блок содержит внутренний источник опорных напряжений, но также возможно использовать внешний опорный источник.

Алгоритм автокалибровки корректирует наклон и смещения (и в частности смещения сегментов) передаточной характеристики первого каскада, вызванные технологическим разбросом величин емкостей конденсаторов, входящих в состав мульти-ЦАП На рис 9 приведена упрощенная схема калибруемого мульти-ЦАП для 2,5-битного каскада

^вх

С1

-с2

Сз

Сз

_Сб

1С7

К нк вв к в вв ви К:,, «

о .0,0 Оо ОС О о О " 01.° Калибровка

-Г $ 1 > Т

Рис 9 Схема калибруемого мульти-ЦАП 2,5-битного каскада

Он состоит из дискретизирующего конденсатора Сд, конденсатора обратной связи Сое, конденсаторов С, (1=1 6), ОУ и нескольких ключей Управление ключами подключенными к конденсаторам С, осуществляется выходным сигналом АЦП, входящего в состав каскада Конденсатор С7 используется только при калибровке Из-за технологического разброса величин емкостей конденсаторов мульти-ЦАП нелинейность проявляется в главных кодовых переходах В результате, если менее значимые цифровые выходные коды АЦП группируются как сегменты, каждый сегмент сдвигается на определенную величину от идеальной прямой линии Цифровые величины сдвига измеряются и могут быть определены как коды ошибок Ошибочные сегменты могут быть перемещены обратно на прямую линию цифровым вычитанием величины сдвига из каждого цифрового выхода в этой области Величины сдвигов непосредственно измеряются в течение цикла калибровки и сохраняются в памяти

Влияние разброса величин емкостей конденсаторов мульти-ЦАП на передаточную характеристику каскада проявляется по-разному, так

- отклонение величины емкости конденсатора С, (1=1 6) от номинального значения приводит к сдвигу передаточной характеристики, причем на разных участках смещение имеет разный знак;

- отклонение величины емкости конденсатора Сд от номинального значения - к изменению наклона передаточной характеристики,

- отклонение величины емкости конденсатора Сое от номинального значения - к сдвигу и изменению наклона характеристики

В процессе калибровки измеряются смещения передаточной характеристики, вызванные отклонением величины отношения С,/Сое от номинального значения вследствие разброса величин емкостей конденсаторов С0с и С, (1=1.. 6), причем для каждого конденсатора С, в отдельности, и изменение наклона передаточной характеристики из-за отклонения величины отношения Сд/Сос от номинального значения Исходя из измеренных смещений и изменения наклона характеристики, вычисляются корректирующие коэффициенты, которые используются при работе АЦП.

Необходимо принять специальные меры для исключения зон нечувствительности, которые могут возникнуть в АЦП. Один из возможных путей предотвращения переполнения выхода каскада, а, следовательно, и исключения зон нечувствительности, является следующее: необходимо изменить характеристику каскада таким образом, чтобы при наличии перечисленных погрешностей не происходило переполнение каскада. Это реализовано следующим образом номинал конденсатора С1 (см рис.5) делается меньше расчетного, то есть в него вносится предошибка, при этом передаточная характеристика каскада изменится таким образом, что передаточная характеристика АЦП в целом примет вид, показанный на рис 3 (модернизированная характеристика, показанная сплошной линией)

С использованием предложенной автором методики получен рациональный набор элементов для проектирования СФ блоков АЦП для видеоприложений с разрядностью 10... 14 разрядов по заданным характеристикам СФ блоков АЦП, который включает в себя следующие элементы

- устройство выборки и хранения,

- 2,5-битный каскад,

- 1,5-битный каскад;

- 3- или 2-разрядный АЦП параллельного типа,

- источник опорных напряжений;

- генератор синхроимпульсов

Основные характеристики и функции разработанного СФ блока АЦП.

- АЦП на переключаемых конденсаторах конвейерного типа,

- разрядность - 14 бит,

- частота преобразования не менее 10 МГц,

- дифференциальный вход - 1 2 В п-п,

-время преобразования - 8,5 периодов тактового сигнала, что составляет 850 не,

-апертурное время - 0,5 периода тактового сигнала, что составляет 50 не,

- погрешность приведенная ко входу - 0,48 h, где h - шаг квантования,

- функция автокалибровки,

- напряжение питания аналоговое + 3,3B±5%,

- напряжение питания цифровое +2,5В±10%,

- встроенный или внешний источник опорного напряжения,

- режим пониженного потребления («спящий» режим),

- ток потребления в спящем режиме - 0,1 мА,

- размер блока по КМОП технологии с проектными нормами 0,25 мкм - 1060 х 980 мкм2

Заключение

Основной научный результат диссертации заключается в развитии теории и методики проектирования сложно-функциональных блоков конвейерных КМОП АЦП для видеоприложений

Основной теоретический результат

Предложена методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический разброс параметров элементов и позволяющая повысить процент выхода годных изделий Методика направлена на обоснованный выбор архитектуры преобразователя при минимальных временных затратах на проектирование, что стало возможным за счет исключения этапов схемотехнического моделирования технологического разброса параметров элементов схемы, в частности, разброса величин емкостей конденсаторов

Частные теоретические результаты

1 В результате анализа вариантов реализации конвейерных каскадов с различной разрядностью установлена и определена количественно связь погрешностей передаточных характеристик каскадов с конструктивно-технологическими параметрами На основе анализа архитектур конвейерных АЦП с различной разрядностью (от 10 до 14 бит) сформулированы рекомендации по выбору каскадов, которые заключаются в следующем

а) в качестве первого каскада рекомендуется использовать 2,5-битный или 3,5-битный каскада - при этом доля погрешности первого каскада, соответственно, составляет 90. 95% и 94...99% от общей погрешности АЦП, соответственно, а для 1,5-битного каскада доля погрешности составляет 80. .85%, что важно при использовании алгоритмов калибровки;

б) для снижения потребляемой мощности АЦП нецелесообразно использование 3,5-битных каскадов, поскольку потребляемая мощность АЦП с архитектурой, содержащей один 3,5-битный каскада и 1,5-битные каскады на 30 .35% больше, чем у АЦП с архитектурой, построенной только на 1,5-битных каскадах

2. Предложен алгоритм коррекции смещения передаточных характеристик конвейерных АЦП, позволяющий исключить зоны нечувствительности передаточной характеристики. Суть алгоритма заключается в изменении вида передаточной характеристики АЦП внесением дополнительной корректируемой погрешности в первый каскад АЦП Обязательным условием является использование в преобразователе алгоритмов калибровки. Внесенная погрешность корректируется вместе с остальными погрешностями АЦП.

Основной практический результат

На основе предложенной методики разработан СФ блок 14-разрядного АЦП конвейерного типа с частотой преобразования 10 МГц по проектным нормам 0,25 мкм Создан топологический конструктив СФ блока для интеграции в СнК. СФ блок АЦП использован ГУП НПЦ «ЭЛВИС» при разработке СБИС многоканального аналого-цифрового контроллера ввода сигналов и изображений

Частные практические результаты

1. Создан набор библиотечных элементов для АЦП конвейерного типа в среде САПР Cadence, содержащий следующие блоки- устройство выборки и хранения; 2,5-битный каскад, 1,524

битный каскад, 3-х разрядный АЦП параллельного типа; источник опорных напряжений, генератор синхроимпульсов Использование перечисленного набора библиотечных элементов позволяет спроектировать АЦП конвейерного типа с разрядностью 10 14 бит в кратчайшие сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков АЦП.

2 В разработанном СФ блоке 14-разрядного АЦП конвейерного типа реализован алгоритм автокалибровки технологического разброса величин емкостей конденсаторов Оценки показали, что использование предложенной методики и алгоритма автокалибровки позволит повысить процент выхода годных изделий с 3 5 % до 20 25%, для данной технологии

Список работ, опубликованных по теме диссертации

1 Куликов Д В Сравнительный анализ ключевых элементов для устройств выборки и хранения // Электроника, микро- и наноэлектроника. Сб научн трудов М ■ МИФИ - 2003. - С 162-165

2 Куликов Д В Приемо-передатчик для ЬУОБ-сигналов // Электроника, микро- и наноэлектроника Сб научн трудов М МИФИ -2004 - С 187-190

3 Куликов Д В Калибровка высокоразрядного АЦП конвейерного типа // Электроника, микро- и наноэлектроника Сб научн трудов М МИФИ -2005 -С 78-84

4. Куликов ДВ Влияние технологического разброса на передаточную характеристику каскада конвейерного АЦП // Сб научн трудов В 16 томах Т 1 Автоматика Микроэлектроника Электроника Электронные измерительные системы Компьютерные медицинские системы М . МИФИ - 2006 - С 175-176

5 Куликов Д В, Рогаткин Ю Б Вопросы автокалибровки высокоразрядных АЦП конвейерного типа //Вопросы радиоэлектроники АН РФ, серия Общая техника Вып 2 2006. -С. 81-91.

6. Куликов Д В Коррекция смещения нуля передаточной характеристики в конвейерных АЦП // Электроника, микро- и

наноэлектроника. Сб научн трудов М. МИФИ -2006 - С 61 -64

7. Куликов Д В., Рогаткин Ю Б Автокалибровка технологического разброса параметров элементов в высокоразрядных конвейерных АЦП // Электроника, микро- и наноэлектроника Сб. научн трудов. М МИФИ - 2007. - С. 113-116

Подписано в печать 28 05 2008 г Печать трафаретная

Заказ № 485 Тираж 80 экз

Типография «11-й ФОРМАТ» ИНН 7726330900 115230, Москва, Варшавское ш, 36 (495) 975-78-56, (499) 788-78-56 www autoreferat ru

Введение.::.

Глава 1. Тенденции развития быстродействующих АЦП.

1.1. Обзор исравнение быстродействующих;АЦП.ГЬ

1.2: Тенденции ррвития АЦП конвейерного типа;.;.

1.3. Сложно функциональные блоки.:.

Выводы.:.:. 26}

Глава 2. Погрешности преобразования АЦП и алгоритмы коррекции<.

2.1'. Статические погрешности.

2.2. Коррекция смещения нуля и зоны нечувствительности

2.3. Динамические параметры.

2.4. Погрешности и неидельности конвейерных АЦП!.

2.5. Принцип цифровой коррекции.;.

Выводы.„.:.

Глава 3: Анализ архитектур конвейерных АЦП V.

311. Анализ вариантов реализации конвейерных каскадов;.

3.2. Анализ архитектур конвейерных АЦП.85.

3.3: Методика предварительного расчета точностных характеристик

АЩЪ.:.

Выводы.:.

Глава 4; СФ блок АЦП конвейерного типа с автокалибровкой.

4; V. Устройство выборки и хранения.:.

4;2: Ддро 14-разрядного АЦП'конвейерного типа.

4:3; Источник опорных напряжений?.'.

4:4. Блок калибровки;.;.:.:.:.

4.5; Генератор синхроимпульсов.:.

4 6. Ключ .:.

4.7. Топологическая реализация и характеристики СФ блока АЦП;.

Список сокращений.

Введение.

Глава 1. Тенденции развития быстродействующих АЦП.

1.1. Обзор и сравнение быстродействующих АЦП.

1.2. Тенденции развития АЦП конвейерного типа.

•» * I

1.3. Сложно функциональные блоки.

Выводы.

Глава 2. Погрешности преобразования АЦП и алгоритмы коррекции.

2.1. Статические погрешности.

2.2. Коррекция смещения нуля и зоны нечувствительности.

2.3. Динамические параметры.

2.4. Погрешности и неидельности конвейерных АЦП.

2.5. Принцип цифровой коррекции.

Выводы.

Глава 3. Анализ архитектур конвейерных АЦП.

3.1. Анализ вариантов реализации конвейерных каскадов.

3.2. Анализ архитектур конвейерных АЦП.

3.3. Методика предварительного расчета точностных характеристик АЦП.

Выводы.

Глава 4. СФ блок АЦП конвейерного типа с автокалибровкой.

4.1. Устройство выборки и хранения.

4.2. Ядро 14-разрядного АЦП конвейерного типа.

4.3. Источник опорных напряжений.

4.4. Блок калибровки.

4.5. Генератор синхроимпульсов.

4.6. Ключ.

4.7. Топологическая реализация и характеристики СФ блока АЦП.

Выводы.

Диссертация посвящена проектированию сложно-функциональных (СФ) блоков конвейерных КМОП АЦП для видеоприложений с возможностью интегрирования в СБИС типа «система на кристалле» (СнК). Особое внимание уделено алгоритмам автоматической калибровки.

Преобладающая тенденция развития электронных вычислительных систем заключается в реализации обработки информации преимущественно в цифровом виде для снижения стоимости и увеличения надежности устройств. Поэтому характеристики интерфейса между аналоговым сигналом и цифровыми вычислениями становятся весьма важными.

Совершенствование технологии изготовления интегральных схем, приведшее к уменьшению проектных норм, позволило на одном кристалле размещать более сложные устройства, которые раньше можно было реализовать только на печатной плате. Среди задач развития современной российской микроэлектроники одно из приоритетных мест занимает задача создания СБИС типа «система на кристалле». Поэтому разработка СФ блоков является весьма актуальной. СФ блоки являются основой для построения «системы на кристалле», это своеобразные кирпичики, из которых строится СнК. Разработка, тестирование и аттестация СФ блоков являются необходимыми этапами создания отечественных конкурентоспособных устройств широкого, в том числе специального, назначения.

В последние годы наблюдается устойчивый рост доли смешанных аналого-цифровых систем в общем объеме СнК. Об объемах рынка можно косвенно судить по количеству выпускаемых СБИС СнК. Все выпускаемые СБИС СнК, содержащие АЦП и/или ЦАП, можно условно1 разделить на две группы:

1) СБИС, которые содержат преимущественно аналоговые блоки, как правило, низкого быстродействия и высокой разрядности, и небольшую цифровую часть;

2) преимущественно цифровые СБИС, они содержат мощные вычислительные средства на базе микроконтроллера и, возможно, АЦП или ЦАП.

В СнК первой группы, как правило, используются высокоразрядные сигма-дельта АЦП или АЦП последовательного приближения, основная область применения таких систем — система сбора данных. В системах второй группы чаще используются АЦП конвейерного типа. Примером случит DSP контроллер ADSP-21990 фирмы Analog Device, который содержит 14-разрядный АЦП конвейерного типа с частотой преобразования 20 МГц [1].

Традиционно основной областью применения АЦП конвейерного типа были приложения для видеообработки. Однако, благодаря значительному улучшению характеристик АЦП,' расширяются области использования конвейерных АЦП. Примером является микросхема МАХ1127 [2], представляющая собой четырехканальный 12-разрядный АЦП конвейерного типа с частотой преобразования 65 МГц и последовательным LVDS интерфейсом. Области применения данной СБИС: ультразвуковые и медицинские системы обработки изображения, томографы, системы многоканальной связи и контрольно-измерительная аппаратура. Другой пример - микросхема ADC12L080 фирмы National Semiconductor [3] -широкополосный 12-разрядный АЦП со встроенным источником опорного напряжения, предназначенный для применения в системах видеообработки, передачи данных, радарах и в иных системах, предъявляющих аналогичные требования к аналого-цифровому преобразованию. Достижение 12. 14 разрядной точности в конвейерных АЦП практически во всех разработках происходит только при использовании различных методов калибровки. Детальное описание этих методов калибровки является конфиденциальной информацией фирм-разработчиков. Поэтому необходимо разрабатывать собственные алгоритмы калибровки (с учетом мирового опыта) и предложить их практическую реализацию. Подавляющее большинство цифровых СБИС проектируются по КМОП технологии, вследствие известных достоинств последней - минимальной статической потребляемой мощности и низкой стоимости изготовления ИС. Поэтому актуальной становится задача проектирования СФ блоков для интегрирования в СнК, выполненных по КМОП технологии.

Цель диссертации - развитие методологии проектирования и разработка СФ блоков АЦП для видеоприложений по заданным характеристикам СФ блоков и рационального набора библиотечных элементов для их проектирования.

Для достижения данной цели необходимо решение следующих задач:

- анализ различных вариантов построения аналого-цифровых преобразователей, их свойств и особенностей, погрешностей преобразования и, в частности, источников погрешностей в конвейерных АЦП;

- исследование точностных характеристик каскадов с разной разрядностью и архитектур конвейерных АЦП, а также схемотехнических решений, используемых при проектировании АЦП конвейерного типа;

- разработка методики предварительного расчета точностных характеристик проектируемого АЦП;

- проектирование и изготовление СФ блока конвейерного АЦП с автокалибровкой для его последующего использования в составе СБИС типа «система на кристалле».

На защиту выносятся следующие положения: 1. Методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический разброс параметров элементов схемы и позволяющая повысить процент выхода годных изделий. Суть методики заключается в том, что на основе сведений о технологическом разбросе параметров элементов производятся предварительный расчет, определение точностных характеристик СФ блока АЦП и оптимизация архитектуры преобразователя по количеству каскадов и их разрядности, после этого осуществляется проверка требований предъявляемых к СФ блоку и затем переходят к более детальному расчету с помощью САПР.

2. Алгоритм коррекции смещения передаточной характеристики конвейерных АЦП, позволяющий исключить -зоны нечувствительности передаточной характеристики. Суть алгоритма заключается в изменении вида передаточной характеристики АЦП, внесением дополнительной корректируемой погрешности в первый каскад АЦП. Обязательным условием является использование в преобразователе алгоритмов калибровки. Внесенная погрешность корректируется вместе с остальными погрешностями АЦП.

3. Схемотехнические решения СФ блока АЦП конвейерного типа, отвечающие за реализацию алгоритма автокалибровки технологического разброса величин емкостей конденсаторов. Использование предложенной методики и алгоритма автокалибровки позволяет повысить процент выхода годных изделий с 3. .5 % до 20. .25%, для данной технологии.

Научная новизна диссертации:

1. Методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический разброс параметров элементов схемы и позволяющая повысить процент выхода годных изделий. Суть методики заключается в том, что на основе сведений о технологическом разбросе параметров элементов производятся предварительный расчет, определение точностных характеристик СФ блока АЦП и оптимизация архитектуры преобразователя по количеству каскадов и их разрядности, после этого осуществляется проверка требований предъявляемых к СФ блоку и затем переходят к более детальному расчету с помощью САПР.

2. Анализ вариантов реализации конвейерных каскадов с различной разрядностью, на основе результатов которого установлена связь погрешностей передаточной характеристики каскада с конструктивно-технологическими параметрами технологии.

3. Алгоритм коррекции смещения передаточной характеристики конвейерных АЦП, позволяющий исключить зоны нечувствительности передаточной характеристики. Суть алгоритма заключается в изменении вида передаточной характеристики АЦП, внесением дополнительной корректируемой погрешности в первый каскад АЦП. Обязательным условием является использование в преобразователе алгоритмов калибровки. Внесенная погрешность корректируется вместе с остальными погрешностями АЦП.

Практическая значимость результатов диссертации Практическая значимость заключается в том, что:

- разработан с использованием предложенной методики СФ блок 14-разрядного АЦП конвейерного типа с частотой преобразования не менее 10 МГц по проектным нормам 0,25 мкм. Создан топологический конструктив СФ блока для его интеграции в систему на кристалле;

- создан набор библиотечных элементов для АЦП конвейерного типа в среде САПР Cadence;

- реализован алгоритм автокалибровки технологического разброса величин емкостей конденсаторов в разработанном СФ блоке 14-разрядного АЦП конвейерного типа;

- результаты диссертации внедрены в ГУП НПЦ «ЭЛВИС» при разработке СБИС многоканального аналого-цифрового контроллера ввода сигналов и изображений в составе СФ блока 14-разрядного АЦП конвейерного типа.

Диссертация состоит из четырех глав и списка литературы. Первая глава посвящена обзору быстродействующих аналого-цифровых преобразователей, тенденциям развития АЦП и СФ блоков.

Во второй главе рассматриваются погрешности, возникающие при аналого-цифровом преобразовании и алгоритмы коррекции этих погрешностей. Особое внимание уделено причинам возникновения погрешностей в конвейерных АЦП. Также предложен метод исключения зон нечувствительности на передаточной характеристике АЦП.

В третье главе проводится анализ точностых характеристик каскадов АЦП с разной разрядностью, проанализированы различные архитектуры конвейерных АЦП. Предложен способ оценки погрешности конвейерного АЦП в зависимости от технологического разброса параметром элементов схемы. Обосновываются выбор структуры каскада и архитектуры АЦП конвейерного типа.

В четвертой главе рассматривается схемотехника СФ блока АЦП конвейерного типа, приводятся результаты моделирования работы основных блоков АЦП и АЦП в целом. Рассматривается реализация алгоритма автокалибровки погрешностей конвейерного АЦП, вызванных технологическим разбросом величин емкостей конденсаторов.

Апробация диссертации

Основные результаты диссертации были доложены на научно-технических конференциях «Электроника, микро- и наноэлектроника», проходивших в Костроме в 2003 году, в Нижнем Новгороде в 2004 году, в Вологде в 2005 году, в Гатчине в 2006 году и в Пушкинских горах в 2007 году , а также на конференциях «Научная сессия МИФИ», проведенных в 2003 и 2006 годах.

Выводы

На основе предложенной методики разработан СФ блок 14-разрядного АЦП конвейерного типа с частотой преобразования 10 МГц по проектным нормам 0,25 мкм. Создан топологический конструктив СФ блока для интеграции в «систему на кристалле».

Создан набор библиотечных элементов для АЦП конвейерного типа в среде САПР Cadence, содержащий следующие блоки: устройство выборки и хранения; 2,5-битный каскад; 1,5-битный каскад; 3-разрядный АЦП параллельного типа; источник опорных напряжений; генератор синхроимпульсов. Использование перечисленного набора библиотечных элементов позволяет спроектировать АЦП конвейерного типа с разрядностью 10. 14 бит в кратчайшие сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков АЦП.

В разработанном СФ блоке 14-разрядного АЦП конвейерного типа реализован алгоритм автокалибровки технологического разброса величин емкостей конденсаторов. Оценки показали, что использование предложенной методики и алгоритма автокалибровки позволит повысить процент выхода годных изделий с 3. 5 % до 20. .25%, для данной технологии.

Заключение

Основной результат диссертации заключается в развитии теории и методики проектирования сложно-функциональных блоков конвейерных КМОП АЦП для видеоприложений.

Основной теоретический результат

Предложена методика предварительного расчета точностных характеристик АЦП конвейерного типа, учитывающая технологический разброс параметров элементов и позволяющая повысить процент выхода годных изделий. Методика направлена на обоснованный выбор архитектуры преобразователя при минимальных временных затратах на проектирование, что стало возможным за счет исключения этапов схемотехнического моделирования технологического разброса параметров элементов схемы, в частности, разброса величин емкостей конденсаторов.

Частные теоретические результаты

1. В результате анализа вариантов реализации конвейерных каскадов с различной разрядностью установлена и определена количественно связь погрешностей передаточных характеристик каскадов с конструктивно-технологическими параметрами технологии. На основе анализа архитектур конвейерных АЦП с различной разрядностью (от 10 до 14 бит) сформулированы рекомендации по выбору каскадов, которые заключаются в следующем: а) в качестве первого каскада рекомендуется использовать 2,5-битный или 3,5-битный каскада - при этом доля погрешности первого каскада, составляет 90.95% и 94. .99% от общей погрешности АЦП, соответственно, а для 1,5-битного каскада доля погрешности составляет 80.85%, что важно при использовании алгоритмов калибровки; б) для снижения потребляемой мощности АЦП нецелесообразно использование 3,5-битных каскадов, поскольку потребляемая мощность АЦП с архитектурой, содержащей один 3,5-битный каскада и 1,5-битные каскады на 30.35% больше, чем у АЦП с архитектурой, построенной только на 1,5-битных каскадах.

2. Предложен алгоритм коррекции смещения передаточных характеристик конвейерных АЦП, позволяющий исключить зоны нечувствительности передаточной характеристики. Суть алгоритма заключается в изменении вида передаточной характеристики АЦП внесением дополнительной корректируемой погрешности в первый каскад АЦП. Обязательным условием является использование в преобразователе алгоритмов калибровки. Внесенная погрешность корректируется вместе с остальными погрешностями АЦП.

Основной практический результат

На основе предложенной методики разработан СФ блок 14-разрядного АЦП конвейерного типа с частотой преобразования 10 МГц по проектным нормам 0,25 мкм. Создан топологический конструктив СФ блока для интеграции в систему на кристалле. СФ блок АЦП использован ГУП НПЦ «ЭЛВИС» при разработке СБИС многоканального аналого-цифрового контроллера ввода сигналов и изображений.

Частные практические результаты

1. Создан набор библиотечных элементов для АЦП конвейерного типа в среде САПР Cadence, содержащий следующие блоки: устройство выборки и хранения; 2,5-битный каскад; 1,5-битный каскад; 3-разрядный АЦП параллельного типа; источник опорных напряжений; генератор синхроимпульсов. Использование перечисленного набора библиотечных элементов позволяет спроектировать АЦП конвейерного типа с разрядностью 10. 14 бит в кратчайшие сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков АЦП.

2. В разработанном СФ блоке 14-разрядного АЦП конвейерного типа реализован алгоритм автокалибровки технологического разброса величин емкостей конденсаторов. Оценки показали, что использование предложенной методики и алгоритма автокалибровки позволит повысить процент выхода годных изделий с 3. .5 % до 20. .25%, для данной технологии.

Диссертация выполнена в МИФИ в рамках ОКР по теме «Разработка СФ блока быстродействующего КМОП 10-разрядного аналого-цифрового преобразователя с частотой преобразования не менее 20МГц».

1. Mixed-signal DSP controller. ADSP-21990. Datasheet / Analog Device. N., 2007. 50 p.

2. MAX1127. Datasheet / Maxim Integrated Products. S., 2005. - 28 p.

3. ADC12L080. Datasheet / National Semiconductor. S., 2004. - 26 p.

4. Каппелини В., Константинидис А., Эмилиани П. Цифровые фильтры и их применение. М.: Энергоатомиздат, - 1983. - 360 с.

5. Стенин В.Я. Электронные системы с дискретизацией сигнала. 4.1. Элементы аналого-дискретных систем: Уч. пособие. М.: МИФИ, -1994.-148 с.

6. Стенин В.Я. Электронные системы с дискретизацией сигнала. 4.2. Элементы аналого-дискретных систем: Уч. пособие. М.: МИФИ, — 1994.- 168 с.

7. Бахтиаров Г.Д., Малинин В.В., Школин В.П. Аналого-цифровые преобразователи. М.: Советское радио, - 1980. - 286 с.

8. Волович Г.И. Схемотехника аналоговых и аналого-цифровых электронных устройств М.: Изд. дом "Додэка-ХХГ, - 2005. - 528 с.

9. Analog products databook / National Semiconductor. S., 2004. - 786 p.

10. Plassche R. CMOS integrated analog-to-digital and digital-to-analog converters. В.: Kluwer Academic Publishers, - 2003. - 588 p.

11. П.Данилов A.B. Микросхемы инструментальных АЦП // Электронные компоненты. 2004. - №2. - С. 15 - 25.

12. Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах: Т.1. Пер с англ. 4-е изд. перераб. и доп. М.: Мир, - 1993. - 413 с.

13. Юдин А.Н. Высокоскоростные АЦП компании STMicroelectronics // Электронные компоненты. 2004. - №2. - С. 1-4.

14. Романов О.В. Обзор новых АЦП компании Analog Device // Электронные компоненты. 2004. - №2. - С. 33 - 35.

15. Pipeline ADCs come of age / Maxim Integrated Products. 2000. - 11 p.

16. AD6640. Datasheet / Analog Device. N., 2003. - 24 p.

17. Short Form 2004 /Analog Device. N., 2004. - 304 p.

18. Linear/Mixed-Signal Designer's Guide / National Semiconductor. S., 2002. -156 p.

19. Analog/mixed-signal products / Texas Instruments. W., 2002. - 268 p.

20. Product Selector Guide / Maxim Integrated Products. S., 2001. - 288 p.

21. Patent № 6486807 US, A/D converter calibration / E. B. Jonsson 4 p.: pic.

22. Штрапенин Г.Н. Аналого-цифровые преобразователи общего применения фирмы National Semiconductor // Компоненты и технологии. 2005.-№5.-С. 106- 109.

23. Patent № 7187318 US, Pipeline ADC using multiplying DAC and analog delay circuits / B. Lee 5 p.: pic.

24. Liu H., Lee Z.-M., Wu J.-T. A digital background calibration technique for pipelined analog-to-digital converters // IEEE International symposium on circuits and systems. 2003. - Vol. 1. - P. 881 - 884.

25. LVDS owner's manual 2nd edition / National Semiconductor Corp., -2004.-98 p.

26. Electrical characteristic of low-voltage differential-signalling (LVDS) interface circuit / TIA/EIA-644, National Semiconductor Corp., ANSI/TIA/EIA. 1996.

27. Boni A. LVDS I/O interface for Gb/s-per-pin operation in 0,35-цт CMOS // IEEE Journal of solid-state circuit. 2001. - Vol. 36. - № 4. - P. 706 - 710.

28. Куликов Д.В. Приемо-передатчик для LVDS-сигналов // Электроника, микро- и наноэлектроника. Сб. научн. трудов. М.: МИФИ. - 2004. - С. 187-190.

29. Low-voltage low-power LVDS drivers / Chen M., Silva-Martinez J., Nix M., Robinson M. // IEEE Journal of solid-state circuit. 2005. - Vol. 40. - №2. -P. 472-479.

30. Немудров В.Г, Мартин Г.Н. Системы-на-кристалле. Проектирование и развитие. М.: Техносфера, - 2004. - 216 с.

31. Евтушенко Н.Д., Немудров В.Г., Сырцов И.А. Методология проектирования систем на кристалле: Основные принципы, методы, программные средства // Электроника: НТВ. 2003. - № 6. - С. 7 - 11.

32. Быстродействующие интегральные микросхемы ЦАП и АЦП и измерение их параметров / Марцинкявичюс А.-Й. К., Багданскис Э.-А.К., Поппонас P.JL, Драган Б.В. и др. Под ред. Марцинкявичюса А.-Й.К., Багданскиса Э.-А.К. М.: Радио и связь, - 1988. - 224 с.

33. Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией канд. техн. наук В.И. Эннса. М.: Горячая линия - Телеком, - 2005. - 454 с.

34. INL/DNL measurements for high-speed analog-to-digital converters (ADCs) / Maxim Integrated Products. 2002. - 9 p.

35. Lundin H.F. Characterization and correction of analog-to-digital converters: Doctoral thesis . degree of dr. of sc. S., - 2005. - 192 p.

36. Brannon В., Reeder R. Understanding high speed ADC testing and evaluation / Analog Device. N. 2004. - 24 p.

37. Defining and testing dynamic parameters in high-Speed ADCs. Part 1 / Maxim Integrated Products. 2001. - 19 p.

38. Dynamic testing of high-speed ADCs. Part 2 / Maxim Integrated Products. -2002. 29 p.

39. Moon U.-K., Song B.-S. Background digital calibration techniques for pipelined ADC's // IEEE Trans. Circuits and Systems-II. 1997. - Vol. 44. -P. 102- 109.

40. Razavi B. Design of analog CMOS integrated circuits. New York. - 2001. - 676 p.

41. Analysis and design of analog integrated circuits/ Gray P.R, Hurst P.J., Lewis S. H., Meyer R. G. New York. - 2001. - 872 p.

42. Murmann В., Boser B. Digitally assisted pipline ADCs. Theory and implementation. D.: Kluwer Academic Publishers, - 2004. - 155 p.

43. Куликов Д.В. Коррекция смещения нуля передаточной характеристики в конвейерных АЦП // Электроника, микро- и наноэлектроника. Сб. научн. трудов.- М.: МИФИ. 2006. - С. 61 - 64.

44. Patent № 635937 US, Pipelined multi-stage analog-to-digital converter / B. Lee 5 p.: pic.

45. Sumanen L. Pipeline analog-to-digital converter for wide-band wireless communication / Helsinki University of Technology. Electronic design Laboratory report 35. 2002. - 210 p.

46. Waltari M. Circuit techniques for low-voltage and high-speed A/D converters / Helsinki University of Technology, Electronic design Laboratory report 33. 2002. - 269 p.

47. Patent № 63376512 US, Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage / M.-L. Chiang 4 p.: pic.

48. Ален Ф., Санчес-Синенсио Э. Электронные схемы с переключаемыми конденсаторами / Пер. с англ. под ред. В.И. Капустяна. М.: Радио и связь. - 1989.-576с.

49. Murmann В., Boser В.Е., Background calibration for low-power highperformance A/D conversion / Department of Electrical Engineering and Computer Sciences University of California, Berkeley, California, Project Report. -2001-02.

50. Sumanen L., Waltari M., Halonen K. A 10-bit 200-MS/s CMOS parallel pipeline A/D converter // IEEE Journal of solid-state circuit. 2001. - Vol. 36. -№7.-P. 1048- 1055.

51. Lin Y.-M., Kim В., Gray P. A 13-b 2,5-MHz self-calibrated pipelined A/D converter in З-цт CMOS // IEEE Journal of solid-state circuit. 1991. - Vol. 26.-№4.-P. 628-636.

52. Siragusa E., Galton I. Gain error correction technique for pipelined analogue-to-digital converters // IEE Electron. Lett. 2000. - Vol. 36. - № 3. - P. 617 -618.

53. Abo A.M., Gray P.R. A 1,5V 10-bit 14,3-MS/s CMOS pipeline analog-to-digital converter // IEEE Journal of solid-state circuit. 1999. - Vol. 34. -№5.-P. 599-606.

54. A single-ended 12-bit 20 Msample/s self-calibrating pipeline AID converter / Opris I. E., Dyer К. C., Lewis S. H., Hurst P. J. // IEEE Journal of solid-state circuit.- 1998.-Vol. 33.-№12.- P. 1898- 1903.

55. Куликов Д.В. Сравнительный анализ ключевых элементов для устройств выборки и хранения // Электроника, микро- и наноэлектроника. Сб. научн. трудов. М.: МИФИ. - 2003. - С. 162- 165.

56. Chen H.-S., Song B.-S., Bacrania К. A 14-b 20-MSamples/s CMOS pipelined ADC // IEEE Journal of solid-state circuit. 2001. - Vol. 36. - №6. -P. 997- 1001.

57. Lewis S.H. Optimizing the stage resolution in pipelined, multistage, analog-to-digital converters for video-rate applications // IEEE Circuits and Systems II. 1992. - Vol. 39. - №. 8. - P. 516 - 523.

58. Patent № 6501411 US, System and method for optimizing power in pipelined data converters / E. G. Soenen 3 p.: pic.

59. Гнеденко Б.В. Курс теории вероятностей. М.: Едиториал УРСС, -2005. - 446 с.

60. A 3-V 340-mW 14-b 75-Msample/s CMOS ADC with 85-dB SFDR at nyquist input / Yang W., Kenny D., Mehr I., Sayuk M. T. et al. // IEEE Journal of solid-state circuit. 2001. - Vol. 36. - №12. - P. 1931 - 1936.

61. Nagaraj K. Background digital error correction technique for pipelined analog-to-digital converters // IEEE Journal of solid-state circuit. 2001. -Vol.30. -№1. -P. 408 -411.

62. Least mean square adaptive digital background calibration of pipelined analog-to-digital converters/ Chiu Yun at al. // IEEE Journal of solid-state circuit. 2004. - Vol. 51. - № 1. - P. 3 8 - 46.

63. Chuang S., Sculley T. L. A digitally self-calibrating 14-bit 10-MHz CMOS pipelined A/D converter // IEEE Journal of solid-state circuit. 2002. - Vol. 37.-№6.-P. 674-683.

64. Imran A., Johns D. A. A 50-MS/s (35 mW) to 1-kS/s (15 ^W) power scaleable 10-bit pipelined ADC using rapid power-on opamps and minimal bias current variation // IEEE Journal of solid-state circuits. 2005. - Vol. 40. -№ 12.-P. 2446-2455.

65. Liu H.-C., Lee Z.-M., Wu J.-T. A 15-b 40-MS/s CMOS pipelined analog-to-digital converter with digital background calibration // IEEE Journal of solidstate circuits. 2005. - Vol. 40. - № 5. - P. 1047 - 1056.

66. Siragusa E., Galton I. A digitally enhanced 1,8-V 15-bit 40-MSample/s CMOS pipelined ADC // IEEE Journal of solid-state circuits. 2004. - Vol. 39. -№ 12.-P. 2126-2138.

67. Patent № 6710735 US, Dual supply voltage pipelined ADC / C.-L. Lin 4 p.: pic.

68. Grace C.R., Hurst P.J., Lewis S.H. A 12-bit 80-Msample/s pipelined ADC with bootstrapped digital calibration // IEEE Journal of solid-state circuits. -2005.-Vol. 40.-№5.-P. 1038- 1046.

69. Ming J., Lewis S.H. An 8-bit 80-Msample/s pipelined analog-to-digital converter with background calibration // IEEE Journal of solid-state circuits. -2001. Vol 36. - № 10. - P. 1489- 1497.

70. A 10b 120Msamples/s time-interleaved analog-to-digital converter with digital background calibration /> Jamal S.M., Fu D., Chang N.C.-J., Hurst P.J. at al. // IEEE Journal of solid-state circuits. 2002. - Vol 37. - № 12. - P. 455-457.

71. Mehr I., Singer L. A 55-mW 10-bit 40-Msample/s nyquist-rate CMOS ADC // IEEE Journal of solid-state circuits. 2002. - Vol. 35. - №3. - P. 318 -325.

72. Chen H.-S., Bacrania K., Song B.-S. A 14b 20Msample/s CMOS pipelined ADC // IEEE International solid-state circuits conference. 2000. - Vol. 18. -P. 46 - 47.

73. Cline D.W., Gray P.R. A power optimized 13-b 5 Msamples/s pipelined analog-to-digital converter in 1,2 \im CMOS // IEEE Journal of solid-state circuits. 1996. - Vol. 31. - № 3. - P. 294 - 303.

74. Wang R., Martin K., Johns Dl, Burra G. A 3,3mW 12MS/s 10b pipelined ADC in 90nm digital CMOS // IEEE International solid-state circuits conference. 2005. - Vol. 48. - № 2. - P. 278 - 279.

75. Sumanen L., Waltari M., Hakkarainen V., Halonen K. CMOS dynamic comparators for pipeline A/D converters // IEEE Int. Symposium on circuits and systems. 2002. - Vol. 5 - P. 157 - 160.

76. Chang D.-Y., Wu L., Moon U.-K. Low-voltage pipelined ADC using opamp-reset switching technique // IEEE Custom integrated circuits conference. -2000. Vol. 44. - P. 461 - 464.

77. Waltari M., Halonen K.A.I. 1-V 9-bit pipelined switched-opamp ADC // IEEE Journal of solid-state circuits. 2001. - Vol. 36. - № 1. - P. 129 -134.

78. Рогаткин Ю.Б. Операционный усилитель для быстродействующего АЦП конвейерного типа // Электроника, микро- и наноэлектроника. Сб. научн. трудов / Под ред. В.Я. Стенина. М.:МИФИ. - 2003. - С. 69 - 73.

79. Мулявка Я. Схемы на операционных усилителях с переключаемыми конденсаторами: Пер. с польск. М.: Мир. - 1992. - 416 с.

80. Рогаткин Ю.Б. Быстродействующий АЦП конвейерного типа // Электроника, микро- и наноэлектроника. Сб. науч. трудов. М.:МИФИ. - 2004. - С. 73 - 79.

81. Park Y.-I., Karthikeyan S., Tsag F., Bartolome E. A 10b 100 Msample/s CMOS pipelined ADC with 1,8 V power supply // IEEE International solidstate circuits conference. 2001. - Vol. 44. - №2. - P. 130 - 131.

82. Chiu Y., Gray P. R., Nikolic B. A 14-b 12-MS/s CMOS pipeline ADC with over 100-dB SFDR // IEEE Journal of solid-state circuits. 2004. - Vol. 39. -№12.-P. 2139-2151.

83. Liu H.-C., Lee Z.-M., Wu J.-T. A 15-bit 40-MS/s CMOS pipelined analog-to-digital converter with digital background calibration // IEEE Journal of solidstate circuits. 2005. - Vol. 40. - № 11. - P. 1047 - 1056.

84. Chang D.-Y., Moon U.-K. A 1,4-V 10-bit 25-MS/s pipelined ADC using opamp-reset switching technique // IEEE Journal of solid-state circuits. -2003. Vol. 38. - № 12. P. 1401 - 1404.

85. A 9b 165Ms/s 1,8V pipelined ADC with all digital transistors amplirier / Amourah M., Bilhan H., Ying F., Fang L., et al. // IEEE International solidstate circuits conference. 2003. - Vol. 48 - № 2. - P. 421 - 424.

86. Liu Н., Hassoun М. A 9-b 4-Msample/s reconfigurable pipeline analog-to-digital converter // IEEE Transactions on circuits and systems II. 2002. -Vol. 49. - № 7. - P. 449 - 456.

87. Куликов Д.В. Калибровка высокоразрядного АЦП конвейерного типа // Электроника, микро- и наноэлектроника. Сб. научн. трудов. М.: МИФИ., 2005. - С. 78 - 84.

88. Куликов Д.В., Рогаткин Ю.Б. Вопросы автокалибровки высокоразрядных АЦП конвейерного типа // Вопросы радиоэлектроники АН РФ серия Общая техника. Вып. 2. 2006. - С. 81 - 91.

89. Куликов Д.В., Рогаткин Ю.Б. Автокалибровка технологического разброса параметров элементов в высокоразрядных конвейерных АЦП //

90. Электроника, микро- и наноэлектроника. Сб. научн. трудов. М.: МИФИ. -2007.-С. 113-116.