автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.18, диссертация на тему:Разработка методов моделирования параллельно-конвейерных нейросетевых структур для высокоскоростной цифровой обработки сигналов

На правах рукописи

СТРЕКАЛОВ ЮРИЙ АНАТОЛЬЕВИЧ

РАЗРАБОТКА МЕТОДОВ МОДЕЛИРОВАНИЯ ПАРАЛЛЕЛЬНО-

КОНВЕЙЕРНЫХ НЕЙРОСЕТЕВЫХ СТРУКТУР ДЛЯ ВЫСОКОСКОРОСТНОЙ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Специальность: 05.13.18-математическое моделирование, численные методы и комплексы программ

Автореферат диссертации на соискание ученой степени кандидата технических наук

Ставрополь - 2006

Работа выполнена на кафедре автоматизированных систем обработки и управления ГОУВПО «Северо-Кавказский государственный технический университет».

Научный руководитель

- заслуженный деятель науки и техники РФ, доктор техн наук, академик МАИ, профессор

Червяков Николай Иванович

Официальные оппоненты

- доктор техн. наук, профессор Минаков Владимир Федорович

- доктор техн наук, профессор Федоренко Владимир Васильевич

Ведущая организация

- ГОУВПО «Поволжская государственная академия телекоммуникаций и информатики» г.Самара

Защита состоится 31 марта 2006 года в 12 м час. на заседании диссертационного совета ДМ 212 245.09. при Северо-Кавказском государственном техническом университете по адресу:

355029, г. Ставрополь, пр. Кулакова, 2, ГОУВПО «Северо-Кавказский государственный технический университет», ауд. 529

С диссертацией можно ознакомиться в библиотеке СевероКавказского государственного технического университета.

Автореферат разослан _ февраля 2006 г.

Ученый секретарь диссертационного совета, к ф -м наук п ¿4У

О.С Мезенцева

МХР6&

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы диссертации.

Во многих областях техники приходится иметь дело с обработкой сигналов. К таким областям относятся радиолокация, телевидение, радиовещание, телефония, сети и телекоммуникации, средства мультимедиа, обработка цифровых сигналов, распознавание, моделирование виртуальной реальности и др.

Преяеде всего, по этой причине у специалистов сохраняется устойчивый интерес к цифровой обработке сигналов (ЦОС). Эти и другие задачи требуют колоссальных объемов математических расчетов над большими массивами данных в реальном масштабе времени, выполнение которых невозможно без использования высокопроизводительных и надежных средств вычислительной техники. Все это ставит перед исследователями проблемы, связанные, прежде всего с постоянным ужесточением требований к производительности и отказоустойчивости алгоритмических и аппаратных средств ЦОС.

Анализ литературы показывает, что вычислительные устройства, построенные на существующей элементной базе, зачастую не отвечают современным требованиям ЦОС. К подобному выводу приходим, проводя анализ алгоритмов, используемых при ЦОС. Одним из основных алгоритмов ЦОС является цифровая фильтрация, которая может быть реализована с помощью: вычисления свертки, алгоритма дискретного преобразования Фурье (ДПФ) или теоретико-числового преобразования (ТЧП). Важнейшим направлением ЦОС является создание и внедрение в практику принципиально новых по производительности, отказоустойчивости, точности и другим характеристикам алгоритмических и аппаратных вычислительных структур параллельного типа.

Отмеченное обстоятельство стимулирует поиск нетрадиционных подходов к организации ЦОС, которые обеспечивают оптимальное отображение базовых алгоритмических структур на перспективные вычислительные архитектуры.

В свете вышесказанного исключительно большое значение имеют исследования, ориентированные на применение нетрадиционных способов кодирования числовой информации и соответствующих им параллельных вариантов компьютерной арифметики. Многочисленные исследования отечественных и зарубежных ученых показали, что позиционная система счисления исчерпала свои принципиальные возможности для построения высокоскоростных параллельных вычислительных структур. Поэтому актуален переход к непозиционным системам счисления, наиболее перспективной из которых является система счисления в остаточных классах (СОК), обладающая высоким уровнем естественного параллелелизма при выполнении арифметических операций, высокой точностью, надежностью,

способностью к самокоррекции. Модулярнь являются идеальной основой для

а иычиспитспьные структуры

Лв^й^иивЙШМкЬЬостных

БИБЛИОТЕКА

С. «I

вычислительных средств. Наиболее важным свойством СОК является возможность обменных операций между точностью, быстродействием и надежностью. Избыточное кодирование в СОК обеспечивает живучесть аппаратуры даже в катастрофических ситуациях, когда поток неисправностей велик, но система будет выдавать результаты с меньшей точностью или замедленным быстродействием, но достаточным для качественного функционирования аппарагуры.

Ввиду изложенного очевидна актуальность исследований по применению СОК для реализации алгоритмов ЦОС.

Одним из путей повышения эффективности обработки информации является использование новой информационной технологии - технологии нейронных сетей. Нейросетевые методы открывают возможности использования средств вычислительной техники в различных сферах деятельности, ранее относящихся лишь к области человеческого интеллекта. Наибольшие успехи достигнуты при решении задач обработки сигналов, распознавания образов, сжатия данных и т.п.

В связи с этим необходимо исследовать вопрос о применении нейросетевых технологий в задачах ЦОС.

Кроме этого, алгоритмы арифметики СОК легко переносятся на нейросетевую структуру и эффективно реализуются на нейрокомпьютере Вследствие указанного возникает принципиальная возможность реализовать преимущества модулярной арифметики в нейроподобных структурах. Таким образом, предлагается соединить возможности непозиционных кодов и нейросетевых алгоритмов для построения высокопроизводительных отказоустойчивых систем.

В настоящее время специалист в области ЦОС может обладать достаточно мощным арсеналом для решения задач проектирования ЦОС в базисе программируемых логических интегральных схем (ПЛИС). ПЛИС устройства в последнее время породили интерес для систем ЦОС из-за их способности реализовать обычные решения при поддержке гибкости в программировании устройств. Данные устройства предоставляют альтернативу использованию [ДОС-процессоров, поскольку благодаря своей гибкости способны обеспечить лучшую производительность по сравнению с ЦОС-процессорами, умеренную стоимость разработки, при сохранении возможности программируемости систем.

По этой причине, исключительно актуальными являются исследования, направленные на применение СОК-ПЛИС для задач ЦОС, при этом важное значение имеют математические модели в базисе ПЛИС.

Объектом диссертационного исследования является структура, базирующаяся на совместном использовании СОК-ПЛИС для задач ЦОС.

Предметом диссертационного исследования являются методы моделирования параллельно-конвейерных вычислений в базисе ПЛИС.

В данной работе исследуются математические модели и алгоритмы СОК, представленные в базисе ПЛИС для решения задач ЦОС.

ч

Цель диссертационной работы состоит в повышении пропускной способности (производительности) задач ЦОС при сохранении высокой надежности.

Научная задача исследований состоит в разработке методов моделирования параллельно-конвейерных нейросетевых структур и синтезе на их основе основных блоков процессора для ЦОС, функционирующего в СОК, в базисе ПЛИС.

Для решения поставленной общей научной задачи была произведена ее декомпозиция на ряд частных задач:

1. Проведение аналитического обзора вычислительных структур и инструментов в СОК, используемых при ЦОС.

2. Разработка математических методов моделирования вычислительных структур устройств, функционирующих в системе остаточных классов.

3. Разработка нейросетевых алгоритмов и структуры устройств вычисления и коррекции ошибок в системе остаточных классов.

4. Экспериментальные исследования математических методов моделирования устройств ЦОС в базисе ПЛИС с применением СОК.

Методы исследования.

Для решения поставленных в работе научных задач использованы методы теории чисел, алгебры, комбинаторики, теории вероятностей, ^ нейронных сетей, теории надежности, математического моделирования,

► нейроматематики.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формируемых на их основе выводов обеспечивается строгостью проводимых математических доказательств. Справедливость выводов относительно эффективности предложенных моделей и методов подтверждена математическим моделированием в базисе ПЛИС.

На защиту выносятся следующие основные положения:

1. Принцип совместимости системы остаточных классов и программируемых логических интегральных схем при решении задач цифровой обработки сигналов с высокой производительностью.

2. Математические методы моделирования основных вычислительных операций вычисления и преобразования данных, представленных в системе в остаточных классах.

3. Нейронная сеть прямого распространения для обработки данных в конечных кольцах.

4. Архитектура адаптивной параллельно-конвейерной нейронной сети для коррекции ошибок в модулярных нейрокомпьютерных системах.

5. Математические методы и структуры вычислительных параллельно-конвейерных устройств в базисе ПЛИС с применением СОК. Комплекс программ моделирования основных блоков высокоскоростного

процессора цифровой обработки сигналов, функционирующего в СОК в базисе ПЛИС.

Научная новизна работы заключается в следующем:

1. Разработке принципа совместного использования системы остаточных классов и ПЛИС при решении задач ЦОС

2. Разработке метода и нейронной сети прямого распространения для обработки данных в конечных кольцах, которая является базовой при реализации вычислений и преобразований информации, представленной в СОК.

3. Синтезе адаптивной параллельно-конвейерной нейронной сеги для коррекции ошибок в модулярных нейрокомпьютерных системах.

4. Создании и реализации моделей параллельно-конвейерных базовых устройств суммирования и умножения для минимально-избыточных модулярных процессоров цифровой фильтрации, реализованных в базисе ПЛИС.

5. Разработке и реализации модели процессора ЦОС в базисе ПЛИС, функционирующего в СОК.

6. Разработке алгоритмов и комплексов программ для компьютерного моделирования базовых вычислительных структур, представленных в непозиционных и позиционных системах счисления.

7. Проведении сравнительной оценки результатов моделирования традиционных и предложенных моделей вычислительных структур.

Практическая значимость.

Адекватность математических моделей модулярной арифметики и нейронных сетей, согласованность математических моделей нейронных сетей и алгоритмов ЦОС позволяют строить принципиально отличные по структурной организации, производительности, точности и отказоустойчивости ЦОС-процессоры. Использование базиса ПЛИС позволяет в полной мере реализовать преимущества СОК и нейросетевых технологий, обеспечивая параллельность вычислений, что позволило обеспечить быстродействие модульной операции умножения в 3.26 раза, а быстродействие модульной операции сложения в 1.31 раза выше, чем в ПСС для 64 разрядных двоичных чисел. Предложенные методы перевода из СОК в ОПСС и перевода из ПСС в СОК позволили реализрвать устройства преобразования, функционирующие с одной тактовой частотой вместе с устройствами, реализующими модульные операции, таким образом, не являясь «узким» местом при построении процессора ЦОС, функционирующего в СОК.

Апробация работы.

Основные результаты работы были представлены в журнале «Инфокоммуникационные технологии» (Самара, №4, №5, 2004 г), на 48 научно-методической конференции преподавателей и студентов «Университетская наука - региону» СГУ (2003 г.), на НТК СГУ и на НТК СВИС (2003-2005 гг.), а также на постоянно действующем межвузовском

семинаре «Моделирование и нейросетевые технологии» (СГУ, Ставрополь, 2003-2005 гг.).

Реализация результатов.

Теоретические и практические результаты диссертационной работы использованы при выполнении НИР «Исследование возможности использования перспективных классов компьютеров для обработки сигналов в системах связи военного назначения», шифр «Витязь-5», руководитель доктор технических наук, профессор Червяков Н.И., исходящий номер 60/7/151 СВИС от 11.11.2005, реализованы в ООО «Моби», а также в учебном процессе СевКавГТУ и ПГАТИ.

Вклад автора в разработку проблемы.

Научные положения, а также выводы и рекомендации, сформулированные и изложенные в диссертации, получены с участием автора. Расчетные экспериментальные результаты, программные и инструментальные средства для реализации предложенных моделей разработаны автором лично, наличие соавторов отражено в совместных публикациях.

Публикации.

Результаты диссертационной работы опубликованы в 8 печатных трудах, в числе которых 5 статей, одна работа в материалах международной конференции и 2 решения о выдаче патента на изобретение.

Структура и объем работы.

Диссертация состоит из введения, четырех глав, заключения и списка литературы.

Основная часть работы содержит 196 страниц машинописного текста, 46 рисунков и 13 таблиц. В библиографию внесено 100 наименований.

Краткое содержание работы

Во введении обоснована актуальность разработки процессора ЦОС на основе применения технологии нейронных сетей с использованием системы счисления в остаточных классах, в базисе ПЛИС. Изложена научная новизна исследований, их практическая значимость, указаны основные положения, выносимые на защиту.

В первой главе на основе анализа вычислительных структур, используемых при ЦОС, обоснована целесообразность применения СОК в ЦФ в базисе ПЛИС. Проведен обзор и анализ ПЛИС, а также анализ методов и инструментов математического моделирования цифровых устройств в базисе ПЛИС.

Приведены и проанализированы основные алгоритмы, используемые при ЦОС. Показано, что для построения систем цифровой фильтрации требуется эффективная реализация соотношения типа дискретной свертки, которая в свою очередь раскладывается на операции умножения и накапливающего суммирования, а также операции задержки.

Среди основных алгоритмов ЦОС приведен алгоритм дискретного преобразования Фурье, а также рациональный способ реализации дискретного преобразования Фурье - быстрое преобразование Фурье (БПФ) Показано, что реализация алгоритмов традиционными вычислительными структурами затруднена из-за больших временных и аппаратных затрат.

В качестве выхода из создавшейся ситуации для реализации устройств ЦОС предлагается использовать СОК.

В качестве базиса моделирования и разработки устройств ЦОС, функционирующих в СОК, предлагается использовать ПЛИС.

Системы с традиционной двоичной арифметикой с дополнением до двух страдают от продолжительных задержек распространения сигнала переноса. Таким образом, СОК становится важной для устранения недостатков, связанных с задержкой распространения переноса в двоичных сумматорах и умножителях, следовательно большое количество задач, выполняемых в главных ЦОС-процедурах вычисления, могут быть ускорены путем использования эффективных блоков с арифметикой СОК. Кроме того, в отличие от двоичной утяжеленной арифметики с дополнением до двух, в СОК практически нет ухудшения характеристик с возрастанием разрядности машинного слова. Сумматоры и умножители СОК с произвольной разрядностью слова поддерживают постоянную производительность (пропускную способность) и не страдают от проблем задержки переноса

Проведен обзор современных ПЛИС и показано, что в настоящее \

время существует возможность использования ПЛИС в качестве базиса разработки процессора ЦОС, функционирующего в СОК, более того, приведено обоснование выбора ПЛИС как альтернативы специализированным процессорам ЦОС.

Для выполнения экспериментальных исследований выбрана ПЛИС типа ПВМ (FPGA) - программируемая вентильная матрица (Field Programmable Gâte Array) семейства Virtex-E фирмы Xilinx, которая содержит необходимые базовые элементы для реализации основных блоков процессора, функционирующего в СОК, и емкости, которой достаточно для моделирования и синтеза разрабатываемых блоков.

Проведен обзор систем моделирования цифровых устройств в базисе

ПЛИС.

В качестве результата анализа инструментов и методов моделирования цифровых устройств приведен маршрут моделирования в базисе ПЛИС (рис.1).

Результатом первой главы является постановка задачи исследования.

Вторая глава посвящена разработке математических методов моделирования вычислительных устройств, функционирующих в СОК.

Система остаточных классов дает нестандартное представление для чисел и используется для повышения эффективности операций над кодами в остатках.

Рисунок 1 - Маршрут моделирования цифровых устройств в базисе ПЛИС

Пусть А и В - два произвольных целых числа, причем в -положительное число. Тогда в результате деления числа А на число В получается частное и остаток. Делимость числа А на В удовлетворяет равенству

Л = В/ + 5 (1)

и неравенству

о <5<5,

где / носит название частного, а 5 - остатка.

Если 5 = 0, то В и I - делители числа А, и тогда говорят, что В делит А.

Каждое составное число может быть представлено в виде произведения степеней простых чисел р'1 с положительными целыми с,:

Л=Пр?- (2)

Основная теорема арифметики ушерждает, что это представление единственно.

Если в (1) число В фиксированное, то оно называется модулем.

Два целых числа л, и Л2, имеющие одинаковые остатки при делении на В, называются сравнимыми по модулю В.

Отношение сравнимости обозначают как

А, = ЛгтойВ. (3)

Выражение (3) означает то же самое, что в|(/1, - Л2). (4)

При выполнении вычислений всегда можно сравнение, которое устанавливает связь между классами чисел с одним и тем же вычетом, заменить равенством, включающим этот вычет.

Например, если

JO

X + Y &Z mod В (5)

то вместо этого можно записать

(X + Y)modB = ZmodB. (6)

Вычисления с вычетами обычно достаточно просты, поскольку никогда не имеют дела с числами, большими, чем модуль.

Очевидно, что

(X f У) mod В тоже самое, что (X mod В + Y mod В) mod В;

(X - Y) mod В то же самое, что (X mod В - X mod В) mod В; (7)

(X Y) mod В то же самое, что {X mod В ■ Y mod В) mod В.

Поэтому при любых вышеперечисленных вычислениях, можно результат вычислений на каждом шаге заменить его вычетом.

Пусть заданы положительные числа р„рг ./>„, которые называют

основаниями или модулями системы. Обозначим Р = \\р,- Эта величина

»1

характеризует объём диапазона системы.

Представление чисел в системе остаточных классов обеспечивается своими наименьшими неотрицательными вычетами а, по системе взаимно-простых модулей р,, где i = i,2,...,л

<4 = (а„а,.....а„). (8)

Такое представление позволяет выполнять операции с большой скоростью вследствие отсутствия переносов от цифры к цифре.

Принципиальная возможность применения СОК в вычислительных алгоритмах обуславливается наличием изоформизма между математическими операциями над целыми числами и соответствующими операциями над системой целых неотрицательных остатков по отдельным модулям. Причем операции сложения, вычитания и умножения обладают свойствами независимости образования разрядов результата и поэтому называются модульными. Обоснована возможность выполнения этих операций за один такт при табличном построении арифметики.

Один и тот же рабочий диапазон может быть реализован с помощью различных наборов оснований.

Таким образом, при определении модулей системы возникает очень важная задача рационального выбора набора модулей. Выбор рационального набора модулей связан с улучшением таких параметров арифметического устройства процессора, как количество оборудования, надежность, быстродействие и другие. Существует большое число различных способов, позволяющих выбрать систему оснований СОК, обеспечивающую заданный числовой диапазон [О,?).

Приведены различные подходы к выбору набора оснований СОК, а также критерии их выбора, такие как: увеличение рабочего диапазона, наличие четного основания для представления отрицательных чисел, снижение разрядности представления модулей системы, минимальное количество разрядов при построении арифметического устройства вцелом,

требования модулярной арифметики, корректирующая способность кодов СОК, ограничения, накладываемые базисом разработки (ПЛИС).

В конечном итоге окончательный выбор системы оснований определяется конкретными требованиями к разрабатываемому арифметическому устройству процессора.

В работе рассмотрены методы преобразования чисел из ПСС в СОК. Показано, что наиболее приемлемым с точки зрения повышения быстродействия является метод понижения разрядности числа.

Обратное преобразование из СОК в ПСС целесообразно осуществлять с помощью промежуточного перехода из СОК в обобщенную позиционную систему счисления (ОПСС).

Также во второй главе приведена математическая модель для исследования корректирующих свойств кодов СОК.

Одним из наиболее интересных свойств арифметики в остаточных классах является ее особая алгебраическая структура, которая позволяет обнаруживать, выделять и корректировать ошибки вычислений, если в код СОК включена определенная избыточность.

Конечный процесс обнаружения, локализации и исправления ошибки может быть представлен в виде обобщенного алгоритма:

1. Вычисление цифр ОПС. Если А правильное, тогда ошибки нет, если А неправильное - есть ошибка и тогда перейдем к шагу 2.

2. Вычисление цифр ОПС проекций числа А, если проекция Ап где ] = 1,2,...(и + г), неправильная, то в разряде J нет ошибки, если проекция правильная, то в данном разряде есть ошибка и тогда перейдем к шагу 3.

3. Вычисление цифры по ошибочному разряду СОК

4. В исходном числе А, представленном в СОК заменяем цифру а,.

На этом процесс корректирования ошибки заканчивается.

Приведенный алгоритм реализован на основе применения нейронных сетей конечного кольца.

В третьей главе обосновывается возможность создания специализированного высокопроизводительного нейропроцессора для решения задач ЦОС, функционирующего в СОК. Установлено семантическое сходство математической модели нейронной сети и математической формы записи Китайской теоремы об остатках, что позволило обнаружить наличие связей между построением нейронных сетей (НС) и системой в остаточных классах. Как следствие, выявилась необходимость, с одной стороны, использования СОК в нейрокомпьютерных вычислительных средствах для повышения отказоустойчивости и ускорения нейрообработки, а с другой стороны, эффективная реализация СОК может быть достигнута за счет использования адаптивных свойств самих нейронных сетей.

Разработана модель нейронной сети конечного кольца (НСКК), которая является базовой структурой для построения основных элементов

нейрокомпьютера, из которых в свою очередь, строятся другие блоки нейрокомпьютера (рис.2).

Вход

а„ а>и

31 Эо

а

Рисунок 2 - Нейронная сеть конечного кольца

На выходе каждого скрытого слоя разрядность полученного числа сокращается за счет свертки с помощью выражения

(9)

где j - означает номер итерации;

к - старший разряд двоичного числа, полученного после ¡-й итерации; - оператор извлечения ¡-го разряда двоичного представления числа, полученного после з-Й итерации.

Синаптические веса ^.п^иян определяются с,, где / - разрядность исходного числа или его классов, ],к,1 - номера скрытых слоев. Выходной слой реализует вычислительную модель

Ь-.кг

(10)

Рассмотренная схема может быть применена для определения остатков тю любому модулю. При этом внешние параметры для разных значений модулей заданы в виде весовых коэффициентов которые

хранятся в памяти.

Таким образом, вычисление остатка определяется иерархически нейронной сетью, основанной на базовых процессорных элементах с характеристиками взвешенного суммирования и оператора по модулю

На основе использования НСКК разработана адаптивная параллельно-конвейерная нейронная сеть для коррекции ошибок (рис 3), которая содержит блок нейронной сети конечного кольца формирования цифр в представлении обобщенной позиционной системы, блок обнаружения ошибок, блок исправления ошибок и блок реконфигурации и локализации ошибок, при этом информационный вход адаптивной параллельно-конвейерной нейронной сети соединен со входом блока нейронной сети конечного кольца формирования цифр в представлении обобщенной позиционной системы, блок исправления ошибок содержит адаптируемую нейронную сеть конечного кольца и постоянное запоминающее устройство весовых коэффициентов.

Блок обнаружения ошибок содержит четыре схемы сравнения, элемент И, элемент ИЛИ и два демультиплексора, управляющие входы которых соединены с выходом блока реконфигурации и локализации ошибок, блок нейронной сети конечного кольца формирования цифр в представлении обобщенной позиционной системы выдает сигналы через демультиплексоры на входы упомянутых схем сравнения соответственно, при этом вторая и четвертая схемы сравнения выдают сигналы на блок реконфигурации и локализации ошибки, а также выдают единичные сигналы на входы элемента И, на выходе которого формируется сигнал «ошибки нет», при этом сигналы с первой и третьей схем сравнения через элемент ИЛИ поступают на вход постоянного запоминающего устройства весовых коэффициентов блока исправления ошибки, управляющий вход упомянутого постоянного запоминающего устройства весовых коэффициентов Соединен с выходом блока реконфигурации и локализации ошибки, при этом упомянутое постоянное запоминающее устройство весовых коэффициентов выдает сигналы на первую нейронную сеть конечного кольца блока исправления ошибки, которая соединена с выходом блока нейронной сети конечного кольца формирования цифр в представлении обобщенной позиционной системы, выход первой нейронной сети конечного кольца блока исправления ошибки является выходом адаптивной параллельно-конвейерной нейронной сети.

Научным результатом этой главы можно считать обоснование возможности, и даже естественной необходимости, учитывая наличие разработанных алгоритмов и существующих аппаратных средств, создания специализированного высокопроизводительного нейропроцессора, функционирующего в системе в остаточных классах, для решения задач ЦОС.

Четвертая глава посвящена моделированию и синтезу высокоскоростного специализированного нейропроцессора,

функционирующего в СОК.

Проведено исследование, моделирование и реализация основных блоков нейропроцессора: устройств умножения; устройств сложения; устройств преобразования из ПСС в СОК; устройств преобразования из СОК

в ОПСС и устройств преобразования из СОК в ПСС на основе ранее разработанных моделей, представленных в базисе ПЛИС.

пдавильная_ ц^ифра 01, ^ ошибки нет

Рисунок 3 - Архитектура адаптивной параллельно-конвейерной сети для коррекции ошибок в модулярных нейрокомпьютерах

Разработаны модели структурных и функциональных схем всех вышеперечисленных устройств.

Проведен сравнительный анализ производительности и аппаратных затрат на реализацию основных блоков процессора, функционирующего в СОК, по сравнению с аналогичными блоками процессора, функционирующего в ПСС. Рассмотрены различные варианты построения блоков процессора, функционирующего в СОК. Проведен их сравнительный анализ. Выявлены и показаны ограничения, накладываемые базисом разработки ПЛИС на структуру модели реализации блоков модулярного нейрокомпьютера.

Рассмотрена возможность использования многоступенчатой СОК для построения блоков нейрокомпьютера, и сделан вывод о нецелесообразности ее использования. Самые важные результаты моделирования устройств, выполняющих модульные операции в СОК приведены в таблице 1. Наглядно результаты моделирования представлены на рис. 4 Из таблицы 1 видно, что модульные операции в СОК на блочной памяти выполняются быстрее, чем

блоки, реализованные на логике для любого из оснований. Кроме этого, даже операции суммирования в СОК на блочной памяти выполняются быстрее, начиная с оснований разрядностью 4 бита, умножение при этом выполняется более чем в два раза быстрее!

Таблица 1. Результаты анализа скорости и используемых ресурсов ПЛИС для сумматоров и умножителей в СОК и в ПСС с использованием логических

ячеек и в СОК с использованием блочной памяти.

Номер колонки 1. 2 3 4

Разрядность оснований СОК 3 4 5 6

Диапазон представления, -бит 8 16 32 64

А Модули СОК (на логике) 7 13 29 59

1 Сумматор СОК на логике, MHz 146,9 1083 73,4 40,1

2 Сумматор СОК на логике, slices 14 35 318 2888

3 Сумматор СОК на логике, BlockRams 0 0 0 0

4 Умножитель СОК на логике, MHz 148,1 99,4 74,7 45,8

5 Умножитель СОК на логике, slices 16 64 389 2779

6 Умножитель СОК на логике, BlockRams 0 0 0 0

В Модули (СОК)(на блочной памяти) (для всех перечисленных модулей параметры будут одинаковы) 5,7 11,13 17,19,23,29,31 37,41,43,47,53, 59,61

1 Сумматор СОК на Block Ram, MHz 205,5 205,5 187,5 167,4

2 Сумматор СОК на Block Ram, slices 2 2 14 14

3 Сумматор СОК на Block Ram, BlockRams 1 I 2 8

4 Умножитель СОК на Block Ram, MHz 205,5 205,5 187,5 167,4

5 Умножитель СОК на Block Ram, slices 2 2 14 14

6 Умножитель СОК на Block Ram, BlockRams 1 1 2 8

С Диапазон ПСС (на логике) 8 16 32 64

1 Сумматор ПСС, MHz 216 196,8 166,4 127,1

2 Сумматор ПСС, slices 13 26 53 106

3 Сумматор ПСС, BlockRams 0 0 0 0

4 Умножитель ПСС, MHz 131,9 903 67,5 51.3

5 Умножитель ПСС, slices 14 45 159 618

6 Умножитель ПСС, BlockRams 0 0 0 0

При увеличении разрядности чисел разница в скорости выполнения модульных операций в СОК на блочной памяти по сравнению с ПСС, так же как и с СОК на логике, возрастает все больше.

Очевидно, что использование СОК с использованием табличных схем для построения устройств суммирования и умножения дает значительные преимущества в скорости выполнения модульных операций суммирования и умножения по сравнению с ПСС. С ростом разрядности разница в скорости выполнения операций суммирования, а особенно умножения, становится более ощутимой. Операция умножения в СОК для чисел с разрядностью 64 бита выполняется более чем в три раза быстрее, чем в ПСС, а операция суммирования выполняется более чем на 30% быстрее. Кроме того, скорость выполнения этих операций в СОК одинакова, что дает определенные преимущества в процессе построения вычислений.

Устройства преобразования из ПСС в СОК и из СОК в ОПСС строятся на основе блоков, выполняющих модульные операции (суммирования и умножения) и их производительность определяется производительностью блоков суммирования и умножения. В параллельно-конвейерном режиме вышеуказанные преобразования производятся за 1 такт работы устройства.

t (8 разр.) 2 (16 разр.)

4(64 разр.)

- Сумматор ПСС, MHz

-о-умножитель ПСС, MHz

Сумматор СОК на логике, MHz

— Умножитель СОК на логике, MHz

-♦- Сумматор и

умножитель СОК на BRAM, MHz _

Рисунок 4 - Результаты моделирования сумматоров и умножителей в ПСС и в СОК, а также в СОК с использованием блочной памяти

Преобразование из СОК в ПСС на основании промежуточного перехода к ОПСС является медленной операцией. В рассматриваемом устройстве присутствуют сумматоры и умножители в позиционной системе счисления, скорость работы которых ниже скорости работы табличных схем, которые составляют остальную часть устройства преобразования. Разрядность сумматоров и умножителей в ПСС, необходимых для

реализации устройства обратного преобразования определяется выбранными модулями СОК. Таким образом, скорость работы преобразователя, в общем, ограничивается скоростью работы самого медленного компонента -умножителя в ПСС

На основе разработанных моделей вычислительных блоков построена структура простейшего нейропроцессора (рис.5), функционирующего в СОК и показана возможность его работы.

Рисунок 5 - Структурная схема процессора, функционирующего в СОК

Прерывистой линией отмечены блоки, реализация которых возможна с помощью табличной логики. При конвейерной организации вычислений операции, соответствующие этим блокам выполняются за 1 такт. В главе 4 рассмотрены моделирование и реализация устройств преобразования из ПСС в СОК, сложения, умножения, преобразования из СОК в ОПСС, которые реализуются с использованием только модульных операций. Таким образом, «узким» местом в работе процессора, функционирующего в СОК, является выполнение немодульных операций и обратное преобразование из СОК в ПСС (вышеупомянутое устройство преобразования из СОК в ПСС на основе промежуточного перехода к ОПСС). Последнее, если все вычисления происходят в СОК, требуется только при выводе результатов.

Одним из блоков процессора ЦОС, функционирующего в СОК, является адаптивная параллельно-конвейерная нейронная сеть для коррекции ошибок, предназначенная для контроля и коррекции ошибок, обеспечивающая высокую надежность обработки информации.

Разработан следующий комплекс программ:

1. Моделирование и синтез основных блоков нейрокомпьютера, функционирующего в СОК (на языке УНОЬ).

2. Заполнение начальных значений блочной памяти, используемой при построении сумматоров и умножителей в СОК, в зависимости от

величины и разрядности модуля СОК и варианш организации блочной памяти ПЛИС (на языке 1С).

3 Формирование текста программы на VHDL при построении комбинационных схем (на языке 1С).

4. Вычисление коэффициентов, необходимых для перевода из СОК в ОПСС, а гакже для вычисления базисов СОК (на языке Visual C.Net)

5. Организация работы пользователя с регистрами и адресным пространством синтезированного процессора через шину РС1 (на языке Visual C.Net).

Для анализа результатов моделирования построены диаграммы состояний основных блоков процессора, функционирующего в СОК. На их основе проведена сравнительная характеристика скорости функционирования и количества используемых ресурсов для блоков процессора, функционирующего в СОК, и блоков процессора в ПСС. Работоспособность процессора в СОК подтверждена экспериментально, с использованием ПЛИС, путем загрузки в нее различных вариантов тестового проекта, содержащего моделируемые блоки процессора в СОК.

В заключении обобщены итоги и результаты проведенных исследований.

Приложения содержат основные тексты разработанных программ, диаграммы состояний разрабатываемых блоков процессора, а также схемы моделируемых устройств.

Заключение

В диссертационной работе проведены исследования, направленные на повышении пропускной способности (производительности) задач ЦОС при сохранении высокой надежности. В результате получены следующие научные и практические результаты-

1. Показано, что арифметика сис!емы остаточных классов привлекает внимание в области ЦОС за счет ее высокой эффективности в интенсивных алгоритмах умножения с накоплением, а логические устройства, программируемые разрабо1Чиком, обеспечивают гибкость программируемых аппаратных решений. Анализ архитектур ПЛИС показал, что одним из возможных способов логического синтеза быстродействующих цифровых устройств является использование ПЛИС, в том числе с использованием арифметики СОК. Анализ современных средств моделирования показал, что средства моделирования позволяют эффективно моделировать устройства ЦОС в базисе ПЛИС на разных уровнях моделирования, а так же предоставляют инструменты для получения характеристик моделируемого устройства, их анализа и обработки.

2. Принимая во внимание позишвные качества системы остаточных классов (высокая доля параллелелизма, малоразрядность остатков, реализация принципа конвейерной обработки), обоснована возможность выполнения действий сложения и умножения за один такт. Разработана

математическая модель для исследования корректирующих кодов СОК, позволяющая повысить надежность вычислений. Исследована эффективность выполнения арифметических операций в зависимости от выбранной системы СОК.

3 Стремительное развитие технологии интегральных схем сделало использование СОК приемлемым для многих областей ЦОС. Необходимость построения преобразователей СОК-ПСС, ПСС-СОК оказывает существенное влияние на сложность, время обработки и потребляемую мощность. Тем не менее, в случае интенсивных расчетов ЦОС, эти неудобства легко компенсируются выигрышем во внутреннем (без преобразований) расчете в СОК.

4 Нейрокомпьютеры являются перспективным направлением развития высокопроизводительной вычислительной техники с массовым параплелелизмом. Установлено семантическое сходство математической модели нейронной сети и математической формы записи Китайской теоремы об остатках, что позволило обнаружить наличие связей между построением НС и системой в остаточных классах. Как следствие, выявилась необходимость, с одной стороны, использования СОК в нейрокомПьютерных вычислительных средствах для повышения отказоустойчивости и ускорения нейрообработки, а с другой стороны, эффективная реализация СОК может быть достигнута за счет использования адаптивных свойств самих нейронных сетей.

5. Разработана модель нейронной сети конечного кольца, которая является базовой структурой для построения основных элементов нейрокомпьютера, из которых в свою очередь, строятся другие блоки нейрокомпьютера.

6. Разработана модель адаптивной параллельно-конвейерной НСКК для коррекции ошибок в нейрокомпьютерах. Показан выигрыш в быстродействии параллельно-конвейерного обнаружения, локализации и исправления ошибок, поскольку он значительно уменьшает время по сравнению с известными реализациями. Это преимущество объясняется совершенно параллельным принципом обработки данных и соответствующей организацией нейронных сетей.

7. Моделированы и синтезированы на базе ПЛИС устройства суммирования и умножения, как базисных операций. Проведена сравнительная оценка скорости и использования ресурсов построенных сумматоров и умножителей, в зависимости от способа их построения и величины основания СОК. Проанализированы ограничения, накладываемые используемой ПЛИС и способы их преодоления или компенсации

8. Проанализирована возможность использования двухступенчатой СОК для построения устройств выполнения базисных операций в СОК. Показано, что использование двухступенчатой СОК сильно ограничено и ее использование в таком виде как предлагалось, неэффективно.

9. Из анализа результатов моделирования и синтеза устройств для выполнения базисных операций был сделан вывод, что известный подход для

построения устройств, функционирующих в СОК оказывается неэффективным. Поэтому необходимо использовать исключительно табличные схемы и параллельные способы обработки при построении устройств, функционирующих в СОК. Ре*ультаты моделирования вычислительных устройств в СОК показали, что они имеют более высокое быстродействие по сравнению с вычислительными устройствами в ПСС, и более гибки в возможностях реконфигурации и перепрограммирования. Так, для 16-разрядных входных двоичных чисел: скорость работы умножителя в СОК в 2.27 раза выше, чем в ПСС; для 64-разрядных входных двоичных чисел скорость работы сумматора в СОК в 1.31 раза выше, чем в ПСС, скорость работы умножителя в СОК в 3.26 раза выше, чем в ПСС. С увеличением разрядности входных чисел преимущество устройств в СОК возрастает.

10. При моделировании и синтезе на базе ПЛИС выработан подход к выбору оснований СОК с точки зрения рационализации использования имеющихся аппаратных ресурсов (в частности, способа организации блочной памяти на ПЛИС).

И. Промоделированы и синтезированы устройства преобразования из ПСС в СОК и из СОК в ОПСС, с использованием разработанных ранее устройств суммирования в СОК. Показано, что вышеуказанные устройства состоят только из модульных операций и их быстродействие ограничено скоростью работы сумматора в СОК по соответствующему основанию, ,

количество тактов для выполнения преобразования зависит от разрядности 5

входного числа, а при конвейерной организации вычислений преобразование «

выполняется за 1 такт.

12. Промоделировано и синтезировано устройство преобразования из СОК в ПСС. Показано, что быстродействие преобразователя ограничено операциями суммирования в ПСС, и оно значительно ниже устройств, реализуемых только с использованием модульных операций. Его целесообразно использовать только при выводе результатов.

13. Разработана модель нового процессора, функционирующего в СОК. Показано существенное преимущество в быстродействии по сравнению с известными процессорами ЦОС при сравнительно небольшой стоимости.

На основе анализа моделирования, синтеза и реализации вышеописанных устройств, предназначенных для построения процессора, функционирующего в СОК, сделан вывод о том, что применение СОК вместе с использованием нейросетевых алгоритмов, параллельное построение вычислений, реализация с использованием табличных схем, принцип конвейерной обработки - все это вместе дает возможность построить высокопроизводительный процессор для ЦОС, функционирующий в СОК, производительность которою превышает производительность процессора, функционирующего в ПСС. Кроме того, разрыв в производительности будет увеличива!ься при увеличении разрядности обрабатываемых данных.

Основные результаты диссертации опубликованы в работах:

1. Дроздова A.M., Стрекапов Ю.А.. Некоторые аспекты философского смысла проблем естественного и искусственного интеллекта // Новые технологии управления робототехническими и автотранспортными объектами: материалы - всероссийской научно-технической конференции. - Ставрополь, СтГТУ, 1997 г., с. 54-55.

2. Червяков Н.И., Галкина В.А., Стрекалов Ю.А., Лавриненко C.B.. Нейронная сеть прямого распространения для обработки данных в конечных кольцах. Материалы 48 научно-методической конференции преподавателей и студентов «Университетская наука-региону». -Ставрополь, СГУ, 2003, с. 35-36.

3Червяков Н.И., Галкина В.А., Стрекалов Ю.А., Лавриненко C.B.. Архитектура адаптивной параллельно-конвейерной нейронной сети для коррекции ошибок в модулярных нейрокомпьютерных системах // Нейрокомпьютеры: разработка, применение. - Москва, 2003 г., №6, с. 47 - 60.

4. Стрекалов Ю.А.. Математическая модель для исследования корректирующих свойств модулярной нейрокомпьютерной системы // Инфокоммуникационные технологии. - Самара, том 2, Ks 4, 2004 г., с. 40-46.

5. Стрекапов Ю.А. Реализация арифметико-логического устройства, функционирующего в системе счисления в остаточных классах на ПЛИС // Инфокоммуникационные технологии. - Самара, том 2, № 4, 2004 г., с. 46 - 48.

6. Стрекалов Ю А.. Реализация устройства преобразования чисел, представленных в позиционной системе счисления, в систему счисления в остаточных классах, на ПЛИС // Инфокоммуникационные технологии. - Самара, том 2, № 4,2004 г., с. 55 - 57.

7. Червяков Н.И. Галкина В.А., Стрекалов Ю.А., Лавриненко C.B. Адаптивная параллельно-конвейерная нейронная сеть для коррекции ошибок. RU. Решение о выдаче патента на изобретение по заявке № 2003124690/09,2006 г.

8. Червяков Н.И. Галкина В.А., Стрекалов Ю.А., Лавриненко C.B. Нейронная сеть конечного кольца. RU. Решение о выдаче патента на изобретение по заявке № 2003124689/09,2006 г.

л

1

Подписано в печать 22.02.2006 г. Формат 60x84 1/16 Усл. печ. л. -1,5 Уч.- изд л. -1,0 Бумага офсетная. Печать офсетная. Заказ 121 Тираж! 00 экз ГОУ ВПО «Северо-Кавказский государственный технический университет» 355029, г. Ставрополь, пр. Кулакова, 2

Издательство Северо-Кавказского государственного технического университета Отпечатано в типографии СевКав1ТУ

4

~4óTf

H-4 617

<

i

ВВЕДЕНИЕ.

1 АНАЛИТИЧЕСКИЙ ОБЗОР ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУР И ИНСТРУМЕНТОВ, ИСПОЛЬЗУЕМЫХ ПРИ ЦИФРОВОЙ ОБРАБОТКЕ СИГНАЛОВ

1.1 Анализ совместимости системы остаточных классов с программируемыми логическими интегральными схемами для реализации задач обработки сигналов с высокой пропускной способностью.

1.2 Аналитический обзор архитектур и классификации ПЛИС.

1.3 Анализ современных методов и инструментов математического моделирования цифровых устройств в базисе программируемых логических интегральных схем (ПЛИС).

1.4 Постановка задачи исследования.

Выводы по первой главе.

2 РАЗРАБОТКА МАТЕМАТИЧЕСКИХ МЕТОДОВ МОДЕЛИРОВАНИЯ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ, ФУНКЦИОНИРУЮЩИХ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ (СОК).

2.1 Разработка математических методов моделирования при параллельном представлении информации. Основные вычислительные алгоритмы СОК.

2.2 Критерии и выбор оснований системы СОК.

2.3 Перевод чисел их позиционной системы счисления (ПСС) в систему в остаточных . классах (сок).

2.4 Перевод чисел из СОК в ПСС. Определение величины чисел в СОК.

2.5 математическая модель для исследования корректирующих свойств кодов СОК. 91 Выводы по второй главе.

3 НЕЙРОСЕТЕВЫЕ АЛГОРИТМЫ И СТРУКТУРЫ УСТРОЙСТВ ВЫЧИСЛЕНИЯ И КОРРЕКЦИИ ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ.

3.1 Применение нейросетевых технологий для обработки данных, представленных в системе остаточных классов.

3.2 Нейронная сеть прямого распространения для обработки данных в конечных кольцах.

3.3 Архитектура адаптивной параллельно-конвейерной нейронной сети для коррекции ошибок в модулярных нейрокомпьютерных системах.

Выводы по третьей главе.

4 ЭКСПЕРИМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ МАТЕМАТИЧЕСКИХ МЕТОДОВ МОДЕЛИРОВАНИЯ УСТРОЙСТВ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ В БАЗИСЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ (ПЛИС) С ПРИМЕНЕНИЕМ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ.

4.1 Реализация устройства суммирования и умножения в СОК.

4.2 Реализация устройства преобразования из ПСС в СОК.

4.3 Реализация устройства преобразования из СОК в обобщенную позиционную систему счисления (ОПСС).

4.4 Реализация устройства преобразования из СОК в ПСС.

4.5 Реализация процессора ЦОС, функционирующего в СОК.

Выводы по четвертой главе.

Во многих областях техники приходится иметь дело с обработкой сигналов. К таким областям относятся радиолокация, телевидение, радиовещание, телефония, сети и телекоммуникации, средства мультимедиа, обработка цифровых сигналов, распознавание, моделирование виртуальной реальности и др.

Прежде всего, по этой причине у специалистов сохраняется устойчивый интерес к цифровой обработке сигналов (ЦОС). Эти и другие задачи требуют колоссальных объемов математических расчетов над большими массивами данных в реальном масштабе времени, выполнение которых невозможно без использования высокопроизводительных и надежных средств вычислительной техники. Все это ставит перед исследователями проблемы, связанные, прежде всего с постоянным ужесточением требований к производительности и отказоустойчивости алгоритмических и аппаратных средств ЦОС.

Анализ литературы [1,2,5,7] показывает, что вычислительные устройства, построенные на существующей элементной базе, зачастую не отвечают современным требованиям ЦОС. К подобному выводу приходим, проводя анализ алгоритмов, используемых при ЦОС. Одним из основных алгоритмов ЦОС является цифровая фильтрация, которая может быть реализована с помощью: вычисления свертки, алгоритма дискретного преобразования Фурье (ДПФ), теоретико-числового преобразования (ТЧП) [32,33,36].

Важнейшим направлением ЦОС является создание и внедрение в практику принципиально новых по производительности, отказоустойчивости, точности и другим характеристикам алгоритмических, аппаратных вычислительных структур параллельного типа. Общей фундаментальной стратегией теоретических исследований, осуществляемых в настоящее время, как в России, так и за рубежом, является применение подходов, базирующихся на активном использовании различных форм параллелелизма на алгоритмическом, программном и аппаратном уровнях [2,12,13].

Отмеченное обстоятельство стимулирует поиск нетрадиционных подходов к организации ЦОС, которые обеспечивают оптимальное отображение базовых алгоритмических структур на перспективные вычислительные архитектуры [2,5,16].

В свете вышесказанного исключительно большое значение имеют исследования, ориентированные на применение нетрадиционных способов кодирования числовой информации и соответствующих им параллельных вариантов компьютерной арифметики. Многочисленные исследования отечественных и зарубежных ученых показали, что позиционная система счисления исчерпала свои принципиальные возможности для построения высокоскоростных параллельных вычислительных структур. Поэтому актуален переход к непозиционным системам счисления, наиболее перспективной из которых является система счисления в остаточных классах (СОК), обладающая высоким уровнем естественного параллелелизма при выполнении арифметических операций, высокой точностью, надежностью, способностью к самокоррекции. Модулярные вычислительные структуры являются идеальной основой для синтеза высокоскоростных вычислительных средств. Наиболее важным свойством СОК является возможность обменных операций между точностью, быстродействием и надежностью. Избыточное кодирование в СОК обеспечивает живучесть аппаратуры даже в катастрофических ситуациях, когда поток неисправностей велик, но система будет выдавать результаты с меньшей точностью или замедленным быстродействием, но достаточным для качественного функционирования аппаратуры.

Ввиду изложенного очевидна актуальность исследований по применению СОК для реализации алгоритмов ЦОС.

Одним из путей повышения эффективности обработки информации является использование новой информационной технологии - технологии нейронных сетей. Нейросетевые методы открывают возможности использования средств вычислительной техники в различных сферах деятельности, ранее относящихся лишь к области человеческого интеллекта. Наибольшие успехи достигнуты при решении задач обработки сигналов, распознавания образов, сжатия данных и т.п.

В связи с этим необходимо исследовать вопрос о применении нейросетевых технологий в задачах ЦОС.

Кроме этого, алгоритмы арифметики СОК легко переносятся на нейросетевую структуру и эффективно реализуются на нейрокомпьютере. Вследствие указанного возникает принципиальная возможность реализовать преимущества модулярной арифметики в нейроподобных структурах. Таким образом, предлагается соединить возможности непозиционных кодов и нейросетевых алгоритмов для построения высокопроизводительных отказоустойчивых систем.

В настоящее время специалист в области ЦОС может обладать достаточно мощным арсеналом для решения задач проектирования ЦОС в базисе ПЛИС.

ПЛИС устройства в последнее время породили интерес для систем ЦОС из-за их способности реализовать обычные решения при поддержке гибкости в программировании устройств. Данные устройства предоставляют альтернативу использованию ЦОС-процессоров, поскольку благодаря своей гибкости способны обеспечить лучшую производительность по сравнению с ЦОС-процессорами, умеренную стоимость разработки, при сохранении возможности программируемости систем.

По этой причине исключительно актуальными являются исследования, направленные на применение СОК-ПЛИС для задач ЦОС, важное значение имеют математические модели в базисе ПЛИС.

Объектом диссертационного исследования является структура, базирующаяся на совместном использовании СОК-ПЛИС для задач ЦОС.

Предметом диссертационного исследования являются методы моделирования параллельно-конвейерных вычислений в базисе ПЛИС.

В данной работе исследуются математические модели и алгоритмы СОК, представленные в базисе ПЛИС для решения задач ЦОС.

Цель диссертационной работы состоит в повышении пропускной способности (производительности) задач ЦОС при сохранении высокой надежности.

Научная задача исследований состоит в разработке методов моделирования параллельно-конвейерных нейросетевых структур и синтезе на их основе основных блоков процессора для ЦОС, функционирующего в СОК, в базисе ПЛИС.

Для решения поставленной общей научной задачи была произведена ее декомпозиция на ряд частных задач:

1. Проведение аналитического обзора вычислительных структур и инструментов в СОК, используемых при ЦОС.

2. Разработка математических методов моделирования вычислительных структур устройств, функционирующих в системе остаточных классов.

3. Разработка нейросетевых алгоритмов и структуры устройств вычисления и коррекции ошибок в системе остаточных классов.

4. Экспериментальные исследования математических методов моделирования устройств ЦОС в базисе ПЛИС с применением СОК.

Методы исследования.

Для решения поставленных в работе научных задач использованы методы теории чисел, алгебры, комбинаторики, теории вероятностей, нейронных сетей, теории надежности, математического моделирования, нейроматематики.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формируемых на их основе выводов обеспечивается строгостью проводимых математических доказательств. Справедливость выводов относительно эффективности предложенных моделей и методов подтверждена математическим моделированием в базисе ПЛИС.

На защиту выносятся следующие основные положения:

1. Принцип совместимости системы остаточных классов и программируемых логических интегральных схем при решении задач цифровой обработки сигналов с высокой производительностью.

2. Математические методы моделирования основных операций вычисления и преобразования данных, представленных в системе в остаточных классах.

3. Нейронная сеть прямого распространения для обработки данных в конечных кольцах.

4. Архитектура адаптивной параллельно-конвейерной нейронной сети для коррекции ошибок в модулярных нейрокомпьютерных системах.

5. Математические методы и структуры вычислительных параллельно-конвейерных устройств в базисе ПЛИС с применением СОК. Комплекс программ моделирования основных блоков высокоскоростного процессора цифровой обработки сигналов, функционирующего в СОК в базисе ПЛИС.

Научная новизна работы заключается в следующем:

1. Разработке принципа совместного использования системы остаточных классов и ПЛИС при решении задач ЦОС.

2. Разработке метода и нейронной сети прямого распространения для обработки данных в конечных кольцах, которая является базовой при реализации вычислений и преобразований информации, представленной в СОК.

3. Синтезе адаптивной параллельно-конвейерной нейронной сети для коррекции ошибок в модулярных нейрокомпьютерных системах.

4. Создании и реализации моделей параллельно-конвейерных базовых устройств суммирования и умножения для минимально-избыточных модулярных процессоров цифровой фильтрации, реализованных в базисе ПЛИС.

5. Разработке и реализации модели процессора ЦОС в базисе ПЛИС, функционирующего в СОК.

6. Создании комплекса программ для компьютерного моделирования базовых вычислительных структур, представленных в непозиционных и позиционных системах счисления.

7. Проведении сравнительной оценки результатов моделирования традиционных и предложенных моделей вычислительных структур, реализованных в базисе ПЛИС.

Практическая значимость.

Адекватность математических моделей модулярной арифметики и нейронных сетей, согласованность математических моделей нейронных сетей и алгоритмов ЦОС позволяют строить принципиально отличные по структурной организации, производительности, точности и отказоустойчивости ЦОС-процессоры. Использование базиса ПЛИС позволяет в полной мере реализовать преимущества СОК и нейросетевых технологий, обеспечивая параллельность вычислений, что позволило обеспечить более высокое быстродействие модульных операций, чем в ПСС для той же разрядности данных. Предложенные методы перевода из СОК в ОПСС и перевода из ПСС в СОК позволили реализовать устройства преобразования, функционирующие с одной тактовой частотой вместе с устройствами, реализующими модульные операции, таким образом, не являясь «узким» местом при построении процессора ЦОС, функционирующего в СОК.

Реализация результатов.

Теоретические и практические результаты диссертационной работы использованы при выполнении НИР «Исследование возможности использования перспективных классов компьютеров для обработки сигналов в системах связи военного назначения» шифр «Витязь-5», руководитель доктор технических наук, профессор Червяков Н.И., исходящий номер 60/7/151 СВИС от 11.11.2005, реализованы в ООО «Моби», а также в учебном процессе СевКавГТУ и ПГАТИ.

В первой главе на основе анализа вычислительных структур, используемых при ЦОС, обоснована целесообразность применения СОК в ЦФ.

Приведены и проанализированы основные алгоритмы, используемые при ЦОС, среди них алгоритм вычисления свертки, алгоритм дискретного преобразования Фурье. Показано, что реализация алгоритмов традиционными вычислительными структурами затруднена из-за больших временных и аппаратных затрат.

На основе проведенного анализа сделаны выводы о том, что усовершенствования программно-аппаратных комплексов не позволяют обеспечить необходимую производительность.

В качестве выхода из создавшейся ситуации для реализации устройств ЦОС предлагается использовать СОК.

В качестве базиса моделирования и разработки устройств ЦОС, функционирующих в СОК, предлагается использовать ПЛИС. Проведен обзор современных ПЛИС и показано, что в настоящее время существует возможность использовать ПЛИС в качестве базиса разработки процессора ЦОС, функционирующего в СОК, более того, приведено обоснование выбора ПЛИС как альтернативы специализированным процессорам ЦОС.

Проведен обзор систем моделирования цифровых устройств в базисе

ПЛИС.

Результатом первой главы является постановка задачи исследования.

Вторая глава посвящена разработке математических основ непозиционного кодирования.

Принципиальная возможность применения СОК в вычислительных алгоритмах обуславливается наличием изоформизма между математическими операциями над целыми числами и соответствующими операциями над системой целых неотрицательных остатков по отдельным модулям. Причем операции сложения, вычитания, умножения обладают свойствами независимости образования разрядов результата и поэтому называются модульными. Обоснована возможность выполнения этих операций за один такт при табличном построении арифметики.

Анализу и проработке подвержены немодульные операции преобразования: преобразование из ПСС в СОК, преобразование из СОК в ОПСС, преобразование из СОК в ПСС на основе промежуточного перехода к ОПСС. Рассмотрены методы моделирования и реализации этих операций. Кроме того, проанализирована эффективность выполнения операций в СОК в зависимости от выбора оснований, рассматриваются возможности улучшения некоторых алгоритмов, влияние на диапазон представления, а также на возможность более рационального использования ресурсов базиса разработки, при специальном подборе оснований.

Результатом во второй главе являются готовые модели разработки устройств преобразования, а также математическая модель для исследования корректирующих кодов СОК.

В третьей главе обосновывается возможность создания специализированного высокопроизводительного нейропроцессора для решения задач ЦОС, функционирующего в СОК, Установлено семантическое сходство математической модели нейронной сети и математической формы записи Китайской теоремы об остатках, что позволило обнаружить наличие связей между построением НС и системой в остаточных классах. Как следствие, выявилась необходимость, с одной стороны, использования СОК в нейрокомпьютерных вычислительных средствах для повышения отказоустойчивости и ускорения нейрообработки, а с другой стороны, эффективная реализация СОК может быть достигнута за счет использования адаптивных свойств самих нейронных сетей.

Разработана модель нейронной сети конечного кольца, которая является базовой структурой для построения основных элементов нейрокомпьютера, таких как умножитель по модулю, сумматор по модулю, из которых в свою очередь, строятся другие блоки нейрокомпьютера.

Разработана модель НСКК для коррекции ошибок в нейрокомпьютерах. Показан выигрыш в быстродействии параллельно-конвейерного обнаружения, локализации и исправления ошибок, поскольку он значительно уменьшает время по сравнению с известными реализациями. Это преимущество объясняется совершенно параллельным принципом обработки данных и соответствующей организацией нейронных сетей.

Научным результатом этой главы можно считать обоснование возможности, и даже естественной необходимости, учитывая наличие разработанных алгоритмов и существующих аппаратных средств, создания специализированного высокопроизводительного нейропроцессора, функционирующего в системе в остаточных классах, для решения задач ЦОС.

Четвертая глава посвящена моделированию и реализации основных блоков нейропроцессора: устройства умножения, устройства сложения, устройства преобразования из ПСС в СОК, устройства преобразования из СОК в ОПСС, устройства преобразования из СОК в ПСС, на основе ранее разработанных моделей, в базисе ПЛИС.

Проведен сравнительный анализ производительности и аппаратных затрат на реализацию основных блоков процессора, функционирующего в СОК, по сравнению с аналогичными блоками процессора, функционирующего в ПСС. Рассмотрены различные варианты построения блоков процессора, функционирующего в СОК. Проведен их сравнительный анализ. Выявлены и показаны ограничения, накладываемые базисом разработки (ПЛИС) на структуру модели реализации блоков модулярного нейрокомпьютера.

На основе разработанных блоков построена структура простейшего нейропроцессора, функционирующего в СОК, и показана возможность его работы.

В заключении обобщены итоги и результаты проведенных исследований.

Приложения содержат графический материал проводимых разработок и моделирования.

Апробация работы.

Основные результаты работы были представлены в журнале «Инфокоммуникационные технологии» (Самара, №4, №5, 2004 г.), на 48 научно-методической конференции преподавателей и студентов «Университетская наука - региону» СГУ (2003 г.), на НТК СГУ, на НТК СВИС, а также на постоянно действующем межвузовском семинаре «Моделирование и нейросетевые технологии» (СГУ, Ставрополь, 2003-2004 гг.), получены 2 решения о выдаче патента на изобретение.

Основные результаты по четвертой главе:

1. Моделированы и синтезированы на базе ПЛИС устройства суммирования и умножения, как базисных операций, в СОК с использованием различных подходов к их построению с точки зрения использования аппаратных средств (на логике, с использованием блочной памяти). Проведена сравнительная оценка скорости и использования ресурсов построенных сумматоров и умножителей, в зависимости от способа их построения и величины основания СОК. Проанализированы ограничения, накладываемые используемой ПЛИС и способы их преодоления или компенсации.

2. Проанализирована возможность использования двухступенчатой СОК для построения устройств выполнения базисных операций в СОК. Показано, что использование двухступенчатой СОК, с одной стороны позволяет увеличить скорость выполнения операций по сравнению с одноступенчатой, а с другой стороны ее применение сильно ограничено, поскольку требует выполнения в определенные моменты времени операции по модулю с числами, значительно превышающими модули СОК. Поэтому ее использование в таком виде как предлагалось неэффективно.

3. Из анализа результатов моделирования и синтеза устройств для выполнения базисных операций можно сделать вывод, что традиционный подход для построения устройств на базе логических ячеек ПЛИС, функционирующих в СОК, оказывается неэффективным. Поэтому необходимо использовать исключительно табличные схемы на основе блочной памяти ПЛИС и параллельные способы обработки при построении устройств, функционирующих в СОК. Результаты моделирования вычислительных устройств в СОК показали, что они имеют более высокое быстродействие по сравнению с вычислительными устройствами в ПСС, и более гибки в возможностях реконфигурации и перепрограммирования. Так, для 16-разрядных входных двоичных чисел: скорость работы сумматора в СОК в 1.04 раза выше чем в ПСС, скорость работы умножителя в СОК в 2.27 раза выше чем в ПСС; для 64-разрядных входных двоичных чисел скорость работы сумматора в СОК в 1.31 раза выше чем в ПСС, скорость работы умножителя в СОК в 3.26 раза выше чем в ПСС. С увеличением разрядности входных чисел преимущество устройств в СОК будет возрастать.

4. При моделировании и синтезе на базе ПЛИС выработан еще один подход к выбору оснований СОК с точки зрения рационализации использования имеющихся аппаратных ресурсов (в частности, способа организации блочной памяти на ПЛИС), который позволит, не учитывая прочие условия, значительно снизить затраты на аппаратные ресурсы, одновременно максимально увеличив диапазон представления системы. Такой подход необходимо учитывать наряду с другими требованиями к выбору оснований СОК, при реализации на ПЛИС.

5. Промоделировано и синтезировано устройство преобразования из ПСС в СОК, с использованием разработанных ранее устройств суммирования в СОК. Использована структура НСКК, описанная в главе 3. Показано, что устройство преобразования из ПСС в СОК состоит только из модульных операций и его быстродействие ограничено скоростью работы сумматора в СОК по соответствующему основанию. Преобразования по модулям СОК выполняются параллельно и независимо друг от друга. Показано, что количество тактов для выполнения преобразования зависит от разрядности входного числа, а при конвейерной организации вычислений преобразование выполняется за 1 такт.

6. Промоделировано и синтезировано устройство преобразования из СОК в ОПСС, с использование разработанных ранее устройств суммирования и умножения в СОК. Использована структура НСКК, описанная в главе 3. Показано, что устройство преобразования из СОК в ОПСС состоит только из модульных операций и его быстродействие ограничено скоростью работы сумматоров и умножителей в СОК по соответствующему основанию. Показано, что количество тактов для выполнения преобразования зависит как от разрядности входного числа, так и от выбора оснований СОК, а так же от их набора. Преобразование по каждому из модулей зависит от результат преобразования по предыдущим модулям, поэтому устройство преобразования из СОК в ОПСС является значительно более сложным из всех рассмотренных и требует значительного количества аппаратных ресурсов и времени на разработку для конкретной системы оснований СОК. Однако, его быстродействие определяется скоростью выполнения модульных операций, а при конвейерной организации вычислений преобразование происходит тоже за 1 такт.

7. Промоделировано и синтезировано устройство преобразования из СОК в ПСС. Показано, что быстродействие преобразователя ограничено операциями суммирования в ПСС, и оно значительно ниже устройств, реализуемых только с использованием модульных операций. Его целесообразно использовать только при выводе результатов.

8. Показано, что возможно построение всех вышеописанных устройств на базисе имеющихся ПЛИС, ресурсов которых вполне достаточно для их реализации.

9. Разработана модель нового процессора в СОК. Показано существенное преимущество в быстродействии по сравнению с известными процессорами ЦОС при сравнительно небольшой стоимости.

На основе анализа моделирования, синтеза и реализации вышеописанных устройств, предназначенных для построения процессора, функционирующего в СОК, сделан вывод о том, что применение СОК вместе с использованием нейросетевых алгоритмов, параллельное построение вычислений, реализация с использованием табличных схем, принцип конвейерной обработки - все это вместе дает возможность построить высокопроизводительный процессор, функционирующий в СОК, производительность которого в разы превышает производительность процессора, функционирующего в ПСС, при одинаковых аппаратных средствах. Кроме того, этот разрыв в производительности будет увеличиваться при увеличении разрядности обрабатываемых данных.

1. Червяков Н,И., Сахнюк П.А., Шапошников А.В., Ряднов А. Модулярные параллельные вычислительные структуры нейропроцессорных систем.- М.: ФИЗМАТЛИТ, 2003- 288 с.

2. Нейрокомпьютеры в системах обработки сигналов. Галушкина.- М.: Радиотехника, 2003.- 224 с.

3. Нейроматематика. Кн. 6: Учебное пособие для вузов Коллективная монография Под ред. А.И. Галушкина. М.: РШРЖР, 2002.- 448 с.

4. Перельройзен Е.З. Проектируем на VHDL.- М.: СОЛОН-Пресс, 2004.- 448 с.

5. Осовский Нейронные сети для обработки информации Пер. с польского И.Д. Рудинского.-М.: Финансы и статистика, 2004.- 344 с.

6. Романцев Ю.В., Тимофеев П.А., Шаньгин В.Ф. Заш;ита информации в компьютерных системах.- М.: Радио и связь, 1999.- 328 с.

7. Червяков Н.И., Сахнюк П.А., Шапошников А.В., Макоха А.Н. Нейрокомпьютеры в остаточных классах.- М.: Радиотехника, 2003.- 272 с.

8. Бухштаб А.А.. Теория чисел.-М.: «Учпедгиз», 1960.

9. Виноградов И.М. Основы теории чисел. М.: «Наука», 1965.

10. Червяков Н.И. Преобразователи цифровых позиционных и непозиционных кодов в системах зшравления и связи. Ставрополь: СВВИУС, 1985. И. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. Учебное пособие. Санкт-Петербург, 2003.

11. Этцель М., Джентле В.К. Система счисления избыточных остаточных классов для детектирования и корректировки ошибок в цифровых фильтрах. ffiEF TVAIS, 28-NO5, 057-80.

12. Zhang Н. А folly parallel mived radiv conversion algorithm for residul number system applications. IEEF, C32,4, p. 398-402,1999. Кн.

13. Коллективная монопзафия Под ред. академика РАН Ю.В. Гуляева и д.т.н., проф. А.И.

14. Червяков Н.И., Копыткова Л.Б., Непританова Е.В. Нейронные цифровые фильтры с постепенной деградацией их структуры. Нейрокомпьютеры: применение, разработка, 2001, №10, с. 34-44.

15. Червяков Н.И. Ускоренный алгоритм определения позиционной характеристики и его нейронная реализация. Нейрокомпьютеры: разработка, применение, 2001, 10, с. 19-25.

16. Акушский И.Я. Машинная арифметика в остаточных классах.- М.: Советское радио, 1968.- 440 с.

17. Онищенко СМ. Применение гиперкомплексных чисел в теории инерциональной навигации. Автономные системы.- Киев: Наукова думка, 1983. 208 с.

18. Синьков М.В., Губарени Н.М. Непозиционные представления в многомерных числовых системах. Киев: Найкова думка, 1979. 137 с.

19. Дадаев Ю.Г. Арифметические коды, исправляюш;ие ошибки, М.: Советское радио, 1968. 168 с.

20. Дадаев Ю.Г. Теория арифметических кодов. М.: Радио и связь, 1981. 272 с.

21. Этцель М., Джентле В.К. Система счисления избыточных остаточных классов для детектирования и корректировки ошибок в цифровых фильтрах. IEEF TVAIS, 28-NO5, 057-80.

22. Zhang D.H. А fully parallel mixed radix conversion algorithm for residual number system applications. ffiEF, C32,4, p. 398-402,1999.

23. Торгашев B.A. Система остаточных классов и надежность ЦВМ. М.: «Советское радио», 1973. 116 с,

24. Ирхин В.П. Проектирование непозиционных специализированных процессоров. Воронеж, 1999. 136 с.

25. Червяков Н.И., Шапошников А.В., Сахнюк П.А. Модель и структура нейронной сети для реализации арифметики остаточных классов Нейрокомпьютеры: разработка, применение, 2001, №10, с.6-12.

26. Червяков Н.И., Шапошников А.В., Сахнюк П.А. Оптимизация структуры нейронных сетей конечного кольца Нейрокомпьютеры: разработка, применение, 2001, №10, с.13-18.

27. Грушвицкий Р. И., Мурсаев А. X., Угрюмов Е. П. Нроектирование систем на микросхемах программируемой логики. СНб.: БХВ-Петербург, 2002. 608 с.

28. Соловьев В.В., Нроектирование цифровых систем на основе программируемых логических интегральных схем. М.: Горячая линияТелеком, 2001. 636 с. 34. НЛИС с архитектурой FPGA семейства Spartan-II. Краткое техническое описание. ЗАО «Scan». -М.: 2000.

29. Нерепрограммируемые в системе НЛИС CPLD семейства ХС9

30. Краткое техническое описание. ЗАО «Scan». М.: 2001.

31. Капитанов В.Д., Мистюков В.Г., Нроектирование цифровых устройств на микросхемах программируемой логики фирмы Xilinx. М.: «Scan engineering telecom», 1999.

32. Стрекалов Ю.А. свойств Математическая модулярной модель для исследования системы корректирующих нейрокомпьютерной Р1нфокоммуникационные технологии, том 2, 4,2004 г., с. 40 46.

33. Дроздова A.M., Стрекалов Ю.А. Некоторые аспекты философского смысла проблем естественного и искусственного интеллекта Новые технологии управления робототехническими и автотранспортными объектами: материалы всероссийской назно-технической конференции. Ставрополь, 1997 г., с. 5455.

34. Червяков Н.И., Галкина В.А., Стрекалов Ю.А., Лавриненко СВ. Нейронная сеть прямого распространения для обработки данных в конечных кольцах Материалы 48 научно-методической конференции преподавателей и студентов «Университетская наука-региону». СГУ. Ставрополь, 2003, с. 35-36.

35. Червяков Н.И., Галкина В.А., адаптивной ошибок в модулярных Реализация Стрекалов Ю.А., Лавриненко СВ. нейронной сети для системах. нейрокомпьютерных арифметико-логического Архитектура коррекции 41. параллельно-конвейерной Нейрокомпьютеры: разработка, применение, 2003 г., №6, с. 47-

36. Стрекалов Ю.А. устройства, функционирующего в системе счисления в остаточных классах на ПЛИС Инфокоммуникационные технологии, том 2, JT 4,2004 г., с. 46-48. S»

37. Стрекалов Ю.А. Реализация устройства нреобразования чисел, представленных в позиционной системе счисления, в систему счисления в остаточных классах, на ПЛИС Р1нфокоммуникационные технологии, том 2, 4,2004 г., с. 55 57. 43.

38. Галушкин А.И. Нейронные ЭВМ и нейроматематика (концепция развития). М.: НИИ «Квант», 1991, №

39. Тарасов Ю.А. Синтез нейросети, реализующей операция сложения двух двоичных чисел Нейрокомпьютеры: разработка и многоразрядных 45. нрименение. М.: 1992, №1, с.38-

40. Галушкин А.И. О решении задач сортировки с использованием нейронных сетей Нейрокомпьютеры: Разработка и применение. М.: 1994, №3и4, с. 31-37."

41. Галушкин А.И., Крысанов А.Н. «Нейроматематика» накет программ решения математических задач в нейросетевом базисе, Сб. докладов V Всероссийсво конференции «Нейрокомньютеры и их применение». М Радио и связь, 1999, с. 424.

42. Тимашев О.А. Решение задач сортировки на нейронной сети. Сб. докладов V Всероссийсво конференции «Нейрокомпьютеры и их применение». М.: Радио и связь, 1999, с. 438.

43. Червяков Н.И., Сахнюк П. А. Применение нейроматематики для реализации вычислений в конечных кольцах по модулю чисел Ферма и

44. Червяков Н.И., Сахнюк П.А. Применение нейроматематики для реализации вычислений в конечных кольцах по произвольному модулю. Сб. докладов VI Всероссийсво конференции «Нейрокомпьютеры и их применение». М.: Радио и связь, 2000, с. 586. 50. 51.

45. Галушкин А.И. Теория нейронных сетей. Кн.1 М.: ИПРЖР, 2

46. Галушкин А.И. Перспективы развития теории нейронных сетей. Высокоскоростные вычисления. Архитектура, производительность, Нейрокомпьютеры: разработка и применение.- М.: 2000, МЗ. прикладные алгоритмы и программы суперЭВМ. Под ред. Ковалика Я. М.: Радио и связь, 1988.

47. Галушкин А.И., Судариков В.А., Шабанов Е.В. Нейроматематика решения задач на нейрокомпьютерах Математическое методы 54. 55. 56. 57. 58. 59. 60. моделирование. -М.: 1991, Т.З, №8, с. 101-

48. Галушкин А.И., Кирсанов Э.Ю. Нейронные системы памяти. М.: МАИ, Галушкин А.И. Итоги развития нейронных сетей в работах Научного Гэри М., Джонсон Д. Вычислительные машины и труднорешаемые Кузнецов О.П., Адельсон-Вельский Г.М. Дискретная математика для Головин Б.А.. Параллельные вычислительные системы. М.: Радио и Ачасова СМ.. Вычисления на нейронных сетях: Обзор 1992,4.1 и 4.2. центра нейрокомпьютеров (1965-1995 гг.). -М., 1995. задачи. М.: Мир, 1982. инженера. М.: Энергия, 1988. связь, 1

49. Программирование, 1991, №2, с.40-

50. Горбань А.Н.. Обучение нейронных сетей. М.: ПараГраф, 1990.

51. Галушкин А.И. и др. Некоторые концентуальные вонросы развития Самарский А.А., Гулин А.В. Численные методы. М.: Наука, 1989, с.432. Ахо А., Хопкрофт Дж., Ульман Дж.. Построение и анализ нейрокомньютеров. Уснехи зарубежной радиоэлектроники, 1997, N22, с.3-10. вычислительных алгоритмов.- М.: Мир, 1

52. Липский В. Комбинаторика для нрограммистов. М.: Мир, 1

53. Уоссермен Ф. Нейрокомпьютерная техника: Теория и практика. М.: Левченко Е.Б. Физическая реализация нейроподобным элементов. Мир, 1992, с.

54. Итоги науки и техники. Сер. Физические и математические модели нейронных сетей, Т.1,4.1. М.: ВРШИТИ, 1990, с. 93-156.

55. Копыткова Л.Б. Роль онерации линейная свертка в цифровой обработке сигналов. Материалы Всероссийской научной конференции (Ставрополь, 2730 сентября 2000 г.) -Ставрополь, 2000. с. 183-187.

56. Копыткова Л.Б., Червяков Н.И. Сравнительный анализ методов перевода чисео из СОК в ПСС. Проблемы физико-математических наук: материалы 46 научно-методической конференции. Ставрополь: изд-во СГУ, 2001, с. 54-57.

57. Сахнюк П.А., сетей и Шаношников А.В., системы Копыткова Л.Б. Приближение классов для обеспечения нейронных остаточных

58. Ставрополь: изд-во Сев.-Кав. ГТУ, 2000, с. 101-104.

59. Червяков Н.И., Копыткова Л.Б., Хаматова М.Х. Метод перевода чисел из ненозиционной системы счисления в позиционную. Проблемы физикоматематических наук: материалы 44 научно-методической конференции. Ставрополь: изд-во СГУ, 1999, с. 54-57.

60. Червяков Н.И., Сахнюк П.А., Копыткова Л.Б. Применение нейронных сетей для прямого и обратного преобразования кодов СОК. //Вестник СГУ. Вып. 18. Физ.-мат. науки. Ставрополь: изд-во СГУ, 2000, с.96-101.

61. Червяков Н.И., Копыткова Л.Б., Пепретимова Е.В. Проблемы реализации процессоров в распределенных вычислительных естественно-надежных 2000,с.61-71.

62. Червяков Н.И., Копыткова Л.Б., Лавриненко И.Н. Метод онределения позиционных характеристик чисел, представленных в непозиционной системе счисления Проблемы физ.-мат. наук: Материалы 44 научно-методической конференции, Ставрополь: изд-во СГУ, 1999, с.53-57.

63. Червяков Н.И., Сахнюк П.А. и др. Отказоустойчивые непозиционные процессоры с использованием искусственных нейронных сетей Материалы 13 НТК «Внедрение новых информационных технологий в процессы управления войсками и оружием, водготовку офицерских кадров в ВУЗах». Ставрополь: Филиал Ростовского военного интитута Ракетных войск, 2000, с.5.

64. Червяков Н.И., Сахнюк П.А., Копыткова Л.Б. Нейронная реализация преобразования данных но произвольному модулю Материалы 25 НТК Сев.Кав. ГТУ за 1999 г., Ставроноль: Сев.Кав. ГТУ, 2000, с.136.

65. Червяков Н.И., Сахнюк П.А., Копыткова Л.Б. Применение искусственных нейронных сетей в отказоустойчивых модулярных процессорах Материалы 25 НТК Сев.-Кав. ГТУ за 1999 г., Ставрополь: Сев.Кав. ГТУ, 2000, с. 139. системах. Вестник СГУ. Вып. 20. Физ.-мат. науки. Ставрополь: изд-во СГУ,

66. Червяков Н.И., Сахнюк П.А., Копыткова Л.Б. Приложение нейроматематики в конечных кольцах Материалы 25 НТК Сев.-Кав. ГТУ за 1999 г., Ставрополь: Сев.Кав. ГТУ, 2000, с. 134.

67. Червяков Н.И., Сахнюк П. А., Лавриненко И.Н. Применение многоступенчатой системы остаточных классов для вычислений с большими числами Материалы в процессы 13 НТК «Внедрение новых и информационных подготовку технологий управления, войсками оружием, офицерских кадров в ВУЗах». Ставрополь: Филиал Ростовского военного интитута Ракетных войск, 2000, с.6-7.

68. Банман О. А. Специализированные процессоры для высокопроизводительной обработки данных. Новосибирск: Наука, 1988.204с.

69. Березюк И.Т. Жив5Д1есть микропроцессорных систем. Киев: Техника, 1989.-143 с.

70. Блейхут Р, Теория и практика кодов, контролирующих ошибки. М.: Мир, 1986.-448 с. 87. 456 с.

71. Галуев Г.А. Параллельные цифровые нейрокомпьютерные системы и Валях Е. Последовательно-параллельные вычисления. М.: Мир, 1985. нейросетевые процессоры обработки и распознавания зрительных образов. Таганрог: НИИ МВС ТРТУ, 1997. -136 с.

72. Галушкин А.И., Крысанов А.И. Оценка производительности нейрокомпьютеров Зарубежная радиоэлектроника. Успехи современной радиоэлектроники, 1998, №1, с.22-33.

73. Гамкрелидзе А. Цифровая обработка на основе быстродействующих БИС. М.: Энергоатомиздат, 1988. 136 с.

74. Гуляев А.В. Организация живучих вычислительных систем Управляющие системы и машины, 1987, №5, с. 26-29.

75. Эрофеев А.А. Сигнальные процессоры. М.: Знание, 1991. 62 с.

76. Задирака В.К. и др. Об эффективных по быстродействию алгоритмах решения основных задач ЦОС Управляющие системы и машины, 1989, Хаб. с. 109-111. 94. 95. 96. 204 с. 97. 98. 99. 76.

77. Червяков Н.И., Велигоша А.В. Применение модулярного кодирования для синтеза выскокоскоростных цифровых фильтров Кибернетика и системный анализ, Киев, 1998, JNr22, с. 116-124. Кун Матричные процессоры на СБИС. М.: Мир, 1

78. Оппенгейм А. Цифровая обработка сигналов. М.: Связь, 1979. 416 с. Шуба Ю.А. Оценка целесообразности применения системы в остаточных Информационные системы. Табличная обработка информации Под. Ред. Иване Д. Системы параллельной обработки. М.: Мир, 1996. 408 с. Кохонен Т. Ассоциативная память Пер. с английского, М.: Мир, 1980. Е.П. Балашова. -Л.: Энергоиздат, Л.О., 1985. классах в аппаратуре обработки сигналов Радиотехника, 1980. Т.25, №1, с.75-