автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Проектирование устройства микропрограммного управления на основе базового матричного кристалла

р р 5аш@1фтский государственный технический

университет

/ у ил\ени лбу рлихана беруни

На правах рукописи Камалов Абиджан Алаханович

ПРОЕКТИРОВАНИЕ УСТРОЙСТВА МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ НА ОСНОВЕ БАЗОВОГО МАТРИЧНОГО КРИСТАЛЛА

Специальность 05.13.05 — Элементы и устройства вычислительной техники и систем управления

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

ташкент — 1904

Работа выполнена в Институте Кибернетики НПО «Кибернетика» АН Республики Узбекистан и ГОСНИИАС МАП России

Научный руководитель — доктор технических наук,

профессор Магрупов Т. М.

Официальные оппоненты: доктор технических наук,

профессор Насыров М. Ш.

кандидат технических наук, с.н.с. Бабакулов И. К.

Ведущая организация — Институт Энергетики и Автоматики АН Республики Узбекистан

Защита диссертации состоится « » 1994 г.

в /[} час. на заседании специализированного совета

К 067.07.29 Ташкентского Государственного технического университета по адресу: 700095, г. Ташкент, ул. Университетская, 2.

С диссертацией можно ознакомиться в фундаментальной библиотеке Ташкентского Государственного технического университета

Автореферат разослан « // » ¿¿Н/гМФЛ 1994 г.

Ученый секретарь специализированного совета, доктор технических паук,

профессор ЛЛг/^^о Р- Х- ХАМДАМОВ

"о

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. В связи с последними достижениями в технологии изготовления интегральных схем (ИС), больших и сверхболь-1нх интегральных схем(БИС и СБИС), возникла необходимость пере-гштреть некоторые установившиеся метода и принципы создания устройств управления электронно-вычислительных ыаяия (ЭВМ). Устройство управления, являясь базовым функциональным узлом ЭВМ различного класса: микро-, мини-, супер-ЭВМ я ЭВМ средней производительности реализуется как микропроцессор, центральный процессор, процессор н т.д. От структурного построения я проектирования данного ¿ушсцнонального узла зависит создаваемая будущая архитектура вычислительного устройства или системы и организации всего вычислительного процесса в системе! Устройство организуется как аппаратным способом управления, так и микропрограммным принципом управления, в зависимости от способа хранения управляющей информация в памяти ЗЕУ, где содержится кодовая комбинация сигналов управления, ймея большие преимущества (система с микропрограммным управлением очень гибкая, технология изготовления и наладки устройства или системы по сравнению с аппаратной логтой несложная) перед устройством с аппаратным способом управления устройство «шсропрограммным принципом управления получило наибольшее применение в микропрограшируе-мых архитектурах.

Проектирование и исследование устройств с микропрограммным вринципом управления становится особенно актуальным в условиях постоянного усложнения управления специализированных процессоров и процессорных элементов для цифровой обработки сигналов, изображений 'ж т.д.'

С особой необходимость!) возникла задача системного подхода к проектирование устройств с микропрограммным принципом управления ■я блока микропрограммного управления (ЕМУ), который является базо-внм. блоком устройства. . ■■■'''■„

Работа выполнена в соответствии с темой "Исследование и разработка спепшлизированного процессорного элемента (СГО>" (договор * 5 от С8.01.1Э88г> .

цельв диссертационной работы является исследование и разработка способа проектирования; и синтез устройства микропрограммного управления, его сановных блоков на основе базового матричного кристалла (ЩК).

Основные задачи исследования; Для достижения поставленной цел решены следующие задачи:

1. Исследованы принципы организации устройств микропрограммны] управлением й проанализированы существующие большие интегральные схемы (БИС) ЕМУ.

2. Разработан способ проектирования устройства микропрограммного управления.

3. Синтезированы архитектуры устройства микропрограммного управления и БМУ. '

4. Сформированы исходные данные для проектирования функциональных блоков ШУ.

5. Синтезированы основные функциональные блоки (ФБ) БМУ.

6. Логически смоделированы функциональные блоки БМУ на базе БМК 1515ХМ1 (БСЭ.БИБ) .

Методы исследования основаны.на использовании теории управляющих автоматов, графов, математической логики и вычислительных систем, а также методов схемотехники.

Научная новизна работы заключается в следующем:

1. Поставлена и решена задача системного подхода к проектируемому блоку: БМУ рассматривается как базовый функциональный блок устройства микропрограммного управления (УзШ и как типовой БИС.

2. Предложены архитектуры УМУ: с последовательной обработкой микрокоманд, с двухуровневой и трехуровневой конвейерной обработке] микрокоманд.

3. Предложен способ проектирования УМУ,•определяющий последовательность синтеза УМУ, БНУ я его ФБ.

■4. Синтезирован принципиально новый секпионно-наращкваемнй БИ БМУ с разрядностью их 14р, где и - необходимое число наращивания

5. Предложено новое техническое решение в построении УМУ: аппаратный сброс и конвейерная обработка микрокоманд.

6. Синтезированы новые функциональные блоки: регистр; адреса -.- счетчик циклов, микропрограммный счетчик, .цветное устройство управления, коммутатор адреса, указатель стека, стек "ШО * и форми рователь признака нуля.

Практическая ценность работы заключается в,следующем:

1. Предложенные метода синтеза функциональных блоков позволяю: синтезировать БМУ и спроектировать другие необходимые цифровые БИС

2. На основе синтезированной архитектуры УМУ можно проектиро-

ат> специализированные процессоры и процессорные элементы с кон-ейерной обработкой команд.

3. Синтезированная ж моделированная структура ЕМУ ври условии го изготовления по технологии ИОП 1515ХИ1 как БИС БМУ, является ппаратно и программно совместимым с микропроцессорным комплектом ¿804(ТТМ I и аппаратно совместимым с другими ИС с ТТЛ - уровнями [апряжения.

4. При соответствующей технологии возможно серийное изготовдв-ше функциональных блоков ЕМУ для различного применения в радио-лежтронной аппаратуре (РЗА) и электронно-вычислительной аппарату-

(ЭЗА).

; Научные положения, выносимые на защиту:

1. Предложенный способ проектирования устройства микропрог->аммнйго управления позволяет синтезировать УМУ и блок микропрограммного управления с учетом особеинбстей проектирования БИС.

2. Разработанный метод синтеза архитектуры БМУ и его функциональных блоков основан на использований'системы автоматизации про-5ктжрования для СшМ типа "УАХ*.

' ■. ■ ■ 3. Предложенный способ формирования исходных данных для проек-гкровавжя ¿Б ИЯ обеспечивает простоту представления информации и использования систем автоматизации проектирования. .

4. Кетод синтеза архитектура УМУ и на перспективных эле-иентннх базах типа БЫК 1515ХШ. ( БСЭ.ЕИБ) позволяет разработать схе-ин в микромзцгиатврном исполнении.

5. Предложенный способ наращивания микропрограммного счетчика позволяет- синтезировать ЕМУ, УМУ я построить устройство формирования адресов для процессоров с разрядностью и х 14, где и - необходимое число наращивания.

6. ЦреддоженаыЙ способ соединения элемента ИЛИ-НЕ и регистра исполнительного адреса и введения их в структуру УМУ позволяет аппаратный сброс и конвейерную обработку микрокоманд, что повышает быстродействие устройства. о

Реализация и внедрение результатов исследование. Результаты . джссертационноЗ работы нашли применениё при проектировании специализированного процессорного элемента' для цифровой обработки сигналов.

Результат внедрения подтвержден соответствующим актом.

Апробация -работы. Основные результаты диссертационной работы Докладывались на: 2-Всесоюзной школе "Автоматизация создания мате-

матического обеспечения и архитектуры систем реального времени", г. Иркутск, 199U г. ; научных семинарах лаборатории "ВТ в CAIW" ИК с ВЦ УэНПО "Кибернетика", отдела 129 СПКБ АиВГ, УзЖГО "Кибернетика", кафедр: "РИС", "КТРЭС", "ВИКСС" и "ПЭ" ТашГТУ им.Беруни.

Пуолигкагши. По результатам выполненной раооты получены авторское свидетельство н ПАТЕНТ на изобретение, зарегистрированы трн отчета НИР и отчет о патентном исследовании, техническое задание, опубликованы тезисы доклада в препринт.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения и списка литературы, включающего 92 наименований. Основная часть работн изложена на 130 страницах машинописного текста. Работа содержит 32 рисунка, 17 таблиц и приложение.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность выбранной темы, изложены цель исследования, основные задачи, научная новизна, научные положения выносимые на защиту и практическая ценность полученных результатов исследования.

Первая глава посвящена исследованию способов управления процессоров и ЭВМ, принципов организации устройств одноуровневого и двухуровневого" шжропрограммного управления.

На основе анализа особенностей построения устройств управления определены два принципа организации УУ: аппаратное управление и микропрограммный принцип управления, заключающиеся в использовании специального запоминающего, устройства для хранения управляющей■информации. Приведена сравнительная оценка реализации устройств мик-роирограммного управления.

Ддя проектирования устройства микропрограммного, управления на основе базового матричного кристалла (БМК) обосновано применение структуры одноуровневого микропрограммного управления . ( МУ}, как эффективный способ управления.

В работе приведены способы кодирования полей й выполнения микрокоманды, определены типы микрокоманд (горизонтальная и вертикальная ) и отмечена целесообразность использования горизонтальной микрокоманда !Мк), которая обеспечивает максимальное распараллеливание микроопераций.

Анализированы структурное построение и функциональные возмож-

иоста БИС £МУ по архитектуре и техническим параметрам. Они являются базовым функциональным бло-.ли одноуровневого устройства мик- . ропрограммного управления, и обоснованы конкретные ЕИС БМУ для технического совершенствования. 4

Обоснована необходимость разработки конкретного способа проектирования УМУ. Исследование и разработка специализированных процессоров и процессорных элементов обуславл!шает необходимость исследования способов- организации устройств управления, в частности, устройств микропрограммным управлением, как наиболее универсального способа управления.

На основе анализа существующих работ и исследований принципов организации управляющих систем а устройств управления определены два направления работ:

1. Работы, в которых описываются модели автоматов и сетей, методы синтеза вышеуказанных устройств. В данных исследованиях приведены классические теории конечных автоматов, в частности, общие часто повторяющиеся структуры микропрограммных автоматов ("/дли и Мура, Уилкса-Стрннжера) и управлявших устройств (модель В.М.Глуш-кова). Кроме того, в указанных работах преобладает теоретическое описание логических алгоритмов, граф состояний и переходов устройств, способы составления микропрограммы.

2. Работы посвященные методам автоматизированного проектирования БИС, СБИС/начиная с разработки отдельных элементов, их раз-нещения, трассировки и кончая проверкой топологии в соответствии правилам проектирования, вопросы упрощения логических функций и языков описания, использующиеся для автоматизации процессов проектирования и моделирования. В целом, в этих работах рассматриваются логическое проектирование ЕИС, СБИС, их функциональных узлов и создания самих САПР ЕИС.

.Такт образом, в работах по второму направлению отсутствуют вопросы синтеза функциональных устройств, в частности микропрограммных устройств, а в работах по первому направлению не рассмотрена вопросы проектирования и конкретного метода синтеза микропрограммных устройств с использованием современной системы автоматиза-' цаи проектирования, основанной на новой элементной базе интегральных схем, ЕИС и СБИС.

Ядниое обстоятельство предопределило необходимость проектирования УМУ, с точки зрения системного подхода при синтезе БМУ.

В первой главе также приведены особенности используемой САПР

БИС.

Описаны постановка задачи в соответствии с целью диссертации, системные требования и необходимые научные задачи, подлежащие решен]

Во второй главе содержится материал по вопросам проектирования устройства микропрограммного управления и содержит метод синтеза Ш декомпозишш ЕМУ - автомата, способы представления функций и определения исходных данных для проектирования ЕМУ, метод синтеза (¿ункцн-ональных блоков ЕМУ и метод проектирования ¿Б БМУ на базе БИС в САПР БИС.

Предложенный метод синтеза УМУ заключается в следующем. УМУ синтезируется в виде микропрограммного автомата 5у^у. имеющее :

Н^-множество внешних входных сигналов, К^ - множество внутренних входных сигналов, V/,, - множество внешних выходных сигналов, Рп -множество внутренних выходных сигналов, полное состояние входных сигналов Зу^^у, т- полное состояние выходных сигналов AJ -мно-

жество состояний ,а(о) = а( - начальное состояние ¿у а){- & нечное состояние Зу^у.

Функционирование.микропрограммного автомата осуществляете анологично функционированию устройства с одноуровневым микропрограм] ным управлением, но с некоторыми особенностями, и основа 5у;а1у формируется из базовых блоков : БМУ и блока памяти микрокоманд л БПМ).

Учитывая эффективность использования совмещенного способа выполнения микрокоманд в структуру микропрограммного автомата^у^у. вводятся аппаратные средства конвейеризации. Кроме.того, предусматривается средства для прерывания, синхронизации и начал&ной установки.

Исходными данными для проектирования-УМУ являются:, структура' и принцип организации устройства одноуровневого микропрограммного управления; разработанная структура БМУ; способы адресации блока па мяти микрокоманд и базовые функций управления; разработанная система микроинструкций БМУ; типы микрокоманд (горизонтальная); граф-схе ма алгоритма (ГСА) работы БМУ;, системные требования, предъявляемые к устройству. .;.•',"■•

Результатом проектирования УМУ является: архитектура УМУ с пос ледовательной обработкой микрокоманд; архитектура УМУ с конвейерной обработкой микрокоманд;^ сопоставительный анализ спроектированных ; архитектур УМУ. .

Ероектирование ЬЫУ предлагается проводить системным подходом, гаа как ЕМУ является базовым фуньдиональным блоком У?£У и в тоже время во вторых по уровню интеграции он будет представлять БИС. Следовательно проектирование ЕМУ необходимо производить в два этапа: первый этап - проектирование ЕМУ как базового блока УМУ, второй этап - проектирование ЕМУ в виде БИС. Предлагается,на первом этапе, проектирования ЕМУ, решить задачу декомпозиции ЕМУ и определить способ адресации и базовые функции управления. Решение задачи декомпозиции ЕМУ заключается: а) в представлении ЕМУ в виде "автомата" -- имеющее: А£щу - множество состояний, 2щу - множество вход-

ных сигналов, У/вду - множество выходных сигналов, ?- функцию пере- . ходов, Л- функцию выходов и а( - начальное состояние ЕМУ-автомата; б) в построении сети ЕМУ- автомата -Ь^^у, результирующий автомат ^'ЕЫУ (конечныЯавтом-ат) которого реализует заданный ЕМУ-авто-ыат- Таким образом, решая задачу декомпозиции ШУ - автома-

та, можно разработать структуру БМУ и синтезировать его отдельные ФБ.

Архитектурное построение и алгоритм функционирования ЕМУ, соответственно устройства микропрограммного управления, зависит от того, какой способ адресации управляющей памяти и функции управления заложены при проектировании.

Определены две труппы операций, реализуемые ЕМУ соответствующие двум функциям: операции образования адреса; операции организации и подготовки соответствующей информации к операции образования адреса (управляющие функции - базовые функции управления^.

Основными исходными данными для проектируемого ЕМУ являются следующие: формирование на основе.первичных исходных данных технические характеристики С параметры); способы адресации и базовые .....

функции управления; декомпозиция ШУ - автомата. В процессе проектирования после определения основных исходных данных формируется следующее: . система микроанструкций ЕМУ и ГСА работы БМУ. Система, ынкроинструкций формируется исходя из базовых функций управления'. . Алгоритм функционирования ЕМУ представляется в виде совокупности .. частных ГСА. Частные ГСА формируются, исхода из возможно реализуемых способов адресации, базовой функция управления и.соответственно, конкретной мккроинструкцаи. На базе основных исходных данных а с . учетом системных требований.осуществляется синтез архитектуры ЕМУ..

Следующим этапом работы после синтеза.архитектуры БМУ является синтезирование .функциональных блоков. ЕМУ.

Исхода из требований, предъявляемых к ЕМУ и ГСА работы ЕМУ формируются исходные данные для синтеза конкретного <*Б.

ФБ'БМУ могут быть : блок управления, счетчик микрокоманд, мультиплексор, регистр и т.д. Синтезирование структура функциональных блоков Б./У выполняется по иерархическому принципу. Решает ся подобная декомпозиции БМУ-автотта задача: декомпозиция "функционального блока-автомата", итогом которого является результнруи щий (ЬБ-автодат и его сеть (т.е. структура ФБ). При этоа учитывается особенность блока: если ФБ счетчик или регистр, то он ра суатрцвается как и послэдовательностный автомат, еслк ФБ - блок управления, то оп проектируется с учето'и особенностей синтеза управляющих автоматов и т.д. Результатом синтеза конкретного функци овального блока является следующее: структура ФБ; опЕсанке пршщЕ па работы ФБ; таблица истинности иле граф пореходов ФБ; услов но-графическое обозначение ^УГО) ¿Б.

Итогом синтеза Б1лУ является: архитектура ШУ; ГСА работы ЕМУ система микроинструкций ЕМУ; структуры, описание принципов работы таблицы истинности, УГО ЕМУ и его «^сопоставительный анализ спроектированного ЕМУ и его аналога..

..Второй этап проектирования ЕМУ - проектирование ЕМУ на основ базового матричного кристалла, заключающийся в логическом проеатп-рованян БИС -ЕМУ с помола САПР. Для этого необходимо использовать элементы ЕМК'1515ХШ. ( ЕСЭ.БИБ ) и САПР "Вектор". Логическое проект! рованне ЕМУ в САПР "Вектор" производится в сдедуащай последоватсд; ностя: проектирование функциональных узлов, проектирование ФБ п проектирование БМУ. Логическое проектирование .¿Б осуществляется на основе двух этапов: формирование исходал данных для логического .моделирования; логическое моделирование. На' этапе ¿ормировакш исходных данных формируется структурно-логическая схема ФБ и УГ0: определяется.режим работы £Б, составляется тестпрограмма проверки ФБ. Логическое коделирование выполняется аппаратно-программными средствами САПР "Вектор" и заключается :' в вводе схеш ¿Б в систему и получение, на экране схеш; в вводе тестпрограмш проверки ФБ; в математическом моделировании; в отладке.логической схемы. фБ; в ' получении результата с помощью печатающего устройства в виде схеьа и временной диаграммы работы ФБ.

- Результатом логического проектирования БЫУ являются схеш Э1, 32,53 ЕКУ, . ФБ (схема 31 - архитектура,, схема 32 - функциональная схема, схема.'33 - логическая схема) и временные диаграммы работы ■ ЛБ Е®. ■ ■'•'•■••• • " •

В третьей главе рассматриваются вопроса спнтеэа ж пряткпш работы функциональных блоков ЕМУ, приведены сшггезнроваяпая архитектура ЕМУ, разработалпал граф-схека алгоритма работп'я сформяро-ваяная система микроппструтщиЗ ЕМУ, сйнтоэпрованпзб структуры функциональных блоков Ш7: регистра адреса-счетчюса циклов (РгА), фор-итфователя празпака пуля (ФШ), шгкропрограпяного счатчняа (СИ), указателя стела" (УС), стека адресов микропрограмм fCTEK)"LJFD гссгляутатора адреса (КА) я местного устроЗстэа управления (МУУ).

Являясь одним лз виутроппях истопников ^оргзлрозапал адраса Е'?У РгА,'. 'способ, тостровяяя которого завгзэя авторсяза свгистальст-еои, синтезировал па оспосс рогзстра с сппхропяоЗ паралл&зьпой за-пясыз данных я знпэтавщого счотчаха.'Повызенио разрядности регистра до 14 .позволяет увеличение количества оргаяазуегrix цеялов, а наличие второго входа "разреззпая" обеспочлвазт по только ваутрея-псе разрояенио, но и внесшее fпо отисавнгэ БЙС) рззрспеяпо запаса в РгА.

Соттезгфовапяе СМ, такло являющегося внутренняя источником ЕМУ,в вяце рогдтра с синхронной параллельной заппсьи-дапнпх з сгс.~ . • т. приращения позволяет форгтаровать 14-разрядпнй адрес. Лрадяояеа-пнй способ -наращивания СМ, заавдеяный авторсппгл свидетельством, позволяет синтезировать Ш7 сепционно-наращивлемим я УМУ с разрядность ö п х 14, где и - необходимое число наращивания.

Исполнение СТЕКА адресов микропрограмм в ваде регистрового файла (тяп памяти "LIFO в ) я неслогшоо управление СТЕКом сонраца-■ от.■ аппаратные затраты ЕМУ. Увеличение разрядности формзруеиого '(хранимого) ацреса (14р) и размерности СТЕКа обеспечивает организацию прерываний в УМУ, соответственно в процессоре до восъш уровня.

Синтезирование указателя стека на основе 3-х разрядного реверсивного счетчика обеспечивает сокращенно аппаратных затрат ШУ, а выработка УС двух кодов-сигналов С1 и С2 управления позволяет ап-ларатно управлять СТЕКом'"LiF0 что повышает быстродействие доступа к памяти, следовательно, производительности УМУ.

Увеличение разрядности КА, синтезированного-по схеиэ 4 1, обеспечивает формирование-(выбор) 14-разрядного адреса, следовательно, обращение к блоку памяти Мк с наибольшими ее размерами. Отсутствие на выходе КА трехстабильных элементов сокращают аппаратные затраты УМУ.

Синтезированный на основа матрицы. "И" и "ИДИ" местное устройство управления при выполнение каждой михроинструкцик вырабатывает одновременно коды управления ЕЫУ.

В этой главе также приведены сравнительные технически параметры БИС ШУ сущаствувздас мяжропроцессорных комплектов и спроектированного Н!У, осуществлен сравнительный анализ предложенного ЕМУ я его наиболее близкого аналога по функциональным блокам ж сигналам, показано преимущество синтезированного ЕМУ.

Четвертая глава посвящена сжнтеэу архитектуры УМУ и логическому проектирование ФБ БШГ. Синтезированы архитектуры трех УШ: с последовательной обработкой, с двухуровневой и с трехуровневой конвейерной обработкой Ык, на основе предложенного метода синтеза в проектированного ЕМУ, В первых двух структурах УКУ код управления арифметическим устройством САУ) непосредственно вырабатывается ЕШ, & в УЫУ трехуровневой конвейерной обработкой Шс код управления доводится до АУ через регистр ¿аннне структуры УМУ и способы обработки кк различается: длительности) такта, количеством такта в аппаратными затратами. Рассмотрена длительность такта микропроцессора для трех вариантов УМУ.

В четвертой главе также приведен сравнительный анализ между спроектированными устройствами и с существующими аналогами,показано преимущество ¿.азработанянх структур УкУ.

Наиболее близким аналогрм для разработанных У1(У является ШУ, состоящий из мультиплексора кода условия, преобразователя начального адреса, преобразователя адреса, вины адреса ветвления, ЕИС К1804ВУ4, мультипрограммной памяти и регистра Мк. Недостатком данного блока являлось его малое быстродействий в связи с невозможностью совмещения операций по формированию адреса и считывания 1& различных этапов. В связи с этим предложен способ соединения але-мента ШШ-НК я регистру исполнительного адреса я введении их. в структуру УЫУ, защищенной ПАТЕНТОМ. Исползование предложенных трех УМУ дало возможность : а) формировать адрес следующей Кк из внешни) я внутренних источников адреса (1-, 2- и 3-й вариант УМУ); б) осуществить аппаратный сброс (все три варианта УМУ); в; хранения исполнительного адреса ( 2- и 3-й вариант УНУ); г) записи, хранения и последовательной выборки lte.no исполнительному адресу (все три варианта УМУ); д) совмещения операций по формированию адреса и считывания Ик различных этапов (2-й 3-й вариант .УкУ!«.

Приведены результаты логического проектирования 4'Б ЕМУ. Проектирование ОБ Б&У производились согласно предложенного мэтода проектирования 4Б ЕМУ с помощью САПР "Вектор", загруженное на ЭВМ " ■УА1", в следующей последовательности: РгА, 4ПН, СН, УС, СТЕК "иРО КА, МТУ, ЕМУ. Разработанный способ формирования ясходшп данных в предложенном метода синтеза УМУ, ЕМУ я его ФБ позволил ускорить ввод данных и эффективно использовать основные процедуры моделирования системы САПР "Вектор".

В заключении приводятся следующие основные выводы ж результаты диссертационной работы:

1. Исследованы принципы и особенности организации устройств управления ЭВМ, процессоров и микропроцессоров. Приведены способы управления ЭВМ, процессоров и микропроцессоров, кодирования полей и выполнения микрокоманда, определена целесообразность использования горизонтальной Ми, которая обеспечивает максимальное распараллеливание микроопераций.

- 2. На основе сравнительного анализа структурного построения н функциональной возможности существующих БИС £МУ и УМУ, обосновано применение структуры одноуровневого МУ для синтеза УМУ к конкретный БМУ для технического совершенствования.

3. Предложен способ проектирования УМУ, позволяющий синтезировать УМУ и ЕМУ с'учетом особенностей проектирования БИС.

4. Разработан метод синтеза архитектуры БМУ и его функциональных блоков, основанный на использовании систем автоматизации проектирования для ЭВМ типа "УАХ". ..

5. Предложен способ формирования исходных данных для проектирования (моделирования) ФБ ЕМУ; обеспечивающий простоту представления информации и использования систем автоматизации проектирования.

6..Предложен метод синтеза архитектуры УМУ и БМУ на перспективных элементных базах типа ЕМК 1515ХМ1 (БСЭ.БИБ). позволяющий ч разработать схемы в; микроминиатюрном исполнений.

?. Предложен способ наращивания микропрограммного счетчика у позволяющий синтезировать БМУ, УМУ и построить устройство, формирования адреса для процессоров с разрядностью п х 14, где и - необходимой число наращивания.

8. Предложен способ соединения элемента ИЖ-НЕ и регистра исполнительного адреса и введения их в структуру УМУ, позволяющий / аппаратный сброс и конвейерную обработку микрокоманд, что повышав ет быстродействие устройства.

9. Разработанная структура Ш7 позволяет нормировать 14-раз-рядиый адрес следующей микрокоманды способами: нормирования адреса наращиванием предыдущего на "1", формирования адреса многократным повторением одного и того же адреса(СЫ), нормирование адреса по условному ш безусловном}' переходу либо по внутреннему источнику 1РгА, CU, СТЕК), лийо по внешнему источнику (Erik, ¿щКА, ¿щВП), формирование адреса по условному или безусловному переходу к макропод-програмые, формирование адреса с организацией циклов РгА.

10. Синтез стека адресов микропрограмм "LIFO" с размерностью 6 х 14р обеспечивает хранение 14-разрядного адреса и организацию прерываний в процессоре до восьми уровней. Предложена структура УС на основе 3-х разрядного счетчика, позволяющая аппаратно управлять стеком "UFO",что соответственно повышает быстродействие устройства.

11. С.штеэнрованы архитектуры УМУ, позволяющие разрабатывать специализированные процессоры н процессорные:элементы с конвейерной обработкой Ик.

12. ^Иэделированная с помощью САПР "¿>ьктор" структура ЕМУ показывает , что при соответствующей технологии изготовления возможно серийное изготовление i-E в вше '¿С аппаратно и программно совместимый с микропроцессорным комплектом К 16С4 и аппаратно совместимые с ' другими ИС с ТТЛ - уровнями напряженна для различного применения

в РЭА И ЭВА.

Опубликованные работы пр теме диссертации:

1. Качалов A.A., úarpjnoB t.l¿. Устройство микропрограммного управления. А.С, * 1815636 Кя. б 06 F 9/22 СССР,-4332216/24; • Заявл. 18.12,SC. : ' ' "

... 2. Еамалов A.A., Иагрупов Т.Ы. Устройство микропрограммного управления. ПАТЕНТ В 145 Ка. Й С6 F 9/22 Р.Тзб. ,-4832216;. Занвл.' 18.12.90. . : • '.. " : -

3. Магрупов Т.Н.,,Качалов A.A. Принцип и метод проемщювания устройства микропрограммного управления на основе базового матричного кристалла// Препринт.АН Р.Уз. КШ"Кибернотика".Ташсонт.-1993.С.14

4. Качалов A.A. Цринщш построения 14 разрядного блока форлш-рования адреса. -Тезис доклада// 2-Всесоюзная школа "Автоматизация создания математического обеспечения и архитектуры систем реального времени",-Иркутск.-1S90.C.193-194.

- 5. Каналов A.A. Исследование; и разработка специализированного процессорного элемента. Аннотированный отчет. СПКБ АСУ УзНШ"Кй-. бернетика".-Ташкент.-1988.;-с.18. .

6. Каналов A.A. Исследование н раэработза спецаагязвровяяиого процессорного элемента. Отчет о НИР. СПКБ АСУ УзНПО "Кнбернотюш". -Ташкент.-1S88.-с.30.

7. Камалов A.A. Исследование и разрас5отка спецЕалазнровапного процессорного элемента. Отчет о патентном исследования. СПКБ АСУ УзНПО "Кибернетика".-Ташкент.-1988.-с.39

8. Камалов A.A. Исследование и разработка спецваллэирозааяого процессорного элемента. Техническое задание. СПКБ АСУ УзНПО "Кя-бернеткка".-Ташкент.-1988.-е.13 .

9. Камалов A.A. Исследование и разработка устройства ¿ораяро-вания адреса микропрограммного устройства управления. Отчет о НИР. УзНПО "Кибернетика",х/р центр "Интеллект".-Ташкент.-1990.-с.17

05.13.05 - ^соблаи техшкаси ва.систеыаларни бошцарит але-ыентлари ва цурашалари нутахассислмги буйича техника фашшрк ном-зода дар&хасн учун А.А.Каыоловнннг "Асоси патрица жристали булган микропрограмма бадан бои^аржш цурииаоини лоймхалаа" мавзусндагж даооврташюн мшшжнг цнскача мааыуня. ,

Эътиборжнгиига здооха цшшнаётган шшА-фоюя явж янги микропрограмма бюшн бов^арш цуржлиаст (Ш0, унинг асосив цишлари: шхропрограша билан бош^арш блоки 1Ш>), МЕЕ таркибига кирувчи функционал блокларни (1>Б) тадци^ атишга, лойихалайга, синтез цидиш-га ва уларнж асоси матрица булгая кристалг 1515ХМ1 элементларида танкжл зтипгга багиаланган.

Karra ва гикори даражадаги интеграл схемалар (КИС ва ЮДИС)ни «шлаб чю^аршдаги замонавжй гехнологжк яараёнларяя турли ма^садлар-га мулжалланган вахсус пропессорлар ва процессор элементларжнж яра-тжнда PjyJLtaa имкониятидая, улар асосжни талкил этувчж янги бош^аржл чуркмалар* ва блокларн, «ту жушаявя HEfy в* (бу фгржлна аспарагусу ли асосйи гузвлган бош^ариш ^уржжиасвдая содда маятици* тузклиши ва тез узгартирилюяи билан jap^ ^ждади) тащу«, lyutim ва тузил керак лжгждан ytuoy ншда ^уаилгав жлмий масажаларии ечии зарурлжги келжб чшуи. КИС ларнж ловххалавнкнг автомаглаотжрил систеиасиви (ЛАС)МБ^ ва МББ ларга синтез фдашда ¡^уллаж вамонавЛ тат^от таяабжга «а- -воб бвради ва яямий-фоюя. ишишшг долзарблигини курсатадя.

Келтяржпаётгав ншда МЕХ,, ни лойкхалаянжяг янги усулх яхкхй тоя снфатида асослаб бврнлган ва бу усулдан .фойдалаяжб МЕЕ нн синтез цеюпв ваг^гида системам ёндооиш мумкинлжги таъккмангвн.

ЛАС дан фойдаланиш асосида ИЩ, МЕЕ ва унннг ФБ ларининг тар-кибиви синтез ¡ушив усули "VAX" электрон хисоблаш мадинаси учун иш-лаб чшуигган. Fy усул КИС ларни лойихалаига иыкон бвради. •Вектор" ЛАС нинг схемаларнк моделлалгтириш муолажаларкдан туда фойдаланиш ва ахборотни ну систеыага тез киритилга имкон яр&тиб берадиган бйрлам-чи ахборотни талкил финн усули кедтнрилди.

МЕЦни, шу жумладан пропессорлар ва процессор элементларининг тезкорлигини оширувчи микробуйру^арни конвейер асосида бажариш ва шу щдамаларни ахборотдан бир ащугнинг узида бутунлай тозалаш, яъв "0" ^олатига келтириш янги техник ечим сифатвда такло|) гушшди.

Секция х;олатида ортиб борувчж янгж КИС, яъни МВБ ыоделлаштирю да ва синтез щилияди. Бу У* навбатида и х 14 разряди j^n - йртйб боршп сони ) МБ^- ни синтез ^илишга ва пропессорлар учун адресларяи ташкил к^шувчи ¡^уршшани тузишга имкояият яратиб- беради.

Диссертация рус тилида ёзидган.

. resim:

of the scientific work by A. A. Kairalov of the theme- " Microprogram control set projecting on the base of matrix crystal" proposed for the scientific decree of the Candidat of Technics by speciality 05.13.05 - "Elements and units for computing technology and control sets".

This scientific work is dedicated for study, projecting and inventing of the new microprogram control set (I.CS) and its main unit - blck of microprogram set (ei-5), functional set which BK6 consists of as veil as the realization of this matter on the base of matrix crystal 1515XM1.

The importance of the problems is concluded from the point that usage, of advantages of the modern technics of LSI andsuper LSI produsmg for the purpose of creating specialized processors . anf its elements causes.the necessity or study and invention, of; new devices and block sets. These sets differ from the apparat.. control set by means of flexibility and-simplicity. of logic scheme. Usage of LSI Automated Projectltv system (APS) for the creating of such sets -"matches the requirements of ' modern investigations and shows the importance of present work.

At present work one can see the fundamentals and development of the new scientific idea as new method of ICS projecting. This method allows.to use system approach for the MBS synthesis. The new methods of MBS and M2S architecture synthesis based.on the usage APS Tor VAX typS computer have been discovered and allow to create surecmicro. realization scheme. Also the data forming method for the MBS functional, iplock projecting.. which' provides to accelerate data input and to use the mam procedures of APS "Vector" efficiently is invented.

. The'new technical decision for K€S formation is offered: apparatus discard and converter microcomand. processing which increase set swiftness and therefore processor and. its elements switching speed. The'absolutely new section-added 'MBS • LSI is -proposed and this device allows to create address formation set for the processors of N*14 category ( N. is necessary number of additions). ^ ^ ■

Tne scientific work'is written on Russian. /L

I» - Подписано » печать ^ ^^fir'

♦ории: SPf /у/té 0«\1»:

Тира*: /À0 За«»:

Типография ТИПО «к. Нбн-Скно Ташкент — 700200 пр- РадмалышП, 10.