автореферат диссертации по электронике, 05.27.01, диссертация на тему:Конструктивно-технологический базис ИС на КНИ-подложках

На правах рукописи

СОПОВА ОЛЬГА ВЛАДИМИРОВНА

•о

КОНСТРУКТИВНО-ТЕХНОЛОГИЧЕСКИЙ БАЗИС ИС НА КНИ-ПОДЛОЖКАХ

Специальность 05.27.01 - твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах.

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Москва 2005

Работа выполнена в Государственном Учреждении Научно-Производственный Комплекс "Технологический Центр" Московского Государственного Института Электронной Техники

Научный руководитель:

доктор технических наук, профессор Сауров А.Н.

Официальные оппоненты:

доктор технических наук Шелепин H.A.

доктор технических наук, профессор Шевяков В.И.

Ведущая организация: ОАО Ангстрем

Защита состоится "_"_ 2005 г., в часов

на заседании диссертационного Совета в Московском Государственном Институте Электронной Техники по адресу: 124498 Москва, Зеленоград, МИЭТ.

С диссертацией можно ознакомиться в библиотеке МИЭТ.

Автореферат разослан "_"_2005 г.

Отзывы на автореферат просим присылать по адресу: 124498 Москва,

Зеленоград, ГУ НГПС ТЦ МИЭТ.

Ученый секретарь диссертационного Совета

доктор технических наук, профессор

iooi -s

Общая характеристика работы

Диссертационная работа посвящена разработке КМОП КНИ конструктивно-технологического базиса.

микроэлектроники является масштабная миниатюризация КМОП интегральных схем - пропорциональное уменьшение размеров транзисторов и элементов ИС. Это обеспечивает создание все более сложных, многофункциональных и производительных микросхем, а также позволяет снижать их себестоимость.

Одним из путей для продолжения масштабной миниатюризации, помимо развития традиционных технологий, является создание новых конструкций. Параметры МОП-транзистора, для уменьшения которых требуются новаторские подходы - это длина канала транзистора, толщина подзатворного диэлектрика, а также глубина стоковых и истоковых переходов.

Современным решением для преодоления ограничений в миниатюризации является, например, использование подложек, изготовленных по технологии "кремний-на-диэлектрике", или "кремний- на-изоляторе, КНИ" (Silicon-On-Insulator, SOI).

Традиционно схемы, изготовленные по 801-технологии, использовались как схемы специального назначения, для сред с повышенным уровнем радиации и температуры, когда были необходимы устойчивость к единичным сбоям, вызванным воздействием радиации, к эффекту тиристорной "защелки", а также к высокой температуре.

Актуальность темы.

Основным фактором развития

v

Однако с усовершенствованием методов формирования Б01-подложек, таких, как внедрение большой дозы кислорода, или "спекание" двух пластин с последующим расколом, качество получающихся подложек стало лучше, поэтому технология "кремний на диэлектрике" широко используется для создания уже не только специальных, но и высокопроизводительных маломощных приборов.

МОП-транзисторы на структурах "кремний-на-диэлектрике" делятся на два вида в зависимости от степени обеднения подложки: частично обедненные и полностью обедненные.

В частично обедненном транзисторе, изготовленном на подложке "кремний-на-диэлектрике", толщина слоя кремния и концентрация примеси в нем таковы, что область обеднения не доходит до слоя заглубленного оксида. Такие транзисторы имеет преимущества, выраженные в более низкой емкости р-п-переходов и сходстве с МОП-транзисторами, изготовленными по традиционной "объемной" технологии, а также в том, что влияние заряда заглубленного оксида на пороговое напряжение транзисторов мало и, следовательно, они более радиационно-стойкие.

В частично обедненном транзисторе под областью обеднения находится электрически нейтральная область, что приводит к выраженному эффекту влияния подложки, это может ограничивать ширину транзистора или потребовать дополнительного контакта к подложке. Если контакты к подложке не используются, возникает эффект плавающей подложки, приводя к таким последствиям, как включение паразитного биполярного транзистора.

В полностью обедненных транзисторах, где область обеднения достигает слоя загубленного оксида, более эффективно управление зарядом канала путем смещения, подаваемого на затвор, что делает возможным значительное повышение тока стока. Значение предпорогового тока приближается к идеальному и становится возможным уменьшение порогового напряжения без увеличения тока утечки транзистора в состоянии "выключено", что необходимо для цифровых схем с низким напряжением питания и низкой потребляемой мощность.

Применение полностью обедненных транзисторов в цифровых схемах обусловлено также тем, что проводимость таких транзисторов, а также быстродействие и плотность упаковки на кристалле выше, чем при использовании частично обедненных структур.

Перспективным является использование полностью обедненных транзисторов в аналоговых схемах из-за высокой крутизны интегральных элементов, изготовленным из них.

Результаты экспериментальных исследований, приведенные в литературе, показали, что на основе субмикронных полностью обедненных транзисторов можно получать схемы с частотой более 20 ГГц при рабочих напряжениях порядка 3 В. Объединение таких свойств, как добротность передачи сигнала и радикальное снижение "перекрестных помех" позволяет изготавливать из них качественные радиочастотные схемы.

И частично, и полностью обедненные транзисторы устойчивы к воздействию радиации.

Продолжение масштабной миниатюризации требует от транзисторов таких свойств, как устойчивость к короткоканальным эффектам, что технология кремний-на-диэлектрике обеспечивает лишь до длин канала порядка 50 нм.

Устойчивостью к короткоканальности, а также крутым наклоном допороговой характеристики обладает транзистор, выполненный по технологии кремний-на-диэлектрике, но с двумя затворами - рисунок 1.

Затвор 1

Исток Сток

Ч \ \ \ \ N ^Заглубленный \ Затвор 2

окисел ч \ \\ \\ 4

Рисунок 1 - Двухзатворный транзистор на подложке кремний-на-диэлектрике

Поэтому актуальной является задача развития технологии изготовления полностью обедненного транзистора на подложке кремний-на-диэлекгрике, а также двухзатворного транзистора, как самого актуального варианта для продолжения масштабной миниатюризации.

Цель диеЕертацЕшнной работы - разработка КМОП 1СНП констрз кгавно-технологического базиса. Для этого необходимо

• Исследовать средствами САПР влияние особенностей конструкции на электрофизические параметры двухзатворного транзистора

• Разработать технологию изготовления полностью обеденного транзистора

• Исследовать математический аппарат, используемый в моделировании, и выработать рекомендации по моделированию глубоко субмикронных транзисторов

• Исследовать экспериментально полученные данные

® Провести калибровку моделей по экспериментальным данным для повышения достоверности расчета

В работе приведены результаты исследования, проведенного посредством численного моделирования в программе КЕ ТСАБ 8.0, и технологический маршрут, пригодный для внедрения в производство. Как вариант улучшения электрофизических свойств двухзатворного транзистора предложена техника "затворной инженерии".

Научная новизна работы заключается в следующем: 1. Разработана технология изготовления КМОП базиса на подложке кремний-на-диэлектрике, позволяющая создавать полностью обедненные п- и р-канальный транзисторы в пленке одного типа проводимости.

2. Разработаны рекомендации по моделированию глубоко субмикронных МОП транзисторов на КНИ подложках посредством современных приборно-технологических САПР.

3. Предложен способ повышения устойчивости двухзатворного транзистора к короткоканальным эффектам, возникающим в процессе масштабирования.

Практическая ценность работы Разработанная в

диссертационной работе технология обеспечивает изготовление конструктивно-технологического базиса для создания радиационно-стойких цифро-аналоговых ИС и аналоговых ИС. Результаты работы были использованы в проведении ряда НИР.

Внедрение результатов работы проведено в условиях опытного производства Государственного Учреждения Научно-производственного комплекса «Технологический центр» МИЭТ, где изготовлены экспериментальные образцы БИС.

Апробация работы Полученные в диссертационной работе результаты докладывались на восьмой международной научно-технической конференции "Актуальные проблемы твердотельной электроники и микроэлектроники, ПЭМ-2002" (Таганрог, 2002г.), IV Международной научно-технической конференции "Электроника и информатика - 2002" (Москва, МИЭТ, 2002г.), девятой международной научно-технической конференции (Дивноморское, 2004г.).

Публикации По материалам диссертационной работы опубликованы печатные работы, список которых приведен в конце реферата.

На защиту выносятся следующие положения:

1. Основные зависимости электрофизических характеристик двухзатворного транзистора от его конструктивных параметров и правила его масштабной миниатюризации.

2. Методика "затворной инженерии" как способ повышения устойчивости двухзатворного транзистора к короткоканальным эффектам, возникающим в процессе его масштабирования.

3. КМОП КНИ базис на основе полностью обедненных транзисторов.

4. Экспериментально полученные характеристики полностью обедненных транзисторов.

Структура и объем диссертации Диссертационная работа содержит 90 страниц основного текста, 52 рисунка и одну таблицу, состоит из введения, пяти глав, заключения, списка литературы из 50 названий и одного приложения.

Во Введении обоснована актуальность темы, сформулирована цель и задачи исследования, обсуждается новизна и практическая значимость предложенных в диссертации решений.

В первой главе проведен анализ основных способов создания транзисторов, позволяющих обойти ограничения, накладываемые на процесс их дальнейшего масштабирования, и новых конструкций для изготовления транзисторов с проектными нормами менее 0.1 мкм.

Исследованы преимущества и недостатки таких структур, как FinFET, FD SOI, PD SOI и многозатворные транзисторы.

Показано, что, несмотря на развитие различных технологий, в том числе и создания карбоновых нанотрубок, и средств, не предполагающих использование заряда электрона вообще, на сегодняшний день альтернативы интегральному, массовому Производству транзисторов нет. КМОП технология останется актуальной в ближайшее десятилетие.

Вторая глава посвящена исследованию свойств двухзатворного МОП транзистора с использованием программы ISE TCAD 8.0 -средства для приборно-технологического моделирования.

В разделе 2.1 приводятся результаты сравнительного анализа характеристик традиционного и двухзатворного КМОП КНИ транзисторов. Исследование показало, что в сравнении с однозатворным транзистором двухзатворный имеет более крутой наклон допороговой характеристики, что позволяет при заданном токе выключения I0ff реализовать более высокий ток включения 1оп транзистора, как показано на рисунке 2.

Рисунок 2 - Вольтамперные характеристики традиционного и двухзатворного транзисторов с длиной канала 0,3 мкм

Начиная с толщины кремния 0,1 мкм начинает проявляться взаимное действие верхнего и нижнего затворов, приводящее к снижению поперечного электрического поля, и как следствие, повышению подвижности носителей в канале.

Нет необходимости в повышении концентрации примеси в 4 канале для подавления короткоканальности, так как суперпозиция

электрических полей двух затворов уменьшает распространение ОПЗ и V последующее их смыкание.

Поле двух затворов определяет потенциал в канале транзистора и сохраняет потенциальный барьер исток-сток вплоть до длин канала порядка 10 нм.

Приведенные в разделе 2.2 результаты моделирования показали, что характеристики двухзатворного транзистора в сильной степени зависят от его геометрических параметров.

Пороговое напряжение транзистора увеличивается с уменьшением толщины пленки кремния, а ток транзистора уменьшается из-за возникающих квантовых эффектов.

Рассовмещение затворов, которого технологически трудно избежать, также сказывается на выходном токе стока транзистора. В случае рассовмещения затворов возникает высокий потенциальный барьер со стороны истока и увеличивается сопротивление в той области канала, где затвор не действует на подложку и не управляет носителями в канале.

Поэтому, если полного технологического совмещения верхнего и нижнего затворов не удаётся достигнуть, лучшим вариантом будет конструкция, в которой нижний затвор длиннее верхнего. В этом случае перекрытие с истоком позволит получить большее значение тока, и не возникнет необходимость минимизировать время задержки.

Проведенное исследование показало, что минимальный уровень тока утечки двухзатворного транзистора возможен при соблюдении следующего условия: отношение толщины кремниевой пленки к длине канала должно составлять не более 1/3 (рисунок 3). Если это отношение больше, то теряется управляемость транзистором и преимущества его использования исчезают.

10 15 20 25 30 35 40 1.к,нм

Рисунок 3 - Зависимость толщины пленки кремния от длины канала при заданном уровне тока утечки (0.1 нА/мкм ширины канала).

Результаты проведенного моделирования использовались в изготовлении двухзатворных транзисторов в ГУ НПК ТЦ.

На рисунке 4 приведена микрофотография транзисторов на этапе подзатворного окисления.

Рисунок 4 - Микрофотография двухзатворного транзистора на промежуточном этапе изготовления.

Третья глава посвящена описанию техники "затворной инженерии", заключающейся в модифицировании затворов и позволяющей повысить устойчивость двухзатворного МОП транзистора к короткоканальным эффектам, возникающим в процессе его миниатюризации.

Согласно теории масштабирования двухзатворных транзисторов для подавления короткоканальных эффектов необходимо, чтобы толщина кремниевой пленки составляла не более 1/3 от длины канала. Однако при изготовлении такого двухзатворного транзистора, как РтРЕТ с длиной канала 0,1 мкм и менее возникают сложности с выполнением этого требования, т.к. толщина рабочего слоя кремния,

расположенного перпендикулярно подложке, должна быть в три раза меньше, чем минимальный литографический размер.

Суть предложенного метода состоит в том, что можно повысить устойчивость транзистора к короткоканальности, снизить DIBL эффект (Drain Induced Barrier Lowering, индуцированное полем стока снижение потенциального барьера), а также улучшить соотношение тока включения транзистора Ion к току выключения транзистора Ioff, не соблюдая требования пропорционального уменьшения толщины кремниевой пленки при уменьшении длины канала транзистора.

Для этого необходимо повысить поперечный градиент концентрации носителей в канале при нулевом смещении затвора.

Как было показано в предыдущей главе, этого можно добиться изменением поля затворов, возникающим за счет разницы потенциалов затвора и подложки, т. е. изменением работы выхода материала затворов.

Если затворы составить из материалов с различной работой выхода таким образом, чтобы пороговое напряжение участка канала вблизи истока было выше, чем остального канала, изменится форма потенциального барьера исток-сток, значение поля и подвижность носителей заряда, а значит, и ток транзистора.

Результаты использования техники "затворной инженерии" для этой цели в двухзатворном МОП транзисторе описаны в разделе 3.1.

Из рисунка 5 видно, что отношение тока включения к току выключения транзистора, свидетельствующее о степени его устойчивости к короткоканальным эффектам, лучше в транзисторах с модифицированным по этой технике затвором.

Рисунок 5 - Зависимость тока включения от тока выключения традиционного и модифицированного Бв транзисторов для различных длин канала

В разделе 3.2 приведены результаты исследования математических моделей для моделирования суб- и наноразмерных структур с целью выбора наиболее объективной модели расчета, которая позволяет учитывать возникающие квантовые эффекты.

Показано, что оптимальным приближением для расчета работы транзисторов с наноразмерными проектными нормами является метод градиента плотности состояний, совмещенный с гидродинамической моделью переноса носителей.

Этот метод использовался для моделирования описанной в разделе 3.3 техники "затворной инженерии" в баллистическом транзисторе.

Так как среднее значение длины свободного пробега у дырок значительно меньше, чем у электронов, в РМОБ транзисторе намного труднее получить баллистический эффект и рассматривался транзистор, в котором носителями заряда являются электроны.

Ток стока в баллистическом транзисторе в случае большого затворного напряжения будет равен (ток включения) 1оп =А1¥Се£Г Ртн<Ус-УТ) где А - коэффициент, характеризующий степень баллистичности транзистора (/4=1 в случае полного отсутствия рассеивания носителей), О/— эффективная емкость подзатворного оксида, Ж- ширина затвора,

1>тн~ скорость инжекции носителей в невырожденном состоянии

утн =л/2 кТ1пт где ¿-постоянная Больцмана, Т- температура, т - масса электрона, тс - постоянная Планка.

Коэффициент, определяющий степень баллистичности транзистора, можно выразить через длину свободного пробега электрона Хи характеристическое расстояние от начала канала /

А= У(21+

гдг I - длина области. при выходе ш которой электроны рассеиваются без возвращения в исток, как показано на рис\нке 5.

Рисунок 5 - Схематическое изображение потенциального барьера в баллистическом транзисторе и характеристическая длина /.

При Х»2/ ток транзистора полностью определяется баллистическими носителями.

Рассеивания, происходящие у истока, являются определяющими для насыщения скорости носителей. Вообще, чем ближе к истоку произошло рассеивание, тем эффект от него сильнее сказывается на токе 1оп.

Если подвижность носителей в канале транзистора, а значит, ток насыщения транзистора определяется значением поля в точке канала, наиболее близкой к истоку, необходимо повысить его значение, одновременно првысив степень баллцстичности транзистора Т, для чего существует несколькр способов.

Повысить Т можно путем увеличения длины свободного пробега электрона X и уменьшения / - длины области, при выходе из которой электроны рассеиваются без возвращения в исток.

Длина свободного пробега электрона X зависит от его подвижности, технологически ее увеличения можно добиться использованием 81СЗе - напряженных структур, улучшением границ раздела материалов.

Уменьшения I можно достигнуть увеличением поля в области стока, но такое увеличение приводит к снижению устойчивости к короткоканальным эффектам.

Используя метод "затворной инженерии", описанный в главе 3.1, можно добиться повышения степени баллистичности наноразмерного транзистора и повышения его выходного тока.

В четвертой главе приведены результаты исследования при помощи компьютерного моделирования особенностей полностью обедненных КМОП КНИ транзисторов и разработки с использованием полученных результатов технологии интегрального изготовления полностью обедненных п- и р-канальных транзисторов для КМОП схем.

Результаты исследования, приведенные в главе 2, позволяют сделать вывод о возможности контролировать концентрацию носителей

работой выхода материала затвора даже при н\ левых смещениях во всей толщине пленки полностью обедненного транзистора.

Используя поликремний n-типа проводимости в качестве материала затвора можно добиться того, что п-канальньш транзистор работает в режиме инверсии, а р-канальный - в режиме аккумуляции основных носителей, что приводит к повышению в нем эффективной подвижности носителей заряда.

В этом случае п- и р-канальные транзисторы можно изготавливать в пленке одного типа проводимости, а подбор концентрации в пленке осуществлять таким образом, чтобы достигались симметричные пороговые напряжения. Поэтому доза подлегирования в р-канальном транзисторе отличается от дозы подлегирования в п-канальном транзисторе.

Пороговые напряжения транзисторов выбирались маленькими, до 0,3В, с целью увеличения выходного тока транзисторов для применения в схемах с низким напряжением питания.

Как показало проведенное исследование, снижение толщины пленки кремния с 200 нм до 100 нм для получения полностью обедненного транзистора практически не влияет на выходной ток транзистора, поэтому исследования проводились для транзистора с толщиной подзатворного оксида 180 А и длиной канала 0,8мкм, изготовленного на подложке со следующими параметрами: толщина кремниевого слоя 100 нм, толщина слоя заглубленного оксида 380 нм.

Особенность включения р-канального транзистора в КМОП КНИ схема:; заключается в том, что между истоком и подложкой приложено смещение равное -ипит.

Уровень утечек в закрытом состоянии р-канального транзистора существенно отличается от п-канапьного. Это связано с возникновением на границе раздела кремний - заглубленный оксид паразитного транзистора, если достаточна концентрация бора. Поэтому было исследовано влияние термоопераций на профиль легирующих примесей и оптимизирована степень легирования границы раздела.

Для этого моделировались все процессы, происходящие с пластиной - локальное окисление, ионная имплантация "охраны", ее отжиг и т.д.

В пятой главе описан процесс создания экспериментальных образцов, приведены результаты их измерений и сравнения с расчетными данными для калибровки моделей расчета.

Показано, что для полностью обедненного транзистора характерна зависимость порогового напряжения от плотности поверхностных состояний на границе раздела подзатворный диэлектрик - кремний и, в большей степени, на границе раздела кремний -заглубленный оксид, что обусловлено технологией изготовления и толщиной скрытого окисла.

Емкость МОП структуры в этом случае складывается из последовательно соединенных емкости подзатворного оксида и емкости обеднения, в которую входит емкость поверхностных состояний.

Показано, что для повышения достоверности моделирования необходимо учитывать реальную плотность поверхностных состояний на границах раздела.

В Заключении обобщены основные результаты работы и приведены выводы.

Основные результаты работы

Основной целью диссертационной работы являлась разработка КМОП КНИ конструктивно технологического базиса для изготовления интегральных микросхем. Методами исследования являлось численное моделирование и проведение эксперимента.

К основным научно-техническим результатам работы можно отнести следующее:

1. На основании опубликованных литературных данных и современных представлений о возможностях масштабирования технологии КМОП ИС проведен сравнительный анализ наиболее перспективных технологий создания СБИС на основе субмикронных и нано-размерных транзисторов.

Показано, что лучших результатов можно добиться, развивая технологию создания многозатворных КМОП структур, в частности, двухзатворного и полностью обедненного транзистора на КНИ подложке.

2. При помощи приборно-технологического моделирования проведен сравнительный анализ характеристик традиционного и двухзатворного МОП КНИ транзисторов.

Доказано, что к преимуществам двухзатворных структур относится крутой наклон допороговой характеристики (до 55 мВ/дек), который позволяет снизить статическое энергопотребление и оптимизировать ток выключения транзистора, устойчивость к короткоканальным эффектам, а также высокая подвижность носителей в канале, что увеличивает выходной ток и крутизну транзистора.

Изучено влияние конструктивных особенностей на электрофизические параметры двухзатворного транзистора. Разработаны рекомендации по масштабированию двухзатворных транзисторов.

3. Исследован математический аппарат для моделирования глубоко-субмикронных транзисторов с целью выбора наиболее адекватной модели расчета, учитывающей квантовые эффекты. Предложен способ повышения устойчивости двухзатворного транзистора к короткоканальным эффектам, возникающим в процессе миниатюризации.

4. Разработана технология изготовления КМОП КНИ базиса на основе полностью обедненных транзисторов.

5. По результатам эксперимента произведена калибровка моделей расчета.

Основное содержание диссертации опубликовано в следующих работах:

1. Кузнецов Е.В, Рыбачек E.H., Сопова О.В. Особенности создания подзатворного диэлектрика для МОП-схем. // Труды восьмой международной научно-технической конференции "Актуальные проблемы твердотельной электроники и микроэлектроники, ПЭМ-2002", Таганрог, 2002 г., стр. 80-81.

2. Кузнецов Е.В., Сопова О.В. Моделирование двухзатворного МОП-транзистора // Электроника и информатика - 2002, IV Международная научно-техническая конференция МИЭТ, 19-21 ноября 2002 г. Тезисы докладов, Часть 1, Москва 2002, стр. 94-95.

3. Кузнецов Е.В., Сопова О.В. Влияние «.затворной инженерии» на короткоканальные эффекты в двухзатворном МОП транзисторе // Актуальные проблемы твердотельной электроники и микроэлектроники, Труды девятой международной научно-технической конференции, 2004, стр.37

4. Сопова О.В. Способ повышения устойчивости двухзатворного МОП транзистора к короткоканальным эффектам // Известия ВУЗов. Электроника №3 - 2005 г.-стр. 92-94.

5. Сопова О.В., Кузнецов Е.В. Перспективная элементная база КМОП ИС // Оборонный комплекс - научно-техническому прогрессу России №3 - 2005 г.- стр. 47-51.

Соискатель Сопова О.В.

Подписано в печать:

Формат 60x84 1/16. Уч.-изд.л.у££ Тираж/^0 экз. Зака^^

Отпечатано в типографии ИПКМИЭТ.

124498, Москва, г.Зеленоград, проезд4806, д.5, стр1, МИЭТ.

1

/Ъ-Г" П 2

• ' 1 У -г РНБ Русский фонд

2007-4 9811

'В &ЕВ 2008

ВВЕДЕНИЕ.

ГЛАВА 1. ОБЗОР СОВРЕМЕННЫХ ТЕХНОЛОГИЧЕСКИХ НАПРАВЛЕНИЙ СОЗДАНИЯ ГЛУБОКО СУБМИКРОННЫХ МОП-ТРАНЗИСТОРОВ.

1.1 Анализ способов, позволяющих обойти ограничения, присущие процессу дальнейшего масштабирования, и новых конструкций для изготовления транзисторов с проектными нормами менее 0.1 мкм.

1.2 Полностью обедненный МОП транзистор, особенности его изготовления и электрофизические свойства.

1.3 Выводы и постановка задачи.

ГЛАВА 2. ИССЛЕДОВАНИЕ СВОЙСТВ ДВУХЗАТВОРНОГО МОП ТРАНЗИСТОРА ПРИ ПОМОЩИ ПРИБОРНО-ТЕХНОЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ.

2.1 Сравнительный анализ характеристик традиционного и двухзатворного МОП КНИ транзисторов.

2.2 Изучение влияния конструктивных особенностей на физику двухзатворного транзистора.

2.3 Выводы.

ГЛАВА 3. ИСПОЛЬЗОВАНИЕ ТЕХНИКИ "ЗАТВОРНОЙ ИНЖЕНЕРИИ" ДЛЯ УЛУЧШЕНИЯ ХАРАКТЕРИСТИК ДВУХЗАТВОРНЫХ МОП ТРАНЗИСТОРОВ

3.1. Применение "затворной инженерии" в субмикронном двухзатворном МОП транзисторе.

3.2. Математический аппарат для моделирования субмикронных и наноразмерных МОП транзисторов.

3.3. "Затворная инженерия" в баллистическом транзисторе.

3.4. Выводы.

ГЛАВА 4. РАЗРАБОТКА ТЕХНОЛОГИИ ИЗГОТОВЛЕНИЯ ПОЛНОСТЬЮ ОБЕДНЕННОГО ТРАНЗИСТОРА НА КНИ ПОДЛОЖКЕ.;.

4.1. Моделирование технологии изготовления и работы п-канального транзистора.

4.2. Моделирование технологии изготовления и работы р-канального транзистора.

4.3. Выводы.

ГЛАВА 5. ИЗГОТОВЛЕНИЕ И ИССЛЕДОВАНИЕ ЭКСПЕРИМЕНТАЛЬНЫХ ОБРАЗЦОВ.

5.1. Формирование технологического маршрута изготовления полностью обедненных транзисторов из результатов приборного моделирования. N канальный транзистор. Калибровка модели.

5.2. Р- канальный транзистор. Калибровка модели.

5.3. Выводы.

Основным фактором развития микроэлектроники является масштабная миниатюризация КМОП интегральных схем - пропорциональное уменьшение размеров транзисторов и элементов ИС. Это обеспечивает создание все более сложных, многофункциональных и производительных микросхем, а также позволяет снижать их себестоимость.

Одним из путей для продолжения масштабной миниатюризации, помимо развития традиционных технологий, является создание новых конструкций. Параметры МОП-транзистора, для уменьшения которых требуются новаторские подходы - это длина канала транзистора, толщина подзатворного диэлектрика, а также глубина стоковых и истоковых переходов.

Современным решением для преодоления ограничений в миниатюризации является, например, использование подложек, изготовленных по технологии "кремний-на-диэлектрике", а самым многообещающим вариантом транзистора на такой подложке является на сегодняшний день транзистор с двойным затвором.

МОП-транзисторы на подложках "кремний-на-диэлектрике" делятся на два вида в зависимости от степени обеднения подложки: частично обедненные и полностью обедненные. Последние являются частным случаем двухзатворного транзистора, в котором одним из затворов является подложка.

В частично обедненном транзисторе, изготовленном на подложке "кремний-на изоляторе", толщина слоя кремния и концентрация примеси в нем таковы, что область обеднения не доходит до слоя заглубленного оксида. Такие транзисторы имеет преимущества, выраженные в более низкой емкости р-п-переходов и сходстве с МОП-транзисторами, изготовленными по традиционной "объемной" технологии, а также в том, что влияние заряда заглубленного оксида на пороговое напряжение транзисторов мало и, следовательно, они более радиационно-стойкие. Когда к подложке приложено смещение, частично обедненные устройства ведут себя скорее как объемные устройства.

В частично обедненном транзисторе под областью обеднения находится электрически нейтральная область, что приводит к выраженному эффекту влияния подложки, это может ограничивать ширину транзистора или потребовать дополнительного контакта к подложке. Если контакты к подложке не используются, возникает эффект плавающей подложки, приводя к таким последствиям, как временной гистерезис или включение паразитного биполярного транзистора.

В полностью обедненных транзисторах, где область обеднения достигает слоя заглубленного оксида, более эффективно управление зарядом канала путем смещения, подаваемого на затвор, что делает возможным значительное повышение тока стока. Значение предпорогового тока приближается к идеальному и становится возможным уменьшение порогового напряжения без увеличения тока утечки транзистора в состоянии "выключено", что необходимо для схем с низким напряжением питания и низкой потребляемой мощностью.

Однако очень тонкие слои кремния, которые требуются для изготовления полностью обедненного транзистора, должны обладать очень хорошей технологической воспроизводимостью, поскольку пороговое напряжение полностью обедненных транзисторов сильно зависит от толщины слоя кремния, в котором формируются транзисторы. Характеристики таких транзисторов связаны со свойствами заглубленного оксида и границы раздела заглубленный оксид/кремний.

Кроме того, в такой технологии требуется применение р+-поликремния в рМОП-транзисторе и п+-поликремния в пМОП-транзисторе, или же применение в качестве затвора материала с работой выхода, близкой к работе выхода из собственного кремния для достижения симметричных пороговых напряжений у п-канального и р-канального МОП-транзисторов. Уменьшение площадей областей истока, стока и уменьшение сопротивления контакта также проблематично при использовании тонких кремниевых слоев в полностью обедненных КНИ транзисторах.

В полностью обедненном транзисторе, изготовленном по КНИ технологии, можно снизить наклон допороговой характеристики до теоретически минимального значения, приблизительно составляющего бОмВ/декаду тока. Проводимость таких транзисторов, а также быстродействие и плотность упаковки выше, чем в частично обедненных структурах. Этими качествами обусловлено их применение в цифровых схемах.

Поэтому актуальной является задача создания и развития технологии изготовления двухзатворного транзистора, а в частности полностью обедненного транзистора, на SOI подложке.

Цель диссертационной работы - разработка КМОП КНИ конструктивно-технологического базиса. Численное моделирование процессов изготовления и электрофизических свойств транзисторов позволяет снизить затраты на экспериментальные партии.

В работе приведены результаты исследования, проведенного посредством численного моделирования, и технологический маршрут, пригодный для внедрения в производство. Как вариант улучшения электрофизических свойств двухзатворного транзистора предложена технология "затворной инженерии".

Диссертационная работа содержит 100 страниц основного текста, рисунков и таблицы, состоит из введения, пяти глав, заключения, списка литературы из названий и приложений.

Основные результаты диссертационной работы изложены в двух научных статьях, научно-техническом отчете, и представлены докладами на международных научно-технических конференциях. Практическая ценность диссертационной работы подтверждена использованием ее результатов в производстве.

Заключение

Задачей настоящей диссертационной работы являлась разработка технологии изготовления полностью обедненного транзистора на КНИ подложке. Результатом проведенных исследований стало следующее:

1. На основании опубликованных литературных данных и современных представлений о возможностях масштабирования технологии КМОП ИС проведен сравнительный анализ наиболее перспективных с точки зрения автора технологий создания СБИС на основе субмикронных и нано-размерных транзисторов. Показано, что лучших результатов можно добиться, развивая технологию создания многозатворных КМОП структур, в частности, двухзатворного и полностью обедненного транзистора на КНИ подложке.

2. При помощи приборно-технологического моделирования проведен сравнительный анализ характеристик традиционного и двухзатворного МОП КНИ транзисторов.

1. G. Moore, Progress in Digital Integrated Electronics// IEDM Tech. Digest, pp.11-13, 1975.

2. D. Frank and H.-S. P. Wong, Analysis of the Design Space Available for high-k Gate Dielectric in Nanoscale MOSFETs// Proc. of the IEEE Silicon Nanoelectronics Workshop, 2000.

3. Q.Lu, R.Lin, P.Ranade, T.-J.King, Metal Gate Workfunction Adjustment for Future CMOS Technology// VLSI, 2001.

4. J. D. Plummer et al., Material and process limits in silicon VLSI technology// Proc. of the IEEE, Vol.89, No.3, 2001.

5. E. Gusev, E. Cartier, D. Buchanan, M. Gribelyuk, M. Copel, H. Okorn-Schmidt, C. D'Emic, Ultra High-k Metal Oxides on Silicon: Processing, Characterization, and Integration Issues// Proc. of the Conference on Insulating Films on Semiconductors, 2001.

6. M. Sherony, L. Su, J. Chung, and D. Antoniadis, SOI MOSFET Effective Channel Mobility// IEEE Transaction on Electron Devices, 1994.

7. T. Ernst, D. Munteanu, S. Cristoloveanu et al., Investigation of SOI MOSFETs with Ultimate Thickness// Microelectron. Eng., 1999.

8. H.-S. P. Wong, Beyond the conventional transistor// IBM J. Res. & Dev. vol. 46 no. 2/3 March/May 2002.

9. J.R. Brews, W.Fichtner, E.H.Nicollian, S.M.Sze, Generalized guide for MOSFET miniatutization// IEEE Electron Device Lett., vol EDL-1, 1980.

10. S.-H. Oh et al., analytic description of short-channel effects in fully-depleted double-gate and cylindrical, surrounding-gate MOSFETs// IEEE Electron Device Lett., vol 21, September 2000.

11. J.G. Fossum, Z. Ren, K.Kim, M.Lundstrom, Extraordinarily High Drive Current in Assymetrical Double-Gate MOSFET// Purdue University 2001

12. H.-S. Wong, D. Frank, Y. Taur, and J. Stork, Design and Performance Considerations for Sub-O.lmkm Double-Gate SOI MOSFET's// IEDM Tech. Digest, p.747, 1994.

13. H.-S. Wong, et al., Design and Performance Considerations for Sub-0.1 mkm Double-Gate SOI MOSFET's// IEDM, 1994.

14. L. Chang, S. Tang, et al., Gate Length Scaling and Threshold Voltage Control of Double-Gate MOSFETs// IEDM, 2000.

15. Leland Chang, Ballistic transport in Silicon MOSFET's; Physics 250 Term Paper, Professor Peter Yu, 2000.

16. Jing Wang, Paul M. Solomon, and Mark Lundstrom, A General Approach for the Performance Assessment of Nanoscale Silicon FETs// IEEE Transaction on Electron Devices, 2004

17. M. Fischetti and S. Laux, Band Structure, Deformation Potentials, and Carrier Mobility in Strained Si, Ge, and SiGe Alloys// J. Appl. Phys. 80, 1996.

18. P. Ronsheim, M. Ieong, A. Grill, and H.-S. P. Wong, Strained Si NMOSFETs for High Performance CMOS Technology// VLSI, 2001.

19. S. J. Tans, C. Dekker, et al., Room Temperature Transistor Based on a Single Carbon Nanotube// Nature, 1998.

20. M. Dresselhaus, G. Dresselhaus, and P. Avouris, Carbon Nanotubes: Synthesis, Structure, Properties, and Applications// Springer-Verlag, New York, 2001.

21. J.H. Shon, H. Meng, Z. Bao, Self-assembled monolayer organic field-effect transistors// Nature, 2001.

22. V.V.Zhirnov et al., Limits to Binary Logic Switch Scaling-A Gedanken Model// Proc. IEEE, Sept. 2003.

23. Y.Cul, C.M.Lieber, Functional Nanoscale Electronic Devices Assembled Using Silicon Nanowire Building Blocks// Science, Feb. 2001.

24. R.D.Isaak, The Future of CMOS Technology// IBM Journal of Research and development, volume 44, number 3, 200029 www.alpha.com30 www.alpha.com

25. Y.Cul, C.M.Lieber, Functional Nanoscale Electronic Devices Assembled Using Silicon Nanowire Building Blocks// Science, Feb. 2001.

26. N.J.Stone, H. Ahmed, Silicon Single Electron Memory Cell// Applied Physics Letters, Oct. 1998.

27. A.Davis et al., Interconnect Limits on Gigascale Integration (GSI) in the 21st Century// Proc. IEEE, vol. 89, 2001.

28. S. Krishnan, J. G. Fossum, P. C. Yeh, O. Faynot, S. Cristoloveanu, and J. Gauthier, Floating-body kinks and dynamic effects in fully depleted SOI MOSFETs// Proceedings of the IEEE International SOI Conference, pp. 10-11, 1995.

29. J. P. Colinge, Silicon-on-Insulator Technology// Materials to VLSI. Kluwer Academic Publishers, Norwell MA, 1991

30. J.R. Heath et al., A Defect-Tolerant Computer Architecture: Opportunities for Nanotechnology// Science, vol. 280, 1998.

31. B.E. Kane, A Silicon-Based Nuclear Spin Quantum Computer// Nature, vol. 393, 1998.

32. С. Monroe et al., Demonstration of a Fundamental Quantum Logic Gate// Physics Rev. Letters, vol. 75, 1995.

33. M.Steffen, L.M.K.Vandersypen, I.L.Chuang, Toward Quantum Computation: A Five-Qubit Quantum Processor// IEEE Micro, vol. 21, no. 2, 2001.

34. D.V.Averin, Quantum Computation and Quantum Coherence in Mesoscopic Josephson Junctions// J. Low Temperature Physics, vol. 118, 2000.

35. P.W.Shor, Algorithms for Quantum Computation: Discrete Logarithms and Factoring// Proc. 35th Ann. Symp. Foundations of Computer Science, IEEE CS Press, 1994.

36. Kunihiro Suzuki, Tetsu Tanaka, Yoshinaru Tosaka, Hiroshi Horie, Yoshihiro Arimoto, Scaling Theory for Double-Gate SOI MOSFET// IEEE Transaction on Electron Devices, vol.40, no. 12, december 1994.

37. G.Guo, M.Lundstrom, Nanoscale Transistors: Device Physics, Modeling, and Simulation// Purdue University, USA, 2002.