автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и разработка конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов интеллектуальных силовых интегральных схем

804664921

На правах рукописи

АРТАМОНОВА ЕВГЕНИЯ АНАТОЛЬЕВНА

ИССЛЕДОВАНИЕ И РАЗРАБОТКА КОНСТРУКТИВНО-ТЕХНОЛОГИЧЕСКИХ РЕШЕНИЙ ПО РАСШИРЕНИЮ ОБЛАСТИ БЕЗОПАСНОЙ РАБОТЫ МОЩНЫХ КНИ МОП-ТРАНЗИСТОРОВ ИНТЕЛЛЕКТУАЛЬНЫХ СИЛОВЫХ ИНТЕГРАЛЬНЫХ СХЕМ

Специальность 05.27.01 -твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Москва - 2010 ] д ^

004604921

Работа выполнена на кафедре Интегральной электроники и микросистем

Московского государственного института электронной техники (Технического университета).

Научный руководитель:

член-корреспондент РАН, д.т.н., проф. Чаплыгин Юрий Александрович

Официальные оппоненты:

д. т. н., проф. Петросянц К. О. к. т. н., Романов И. М.

Ведущая организация:

ОАО "Ангстрем"

Защита диссертации состоится " Об 2010 г., в /9.30 часов на заседании диссертационного совета Д 212. 134.01 при Московском государственном институте электронной техники по адресу: 124498, Москва, Зеленоград, проезд 4806, д.5

С диссертацией можно ознакомится в библиотеке МИЭТ

Автореферат разослан _2010 года

Ученый секретарь диссертационного совета;

доктор технических наук

Крупкина Т. Ю.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы.

В современной силовой полупроводниковой электронике широко используются интеллектуальные силовые интегральные схемы (ИСИС), содержащие на одном кристалле, как мощные элементы, так и схемы управления и защиты мощных приборов. ИСИС находят широкое применение в системах автоматики и управления промышленной и бытовой электроники, в системах сотовой связи.

При создании таких ИС возникает ряд проблем, в частности проблема совместимости технологий изготовления мощных и низковольтных интеллектуальных элементов схемы, а также необходимость обеспечения изоляции между ними.

Одним из способов решения этих проблем является создание ИС на основе тонкопленочной технологии кремний-на-изоляторе (КНИ), которая помимо полной диэлектрической изоляции и простой КМОП-совместимой технологии для низковольтной и мощной частей схемы обеспечивает также высокое быстродействие и повышенную радиационную стойкость схем.

Однако при создании мощного элемента на основе данной технологии возникают специфические проблемы, связанные с плавающим потенциалом подложки, а также с саморазогревом мощного элемента. Эти факторы сильно ограничивают область безопасной работы (ОБР) мощных транзисторов и, тем самым, ограничивают диапазон применения ИСИС. Поэтому разработка конструктивно-технологических решений, позволяющих расширить ОБР мощных элементов ИСИС, является актуальной задачей современной силовой интегральной электроники.

Для решения этой задачи необходимо провести анализ влияния конструктивно-технологических факторов на характеристики типового мощного МОП-транзистора в составе ИСИС, реализованной на основе тонкопленочной КНИ-технологии, и разработать технические решения, позволяющие расширить границы ОБР прибора.

Эффективным методом анализа является приборно-технологическое моделирование, позволяющее на основе виртуальных экспериментов исследовать влияние конструктивно-технологических факторов на ОБР, для чего необходимо разработать методику комплексного моделирования, применительно к расчету ОБР планарных мощных КНИ МОП-транзисторов.

Цель диссертационной работы заключается в разработке конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов интеллектуальных силовых интегральных схем на основе методов приборно-технологического моделирования.

Для достижения поставленной цели решались следующие научно-технические задачи:

1. Анализ структуры мощного КНИ МОП-транзистора с целью выявления факторов, ограничивающих его ОБР, и параметров прибора, влияющих на эти факторы. Создание на основе анализа расчетной модели оптимизируемой конструкции.

2. Разработка методики приборно-технологического моделирования применительно к расчету граничных режимов работы мощных КНИ МОП-транзисторов.

3. Исследование зависимости факторов, ограничивающих ОБР, от конструктивно-технологических параметров мощного КНИ МОП-транзистора.

4. Разработка технологического маршрута, конструкции и топологии мощных КНИ МОП-транзисторов, имеющих расширенные диапазоны безопасной работы прибора.

Научная новизна.

1. Разработана методика приборно-технологического моделирования, позволяющая исследовать возможность расширения области безопасной работы мощных КНИ МОП-транзисторов ИСИС.

2. Установлены и исследованы основные закономерности, характерные для мощного КНИ МОП-транзистора, связывающие границы области безопасной работы с конструктивно-технологическими параметрами интегральной структуры, а именно:

- пробивного напряжения с параметрами пинч-резистора, затвора, подэлектродного и скрытого окисла;

- предельного значения тока с параметрами подложки и расстоянием между контактами к тонкой подложке.

3. Показано, что пробивное напряжение имеет экстремум в узком диапазоне доз легирования пинч-резистора, что объясняется перераспределением электрического поля на границах подложка

- пинч-резистор и пинч-резистор - сток, приводящее к уменьшению его максимального значения.

4. Установлено, что при малых площадях мощного транзистора граница ОБР определяется током включения паразитного биполярного транзистора и увеличивается, в основном, за счет уменьшения расстояния между контактами к тонкой подложке; при больших площадях мощного элемента предельный ток ограничен саморазогревом и увеличивается, в основном, при уменьшении толщины объемной кремниевой подложки.

Практическая значимость работы.

1. Разработана вычислительная модель для расчета мощных КНИ МОП-транзисторов, позволяющая расширить ОБР мощного прибора без существенного ухудшения его основных электрических характеристик.

2. Проведено экспериментальное исследование и моделирование тепловых свойств мощного прибора, а также распределения температуры по площади кристалла интеллектуальной силовой ИС при работе мощного прибора, что позволяет оптимизировать топологию расположения элементов схемы.

3. Разработана оптимизированная конструкция и технологический маршрут формирования мощного элемента ИСИС, позволившие расширить его ОБР по напряжению на 20%, а по току более чем в 2 раза.

Реализация результатов работы.

Результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС, внедрены в учебный процесс на кафедре ИЭМС МИЭТ и использованы при выполнении научно-исследовательских работ в МИЭТ.

Представляются к защите.

1. Разработанная методика приборно-технологического моделирования, позволяющая исследовать возможность расширения ОБР мощных КНИ МОП-транзисторов ИСИС.

2. Полученные с помощью системы приборно-технологического моделирования закономерности, связывающие параметры ОБР с конструктивно-технологическими параметрами прибора.

3. Модифицированные с целью расширения ОБР конструкция и технологический процесс формирования мощного КНИ МОП-транзистора базовой ячейки, позволившие расширить ОБР по напряжению на 20% и по току более чем в 2 раза.

4. Результаты исследования тепловых свойств базовых ячеек планарных мощных КНИ МОП-транзисторов.

Апробация результатов работы.

Результаты работы докладывались и обсуждались на научно-технических семинарах кафедры интегральной электроники и микросистем МИЭТ, а также на следующих конференциях:

- X Международная научная конференция "Актуальные проблемы твердотельной электроники и микроэлектроники", 2006 г.

- Шестая научно-техническая конференция "Твердотельная электроника, сложные функциональные блоки РЭА", Владимир, 2007 г.

- Восьмая международная конференция по электронным приборам и материалам "EDM-2007", Эрлагол, 2007 г.

- Международная научно-техническая конференция "Микро- и наноэлектроника - 2007", 2007 г.

- III Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем-2008 (МЭС-2008)", Москва, 2008

- Международная научно-техническая конференция "Микроэлектроника и наноинженериия-2008", Москва, 2008.

- International Conference "Micro- and nanoeIectronics-2009", 2009. .

Публикации.

Результаты диссертации опубликованы в 12 печатных работах, из которых 3 статьи, в том числе 2 статьи в изданиях, входящих в перечень ВАК, и 9 тезисов докладов на научно-технических конференциях.

Структура и объем диссертации Диссертация состоит из введения, пяти глав, заключения, 2 приложений, списка использованных источников из 104 наименований.

СОДЕРЖАНИЕ ДИССЕРТАЦИИ

Во введении обоснована актуальность темы, определены цели и задачи исследования, изложены научная новизна и практическая значимость работы.

В первой главе определяется состав интеллектуальных силовых схем и выполняемые ими функции, а именно: управление мощностью, защита мощного ключа и слежение за состоянием нагрузки, взаимодействие с логическими схемами.

Проведен анализ требований к мощному элементу схемы. При работе в ключевом режиме мощный элемент характеризуется такими взаимосвязанными параметрами, как сопротивление во включенном состоянии Ron; максимальное напряжение пробоя в закрытом состоянии Unpo6; быстродействие tw; занимаемая площадь S.

Показано, что при создании интеллектуальных силовых схем возникает ряд проблем, в частности проблема совместимости технологий изготовления мощных и маломощных интеллектуальных элементов схемы, а также необходимость обеспечения изоляции между ними.

Поскольку низковольтная часть схемы выполняется на основе КМОП-технологии, одним из способов решения проблемы совместимости технологий является использование КМОП-технологии также и для создания мощного элемента.

Был проведен анализ различных способов изоляции элементов интеллектуальных силовых схем и показано, что изоляция на основе тонкопленочной технологии кремний-на-изоляторе (КНИ) обеспечивает полную диэлектрическую изоляцию элементов ИСИС, и технологический процесс формирования мощного элемента является КМОП-совместимым. Кроме того, интеллектуальные силовые И С, созданные на основе тонкопленочной КНИ-технологии имеют высокое быстродействие и повышенную радиационную стойкость.

В результате анализа была выбрана конструкция мощного элемента на основе тонкопленочной КНИ КМОП-технологии (рисунок 1). Как видно из рисунка, мощный МОП-транзистор отличается от низковольтного наличием слаболегированной области п-пинч-резистора между р -подложкой и п+ -стоком, а также тем, что электрод затвора выведен на толстый окисел и перекрывает область пинч-резистора. Введение слаболегированной области п-пинч-резистора позволяет увеличить ОПЗ перехода п+ -сток - р- подложка в горизонтальном направлении и, следовательно, повысить пробивное напряжение перехода. Выведение электрода затвора на область пинч-резистора позволяет принудительно увеличить ширину ОПЗ по горизонтали в направлении стока и увеличить напряжение лавинного

пробоя стока при сохранении низкого сопротивления в открытом состоянии.

низковольтный мощный

транзистор транзистор

скрытый OKIirt.lI

о т. рмнал подлога

Рисунок 1 - Низковольтный и мощный п-МОП-транзистор в ИСИС, созданной на основе тонкопленочной КНИ-технологии.

Однако при создании мощного элемента на основе данной технологии возникают проблемы, связанные с плавающим потенциалом подложки, а также с саморазогревом мощного элемента.

Эффекты плавающей подложки, связанные с особенностями реализации контакта к подложке и высоким сопротивлением слаболегированной области канала, проявляются в виде скачка выходного тока при увеличении выходного напряжения «кинк-эффекта» и в виде возникновения паразитного биполярного п-р-п-транзистора, базой которого является р-пленка кремния, а эмиттером и коллектором - п+ -исток и сток МОП-транзистора.

Саморазогрев, связанный с наличием скрытого слоя окисла, теплопроводность которого на несколько порядков ниже, чем у кремния, может приводить как к снижению выходного тока, так и к тепловому пробою в кремнии и выгоранию алюминиевых контактов на границе с кремнием. Проблема саморазогрева особенно актуальна для мощных КНИ-трапзисторов, в которых большие токи и напряжения приводят к значительному саморазогреву.

Эти факторы сильно ограничивают область безопасной работы мощных транзисторов и, тем самым, ограничивают диапазон применения интеллектуальной силовой интегральной схемы.

Приведено определение понятия «Область безопасной работы» как совокупность выходных электрических характеристик, при соблюдении которых обеспечивается надежная работа полупроводникового ключа без существенного ухудшения его характеристик.

Проведен анализ существующих конструктивно-технологических вариантов создания мощных КНИ-транзисторов, направленных на преодоление проблем плавающей подложки и саморазогрева. Однако, все варианты существенно отличаются от традиционной КНИ КМОП-технологии и используются лишь для узкого круга задач.

Исследование влияния конструкции и технологии на границы области безопасной работы и разработка конструктивно-технологических решений создания мощных КНИ МОП-транзисторов с расширенными диапазонами безопасной работы составляют основную часть работы.

Показано, что современные программы приборно-технологического моделирования позволяют проводить расчет трехмерных моделей приборов, получать представление о происходящих внутри прибора процессах (то есть получить расчетные распределения потенциала, электрического поля, ОПЗ), получать ВАХ сложной формы (например Б-образные характеристики). Эти возможности ТСАБ широко используются для анализа граничных режимов работы мощных приборов. Однако при этом необходимо выбрать программы, разработать методику моделирования и параметризированную модель исследуемой конструкции прибора.

Проведенный обзор литературы по интеллектуальным силовым интегральным схемам позволил сформулировать основные задачи диссертационной работы, решение которых изложено в последующих главах.

Во второй главе проводится анализ структуры мощного КНИ МОП-транзистора с целью выявления факторов, ограничивающих его ОБР, и параметров прибора, влияющих на эти факторы.

Для исследования была использована типовая топология и технологический маршрут формирования мощных КНИ МОП-транзисторов, представленные на рисунках 2(а,б) соответственно. Данный маршрут позволяет изготавливать и КМОП интеллектуальные схемы. Технологический маршрут КМОП-совместимый. Большие токи достигаются параллельным соединением большого числа транзисторов.

Проведенный анализ позволил определить, что ОБР мощного КНИ МОП-транзистора ограничена напряжением лавинного пробоя перехода сток-подложка и током стока, при котором включается паразитный биполярный транзистор или при котором прибор разогревается до предельно допустимой температуры (рисунок 3(а)). В результате анализа типовой структуры прибора были выявлены

параметры областей, влияющие на границы области безопасной работы, как показано в таблице 1. К ним относятся: максимальная концентрация примеси в канале N1,, и области п-пинч-резистора N1,3, длина активного канала Ьь длина перекрытия затвором области п- пинч-резистора Ь2, длина области п-пинч-резистора Ь3, толщина оксида Нок, толщина пленки кремния Т5(, толщина скрытого окисла: Ток, толщина объемной подложки ЬП0Д1, максимальное расстояние до контакта к тонкой р-подложке:

1. Подложка КНИ

контакт к тонкой подложке

11Щ1 Г*

шш

■ ■ "—"У]?. Г!Г1 я

Р П» 1

исток г ш «ок! ■

г:--"! Ж

1

........; 1>

2

3 ----! "И - |

/ . 14

4 УПЯ'!'!"'"......6-1

р-|

р 1

К

1. "у?

!

2. Создание пинч-резнстора

3. Создание подзлектродного окисла

4. Подлегирование канала

5. Создание затвора

5. Создание областей истока и стока

Рисунок 2 - а -топология и б - технологический маршрут формирования планарного мощного КНИ МОП-транзистора (сечение 1-1).

Рисунок 3 - а - факторы, ограничивающие область безопасной работы и б - параметризированная модель мощного КНИ МОП-транзистора.

Так, пробивное напряжение стока зависит от параметров области пинч-резистора, канала и от параметров подэлектродного оксида. Эти параметры определяют распределение электрического поля в приборе.

10

ограничение по мощности

- ■* Г.И-Ь

ограничение по включению паразитного

транзистора

си, В

подложка б

Ток стока, при котором включается паразитный биполярный транзистор, при фиксированной толщине пленки кремния и длине канала зависит, прежде всего, от расстояния между контактами к тонкой подложке, так как оно определяет сопротивление базовой области паразитного биполярного транзистора.

Степень саморазогрева зависит от длины канала, длины пинч-резистора, а также от параметров, отвечающих за эффективность теплоотвода, а именно: от толщин скрытого окисла и объемной подложки.

Таблица 1 - Связь факторов, ограничивающих ОБР с конструктивно-технологическими параметрами прибора_

Факторы, ограничивающие ОБР Параметры областей прибора

Напряжение лавинного пробоя стока: Ппооб Ь„Ь2, Ь3) Иц,Н0К,Т51

Ток включения паразитного биполярного п-р-п - транзистора: 1Бт \УК0НТ, Т*

Максимально допустимая рассеиваемая мощность (или температура): Рн (Тн) ТгЬ т0к, 1^пацл, 1-1)+

На основании анализа типовой конструкции и технологического маршрута формирования мощного КНИ МОП-транзистора разработана параметризированная модель прибора для исследования, приведенная на рисунке 3(6).

В главе 3 разработана методика приборно-технологического моделирования для исследования граничных режимов работы мощных КНИ МОП-транзисторов.

Показано, что традиционный подход к приборно-технологическому моделированию на основе двухмерного сечения не подходит для планарных мощных КНИ МОП-транзисторов, так как он не позволяет корректно учесть влияние контакта к тонкой подложке на электрические характеристики, а тепловые свойства прибора существенно зависят от конструкции не только самого транзистора, но и окружающих его элементов.

Была разработана методика моделирования, которая представлена на рисунке 4 в виде схемы. Методика позволяет избежать недостатков традиционного подхода. Она состоит из 4 этапов. Предварительно проводилась калибровка параметров модели на основании экспериментальных ВАХ базовой ячейки мощного МОП-транзистора,

изготовленной в Технологическом центре МИЭТа на основе тонкопленочной КНИ-технологии.

Рисунок 4 - Комплексная методика моделирования ОБР планарных мощных КНИ МОП-транзисторов.

На первом этапе на основании двухмерной модели рассчитывается напряжение лавинного пробоя стока при различных конструктивно-технологических параметрах. При этих же параметрах рассчитывается значение величины Яо/Б, позволяющей оценить важнейшие параметры мощного МОП-транзистора: сопротивление транзистора в открытом состоянии и занимаемую им площадь.

На втором этапе на основании трехмерной модели рассчитывается предельная граница ОБР по току, связанная с включением паразитного биполярного транзистора. Как и на первом этапе, оценивается влияние конструктивных изменений на параметр

Иоп^.

На третьем этапе на основании упрощенной трехмерной модели, учитывающей конструкцию транзистора и окружающих его элементов, проводится моделирование распределения тепловых потоков в схеме и рассчитывается предельная граница ОБР по току, связанная с тепловыми свойствами и эффектом саморазогрева.

На последнем, заключительном этапе сравниваются границы ОБР, полученные на предыдущих этапах.

В главе был также рассмотрен маршрут трехмерного приборно-технологического моделирования для расчета ВАХ мощных КНИ МОП-транзисторов, позволяющий рассчитать электрические характеристики

прибора с учетом эффекта плавающей подложки, проведен обзор основных моделей, необходимых для расчета электрических характеристик мощного КНИ МОП-транзистора и предложен простой метод оценки тепловых свойств и температурной области безопасной работы мощного прибора, позволяющий в короткие сроки оценить как тепловые свойства самого транзистора с учетом окружающих его элементов, так и распространение тепла по кристаллу ИСИС при работе мощного транзистора.

В главе 4 с помощью программ приборно-технологического моделирования КЕ ТСАБ и БУМОРБУБ ТСАО и методики, изложенной в главе 3, проводится исследование закономерностей, связывающих границы области безопасной работы с конструктивно-технологическими параметрами прибора. Расчет электрических характеристик проводился для параметризованной структуры прибора, разработанной в главе 2.

На первом этапе проведено исследование зависимости напряжения лавинного пробоя перехода сток-подложка мощного КНИ МОП-транзистора от конструктивно-технологических параметров. На рисунке 5 представлена часть результатов, относящаяся к исследованию влияния параметров пинч-резистора, а именно, его длины и дозы легирования на пробивное напряжение.

Рисунок 5 - а - зависимость пробивного напряжения и параметра К.оп*8 от параметров пинч-резистора, б - распределение электрического поля в канале в сечение 1-1 в точках 1,2, 3 рисунка 5а.

Пробивное напряжение возрастает с увеличением длины пинч-резистора от 2 до 4 мкм, при дальнейшем увеличении — практически не меняется. Для каждой длины зависимости имеют экстремум в узком диапазоне доз легирования пинч-резистора Бьз = (2.4*1012 - 2.8*1012) см"2.

Характер зависимости можно объяснить следующим: При малой дозе легирования (Оа < 2.4*1012 см"2) при увеличении потенциала на стоке происходит быстрое обеднение области пинч-резистора, и область с максимальным электрическим полем смещается на границу пинч-резистор - сток, как показано на графике 1 рисунка 5(6).

При повышении дозы легирования > 2.8*1012 см"2) при

увеличении потенциала на стоке происходит неполное обеднение области пинч-резистора, и пробой происходит на границе области п- пинч-резистор - р-канал (график 3 рисунка 5(6)). При дозах легирования Ои = (2.4-2.8)* 1012 см'2 при увеличении потенциала на стоке максимум электрического поля распределяется между двумя границами: пинч-резистор - сток и пинч-резистор - р-канал (график 2 рисунка 5(6)), что и соответствует максимальному пробивному напряжению.

Следует учесть, что величина напряжения пробоя стокового р-п -перехода характеризует мощный транзистор в закрытом состоянии. В то же время, открытое состояние прибора описывается сопротивлением мощного транзистора в открытом состоянии 110п. Сопротивление прибора в открытом состоянии уменьшается при увеличении концентрации примеси в области пинч-резистора (К1ИНЧ). Однако при этом пробивное напряжение стокового р-п перехода существенно уменьшается из-за неполного обеднения пинч-резистора.

Для увеличения пробивного напряжения при сохранении низкого сопротивления открытого транзистора, необходимо принудительно обеднять пинч-резистор, например введением полевого электрода. Введение электрода отделенного от области пинч-резистора толстым оксидом позволит обогатить или обеднить нижележащую диффузионную область (в зависимости от потенциала электрода).

В качестве такого электрода может выступать поликремневый п+ -затвор, правый край которого выводится на толстый оксид. Его параметрами являются:

величина перекрытия затвором пинч-резистора (Ь2) толщина подэлектродного оксида (Нок)

На рисунках 6 показано влияние этих параметров на напряжение лавинного пробоя стокового перехода мощного КНИ МОП-транзистора. В расчетах считалось, что смещение затвора равно нулю, а

встроенный потенциал п+ 81* составляет 0.55 В; параметры Ь3 и Б и соответствуют максимумам рисунка 6а.

Исследование показало, что зависимости имеют экстремум при Ь2=1-1.5 мкм и Нок=0.1-0.4 мкм. Использование расширенного электрода затвора позволяет принудительно обеднять область пинч-резистора и увеличить напряжение пробоя до 76 В при сохранении низкого сопротивления в открытом состоянии с учетом площади

а б

Рисунок 6 - Зависимость пробивного напряжения от: а - величины перекрытия затвором области пинч-резистора, б - толщины подэлектродного оксида. 1 - Ь3=2 мкм, Т)Ьз=2А*\012 см"3; 2 - Ь3=2.5 мкм, Ои=2.5*Ю12 см-3; 3 - Ь3=3.5 мкм, Ви=2.7*Ю'2 см"3; 4 - Ь3=4 мкм, Ви=2.8*1012 см"3.

Для объяснения полученных зависимостей и„роб(Ь2) на рисунке 7а представлены распределения электрического поля в транзисторе при пробое, из которых следует, что:

- При малой величине перекрытия электродом затвора области пинч-резистора (Ь2=0.5 мкм) обеднение области п-пинч-резистора электронами не происходит и ОПЗ перехода сток-подложка не расширяется в сторону п+-стока (вправо). Поэтому все электрическое поле перехода сосредоточено на границе пинч-резистор-затвор (точка 1 рисунка 7а), что и вызывает пробой при относительно низком напряжении сток-подложка.

- При величине Ь2 большей, чем половина длины п-пинч-резистора (Ь2=3 мкм), максимум электрического поля перехода смещается к п+-

стоку (область 2 рисунка 7а). Пробой происходит именно в этой области, так как электрод затвора препятствует распространению потенциала от п+-стока в пинч-резистор.

Максимум напряжения пробоя наблюдается в случае перераспределения электрического поля между двумя критическими областями перехода (областями 1 и 2 рисунка 7а), что достигается при Ь2=1.5 —2 мкм.

Нок-О.Ь мкм

а б

Рисунок 7 - Распределение электрического поля при пробое: а - при разных длинах Ь2, б - при разных величинах Нок.

Характер зависимости и„роб(Нок.) объясняется следующим:

- При малой толщины подэлектродного оксида (Нок < 0.1 мкм), максимум электрического поля расположен на границе затвор - пинч-резистор вблизи поверхности тонкого рабочего слоя кремния, увеличивая поле в подложке и вызывая ранний пробой перехода (область 1 рисунка 76).

- При увеличении Нок (0.1 мкм<Нок<0.5 мкм) максимум электрического поля на границе затвор - пинч-резистор смещается в слой подэлектродного оксида. При этом электрическое поле в точке 1 уменьшается и начинает возрастать в точке 2. Величина напряжения пробоя достигает максимального значения, которое обуславливается главным образом величиной перекрытия электродом затвора области пинч-резистора (Ь2).

- При дальнейшем увеличении Нок (Нок>0.5 мкм) влияние расширенного электрода затвора на распределение поля в подложке уменьшается и максимум электрического поля снова смещается на границу затвор -

пинч-резистор (точка 1 рисунка 76). При этом напряжение пробоя уменьшается.

Основным недостатком введения расширенного электрода затвора и уменьшения подэлектродного оксида является увеличение паразитной емкости затвор-сток. Однако, учитывая, что толщина подэлектродного оксида равна 400 нм, а толщина подзатворного окисла - 20 нм, вклад паразитной емкости, вносимой расширенным электродом, составляет около 5%.

В транзисторах КНИ-типа на величину пробивного напряжения стока также влияет толщина скрытого окисла. На рисунке 8а приведена зависимость пробивного напряжения от толщины скрытого окисла при Ь2=1 мкм, Ь3=2 мкм, Нок=0.4 мкм. Результаты расчета показали, что напряжение лавинного пробоя стока резко возрастает с ростом толщины скрытого окисла при Ток= (0.2 - 0.7) мкм. При дальнейшем увеличении Ток пробивное напряжение увеличивается слабо и достигает своего максимума при Ток=2.5 мкм.

607

■ 50т

40 т

Е, В/см' 15е+6

10е+64:

5.0е+6-

кремнии ошсел

1 1.8 2 2,6 3 43,4 0

Ток, мкм X, мкм

а б

Рисунок 8 - а - зависимость пробивного напряжения от толщины скрытого окисла, б - электрическое поле на границе кремний-окисел в вертикальном сечении по правому краю затвора.

Для пояснения полученной зависимости на рисунке 8(6) показано распределение электрического поля в структуре мощного КНИ МОП-транзистора при различной толщине скрытого окисла. Из рисунка видно, что с уменьшением толщины окисла увеличивается максимальное электрическое поле в нем. Это поле, в свою очередь, оказывает влияние на поле в кремнии и при малой толщине пленки окисла может доминировать над полем перехода сток-подложка.

Основным недостатком увеличения толщины скрытого окисла является увеличение теплового сопротивления прибора вследствие ухудшения теплоотвода через скрытый окисел.

Длина канала (1^) и доза легирования (Би) определяют не только напряжение пробоя, но и пороговое напряжение (ипорог), а также сопротивление транзистора во включенном состоянии (11оп). Уменьшение и Би приведет к снижению при этом напряжение пробоя стока для каждой длины канала Ь, зависит от соотношения доз легирования канала и пинч-резистора, так как этим определяется расположение ОПЗ перехода сток-канал. Полученные выше результаты оптимизированы для Ои=1.87*Ю13 сш"2 и Ь]=1 мкм. Дальнейшее уменьшение и Ь| не представляется возможным, так как при этом проявляется эффект смыкания ОПЗ областей истока и стока.

Таким образом, в результате первого этапа исследования были выявлены конструктивно-технологические параметры, позволяющие получить максимальную величину напряжения пробоя до 76 В (таблица 2). Для всех структур: Би=1.87*1013 сш"2, Ь,=1 мкм, ТОК=0.38 мкм.

Таблица 2 - Результаты оптимизации структуры по пробивному напряжению.____

Конструктивно-технологические параметры ипроб> В йоп*^ тОм*см2

Ь3, мкм Вц, 10'2 см'2 Ь2, мкм Нок, мкм

2 1,1 . 1 0,4 45 2,1 исходная структура

2 2,4 1 0,3-0,4 56 1,3 оптимизированные структуры

2,5 2,5 1 0,2-0,4 66 1,6

3,5 2,7 1-1,5 0,2-0,4 75 2,0

4 2,8 1-1,5 0,2-0,4 76 2,5

10 2,9 4-5 0,1-0,4 77 6,8

Напряжение лавинного пробоя стока в закрытом состоянии определяет границу электрической ОБР транзистора по напряжению. Граница электрической ОБР по току определяется током стока, при котором включается паразитный биполярный транзистор п-исток (эмиттер) - р-канал (база) - п-сток (коллектор).

На втором этапе исследования были получены зависимости предельных значений выходного тока, ограниченного включением паразитного биполярного транзистора, от расстояния между контактами

18

к тонкой подложке в закрытом состоянии МОП-транзистора (рисунок 9(а)). Точки включения паразитного биполярного транзистора показаны на выходных ВАХ МОП-прибора, приведенных на рисунке 9(6).

2.0Е-4 1.8&4

щш щш jtifiis 5 i *. ii ! Ш1:

23456788 (0 20 40

W КРИПТ, мкм иси, В

а б

Рисунок 9 - а - зависимость тока стока, при котором включается паразитный биполярный транзистор, от расстояния до контакта к тонкой подложке при изи=0, б - выходные ВАХ МОП-транзистора и точки включения паразитного биполярного транзистора при 11зи=0, 2, 3, 4 и 5 В и WK0HT=1 мкм.

Расчет показал, что выходной ток, при котором включается

паразитный биполярный транзистор, увеличивается на порядок с

1.5*10"5 до 1.5*10"4 с уменьшением расстояния до контакта к тонкой

положке WK0HT с 10 до 2 мкм. Зависимость носит гиперболический

характер. Для объяснения этой зависимости воспользуемся упрощенной

формулой: , _ Ущ- , где 1Бт и Übt - ток и напряжение, при котором 'вт- „

К-БТ

открывается паразитный биполярный транзистор, Ret - сопротивление базовой области биполярного транзистора. Поскольку RET пропорционально WK0HT, то 1БТ обратно пропорционален WK0HT.

Таким образом, для расширения электрической ОБР по току необходимо уменьшать расстояние до контакта к тонкой подложке. Однако, при уменьшение WK0HT уменьшается эффективная ширина области истока и канала, а следовательно, увеличивается сопротивление транзистора в открытом состоянии. Однако, расчет показал, что при уменьшении Wk0htc 10 до 2 мкм при напряжениях Ши=5 В Uch=0.5 В параметр R„n*S увеличивается слабо на 0.5 мОм*см2 (рисунок 9(а)).

На третьем этапе была исследована граница области безопасной работы, определяемая тепловыми свойствами и эффектом саморазогрева.

Считая, что вся выделяемая при работе транзистора мощность тратится на саморазогрев, расчет распределения тепловых потоков по кристаллу ИСИС и теплового сопротивления мощного транзистора можно провести на основе упрощенной трехмерной модели, показанной на рисунке 10(а). Мощный транзистор представлен в виде квадрата площадью 8наф и температурой, варьируемой в диапазоне 310 - 490 К. Температура подложки постоянна и равна 300 К. Размер мощного транзистора и других слоев соответствуют размерам исследуемого кристалла.

Рисунок 10 - а - упрощенная модель для расчета тепловых свойств мощного транзистора, б - зависимости теплового сопротивления от площади мощного транзистора.

Границу ОБР, определяемую тепловыми свойствами, можно оценить с помощью соотношений (1-2), из которых видно, что важнейшим параметром, позволяющим оценить границы температурной области безопасной работы, является тепловое сопротивление.

1 =Рн(Т„){Тн-Ш

с иги к

\

* -

и,

1 (2).

■'си V т У ^си На рисунке 10(6) приведены результаты исследования зависимости теплового сопротивления от площади мощного транзистора, на рисунках 11 (а,б) приведены зависимости теплового сопротивления от параметров подложки, а именно, толщины скрытого окисла и объемной подложки.

Результаты исследования, представленные на рисунках 10-11, позволили установить, что тепловое сопротивление КНИ-транзисторов

20

малой площади может быть уменьшено главным образом за счет уменьшения толщины скрытого оксида, в то же время, тепловое сопротивление транзисторов большой площади может быть уменьшено главным образом за счет уменьшения толщины объемной Бьподложки.

510 490 . 470

¿Л

1 450 ¿430 410 390 370

Обхнки neanam

/

1 'Ч

S У с_ —

100 200 300 1.ЛОДЛ, МКМ

_а_

1,4

1,2

1,0 н ш

0,8 i¿

0,6 £

0,4

0,2

lo

10

03 ,

400

10

/1 у

У .У* / у

SHnrp, МЮ1

0 0,5

1 1,5 2 Ток, мкм

б

2,5 3

1,9 1,8 1,7 1,6 * 1,5 1,4 1,3

Рисунок 11 - Зависимость теплового сопротивления: а - от расстояния до контакта к объемной подложке, б - от толщины скрытого окисла.

Для пояснения полученных результатов на рисунке 12 приведено распределение температуры в двухмерном сечении в плоскости X-Y для структуры, приведенной на рисунке 10(а), из которого видно, что для структуры с площадью 102 мкм2 значение температуры резко падает в скрытом окисле и достигает значение 310 К на границе скрытый окисел - объемная подложка. Таким образом, изменение толщины скрытого окисла, в отличие от толщины объемной подложки приводит к существенным изменениям в распределении температуры, а следовательно, в тепловом сопротивлении транзистора малой площади. В структуре с площадью 4*106 мкм2 температура падает равномерно вглубь подложки. В этом случае, именно уменьшение толщины объемной подложки, способствующее приближению контакта к толстой подложке, на котором осуществляется охлаждение структуры, приводит к существенному снижению теплового сопротивления.

Поскольку ОБР по току ограничена двумя факторами: включением паразитного биполярного транзистора и саморазогревом, то на четвертом этапе проводилось сравнение этих границ, как показано на рисунке 13.

Результаты, приведенные на рисунке 13 для транзисторов с площадями 102 - 5*106 мкм2, позволили установить, что: для приборов малой площади основным фактором, ограничивающим ОБР транзистора по току, является ток включения паразитного биполярного транзистора, как показано на рисунке 14(а); - с увеличением площади

мощного элемента возрастает влияние саморазогрева, который при дальнейшем увеличении площади становится основным ограничивающим ток фактором, как показано на рисунке 14(6).

tiki

Рисунок 12 ~ а - распределение температуры в двухмерном сечении в плоскости Х-У рисунка 4.14(6), б - графики распространения температуры вглубь подложки вдоль оси У для структур с площадями Энагр = 102 и 4-106 мкм2.

1 ,Е-06

1.Е+02 1.Е+03 1.Е+04 1.Е+05 -1.Е+06 1.Е+07

Э,мкм2

Рисунок 13 - Сопоставление электрической и температурной ОБР мощных КНИ МОП-транзисторов по току при Ток=0.4 мкм, Т5;=0.2 мкм.

Результаты исследования позволяют для планарных мощных КНИ МОП-транзисторов с площадью в диапазоне 10 - 10б мкм2 оценить, какой фактор, ограничивающий ОБР по току, является

доминирующим и подобрать параметры Ток, \\^онт, ЬПОдл, позволяющие расширить границы ОБР.

Электрическая ОВР 0<изи-«5В

О 5 10 15 20 25 30 35 40 45 50 ион, в

рцТмакс=1О0°С

О 5 10 15 20 25 30 35 40 45 50 Уси, 8

Рисунок 14 - Границы ОБР для мощного транзистора с площадью: а -100 мкм2, б - 4*106 мкм2. М/конт=2 мкм, Ток=0.4 мкм.

Таким образом, в результате исследования влияния конструкции и технологии изготовления на границы ОБР были получены рекомендации по способам расширения ОБР мощного КНИ МОП-транзистора; для типового маршрута и конструкции были получены оптимальные значения таких параметров как: длина и доза легирования пинч-резистора, величина перекрытия затвором области пинч-резистора, расстояние между контактами к тонкой подложки, а также толщина подэлектродного и скрытого окисла.

В главе 5 на основе исследования зависимости факторов, ограничивающих ОБР исследуемого прибора, от его конструктивно-технологических параметров были разрабатаны конструктивно-технологические решения, позволяющие расширить границы его ОБР по напряжению и току.

Для того, чтобы результаты по определению области безопасной работы использовать при проектировании интеллектуальных схем предварительно было исследовано влияние металлизации на тепловые свойства мощного транзистора. Исследовалось два варианта: мощный транзистор площадью 100 мкм2 в составе тестовой ячейки, топология которого приведена на рисунке 15(а), и мощной транзистор площадью 5*106 мкм2 в составе ИСИС, топология которого показана на рисунке 15(6). Для второго варианта учитывалась возможность одновременной работы одного или двух транзисторов.

тестовые транзисторы

мошрые транзисторы

а б

Рисунок 15 - Топология мощного транзистора в составе: а - тестовой ячейки; б - интеллектуальной силовой И С.

В результате было установлено, что тепловое сопротивление транзистора тестовой ячейки уменьшается в 2 раза при учете отвода тепла через металлизацию, как показано на рисунке 16(а). В то же время металлизация практически не влияет на тепловое сопротивление транзистора большой площади (в составе ИСИС) и, соответственно, на его ОБР, как показано на рисунке 16(6).

ЭДг-эм

1,8 Щ

1.6 .....{

Й м

мИ

о.б I»—1

и,« |

-КИИ ,

»чВЙШМ

ЧВезмегая,

« 5« «9 »5» «0 ?50 ЗРО 350 4Й0 450 500 11!ОДО,1Яи

Рисунок 16 - Тепловое сопротивление мощных транзисторов на КНИ и объемных подложках в составе: а - тестовой ячейки, б - ИСИС.

Тепловые свойства мощного транзистора тестовой ячейки были исследованы также экспериментально. Исследовались ВАХ транзистора при разных температурах.

Результаты экспериментального исследования позволили провести калибровку модели на этапе разработки методики моделирования (рисунок 17а), а также оценить температуру в канале транзистора и ее зависимость от режимов работы транзистора для

данного образца. Использовался следующий метод определения температуры в канале: измерялись выходные ВАХ транзистора при №и=5 В при разных температурах канала. На основе измерений определялось тепловое сопротивление 11т и строились зависимости изменения температуры в канале транзистора по сравнению с комнатной от ТЛси при 1Лзи = 5 В, как показано на рисунке 176.

1с, А/мкм

100

эксперимент моделирование

0 2 4 6 8 10

и 8

о 7

X 6

§ 5

ь- 1 4

X 3

н

ГЗ1— =

.— _ Л™

- —

'.......^ ....... хттк

—- — — —

4 5 6 7 8 Э 10 11 Чей, В 11зи=5 В

б

а иси, В

Рисунок 17 - а - калибровка модели; б - экспериментальная зависимость изменения температуры канала относительно комнатной температуры от напряжения 11си при напряжении изи= 5В.

Результаты экспериментального исследования подтвердили результаты моделирования, а именно: при небольших напряжениях на стоке открытого транзистора (иси=0-10 В, Ши=5 В) температура в канале увеличивается менее чем на 10°С, то есть существенного саморазогрева в канале транзистора не происходит.

При интеграции мощного прибора в интеллектуальную схему необходимо также учесть его влияние на окружающие блоки. Методика, изложенная во второй главе, позволила сделать оценки распределения температуры вне области размещения мощного элемента в интеллектуальной силовой ИС, топология которой приведена на рисунке 15(6). Было также проведено сравнение со структурами, выполненными на объемных кремниевых подложках, то есть - не КНИ-типа. Учитывалась возможность одновременной работы одного или двух транзисторов.

Результаты исследования величины проникновения температуры <Ж, измеренной по изолинии Т=310 К, приведены на рисунке 18.

Исследование распределения температуры вне области размещения мощного элемента показало, что для рассматриваемой

технологии максимальное расстояние, на которое распространяется тепло в кристалле при работе одновременно двух мощных транзисторов составляет менее 350 мкм и не представляет угрозы для элементов низковольтной части схемы.

Рисунок 18 - Исследование распространения тепла: а - способ измерения величины с)Х; б - величина с!Х для различных структур: а -структура с одним нагревателем и без учета отвода тепла через металл, б - структура с двумя нагревателями и без учета отвода тепла через металл, в - структура с одним нагревателем и с учетом отвода тепла через металл, г - структура с двумя нагревателями и с учетом отвода тепла через металл.

На основании полученных в работе зависимостей факторов, ограничивающих область безопасной работы планарных мощных КНИ МОП-транзисторов, от конструктивно-технологических параметров были разработаны конструктивно-технологические решения, позволяющие расширить границы области безопасной работы мощных приборов по напряжению и току, в частности:

1. Для типового маршрута были получены оптимальные значения таких параметров как: длина и доза легирования пинч-резистора, величина перекрытия затвором области пинч-резистора, толщина подэлектродного окисла, что позволило увеличить пробивное напряжение более чем на 20%.

2. Расстояние между р+ контактами к тонкой подложке уменьшено с 22 до 4 мкм, толщина объемной кремниевой подложки уменьшена с 450 до 50 мкм, что позволило расширить границу ОБР по току более чем в 2 раза.

Топология оптимизированной ячейки мощного транзистора приведена на рисунке 19(а). Изменение границ области безопасной

работы мощного КНИ МОП-транзистора базовой ячейки в результате оптимизации показано на рисунке 19(6).

а б

Рисунок 19 - а - топология оптимизированной ячейки мощного КНИ МОП-транзистора при \¥конх=4 мкм, б - ОБР мощного КНИ МОП-транзистора базовой ячейки до и после оптимизации.

Сопротивление оптимизированного прибора с учетом площади увеличилось незначительно с 2.1 до 2.5 мОм*см2 что соответствует параметрам зарубежных и отечественных аналогов, как показано в таблице 3.

Таблица 3 - Сравнение параметров мощных приборов интеллектуальных силовых ИС.____

Тип подложки Т* НМ Ток, пм мОм*см2

Оптимизированная структура КНИ МОПТ 200 380 1.8-3.0 56-76

8а1ата КНИ МОПТ 180 400 3.7 63

Сш Объемный МОПТ - - ■ - 65

вЬЫо Объемный МОПТ - - - 69

ОБЩИЕ ВЫВОДЫ ПО РАБОТЕ: 1. Проведен обзор технологий создания интеллектуальных силовых интегральных схем и отмечены преимущества тонкопленочной КНИ-технологии для создания ИСИС. Указаны слабые места мощного МОП-транзистора, созданного на основе

тонкопленочной КНИ-технологии, ограничивающие ОБР мощного прибора. Определены направления исследований для решения основной задачи - расширения области безопасной работы мощного МОП транзистора в составе интеллектуальной силовой ИС на основе тонкопленочной КНИ-технологии.

2. Проведенный анализ типовой конструкции и технологического маршрута формирования мощного КНИ МОП-транзистора позволив выявить факторы, ограничивающие ОБР транзистора, и определить параметры областей прибора, влияющие на них. В результате проведенного анализа была разработана параметризованная модель мощного прибора для проведения исследования.

3. Разработана методика приборно-технологического моделирования для исследования граничных режимов работы мощных КНИ МОП-транзисторов. Обоснован выбор основных программ, необходимых для проведения моделирования. Предложен простой метод оценки тепловых свойств кристалла и температурной области безопасной работы мощного прибора.

4. С помощью программ приборно-технологического моделирования установлены и объяснены зависимости факторов, ограничивающих ОБР, от конструктивно-технологических параметров мощного прибора, а именно: длины и дозы легирования пинч-резистора, величины перекрытия затвором области пинч-резистора, расстояния между контактами к тонкой подложке, толщины подэлектродного и скрытого окисла, толщины пленки кремния и объемной подложки. В частности установлено, что:

- пробивное напряжение имеет экстремум в узком диапазоне доз легирования пинч-резистора;

- выходной ток мощного транзистора малой площади ограничен включением паразитного биполярного транзистора и увеличивается, в основном, за счет уменьшения расстояния между контактами к тонкой подложке;

- при больших площадях мощного транзистора предельный ток ограничен саморазогревом и увеличивается, в основном, при уменьшении толщины объемной кремниевой подложки.

5. Разработаны конструктивно-технологические решения, позволяющие расширить границы области безопасной работы мощного КНИ МОП-транзистора по напряжению и току. Для

типового маршрута изготовления ИСИС на основе КНИ-структуры получены оптимальные значения конструктивно-технологических параметров, позволяющие существенно расширить ОБР мощного транзистора.

6. Разработана конструкция и технологический маршрут изготовления мощных МОП-транзисторов с расширенной по напряжению более чем на 20% и по току в 2-3 раза областью безопасной работы.

7. Основные результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС, а также в учебном процессе и при выполнении научно-исследовательских работ на ЭКТ факультете МИЭТ.

Таким образом, в диссертационной работе была разработана методика приборно-технологического моделирования, позволяющая исследовать граничные режимы работы мощных КНИ МОП-транзисторов; установлены и объяснены закономерности, связывающие границы области безопасной работы с конструктивно-технологическими параметрами исследуемого прибора; разработана конструкция и технологический маршрут изготовления мощных КНИ МОП-транзисторов ИСИС с расширенной областью безопасной работы по напряжению более чем на 20% и по току в 2-3 раза.

Основные результаты диссертации опубликованы в следующих работах:

Yu. A. Chaplygin, A.Yu. Krasukov, Е.А. Artamonova / Analysis of lateral thermal SOA for smart power 1С / International Conference "Micro-and nanoeJectronics-2009", 2009.

Ю.А. Чаплыгин, Е.А. Артамонова, А.Ю. Красюков, Т.Ю. Крупкина / Исследование тепловых эффектов и явлений саморазогрева в планарных силовых МОП транзисторах КНИ-типа / Известия ВУЗов, Электроника, стр. 52-57, №2,2008.

Yu. A. Chaplygin, Е.А. Artamonova, A.Yu. Krasukov, T.Yu. Krupkina / Study of Thermal Effects and Self-Heating Phenomena in Planar Power SOI MOS Transistors // Semiconductors, Vol.42, No.13, pp. 1522-1526,2008.

E.A. Артамонова, А.Ю. Красюков / Исследование электрической и температурной области безопасной работы планарных силовых КНИ-

МОП-транзисторов // Сборник трудов III Всероссийской научно-технической конференции "Проблемы разработки перспективных микро- и наноэлектронных систем-2008 (МЭС-2008)", Москва, 2008.

Е.А. Артамонова, А.Ю. Красюков / Сравнительный малосигнальный анализ планарного силового КНИ и объемного МОП

— транзисторов // Международная научно-техническая конференция "Микроэлектроника и наноинженериия-2008", Москва, 2008.

Ю.А. Чаплыгин, Е.А. Артамонова, Т.Ю. Крупкина /Оценка изменения технологичности наноразмерных транзисторных структур в процессе масштабирования // Международная научно-техническая конференция "Микроэлектроника и наноинженерия-2008", Москва, 2008.

Е.А. Артамонова, А.Ю. Красюков /Влияние эффекта саморазогрева КНИ высоковольтного МОП-транзистора на температуру металлизации прибора // Международная научно-техническая конференция "Микро- и нано-электроника - 2007", 2007 г.

— Е.А. Артамонова, А.Ю. Красюков /Исследование влияния температурных эффектов на характеристики планарного силового КНИ МОП-транзистора // Сборник трудов Восьмой международной конференции по электронным приборам и материалам "EDM-2007", 2007 г., Эрлагол.

Е.А. Артамонова, А.Ю. Красюков /Исследование влияния саморазогрева структуры типа кремний на изоляторе на пробивное напряжение // Шестая научно-техническая конференция "Твердотельная электроника, сложные функциональные блоки РЭА", 2007 г., Владимир.

Е.А. Артамонова, А.Г. Балашов, A.C. Ключников, А.Ю. Красюков, A.B. Швец / "Численное моделирование мощного ДМОП - транзистора с целью оптимизации площади прибора // Международная научно-техническая конференция "Микро- и нано-электроника - 2007", 2007 г.

Т.Ю. Крупкина, Е.А. Артамонова /Численный анализ областей мелкощелевой изоляции в субмикронных транзисторных структурах // X Международноая научная конференция "Актуальные проблемы твердотельной электроники и микроэлектроники", 2006 г.

— Е.А. Артамонова, А.Ю.Красюков /Проблемы повышения быстродействия планарных силовых ключей с полевым управлением // XII Всероссийская научно-техническая конференция студентов и аспирантов "Микроэлектроника и информатика 2005", М.МИЭТ, 2004 г.

Подписано в печать:

Формат 60x84 1/16. Уч.-изд.л. Тираж 100 экз. Заказ №

Отпечатано в типографии ИПК МИЭТ.

124498, Москва, Зеленоград, проезд 4806, д.5, стр. 1, МИЭТ.

ВВЕДЕНИЕ.

ГЛАВА 1. ИНТЕЛЛЕКТУАЛЬНЫЕ СИЛОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ.

1.1 Состав интеллектуальных силовых ИС и требования к мощному элементу.

1.2 Способы изоляции элементов интеллектуальных силовых ИС.

1.3 Достоинства и недостатки интеллектуальных силовых ИС, созданных на основе тонкопленочной КНИ-технологии.

1.4 Существующие конструктивно-технологические варианты создания мощных КНИ-транзисторов для интеллектуальных силовых ИС.

1.5 Область безопасной работы мощных ключей.

1.6 Методы исследования мощных КНИ МОП-транзисторов.

В современной силовой полупроводниковой электронике широко используются интеллектуальные силовые интегральные схемы (ИСИС), содержащие на одном кристалле, как мощные элементы, так и схемы управления и защиты силовых приборов [1]. Интеллектуальные ИС находят широкое применение в системах автоматики и управления индустриальной и бытовой электроникой, в системах сотовой связи [2].

При создании таких ИС возникает ряд проблем, в частности проблема совместимости технологий изготовления мощных и низковольтных элементов схемы, а также леобходимость обеспечения изоляции между ними.

Одним из способов решения этих проблем является создание ИС на основе тонкопленочной технологии кремний-на-изоляторе (КИИ), которая помимо полной диэлектрической изоляции и простой КМОП-совместимой технологии для низковольтной и мощной частей схемы обеспечивает также высокое быстродействие и повышенную радиационную стойкость схем.

Однако, при создании мощного элемента на основе данной технологии возникают проблемы, связанные с плавающим потенциалом подложки, а также с саморазогревом мощного элемента.

Эффекты плавающей подложки, связанные с особенностями реализации контакта к подложке и высоким сопротивлением слаболегированной области канала, проявляются в виде скачка выходного тока при увеличении выходного напряжения «кинк-эффекта» и в виде включения паразитного биполярного п-р-п-транзистора, базой которого является р-подложка, а эмиттером и коллектором -исток и сток МОП-транзистора.

Саморазогрев, связанный с наличием скрытого слоя окисла, теплопроводность которого на несколько порядков ниже, чем у кремния, может приводить как к снижению выходного тока, так и к тепловому пробою в кремнии и выгоранию алюминиевых контактов на границе с кремнием. Проблема саморазогрева особенно актуальна для мощных КНИ-транзисторов, в которых большие токи и напряжения приводят к значительному саморазогреву.

Эти факторы сильно ограничивают область безопасной работы (ОБР) мощных транзисторов и, тем самым, ограничивают диапазон применения интеллектуальной схемы [3].

Для расширения ОБР необходимо провести анализ влияния различных конструктивно-технологических факторов на характеристики типового мощного МОП-транзистора в составе интеллектуальной силовой ИС, реализованной на основе тонкопленочной КНИ-технологии, и разработать технические решения, позволяющие расширить границы ОБР без существенного ухудшения основных параметров прибора.

Эффективным методом анализа мощных приборов, в которых существенен эффект саморазогрева вследствие большой плотности выделяемой мощности, является использование программ квазитрехмерного моделирования электротепловых режимов [4], в частности, программ приборно-технологического моделирования (TCAD). Для исследования необходимо разработать методику комплексного моделирования, применительно к расчету граничных режимов работы планарных мощных КНИ МОП-транзисторов.

Цель диссертационной работы заключается в разработке конструктивно-технологических решений по расширению области безопасной работы мощных КНИ МОП-транзисторов для интеллектуальных силовых интегральных схем на основе методов приборно-технологического моделирования.

Научная новизна результатов, полученных в диссертационной работе, заключается в следующем

1. Разработана методика приборно-технологического моделирования, позволяющая исследовать возможность расширения области безопасной работы мощных КНИ МОП-транзисторов ИСИС.

2. Установлены и исследованы основные закономерности, характерные для мощного КНИ МОП-транзистора, связывающие границы области безопасной работы с конструктивно-технологическими параметрами интегральной структуры, а именно: пробивного напряжения с параметрами пинч-резистора, затвора, подэлектродного и скрытого окисла;

- предельного значения тока с параметрами подложки и расстоянием между контактами к тонкой подложке.

3. Показано, что пробивное напряжение имеет экстремум в узком диапазоне доз легирования пинч-резистора, что объясняется перераспределением электрического поля на границах подложка - пинч-резистор и пинч-резистор -сток, приводящее к уменьшению его максимального значения;

4. Установлено, что при малых площадях мощного транзистора граница ОБР определяется током включения паразитного биполярного транзистора и увеличивается, в основном, за счет уменьшения расстояния между контактами к тонкой подложке; при больших площадях мощного элемента предельный ток ограничен саморазогревом и увеличивается, в основном, при уменьшении толщины объемной кремниевой подложки.

Практическая значимость работы определяется следующими основными результатами:

1. Разработана вычислительная модель для расчета мощных КНИ МОП-транзисторов, позволяющая расширить ОБР мощного прибора без существенного ухудшения его основных электрических характеристик.

2. Проведено экспериментальное исследование и моделирование тепловых свойств мощного прибора, а также распределения температуры по площади кристалла интеллектуальной силовой ИС при работе мощного прибора, что позволяет оптимизировать топологию расположения элементов в схеме.

3. Разработана оптимизированная конструкция и технологический маршрут формирования мощного элемента ИСИС, позволившие расширить его ОБР по напряжению более чем на 20%, а по току более чем в 2 раза.

Практическая значимость работы подтверждается внедрением следующих результатов:

- Результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС.

- Результаты работы внедрены в учебный процесс на кафедре ИЭМС МИЭТ, используются в лабораторных практикумах по курсу "Моделирование в среде TCAD", "Современные методы моделирования" (учебный план ЭКТ факультета, 9 и 10 семестры), направление подготовки 210104.65 "Микроэлектроника и твердотельная электроника", 210100.68 "Электроника и микроэлектроника".

- Результаты работы использованы при выполнении научно-исследовательских работ в МИЭТ.

На защиту выносятся:

1. Разработанная методика приборно-технологического моделирования, позволяющая исследовать возможность расширения ОБР мощных КНИ МОП-транзисторов ИСИС.

2. Полученные с помощью системы приборно-технологического моделирования закономерности, связывающие параметры электрической и температурной ОБР с конструктивно-технологическими параметрами прибора.

3. Модифицированные с целью расширения ОБР конструкция и технологический процесс формирования мощного КНИ МОП-транзистора базовой ячейки, позволившие расширить ОБР по напряжению на 20% и по току в 2 раза.

4. Результаты исследования тепловых свойств базовых ячеек планарных мощных КНИ МОП-транзисторов.

Апробация результатов работы: результаты работы докладывались и обсуждались на следующих конференциях:

- X Международная научная конференция "Актуальные проблемы твердотельной электроники и микроэлектроники", 2006 г.

- Шестая научно-техническая конференция "Твердотельная электроника, сложные функциональные блоки РЭА", Владимир, 2007 г.

- Восьмая международная конференция по электронным приборам и материалам

EDM-2007", Эрлагол, 2007 г.

- Международная научно-техническая конференция "Микро- и наноэлектроника -2007", 2007 г.

III Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем-2008 (МЭС-2008)", Москва, 2008

- Международная научно-техническая конференция "Микроэлектроника и наноинженериия-2008", Москва, 2008.

- International Conference "Micro- and nanoelectronics-2009", 2009. Публикации.

Результаты диссертации опубликованы в 12 печатных работах, из которых 3 статьи, в том числе 2 статьи в изданиях, входящих в перечень ВАК, и 9 тезисов докладов на научно-технических конференциях.

Структура и объем работы.

Диссертация состоит из введения, пяти глав, заключения, 2 приложений, списка использованных источников из 104 наименований.

7. Основные результаты работы использованы в Государственном учреждении научно-производственного центра «Технологический центр» МИЭТ при оптимизации конструкции и технологического процесса формирования мощных элементов ИСИС, а также в учебном процессе и при выполнении научно-исследовательских работ на ЭКТ факультете МИЭТ.

Таким образом, в диссертационной работе была разработана методика приборно-технологического моделирования, позволяющая исследовать граничные режимы работы мощных КНИ МОП-транзисторов; установлены и объяснены закономерности, связывающие границы области безопасной работы с конструктивно-технологическими параметрами исследуемого прибора; разработана конструкция и технологический маршрут изготовления мощных КНИ МОП-транзисторов ИСИС с расширенной областью безопасной работы по напряжению более чем на 20% и по току в 2-3 раза.

1. B.J.Baliga., et al., / An overview of smart power technology /, IEEE Trans. Electron Devices, vol. 38, №7, pp. 1568-1575, 1991.

2. M. Hattori /Needs and applications of high temperature LSIs for automotive electronic systems// in Proc. HITEN, pp. 37-43, 1999.

3. Воронин П.А. /Силовые полупроводниковые ключи. Семейства, характеристики, применение./, Москва, Додэка-ХХ1, 2001.

4. R. Zhu et al., /Implementation of high-side high-voltage RESURF LDMOS in a sub-half micron smart power technology // Proc. Int. Symp. Power Semiconductor Development and IC's Osaka, Japan, pp. 403-406, 2001.

5. V. Partharathy et al., /SOA improvement by a double RESURF LDMOS technique in a power 1С technology // Proc. Int. Electron Devices Meeting, CA, pp. 317-320, 2000.

6. R. Zhu et al., I A 65V, 0.65 mOm.cm2 RESURF LDMOS in a 35 mkm CMOS process // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 335-338, 2000.

7. V. Parthasarathy et al., /А 35 mkm CMOS based smart power technology for 7V-50V applications // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 317-320, 2000.

8. A. Moscatelli et al., /LDMOS implementation in a 35 mkm BCD technology (BCD6) // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 323-326, 2000.

9. A. Nakagawa et al., /Improved 20V lateral trench gate power MOSFETs with very low on-resistance of 7.8 mOm.cm2 // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 47-50, 2000.

10. Y. Kawaguchi et al., /0.6 mkm BiCMOS Based 15 and 25 V LDMOS for analog applications // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 169-172, 2001.

11. E.A. Артамонова, А.Г. Балашов, A.C. Ключников, А.Ю. Красюков, А.В. Швец / Численное моделирование мощного ДМОП-транзистора с целью оптимизации площади прибора // Международная научно-техническая конференция "Микро- и наноэлектроника-2007", 2007.

12. Е.А. Артамонова, А.Ю .Красюков /Проблемы повышения быстродействия планарных силовых ключей с полевым управлением // XII Всероссийская научно-техническая конференция студентов и аспирантов "Микроэлектроника и информатика 2005", М.МИЭТ, 2004 г.

13. R.W. Bower et al., /MOS Field Effect Transistors formed by gate masked ion implantation/, IEEE Trans. Electron Devices, vol. 15, pp. 757-761, 1968.

14. А. Еременко, H. Зайцев, А. Новоселов, И. Романов /Оптимизация конструкции высоковольтного биполярного п-р-п транзистора // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес 4, 2002, стр. 58-60.

15. T.Okabe, et al., /А Complementary Pair of High-Power MOSFETs /, in Proc. Int. Electron Devices Meet., pp. 416-419, 1977.

16. T.Okabe et al., /А Complementary Pair of Planar-Power MOSFET's /, IEEE Trans. Electron Devices, 1980, vol.ED-27, N2, pp.334-339.

17. Zahir Parpia et al. /Modeling and Characterization of CMOS Compatible High-Voltage Device Structures/IEEE Trans. Electron Devices, 1987, No. 11, pp.334-339.

18. Claudio Contiero et.al., /Roadmap Differentiation and Emerging Trends in BCD Technology/ESSDERC, 2002, pp.275-282.

19. Plummer J. D. et al., /Material and process limits in silicon VLSI technology/ Proc. of the IEEE. 2001. - Vol.89, No.3,.P.

20. Shahidi G. et al., /Partly Depleted SOI Technology for Digital Logic/ ISSCC Digest, 1999, p.426.

21. Canada M. et al., /А 580 MHz RISC Microprocessor in SOI/ ISSCC Digest, 1999, p.430.23. http://www.icemostech.com/ice/TechnicalArticles/26352716CrystallineDefect s.pdf24. www/atmel.com/literature

22. G. LingpengA et al, /Novel SOI Lateral-Power MOSFET With a Self-Aliened Regions// IEEE ELECTRON DEVICE LETTERS, Vol.26, No.4, p.264-266, 2005.

23. E.А. Артамонова, А.Ю. Красюков / Сравнительный малосигнальный анализ планарного силового КНИ и объемного МОП-транзисторов // Международная научно-техническая конференция "Микроэлектроника и наноинженерия-2008", Москва, 2008 г.

24. Hongfei L. et al., /А 2GHz, 60V-Class, SOI Power LDMOSFET for Base Station Applications//ISPSD, April 14-17, pp. 270-273, 2003.

25. A. Murray et al., /New Power MOSFET Technology with Extreme Ruggedness and Ultra-Low Rds(on) Qualified to Q101 for Automotive Applications//International Rectifier, pp. 1-4,2000.

26. K.Mitani, /Semicon Technical Program: SOI Manufakturing Technology/ SemiconWest, 1998

27. J.-P.Colinge /Silicon-On-Insulator materials, VLSI Materials/ Kluwer Academic Publishers, 1991.

28. K. Goodson et al., / Effect of microscale thermal conduction on the packing limit of silicon-on-isolator electronic devices // IEEE Trans. Components, vol. 15, no. 5, pp. 715-722, 1992.

29. L McDaid et al., / Monitoring the temperature rise in SOI transistors by measurement of leakage current // in Proc. IEEE SOI/SOS Tech. CONF., pp. 28-29, 1991.

30. R. Banyan et al., / Use of noise thermometry to study the effects of self-heating in submicrometer SOI MOSFET's // IEEE Electron Device Letters, vol. 13, no. 5, pp. 279-281, 1992.

31. M. Berger et al., / Estimation of heat transfer in SOI-MOSFET's // IEEE Trans. Electron Devices, vol. 38, No. 4, pp.781-785, 1991.

32. N. Yasuda et al., / Analitical device model of SOI MOSFET's including self-heating effects // Japan. J. Appl. Phys., vol. 30, pp. 3677-3684, 1991.

33. M. Koyanagi et al., / Coupled Monte Carlo-energy transport simulation with quasi three-dimensional temperature analysis for SOI MOSFET // IEEE Trans. Electron Devices, vol. 39, pp.2640, 1992.

34. P. Mautry et al., / Self-heating and temperature measurement in sub-mkm-MOSFET // In Proc. IEEE Int. Conf. Microelectronic Test Structures, vol. 3, pp. 221-226, 1990.

35. K. Goodson et al., / Prediction and measurement of temperature fields in silicon-on-insulator electronic circuits // National Heat Transfer Conf., Aug. 811, 1993.

36. A. Sugawara et al., / Precise determination of thermal conductivity of high purity fused quartz from 0 to 650 grad // Physica, vol. 41, pp. 515-520, 1969.

37. Y. Touloukian et al., / Thermal conductivity: Metallic elements and alloys // Thermophysical Properties of Matter, vol. 1, Plentium, pp. 326-339, 1970.

38. K. Goodson et al., /Annealing-temperature dependence of the thermal conductivity of LPCVD silicon-dioxide layers // IEEE Trans. Electron Devices, vol. 14, no. 10, pp.490-492, 1993.

39. A. Caviglia et al., /Linar dynamic self-heating in SOI MOSFET's // IEEE Trans. Electron Devices, vol. 14, no. 3, pp.133-135, 1993.

40. E. Arnold et al., /Comparison of self-heating effects in bulk-silicon and SOI high-voltage devices/ in IEDM Tech. Dig., pp. 813-816, 1994.

41. E.A. Артамонова, А.Ю. Красюков /Влияние эффекта саморазогрева КНИ высоковольтного МОП-транзистора на температуру металлизации прибора // Уеждународная научно-техническая конференция "Микро- и нано-электроника 2007", 2007 г.

42. Ю.А. Чаплыгин, Е.А. Артамонова, А.Ю. Красюков, Т.Ю. Крупкина /Исследование тепловых эффектов и явлений саморазогрева в планарных силовых МОП транзисторах КНИ-типа // Известия ВУЗов, Электроника, №2,2008.

43. Е.А. Артамонова, А.Ю. Красюков /Исследование влияния температурных эффектов на характеристики планарного силового КНИ МОП-транзистора

44. Сборник трудов Восьмой международной конференции по электронным приборам и материалам "EDM-2007", 2007 г., Эрлашл.

45. Е.А. Артамонова, А.Ю. Красюков /Исследование влияния саморазогрева структуры типа кремний на изоляторе на пробивное напряжение // Шестая научно-техническая конференция "Твердотельная электроника, сложные функциональные блоки РЭА", 2007 г., Владимир.

46. L.T. Su et. al., /Measurement and modeling of self-heating in SOI NMOSFET's/ IEEE Trans. Electron. Devices, vol. 41, no.l, pp. 69-75, 1994.

47. Y.K. Leung et al., /Self-heating effect in lateral DMOS on SOI/ in Proc. 7th Int. Symp. Power Semiconducter Devices and IC's, pp. 136-139, 1995.

48. J. Roig et al., /Efficiency of SOI-Like Structures for Reducing the Thermal Resistance in Thin-Film SOI Power LDMOSFETs// IEEE ELECTRON DEVICE LETTERS, Vol.25, No. 11, p.743-745, 2004.

49. G. Fiorenza et al., /RF Power LDMOSFET on SOI// IEEE ELECTRON DEVICE LETTERS, Vol.22, No.3, p.139-141, 2001.

50. G. Fiorenza et al., /Experimental comparison of RF power LDMOSFETs on thin-film SOI and bulk silicon// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49, NO. 4, -2002.

51. S. Matsumoto et.al. /А new high performance lateral insulated gate bipolar transistor formed on quasi-SOI// IEEE ELECTRON DEVICE LETTERS, Vol.16, No.9, p.402-404, 1995.

52. R. Changhong et. al. /The partial silicon-on-insulator technology for RF power LDMOSFET devices and on-chip microinductors// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 12, -2002.

53. S. Merchant et. al. /Dependence of breakdown voltage on drift length and buried oxide thickness in SOI RESURF LDMOS transistors// 5th International Symposium on Power Semiconductor Devices and ICs, p. 124-128, 1993.

54. I.J. Kim et. al. /Breakdown voltage improvement for thin-film SOI power MOSFET's by buried oxide step structure// IEEE ELECTRON DEVICE LETTERS/ Vol.15, No.5, p. 148-150, 1994

55. J. Roig et. al. /Study of novel techniques for reducing self-heating effects in SOI power LDMOS// SOLID-STATE ELECTRONICS,Vol.46, No. 12, p.2123-2133, 2002.

56. J. Roig et. al. /Efficiency of SOI-like structure for reducing the thermal resistance in thin-film SOI POWER LDMOSFETs// IEEE ELECTRON DEVICE LETTERS, Vol.25, No. 11, p.743-745, 2004.

57. S.G. Nassif-Khalil et. al. /170V Super Junction LDMOST in a 0.5 pu Commercial CMOS/SOS Technology// ISPS, April 14-17, Cambridge, UK, p.228-231, 2003.

58. N. Nenadovic et. al. /RF Power Silicon-On-Glass VDMOSFETs. IEEE ELECTRON DEVICE LETTERS, VOL. 25, NO. 6, p. 424-426

59. P.Hower et al., /Snapback and Safe Operating Area of Ldmos Transistors//IEDM'99, p. 193-196, 1999.

60. Y. Chung et al., /Electrical Termal coupling mechanism on operating limit of LDMOS transistor // Proc. Int. Electron Devices Meeting, CA, pp. 83-86, 2000.

61. P. Hower et al., / Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 153-156,2001.65. http://www.irf.com/product-info/datasheets/data/irfp4242pbf.pdf

62. S. Pendharkar et al., /ISPSD'98, pp. 419-422, 1998.

63. K. Kinoshita et al., / ISPSD'99, pp. 59-62, 1999.

64. A. Ludikhuize et al., / ISPSD'97, pp. 53-56, 1997.

65. V. Parthasarathy et.al. /SOA Improvement by a Double RESURF LDMOS Technique in a Power 1С Technology//IEDM, p.75-78,2000.

66. M. Trivedi et al., /Performance modeling of RF Power MOSFET's // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 46. NO. 8, p/ 17981802, 1999.

67. A. Scholze et.al. /Single-electron device simulation // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47. NO. 10, р/ 1811 -1818, 2000.

68. M.A. Королев, Т.Ю. Крупкина, Ю.А. Чаплыгин / Приборно-технологическое моделирование при разработке изделий микроэлектроники и микросистемной техники // Известия вузов. Электроника. 2005, №4-5. С. 64-71.

69. К. Sakamoto, N. Fuchigami et al., / A Three-Terminal Intelligent Power MOSFET with Built -In Reverse Battery Protection for Automotive Applications/, IEEE Trans. Electron Devices, vol. ED-46, pp. 2228-2233, 1999.

70. S. Merchant et al., / Energy capability of lateral and vertical DMOS transistors in an advanced automotive smart power technology // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 317-320, 1998.

71. D. Farenc et al., / Clamped inductive switching of LDMOST for smart power ICs // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 359362, 1998.

72. J. Bosc et al., / Thermal characterization od LDMOS transistors for accelerating stress testing // Microelectronic. J., vol. 31, pp. 747-752, 2000.

73. S. Sze et al., / Physics of semiconductor devices // New York: Willey, 1981.

74. H. Hagino et al., /An experimental and numerical study on the forward biased SOA of IGBTs // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43, NO. 3, pp. 490-500, 1996.

75. M. Hoshi et al., /А DMOSFET having a cell array field ring for improvement avalanche capability // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 141-144, 1993.

76. B. Krabbenborg et al., / Robustness of LDMOS power transistors in SOA-BCD process and derivation of design rules using thermal simulation // Proc. Int. Symp. Power Semiconductor Development and IC's, pp. 157-160, 2001.

77. V. Dwyer et al., / Thermal failure in semiconductor devices // Solid State Electronic, vol. 33, no. 5, pp. 553-560, 1990.

78. Т.Ю. Крупкина / Использование пакета ISE TCAD при приборно-технологическом моделировании элементов микросистемной техники // Известия вузов. Электроника. 2003, №6.- С. 32-35.

79. Ya Feixia /Modeling of Termal Behavior in SOI Structures// IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 51. NO. 1, 2004.

80. K. Fischer et. al. /Dynamics of Power MOSFET Switching Under Unclaimed Inductive Loading Conditions //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 43. NO. 6, 1996.

81. P.J. Markus et. al. /Analysis of Lateral DMOS Power Device Under ESD Stress Conditions //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 47. NO. 11,2000.

82. K. Kawamoto et. al. /А No-Snapback LDMOSFET With Automotive ESD Endurance //IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 11,2002.

83. T. McDonald et. al. /Power MOSFET Avalance Design guidelines //International Rectifier, AN-1005, Rev 1.0, pp. 1-17, 2008.

84. A. Deckelmann et. al. /Failureof Multiple-Cell Power DMOS Transistors in Avalanche Operation // ESSDERC'03, 40 p., 2003.

85. С. Зи / Физика полупроводниковых приборов/ часть 1, М. Мир, 1984,-456 с.

86. А. Блихер / Физика силовых биполярных и полевых транзисторов/ М. Мир, 1986

87. Y. Leung , et. al. /Heating Mechanisms of LDMOS and LIGBT in Ultrathin SOI// IEEE ELECTRON DEVICE LETTERS, VOL. 18, NO. 9, pp. 414-416, 1997.

88. U. Lindefelt, et. al. /Heat generation in semiconductor devices// J. Appl. Phys., vol. 75, no. 2, pp. 942-957, 1994.

89. V. Khemka, et. al. / Experimental and Theoretical Analysis of Energy Capability of RESURF LDMOSFETs and Its Correlation With Static Electrical Safe Operating Area (SOA) // IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 49. NO. 6,2002.

90. Marano , et. al. /Analysis of the Thermal Behavior of Trench-Isolated Bipolar Transistors fabricated on SOI substrates//EuroSimE'2008 pp.1-7,2008.

91. Marano , et. al. /Effectively modeling the thermal behavior of trench-isolated bipolar transistors EuroSimE'2008 pp.76-82, 2008.

92. ISE TCAD, Release 6.1. User's Manual V.51/ISE-Integrated Systems Engineering. Zurich, Switzeland, 1999.

93. Бабичев А.П., Бабушкин H.A., Братковский A.M. и др., /Физические величины: Справочник, под ред. Григорьева И.С., Мелихова Е.З /.-М.:Энергоатомиздат, с. 1991.-1232.

94. R. Menozzi, et. al. /А New Technique to Measure the Thermal Resistance of LDMOS Transistors //IEEE Transactions on Electron Devices, Vol.5, No. 3, pp.515-521, 2005.

95. J. Cai, et. al. /High performance stacked LDD RF LDMOSFET //Proc. Int. Symp. Power Semiconductor Devices, pp. 103-106, 2001.

96. M. Shindo, et. al. /High power LDMOS for cellular base station applications // Proc. Int. Symp. Power Semiconductor Devices, pp. 107-110, 2001.

97. M. Morikawa et. al. / High efficient 2.2 GHz Si power MOSFETs for cellur base station applications // IEEE Radio and Wireless Conference, pp. 305-307, 1999.

98. A. Wood et. al. / 120W, 2GHz, Si LDMOS RF powerfor PCS base station applications, IEEE MTT-S Int. Microwave Symp. Dig.m pp. 707-710, 1998.