автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и разработка методов снижения нелинейных искажений параллельного ЦАП в составе сигма-дельта преобразователей

На правах рукописи

Тафинцев Константин Станиславович

ИССЛЕДОВАНИЕ И РАЗРАБОТКА МЕТОДОВ СНИЖЕНИЯ НЕЛИНЕЙНЫХ ИСКАЖЕНИЙ ПАРАЛЛЕЛЬНОГО ЦАП В СОСТАВЕ СИГМА-ДЕЛЬТА ПРЕОБРАЗОВАТЕЛЕЙ

05.27.01 - Твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

Москва-2005 г.

Работа выполнена на кафедре «Телекоммуникационные системы» Московского государственного института электронной техники (технического университета)

Научный руководитель:

доктор технических наук, профессор Баринов В.В. Официальные оппоненты:

доктор технических наук, профессор Адамов Ю.Ф. кандидат технических наук, Кобзев Ю.М.

Ведущая организация: НИИМА «Прогресс»

Защита состоится деи^ЬЯ._ 2005 года на заседании

Диссертационного совета Д 212.134.01 при Московском Государственном Институте Электронной Техники (Техническом Университете) по адресу 124498, г. Москва, Зеленоград, проезд 4806, д.5 & 4С>00 -глс.

С диссертацией можно ознакомиться в библиотеке МИЭТ.

Автореферат разослан

Ученый секретарь Диссертационного совета, д.т.н., профессор

шоъ

¿</96/59

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Повышение точности преобразования для АЦП и ЦАП является одной из основных задач при разработке новых цифровых средств связи, систем записи, цифровой обработки и воспроизведения информации. Традиционные параллельные преобразователи при широкой полосе сигнала (сотни мегагерц) обладают точностью, не превышающей 8-10 бит. Архитектура сигма-дельта преобразователей (СДП) получила широкое распространение, благодаря невысоким требованиям к точности выполнения аналоговых схемотехнических элементов и большой точности преобразования ( >16 бит), которая достигается за счет использования высокой частоты дискретизации (передискретизации). С появлением высокоскоростных интегральных микросхем (ИМС) большой степени интеграции стало возможно производство СДП в виде отдельных ИМС. Невысокие требования к аналоговым схемотехническим блокам и применение одноразрядного сигма-дельта модулятора (СДМ) позволило использовать стандартные КМДП-технологии, оптимизированные для производства цифровых схем, а также объединить аналоговую и цифровую части СДП на одном кристалле.

Дальнейшее увеличение полосы пропускания и точности преобразования СДП стало возможным только при применении многоразрядного СДМ, в состав которого входит параллельный ЦАП малой разрядности (как правило, от 3 до 5 бит). Однако линейность такого ЦАП для стандартной КМДП-технологии не превышает 0,1%, что вносит нелинейные искажения (НИ) в полосу пропускания, чем значительно ухудшает динамические характеристики и точность преобразования всего СДП.

Целью диссертационной работы является увеличение точности СДП за счет повышения эффективности и разработки новых схемотехнических методов снижения НИ в параллельных ЦАП в составе СДП.

Для достижения поставленной цели в диссертационной работе решены следующие задачи:

1. Разработана унифицированная модель СДП для сравнения эффективности существующих и разрабатываемых методов коррекции

2. Предложен усовершенствованный алгоритм коррекции, обеспечивающий более высокий динамический диапазон, свободный от искажений, во всем диапазоне амплитуд входного сигнала.

НИ.

3. Разработана методика анализа схемотехнических решений по снижению НИ в параллельных ЦАП. Выработаны рекомендации по снижению уровня НИ и потребляемой мощности за счет изменения способа тактирования в С ДМ.

Научная новизна полученных в настоящей диссертационной работе результатов заключается в следующем:

1) Впервые разработана методика анализа схемотехнических решений по снижению НИ параллельных ЦАП в составе СДП с возможностью автоматизации процесса выбора наиболее эффективного. Методика основана на численном сравнении величин основных характеристик СДП: динамического диапазона, свободного от искажений (ДДСИ) и отношения сигнала к шуму с искажениями (СШИ).

2) Разработана поведенческая модель СДМ с учетом разброса номиналов аналоговых элементов параллельного ЦАП в его составе, позволяющая получать основные характеристики для произвольных архитектур СДП, в том числе многокаскадных, и с использованием различных алгоритмов коррекции внутреннего ЦАП.

3) Предложен усовершенствованный алгоритм снижения нелинейных искажений, основанный на динамическом согласовании элементов, позволивший добиться улучшения ДДСИ на 49 дБ, СШИ на 21 дБ относительно СДМ без использования коррекции, что на 4 дБ и 6 дБ соответственно больше, чем у лучшего из известных алгоритмов.

4) Впервые показано, что существенное сокращение потребляемой СДП мощности при сохранении точности преобразования достигается за счет использования метода тройной выборки внутреннего ЦАП.

Практическая значимость.

1. Предложенные технические решения за счет снижения НИ параллельных ЦАП в составе СДП позволяют улучшить ДДСИ и СШИ, повышая тем самым эффективную точность преобразования. Методика анализа решений и унифицированная модель являются основой для реализации целевой функции автоматической оптимизации параметров СДП.

2. Новая архитектура СДМ с использованием многоразрядного ЦАП обратной связи с тройной выборкой позволяет получить значительное снижение потребляемой всем СД АЦП мощности без ухудшения эффективной точности преобразования.

3. Результаты диссертации используются в учебных программах курсов «Цифровые СБИС», «СБИС для ТКС» и «Проектирование на ПЛИС для ТКС» в Московском государственном институте

электронной техники (техническом университете), что подтверждено соответствующим актом внедрения.

Положения, выносимые на защиту.

1. Уменьшение НИ в параллельном ЦАП в СДП с целью расширения динамического диапазона и увеличения разрядности СДП наиболее эффективно осуществлять с использованием техники динамического согласования элементов и за счет повышения частоты дискретизации ЦАП обратной связи.

2. Предложенный усовершенствованный алгоритм коррекции параллельного многоразрядного ЦАП в составе СДП обеспечивает более высокие значения ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

I 3. Снижение НИ при одновременном уменьшении рассеиваемой

мощности достижимо при увеличении частоты передискретизации (метод тройной выборки) только внутреннего параллельного ЦАП, а не всего СДП.

Внедрение результатов работы. Результаты диссертационной работы использовались в работах по созданию СФ блоков для широкого класса СДП, выполнявшихся в рамках ОКР по ФКЦП «Национальная технологическая база» в 2002-2004 годах.

Модели, наработки, результаты теоретических исследований, методики, полученные в ходе работы над диссертацией, апробированы в виде изготовленного тестового кристалла, представляющего собой набор СФ блоков, реализующих пятиразрядный сигма-дельта модулятор (СДМ) 2-го порядка с полосой пропускания до 2 МГц и тактовой частотой до 40 МГц. Данная ИМС была изготовлена по технологии КМДП с минимальным топологическим размером 0,35 мкм.

По результатам работы поданы заявки на регистрацию программы для ЭВМ «Программа моделирования многоразрядных сигма-дельта модуляторов с учетом неидеальностей аналоговых компонентов» (заявка на выдачу свидетельства РФ о регистрации программы для ЭВМ №20056112565 от 11 октября 2005, правообладатель МИЭТ) и > топологии ИМС «Тестовый кристалл пятиразрядного сигма-дельта

модулятора второго порядка» (заявка на выдачу свидетельства РФ о регистрации топологии ИМС №2005630030 от 13 октября 2005 г., правообладатель МИЭТ).

Методы исследования. Для решения поставленных задач использовались принципы системного подхода, теория электрических цепей, теория систем управления с обратной связью, методы компьютерного моделирования. Практическая реализация и проверка

эффективности результатов исследования осуществлялась с использованием методологии проектирования сложно-функциональных блоков, макетировании блока коррекции в составе тестового кристалла и его экспериментального исследования.

Апробация работы. Основные результаты диссертационной работы докладывались и обсуждались на IX всероссийской межвузовской научно-технической конференции студентов и аспирантов МИЭТ в 2002 году, IV Международной научно-технической конференции МИЭТ в 2002 году, X всероссийской межвузовской научно-технической конференции студентов и аспирантов МИЭТ в 2003 году, XI всероссийской межвузовской научно-технической конференции студентов и аспирантов МИЭТ в 2004 году, XII всероссийской межвузовской научно-технической конференции студентов и аспирантов МИЭТ в 2005 году.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения и приложений. Общий объем работы составляет 135 стр., включая 63 рисунка и таблицы, список литературы из 107 источников на 12 стр.

Публикации. Основные результаты диссертации отражены в 10 печатных работах и одном отчете по ОКР.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении дается обоснование актуальности темы диссертации, ее научная новизна и практическая значимость.

В главе 1 сформулированы цели, задачи исследования и положения, выносимые на защиту. Проведен сравнительный анализ существующих методов коррекции, а также отличий методов управления НИ параллельного ЦАП в составе СД АЦП и СД ЦАП, представлены результаты исследования по снижению НИ в СДП, изучено их влияние на динамический диапазон и предельную разрядность.

Современные АЦП и ЦАП (рис.1) выпускаются в виде отдельных интегральных микросхем (ИМС) или в составе более сложных ИМС типа «система-на-кристалле» (СнК) и характеризуются следующими параметрами:

- эффективное разрешение или число уровней преобразования,

- динамический диапазон входного (для АЦП) и выходного (для ЦАП) напряжения,

- быстродействие, максимальная частота преобразования

- напряжение питания, потребляемая мощность.

Точность преобразования зависит от динамического диапазона преобразователя: для более точного преобразования требуется расширенный динамический диапазон, который ограничивается следующими факторами (рис.2):

• шумы различной природы: шум квантования, тепловой шум, фликер-шум и др.

• НИ в виде интегральной и дифференциальной нелинейности (ИНЛ и ДНЛ) передаточной характеристики внутреннего ЦАП,

• нестабильность тактового генератора.

Разрядность, бит

24 22 20 18 16 14 12 10 8

"Ч ч

иаее !5Рны(

102 103 1 04 1 0® 10" 10' 10" 10" 102 103 10' 105 10* 10' 10" 10" Частота дискретизации, отсчетов/с Частота дискретизации, отсчетов/с

а) б)

Рис. 1 Области применения различных архитектур (а) АЦП и (б) ЦАП

Источники шумов и искажений в СД АЦП

Схемотехнические неидеальности

Источники шумов и искажений в СД ЦАП

\

Относящиеся к аналогоео-цифровому и цифро-аналоговому преобразованию

Ухудшающие передаточную функцию__

Нелинейность пассивных элементов

Ошибки интегратора в первом каскакаде

Тепловое Нестабильность Отличие коэффициенте« шум синхросигнала

СД модулятора от номинальных

Конечность коэффициента усиления ОУ в

составе интеграторов

Усиление влияния на динамический диапазон

Рис. 2 Классификация источников шумов и искажений для СДП

Наивысшая разрядность - у сигма-дельта преобразователей (СДП) -достигается за счет повышения частоты дискретизации (то есть передискретизации). В СДП частота дискретизации в несколько раз больше, чем требуется по теореме Найквиста, поэтому СДП ограничены по быстродействию. Число, характеризующее, во сколько раз частота дискретизации превышает частоту, определенную в теореме

Найквиста, называется коэффициентом передискретизации. Для увеличения быстродействия СДП и соответственно полосы пропускания необходимо уменьшать коэффициент передискретизации, но при этом падает точность СДП. Использование одноразрядного квантователя и внутреннего ЦАП, а также применение цифровой фильтрации вместо аналоговой позволили использовать для производства СДП технологии, оптимизированные под цифровые схемы, где не требуется большая точность воспроизведения аналоговых элементов, что значительно уменьшило стоимость ИМС, а также позволило встраивать СДП в ИМС типа СнК.

Дальнейшее повышение точности, увеличение быстродействия, понижение потребляемой мощности СД АЦП и СД ЦАП стало возможным, благодаря использованию многоразрядного квантователя и внутреннего параллельного ЦАП, вместо одноразрядного.

СД АЦП имеет в своем составе предварительный сглаживающий аналоговый фильтр, аналоговый СДМ и цифровой фильтр-дециматор (рис.За). В предварительном фильтре производится ослабление высокочастотных составляющих - сглаживание сигнала, причем граничная частота фильтра больше полосы сигнала в 2*0811 раз, где ОБЯ - коэффициент передискретизации, что позволяет использовать для этих целей фильтры малого порядка. В СДМ аналоговый сигнал квантуется на высокой частоте (от 8 до 256 раз большей частоты Найквиста) и модулируется цифровой последовательностью малой разрядности (от 1 до 5 разрядов) таким образом, что шумы квантования выносятся за полосу сигнала. Эта цифровая последовательность поступает на вход цифрового фильтра-дециматора, в котором производится ослабление сигнала вне полосы пропускания (фильтрация), а также понижение частоты дискретизации до частоты Найквиста (децимация).

СД ЦАП состоит из цифрового фильтра-интерполятора, цифрового СДМ, параллельного ЦАП малой разрядности и выходного аналогового фильтра (рис.Зб). В фильтре-интерполяторе осуществляется увеличение частоты дискретизации и интерполяция сигнала в цифровой форме. Затем в демодуляторе, иными словами в цифровом СДМ, производится демодуляция или округление, т.е. понижение разрядности цифрового сигнала до разрядности параллельного ЦАП, в котором осуществляется преобразование цифровой последовательности в аналоговый сигнал. Далее в выходном фильтре осуществляется сглаживание сигнала, поступающего с выхода параллельного ЦАП.

Вход Аналоговый

ФНЧ

Аналоговый сигма-дельта модулятор

п-раз рядный свантователь

а)

^Найкеиста

Вход

08Я*Тн«й»иета

Выход

- - Аналоговый сигнал

► -Цифровойсигнал

Рис. 3 Структура а) СД АЦП, б) СД ЦАП

В СД АЦП аналоговый сглаживающий фильтр на входе и цифровой фильтр-дециматор с конечной импульсной характеристикой (КИХ) на выходе по своей сути являются линейными, поэтому они не вносят искажений в преобразуемый сигнал. Однако другие входящие в состав СДМ аналоговые блоки в общем случае обладают нелинейностями различной природы. Например, нелинейность передаточных характеристик многоразрядного квантователя и ЦАП обратной связи, конечность значения коэффициента усиления операционного усилителя в составе интегратора, незавершенность переходных процессов в тактируемых блоках модулятора и др. Эти нелинейности по-разному оказывают влияние на характеристики модулятора. Но как показано в диссертации, одним из самых критических блоков с точки зрения нелинейных искажений является многоразрядный ЦАП обратной связи.

Нелинейность многоразрядного ЦАП обратной связи, вызванная несовпадением номиналов аналоговых элементов, оказывает серьезное влияние на характеристики СДМ, т.к. искажения вносятся напрямую во входной сигнал. Для СДМ эти искажения становятся составляющими полезного сигнала, и они не ослабляются его фильтрующей частью.

В СД ЦАП искажения, вызванные несовпадением номиналов аналоговых элементов внутреннего параллельного ЦАП, примешиваются в выходной сигнал и без изменений в полосе пропускания проходят через сглаживающий фильтр на выход СД ЦАП.

Подобные искажения проявляются в виде паразитных гармоник в полосе пропускания, уровень которых зависит от точности совпадения номиналов элементов ЦАП.

Отсюда следует, что линейность передаточной характеристики ЦАП обратной связи в СДМ и внутреннего параллельного ЦАП в составе СД ЦАП должна быть не хуже чем точность всего преобразователя, чтобы вносимые нелинейности не оказывали влияния на его характеристики.

При использовании одноразрядных квантователя и внутреннего ЦАП таких нелинейных искажений нет, так как их передаточные характеристики всегда линейны. Однако особенности КМДП техпроцессов, накладывающие ограничения на точность воспроизведения аналоговых элементов, приводят к нелинейности характеристики внутреннего ЦАП, из-за которой в сигнал в полосе пропускания напрямую вносятся искажения, ухудшающие характеристики многоразрядного СДМ. По этой причине использование многоразрядных сигма-дельта модуляторов и демодуляторов без применения средств подавления этих нелинейных искажений неэффективно, несмотря на указанные выше преимущества.

При малой точности преобразования (от 3 до 5 двоичных разрядов) ЦАП обратной связи должен обладать линейностью не хуже точности всего СД АЦП или ЦАП (16 и более двоичных разрядов). То есть номиналы аналоговых элементов ЦАП должны совпадать с точностью выше, чем 0,001%. Однако, относительная точность номиналов емкостей при стандартном КМДП процессе для существующих технологий изготовления ИМС составляет примерно 0,1-0,5%, что намного хуже требуемой. Решение данной проблемы возможно при использовании следующих подходов:

1. Технологический.

2. Схемотехнический, к которому относятся следующие методы:

• Использование многокаскадной архитектуры с одноразрядным квантователем в первом каскаде и многоразрядными квантователями в последующих каскадах.

• Динамическое реконфигурирование. К данному подходу относится техника динамического согласования элементов (ДСЭ, Dynamic Element Matching - DEM)1.

• Корректировка выходных данных в цифровой области.

' R Baird and T. Fiez, Linearity Enhancement of Multibit Sigma Delta A/D and D/A Converters Using Data Weighted Averaging, IEEE Trans Circuits and Syst II, vol 42, No 12, pp 753762, Dec. 1995.

Мерой нелинейных искажений СДП являются следующие характеристики, выраженные в децибелах:

- отношение сигнала к шуму с искажениями (СШИ),

- динамический диапазон, свободный от искажений (ДДСИ).

ДДСИ показывает уровень паразитных гармоник в полосе сигнала,

СШИ определяет разрешающую способность (эффективную

от пил ^ СШЩдБ] - \,ШБ разрядность - ЭР) всего СДП: ЭР =-1—-—!-.

6,02

Эти характеристики вычисляются на основе АЧХ сигнала, полученного с выхода СДМ, при подаче на вход тестового сигнала в виде синусоиды с минимальным уровнем нелинейных искажений.

В настоящее время разработано и реализовано в виде ИМС несколько СДМ, использующих различные алгоритмы коррекции, позволяющие в разной степени подавлять искажения, вызванные нелинейностью внутреннего ЦАП. В таблице 1 представлены характеристики некоторых СДП.

Таблица 1__

Полоса пропускания OSR Итоговая точность Архитектура, разрядность ЦАП Тип коррекции ДДСИ, дБ СШИ, дБ

СД АЦП

2,5 МГц 8 15 бит 2-1-1, 4 бит BiDWA 102 90

18 кГц >600 15 бит 2-ой порядок, 6 бит Rnd 95 92

1,92МГц 24 11 бит 2-ой порядок, 6 бит BiDWA 76 70

СД ЦАП

25 кГц 64 14 бит 3-ий порядок, 3 бит Rotated DWA 89 77

В данной диссертационной работе исследуются проблемы нелинейности, вызванной несовпадением номиналов аналоговых элементов, и методы ее уменьшения во внутренних многоразрядных ЦАП в составе аналогового СДМ и СД ЦАП. Разнородность существующих методов коррекции и отсутствие сравнительных методик потребовало разработки единого подхода к оценке их эффективности.

В главе 2 разработана универсальная модель многокаскадного СДМ с определяемой пользователем архитектурой, разработана модель внутреннего ЦАП для СДМ с применением различных алгоритмов коррекции, представлены результаты сравнения некоторых алгоритмов коррекции внутреннего многоразрядного ЦАП.

В целях разработки единого подхода к оценке эффективности подавления нелинейных искажений во внутреннем ЦАП, в рамках диссертации решены следующие задачи:

1) Известные и разрабатываемые алгоритмы коррекции приведены «к общему знаменателю», для этого была создана обобщенная модель СДМ,

2) На основе анализа характеристик СДМ в различных режимах работы проведена оценка эффективности работы СД АЦП и СД ЦАП с использованием нескольких алгоритмов коррекции. Определены наиболее характерные режимы работы СДМ, для которых было проведено моделирование.

3) Предложен усовершенствованный метод коррекции, отличающийся большей универсальностью применения.

Для решения первой задачи модель СДМ была составлена с последовательным усложнением:

- описана модель идеального СДМ,

- разработана модель неидеального СДМ с учетом нелинейности ЦАП, вызванной несовпадением номиналов аналоговых элементов, затем были промоделированы разнообразные алгоритмы (включая новые) с целью выбора наилучших.

Обобщенная структура СДМ л-го порядка, использованная для построения модели, изображена на рис.4. Как видно, СДМ представляет собой классическую систему управления с обратной связью. Данная система управляет объектом (квантователем) посредством корректирующего устройства - фильтра, обеспечивая повторение на выходе системы сигнала на входе. С помощью датчика - внутреннего ЦАП - в системе управления осуществляется сравнение сигнала на входе с сигналом, формируемым квантователем. Поэтому к СДМ применим математический аппарат, используемый в теории управления.

и(к)

Рис. 4. Обобщенная структура СДМ

Универсальная модель СДМ была составлена для моделирования в переменных состояния. Разработанная модель рассчитана также для моделирования многокаскадных архитектур СДМ. При этом все каскады многокаскадной архитектуры СДМ моделируются последовательно один за другим. Входные значения для всех каскадов (кроме первого) выражаются как разность значений на входе и выходе кантователя предыдущего каскада, умноженная на коэффициент межкаскадного усиления. Величина задержки цифрового сигнала и порядок дифференцирования в блоке подавления шумов квантования для соответствующего каскада рассчитываются на основе величины порядка следующих или предыдущих каскадов, соответственно.

Рассмотрим идеальный ЦАП. На выходе такого ЦАП аналоговый сигнал строго пропорционален входному цифровому значению. Элементы такого ЦАП, т.е. конденсаторы, подключаются к + Уопор, когда соответствующий разряд в термометрическом коде равен единице, и соответственно к -Уопор, если разряд в термокоде равен нулю.

Интегральная нелинейность преобразования {еИнл), равная отличию уровня статической передаточной характеристики ЦАП от идеального значения. Эта нелинейность связана с неодинаковостью элементов ЦАП, участвующих в процессе формирования аналогового сигнала. Причем для неидеального ЦАП без коррекции значение этой величины зависит только от цифрового значения на входе ЦАП, т.е. еинл = еИнл &)■ Пусть еднл(() - отличие ьго элемента ЦАП от среднего или идеального значения, так называемая дифференциальная нелинейность, тогда

Почти все современные СДМ спроектированы на переключаемых конденсаторах (ПК). Аналоговыми элементами ЦАП обратной связи в модуляторах на ПК являются интегральные конденсаторы С(/) (/= 1...2-1, где г - разрядность квантователя и внутреннего ЦАП). Причем для идеального ЦАП С(0 = С, а для неидеального C(i) = С + СднА0'> С(0 = С (1 + еднЛ), где Сднл - отличие номинала емкости от среднего (идеального) значения или абсолютная дифференциальная

нелинейность, при этом £С/(НУ(/) = 0, хотя в общем случае сднл0') * О

(/ = 1...2г-1), еДНд - относительная дифференциальная нелинейность. Пусть Уопор - максимальная амплитуда сигнала, + У„„-,р и -У0пОр-

соответственно опорные напряжения квантователя и внутреннего ЦАП, у - цифровое значение на входе ЦАП.

Аналоговой величиной, передаваемой ЦАП на вход интегратора, является суммарный заряд на всех элементах ЦАП:

¡Tj¡ 2'-1

1=1 1

Если значение разряда в термометрическом коде равно единице, то заряд на соответствующем элементе ЦАП равен q¡(í) = Vonop C(í), если значение разряда равно нулю, то q0(í) = -VnnopC(í). С учетом неодинаковости элементов ЦАП:

<7i(0 = VonopC( 1 + еднл(0); q0(i) = - VonopC{ 1 + e/IHJI(í)).

Напряжение на выходе ЦАП: =

Qtw

ГС

После преобразований для напряжения на выходе неидеального ЦАП получим следующее выражение:

у -V и, 1, (1)

где Уцап- аналоговый выход; у - цифровой вход; г - разрядность ЦАП; Ушюр - максимальная амплитуда сигнала; ± Уопор - опорные напряжения квантователя или внутреннего ЦАП;

¿2'-1

еднл(')- 1^(7) - интегральная нелинейность

/=1 ¡-у* I

преобразования, которая для неидеального ЦАП зависит только от входного цифрового значения, а при использовании коррекции типа ДСЭ на каждом такте вычисляется согласно алгоритму используемого способа коррекции. Выражение (1) является математическим представлением модели неидеального ЦАП. Для идеального ЦАП

еяя/т(0..2г-1) = 0.

Согласно алгоритму коррекции выбор элементов для формирования аналогового значения на выходе ЦАП, а, соответственно, и итоговая интегральная нелинейность будет зависеть не только от конкретного цифрового значения, но и от промежуточного внутреннего состояния блока коррекции. Поэтому модель неидеального ЦАП была представлена в виде модели идеального ЦАП и модели алгоритма коррекции, с помощью которого на каждом такте работы модулятора вычисляется значение интегральной нелинейности, зависящей от входного цифрового значения и, в общем случае, от времени. Итоговое значение на выходе неидеального ЦАП будет суммой значений на

выходе идеального ЦАП и интегральной нелинейности преобразования, вычисленной с помощью модели алгоритма коррекции.

Для оценки эффективности работы СДМ проводится его моделирование во временной области с подачей на вход тестового сигнала, представляющего собой синусоидальный сигнал с уровнем паразитных гармоник значительно меньшим, чем ожидаемая точность СДМ. Частота тестового сигнала должна быть подобрана таким образом, чтобы временные выборки накрыли максимально возможное число фазовых точек данной синусоиды. Это условие выполняется, если количество периодов сигнала, укладывающихся во временном окне моделирования, представляет собой простое число. Вектор значений с выхода модулятора представляет собой последовательность временных отсчетов. На основе АЧХ полученного выходного сигнала рассчитываются основные характеристики СДМ: СШИ и ДДСИ, с помощью быстрого преобразования Фурье вектора выходных значений.

Расчет ДДСИ и СШИ необходимо провести для всего диапазона амплитуд входного сигнала (от 0 дБ до -100 дБ). На основании полученных данных строятся зависимости СШИ и ДДСИ от амплитуды входного сигнала. По данным характеристикам и сравнивается эффективность алгоритмов коррекции.

СШИ = 80,251 дБ ДДСИ = 110,906 дБ

СШИ = 77,283 дБ ДДСИ = 78,330 дБ

0 01 0 02 0 03 0 04 0 05 0 06 Нормированная частота (а)

0 01 0 02 0 03 0 04 0 05 0 06 Нормированная частота (б)

Рис. 5 Характеристики (а) идеального СДМ (б) СДМ с неидеальным ЦАП, относительная точность элементов 0,5%.

На рис.5 представлены результаты моделирования многокаскадного СДМ с идеальным и неидеальным ЦАП обратной связи в виде АЧХ, а на рис.6 - зависимости характеристик ДДСИ и СШИ СДМ от амплитуды входного сигнала полученные по результатам моделирования СДМ.

С небольшими изменениями данная модель применима и для СД ЦАП. Согласно рис.Зб, модель неидеального ЦАП необходимо использовать на выходе модулятора, а не в цепи обратной связи, и обеспечить моделирование с учетом конечной точности цифровых значений для внутренних состояний цифрового СДМ.

СШИ, дБ ДДСИ, дБ

Амплитуда входного сигнала, дБ Амплитуда входного сигнала, дБ

1) ideal 2) -•- nonideal 3) -*- DWA 4)-*-BiDWA

Рис. 6. ДДСИ и СШИ многокаскадного СДМ типа 2-1-1 с использованием различных алгоритмов коррекции.

Глава 3 посвящена разработке новых решений для уменьшения НИ внутреннего параллельного ЦАП: усовершенствованного алгоритма коррекции методом динамического согласования элементов и архитектуры СДМ с использованием многоразрядного ЦАП обратной связи с тройной выборкой.

При применении алгоритмов коррекции для подавления НИ внутреннего параллельного ЦАП энергия НИ в виде шума распределяется по всему диапазону, вызывая одновременное улучшение ДДСИ и ухудшение СШИ. Целью разработки новых алгоритмов коррекции внутреннего параллельного ЦАП является увеличение ДДСИ без заметного ухудшения СШИ всего СДП.

Самым эффективным из известных автору с точки зрения параметра СШИ является алгоритм коррекции внутреннего ЦАП Data Weghted Averaging (DWA). Однако у данного алгоритма имеется серьезный недостаток - циклический характер выбора элементов ЦАП, что ведет к появлению НИ в виде паразитных гармоник в полосе пропускания и, соответственно, значительному ухудшению ДДСИ. Особенно сильно данный недостаток проявляется на малых амплитудах входного сигнала. Избавление от цикличности выбора и придание порядку выбора элементов ЦАП псевдослучайного характера является в

настоящее время основной задачей, решение которой приведет к уменьшению НИ в полосе пропускания.

В диссертационной работе предложена модификация алгоритма коррекции, основанная на двух вариантах алгоритма DWA, показавших по результатам моделирования наилучшие характеристики. Новый алгоритм обладает их преимуществами и большей универсальностью применения.

Суть предложенного модифицированного алгоритма коррекции, названного как «двунаправленное усреднение, зависимое от сигнала, с разделением кода (ДУЗСРК)», заключается в следующем: внутренний многоразрядный ЦАП делится на две части с четными и нечетными элементами, и в каждой части ЦАП применяется алгоритм Э\УА с независимыми наборами указателей, причем на каждом такте работы СДМ меняется направление выбора элементов. Иллюстрация алгоритма представлена на рис.7, а результаты моделирования СДМ с использованием описанного алгоритма на рис.8.

Номер элемента ЦАП

- используемый для формирования

аналогового сигнала на выходе элемент ЦАП

- первый

неиспользованный на предыдущем такте нечетный элемент

Рис. 7. Иллюстрация предложенной модификации алгоритма коррекции.

Снижение уровня шумов и нелинейных искажений в СД АЦП возможно при увеличении частоты дискретизации СДМ, но это ведет к увеличению потребляемой СДМ и цифровым фильтром энергии и уменьшению полосы пропускания. Для достижения компромисса предлагается увеличить частоту дискретизации не всего СДМ, а только его части - параллельного ЦАП обратной связи, и одновременно уменьшить номиналы элементов ЦАП в три раза. За счет увеличения

числа выборок для одного и того же цифрового значения за один такт работы СДМ выбираются 3 разных набора элементов ЦАП. После суммирования выборок ЦАП на интеграторе, итоговая аналоговая величина, переданная ЦАП, будет равна среднему от трех выборок. Тройная выборка не подходит для использования в СДМ, где входные емкости объединены с емкостями ЦАП обратной связи, но за счет использования емкостей с уменьшенными в три раза номиналами, прирост площади СДМ окажется незначительным. На рис.9 показан каскад СДМ с реализацией метода тройной выборки, а на рис.10 -временная диаграмма тактирования.

СШИ = 77,283 дБ ДДСИ = 78,330 дБ

0

-20

-40

ш ч •60

я -80

s

-100

X

с; с -120

2 < -140

-160

-180

-200

СШИ = 80 951 дБ ДДСИ = 113 500 дБ

tluliilhijlillllàwll

О 01 О 02 0 03 О 04 0 05 0 06 Нормированная частота

(а)

Результаты моделирования СДМ

0,02 0,03 0,04 0,05 0,06 Нормированная частота (6)

(а) без коррекции (б)

Рис. 8.

использованием модифицированного алгоритма коррекции.

Vin ®1d м'п ф2 1 Входная 0 J-] ёмкость (С|П)

Интегратор

С1

+Vref о-

"Vref О-

àrf-

<Г2 «Ч

C(2r-1)

r^ajHI

Vdac

ЦАП

С¡n = См/ a,

где a - коэффициент СДМ; C^Qn/tf*?),

Рис. 9. Каскад СДМ с тройной выборкой

Предложенный способ тактирования был исследован с помощью разработанной универсальной модели СДМ. Согласно результатам моделирования трехкаскадного СДМ типа 2-1-1 с пятиразрядным внутренним ЦАП с коэффициентом передискретизации равным 8, применение предложенной модификации алгоритма и тройной

выборки ЦАП позволяет увеличить СШИ на 17,6 дБ, а ДЦСИ на 51,4 дБ по сравнению с характеристиками СДМ без использования предложенных методик (рис.11). Это на 14 и 16 дБ, соответственно, больше чем при использовании только коррекции ЦАП.

Кроме того, из-за меньшей частоты дискретизации в СДМ с тройной выборкой ЦАП по сравнению с СДМ, где ОБЯ увеличен в три раза, и уменьшенных в 3 раза емкостей ЦАП уменьшается потребляемая мощность всего СД АЦП без ухудшения ДДСИ и СШИ.

СДМ был промоделирован с использованием разного количества дополнительных выборок ЦАП. Согласно результатам исследования, использование числа выборок ЦАП более трех не вызывает существенного улучшения характеристик СДМ, но серьезно ограничивает быстродействие СДМ, а двойная выборка ЦАП приводит к появлению дополнительных нелинейных искажений. Таким образом, использование тройной выборки ЦАП вместе с ДСЭ позволяет получить дополнительное увеличение динамического диапазона и снижение потребляемой мощности всего СД АЦП.

п-ый такт работы СДМ

«1 \

Ф1с1

I

Ф2 !

Ф2<1 |

Фс)ас1 _[/" ^

Фйас1с1

<Мас2 Ь

, I

Фйас2сШ

(п+1)-ый такт работы СДМ

/ \ 1

/ \ 1 1

/ \ / \ 1 1

/ \ / \ 1 1

/ \ Л—

А А / \ А А ;

/ \ / \

/ \ А А / \ А А|

б в а б В 1 1

(а) - зарядка входной ёмкости и емкости ЦАП, (б) - этап интегрирования, (в) - 2-я и 3-я выборка ЦАП

Рис. 10. Временные диаграммы тактирования для СДМ с тройной выборкой ЦАП обратной связи.

0

-20

-40

ш ч -60

<0 -80

з

? -100

S

с С -120

2 < -140

-160

-180

-200

СШИ = 77,283 дБ ДЦСИ » 78,330 дБ

lIlIlillUitlliililliililiiiilL

HiiittlftiliMiiMi^iiliMiiMi

О Of 0 02 0 03 0 04 0 05 0.06 Нормированная частота

(а)

О -20 -40 % -60 § -80 £•-100 1-120 < -140 -160 -180 -200

СШИ »94,877 дБ, ДДСИ = 129,733 дБ

0,01 0,02 0.03 0,04 0,05 0,06 Нормированная частота

(б)

Рис. 11. ДЦСИ и СШИ многокаскадного СДМ типа 2-1-1 без

использования тройной выборки ЦАП (а) с использованием тройной выборки ЦАП (б).

В главе 4 описана методика проектирования СФ блока, реализующего алгоритмы коррекции, показавшие по результатам моделирования наилучшие характеристики. Приведена оценка занимаемой площади и быстродействия по результатам синтеза СФ блока с различными параметрами, для цифровой библиотеки техпроцесса AMIS CMOS 0,35 мкм. СФ блок был реализован в составе тестового кристалла

Цифровой блок коррекции внутреннего ЦАП был реализован в виде параметризируемого СФ блока со следующими параметрами:

- тип алгоритм коррекции (ДУЗС, разработанная модификация алгоритма УЗС);

- разрядность квантователя (> 3);

- наличие коррекции непрерывности термокода;

- реализация сигнала аналогового сброса.

В рамках опытно-конструкторской работы, проводимой с участием диссертанта на кафедре Телекоммуникационных Систем (МИЭТ) была разработана ИМС пятиразрядного СДМ второго порядка с применением коррекции НИ, вызванных несовпадением элементов внутреннего многоразрядного ЦАП обратной связи.

Фотография всего разработанного кристалла с выделенным блоком цифровой коррекции представлена на рис.12. Результаты тестирования показали работоспособность блока коррекции в составе СДМ.

□ □□!□!□ □р|п|п1п|п|б1с|и1

Рис. 12 Топология пятиразрядного СДМ второго порядка.

В приложении приводятся акты о внедрении результатов

диссертационной работы и исходные тексты программ,

обеспечивающих моделирование и анализ СДМ с различными алгоритмами коррекции внутреннего ЦАП.

В заключении сформулированы основные результаты диссертационной работы:

1. Разработана методика сравнения схемотехнических методов снижения НИ СДП, вызванных разбросом номиналов аналоговых

? элементов внутреннего параллельного ЦАП. Данная методика основана

на численной оценке во всем диапазоне амплитуд входного сигнала Л величин основных характеристик СДП: ДДСИ и СШИ.

2. Разработан усовершенствованный алгоритм коррекции, показавший по результатам моделирования наиболее высокие значения характеристик ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

3. Предложен метод уменьшения НИ, основанный на применении нового способа тактирования многоразрядного СДМ - метод тройной выборки, при котором частота дискретизации многоразрядного ЦАП обратной связи увеличена в три раза по сравнению с остальной частью

СДМ. В сочетании с усовершенствованным алгоритмом коррекции, данный метод позволяет значительно понизить потребляемую СД АЦП мощность без ухудшения его основных характеристик.

4. На основе разработанных методики сравнения схемотехнических методов снижения НИ параллельных ЦАП в составе СДП и универсальной модели СДМ создан пакет программ, позволяющий проводить моделирование на системном уровне и сравнение характеристик СДМ различной архитектуры с учетом нелинейности ЦАП и использованием различных алгоритмов коррекции. Данный пакет программ может использоваться для автоматизации выбора наиболее эффективного алгоритма коррекции.

5. Реализованы в виде программных СФ блоков алгоритмы коррекции, показавших по результатам моделирования наиболее эффективное подавление НИ, в том числе и усовершенствованный алгоритм. Разработанные СФ блоки могут применяться при проектировании СД АЦП и СД ЦАП высокого разрешения.

6. С использованием предложенных методик разработан и изготовлен цифровой блок коррекции внутреннего ЦАП в составе тестового кристалла, представляющего собой пятиразрядный СДМ второго порядка с полосой сигнала до 2 МГц и тактовой частотой до 40 МГц. Результаты тестирования показали работоспособность блока коррекции в составе СДМ.

Основные результаты диссертации опубликованы в следующих работах:

1. К.С. Тафинцев, «Модель для анализа алгоритмов коррекции ЦАП обратной связи в многоразрядных 2А модуляторах». Известия ВУЗов. Электроника-№3,2005 г., стр. 33-39.

2. К.С. Тафинцев, «Увеличение динамического диапазона сигма-дельта АЦП методом тройной выборки внутреннего многоразрядного ЦАП». Известия ВУЗов. Электроника - №6,2005 г, стр. 90-91.

3. К.С. Тафинцев, «Анализ и сравнение методов компенсации нелинейности ЦАП обратной связи в многоразрядных ЕД модуляторах». Тезисы докладов IX всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2002 г., стр. 213.

4. В.В. Баринов, К.С. Тафинцев, «Оценка эффективности методов коррекции нелинейности ЦАП обратной связи в многоразрядных ЕЛ АЦП для широкополосных систем связи». Тезисы докладов IV

Международной научно-технической конференции МИЭТ, 2002 г., Часть 2., стр. 168.

5. К.С. Тафинцев, «Подавление нелинейных искажений в многоразрядных SA модуляторах с использованием методов коррекции второго порядка». Тезисы докладов XI всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2004 г., стр. 323.

6. К.С. Тафинцев, «Модифицированный алгоритм коррекции параллельного ЦАП в составе £Л преобразователей». Тезисы докладов XII всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2005 г., стр. 328.

7. К.С. Тафинцев, «Многоразрядный квантователь в БД АЦП для широкополосных систем связи». Тезисы докладов X всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2003 г., стр. 307.

8. К.С. Тафинцев, «Разработка блоков компандирования оцифрованного сигнала по А- и ц-законам для микросхемы ИКМ-кодека». Тезисы докладов VIII всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001 г., стр. 254.

4

г

I

Подписано в печать:

Заказ Тираж экз. Уч.-изд.л. Формат 60x84 1/16

Отпечатано в типографии ИПК МИЭТ.

124498, Москва, Зеленоград, проезд 4806, д. 5, МИЭТ.

» i.

г t

-э

I

ь

I

<

»21§59

РНБ Русский фонд

2006-4 20803

ВВЕДЕНИЕ.

ГЛАВА 1. НЕЛИНЕЙНЫЕ ИСКАЖЕНИЯ В МНОГОРАЗРЯДНЫХ СИГМА-ДЕЛЬТА ПРЕОБРАЗОВАТЕЛЯХ И МЕТОДЫ ИХ СНИЖЕНИЯ

1.1 Аналогово-цифровое и цифро-аналоговое преобразование.

1.2 Типы преобразователей.

1.3 Архитектура сигма-дельта преобразователей.

1.4 Характеристики сигма-дельта преобразователей.

1.5 Таблица параметров известных сигма-дельта преобразователей

1.6 Источники шумов и нелинейных искажений в сигма-дельта преобразователях.

1.7 Существующие методы подавления НИ, вызванных несовпадением элементов внутреннего параллельного ЦАП.

1.8 Выводы.

ГЛАВА 2. РАЗРАБОТКА УНИВЕРСАЛЬНОЙ МОДЕЛИ МНОГОРАЗРЯДНОГО СИГМА-ДЕЛЬТА МОДУЛЯТОРА ДЛЯ ИССЛЕДОВАНИЯ НЕЛИНЕЙНЫХ ИСКАЖЕНИЙ И МЕТОДОВ ИХ СНИЖЕНИЯ.

2.1 Разработка методики исследования и сравнения эффективности работы С ДМ.

2.2 Разработка универсальной модели СДМ.

2.3 Разработка модели внутреннего параллельного ЦАП.

2.3.1 Разработка математической модели идеального ЦАП с учетом несовпадения элементов.

2.3.2 Распределение ошибок несовпадения элементов в параллельном ЦАП.

2.4 Обоснование выбора архитектуры модулятора для исследования алгоритмов коррекции.

2.5 Исследование влияния максимальной ДНЯ на характеристики модулятора.

2.6 Анализ характеристик алгоритмов коррекции нелинейных искажений на основе разработанной модели.

2.7 Разработка пакета программ для выбора алгоритма коррекции.

2.7.1 Программа моделирования СДМ.

2.7.2 Разработка подпрограммы, реализующей модель ЦАП.

2.7.3 Вычисление СШИиДДСИ.

2.8 Выводы.

ГЛАВА 3. РАЗВИТИЕ МЕТОДОВ КОРРЕКЦИИ С ЦЕЛЬЮ УМЕНЬШЕНИЯ НЕЛИНЕЙНЫХ ИСКАЖЕНЕИЙ.

3.1 Разработка модифицированного алгоритма коррекции НИ внутреннего параллельного ЦАП в составе СДП.

3.2 Разработка нового метода - «тройная выборка».

3.3 Разработка генератора тактовых сигналов для реализации метода тройной выборки.

3.4 Выводы.

ГЛАВА 4. ВОПЛОЩЕНИЕ УСОВЕРШЕНСТВОВАННЫХ АЛГОРИТМОВ КОРРЕКЦИИ В ВИДЕ СФ БЛОКОВ.

4.1 Принципы проектирования СФ блоков для АЦП.

4.2 Описание СФ блока «Блок коррекции параллельного ЦАП в составе сигма-дельта преобразователей».

4.3 Проктирование и изучение СФ блоков в составе тестового кристалла.

4.4 Выводы.

По сути, вся информация, производимая окружающим миром и человеком, является аналоговой, т.е. она непрерывна по времени и по значениям изменяемой во времени физической величины, представляющей информацию. Удобство цифровой обработки и развитие цифровой вычислительной техники привели к тому, что информация обрабатывается и хранится в цифровой форме, т.е. дискретной по времени и значениям изменяемой физической величины -электрического напряжения. В то же время передача информации на расстояния осуществляется в физической среде посредством использования различных аналоговых природных явлений: распространение радиоволн в пространстве, передача электрической энергии по проводам или светового излучения по оптоволокну. Отсюда очевидна важность преобразования сигналов из одной формы представления в другую.

Повышение точности преобразования для АЦП и ЦАП является основной задачей при разработке новых цифровых средств связи, систем записи, цифровой обработки и воспроизведения информации. Традиционные параллельные преобразователи при широкой полосе сигнала (сотни мегагерц) обладают точностью, не превышающей 8-10 бит. Архитектура сигма-дельта преобразователей (СДП) получила широкое распространение, благодаря невысоким требованиям к точности выполнения аналоговых схемотехнических элементов и высокой точности преобразования (более 16 бит), которая достигается за счет использования высокой частоты дискретизации (передискретизации). Принцип сигма-дельта преобразования был известен еще с 60-х годов, однако только к середине 90-х данный тип преобразователей приобрел популярность. Это связано с бурным развитием в последние годы микроэлектроники и методов цифровой обработки сигналов. С появлением высокоскоростных интегральных микросхем (ИМС) сверхбольшой степени интеграции стало возможно производство СДП в виде отдельных ИМС. Невысокие требования к аналоговым схемотехническим элементам и использование одноразрядного сигма-дельта модулятора (СДМ) позволило использовать для СДП более дешевые технологии, предназначенные для производства цифровых схем, а также объединить аналоговую и цифровую части СДП на одном кристалле.

Дальнейшее увеличение полосы пропускания и точности преобразования СДП стало возможным только при применении многоразрядного СДМ, в состав которого входит параллельный ЦАП малой разрядности (как правило, от 3 до 5 бит). Однако линейность такого ЦАП для стандартного КМДП процесса не превышает 0,1%, что вносит нелинейные искажения (НИ) в полосу пропускания, чем значительно ухудшает динамические характеристики и точность преобразования всего СДП.

Целью диссертационной работы является комплексное исследование известных и разработка новых методов снижения нелинейных искажений внутреннего параллельного ЦАП для увеличения эффективной разрядности сигма-дельта преобразователей. В работе уделено внимание способам коррекции основанных на динамическом согласовании элементов. Проведен их анализ эффективности их использования с точки зрения увеличения характеристик СДП с неидеальным внутренним ЦАП.

Научная новизна полученных в настоящей диссертационной работе результатов заключается в следующем:

1) Впервые разработана методика анализа схемотехнических решений по снижению НИ параллельных ЦАП в составе СДП с возможностью автоматизации процесса выбора наиболее эффективного. Методика основана на численном сравнении величин основных характеристик СДП: динамического диапазона, свободного от искажений (ДДСИ) и отношения сигнала к шуму с искажениями (СШИ).

2) Разработана поведенческая модель СДМ с учетом разброса номиналов аналоговых элементов параллельного ЦАП в его составе, позволяющая получать основные характеристики для произвольных архитектур СДП, в том числе многокаскадных, и с использованием различных алгоритмов коррекции внутреннего ЦАП.

3) Предложен усовершенствованный алгоритм снижения нелинейных искажений, основанный на динамическом согласовании элементов, позволивший добиться улучшения ДДСИ на 49 дБ, СШИ на 21 дБ относительно СДМ без использования коррекции, что на 4 дБ и 6 дБ соответственно больше, чем у лучшего из известных алгоритмов.

4) Впервые показано, что существенное сокращение потребляемой СДП мощности при сохранении точности преобразования достигается за счет использования метода тройной выборки внутреннего ЦАП.

Практическая значимость.

1. Предложенные технические решения за счет снижения НИ параллельных ЦАП в составе СДП позволяют улучшить ДДСИ и СШИ, повышая тем самым эффективную точность преобразования. Методика анализа решений и унифицированная модель являются основой для реализации целевой функции автоматической оптимизации параметров СДП.

2. Новая архитектура СДМ с использованием многоразрядного ЦАП обратной связи с тройной выборкой позволяет получить значительное снижение потребляемой всем СД АЦП мощности без ухудшения эффективной точности преобразования.

3. Результаты диссертации используются в учебных программах курсов «Цифровые СБИС», «СБИС для ТКС» и «Проектирование на ПЛИС для ТКС» в Московском государственном институте электронной техники (техническом университете), что подтверждено соответствующим актом внедрения.

Положения, выносимые на защиту.

1. Уменьшение НИ в параллельном ЦАП в СДП с целью расширения динамического диапазона и увеличения разрядности СДП наиболее эффективно осуществлять с использованием техники динамического согласования элементов и за счет повышения частоты дискретизации ЦАП обратной связи.

2. Предложенный усовершенствованный алгоритм коррекции параллельного многоразрядного ЦАП в составе СДП обеспечивает более высокие значения ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

3. Снижение НИ при одновременном уменьшении рассеиваемой мощности достижимо при увеличении частоты передискретизации (метод тройной выборки) только внутреннего параллельного ЦАП, а не всего СДП.

4.4 Выводы

1. Алгоритм BiDWA и разработанная модификация алгоритма коррекции DWA были реализована в виде цифрового СФ блока, который вошел в состав тестового кристалла пятиразрядного СДМ второго порядка, изготовленного по 0,35 мкм КМДП-технологии. Топология тестового кристалла была официально зарегистрирована в Российском Агентстве по Патентам и Товарным Знакам (РОСПАТЕНТ) [65].

2. Описание СФ блока и наборы тестов составлены на языке проектирования цифровых устройств Verilog и оформлены согласно требованиям нормативной документации по правилам оформления СФ блоков [54-57].

ЗАКЛЮЧЕНИЕ

В ходе выполнения диссертационной работы были достигнуты следующие результаты:

1. Разработана методика сравнения схемотехнических методов снижения НИ СДП, вызванных разбросом номиналов аналоговых элементов внутреннего параллельного ЦАП. Данная методика основана на численной оценке во всем диапазоне амплитуд входного сигнала величин основных характеристик СДП: Д ДСИ и СШИ.

2. Разработан усовершенствованный алгоритм коррекции, показавший по результатам моделирования наиболее высокие значения характеристик ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

3. Предложен метод уменьшения НИ, основанный на применении нового способа тактирования многоразрядного СДМ - метод тройной выборки, при котором частота дискретизации многоразрядного ЦАП обратной связи увеличена в три раза по сравнению с остальной частью СДМ. В сочетании с усовершенствованным алгоритмом коррекции, данный метод позволяет значительно понизить потребляемую СД АЦП мощность без ухудшения его основных характеристик.

4. На основе разработанных методики сравнения схемотехнических методов снижения НИ параллельных ЦАП в составе СДП и универсальной модели СДМ создан пакет программ, позволяющий проводить моделирование на системном уровне и сравнение характеристик СДМ различной архитектуры с учетом нелинейности ЦАП и использованием различных алгоритмов коррекции. Данный пакет программ может использоваться для автоматизации выбора наиболее эффективного алгоритма коррекции.

5. Реализованы в виде программных СФ блоков алгоритмы коррекции, показавших по результатам моделирования наиболее эффективное подавление НИ, в том числе и усовершенствованный алгоритм. Разработанные СФ блоки могут применяться при проектировании СД АЦП и СД ЦАП высокого разрешения.

6. С использованием предложенных методик разработан и изготовлен цифровой блок коррекции внутреннего ЦАП в составе тестового кристалла, представляющего собой пятиразрядный СДМ второго порядка с полосой сигнала до 2 МГц и тактовой частотой до 40 МГц. Результаты тестирования показали работоспособность блока коррекции в составе СДМ.

1. Никамин В.А. Аналогово-цифровые и цифро-аналоговые преобразователи. Справочник. - СПб.: КОРОНА принт; М.: «Альтекс-А», 2003.

2. Сергиенко А.Б. Цифровая обработка сигналов, СПб.: Питер, 2003.

3. Гоноровский И.С. Радиотехнические цепи и сигналы М.: Радио и связь. 1986.4. http://pdfserv.maxim-ic.com/en/ds/MAX 108.pdf, спецификация на ИМС МАХ108, Maxim, 2001.

4. D.A. Johns, К. Martin, Analog Integrated Circuits Design, John Willey & Sons, 1996.

5. P.E. Allen, D.R. Holberg, CMOS Analog Circuits Design, Oxford University Press, 2002.

6. Mixed-Signal and DSP Design Techniques, Analog Devices, 2000.

7. Inose H., Yasuda Y. and Murakami J., A Telemetring System by Code Modulation -Delta-Sigma Modulation, IRE Trans., Vol. 8, Sept. 1962, p. 204.

8. Inose H. and Yasuda Y., A Unity Bit Coding Method by Negative Feedback, Proc. IEEE, Vol.51, Nov. 1963, pp. 1524-1535.

9. Филипс Ч., Харбор P. Системы управления с обратной связью. М.: Лаборатория Базовых Знаний, 2001.

10. IEEE Std. 1057-1994, IEEE Standard for Digitizing Waveform Recorders. The Institute of Electrical and Electronics Engineers, Inc. 1994.

11. Bennet W., Spectra of Quantizied Signals, Bell System Technique Journal, 1948, No.3, Vol. 27, pp. 446-472.

12. P. Kiss, Adaptive Digital Compensation of Analog Circuit Imperfections for Cascaded Delta-Sigma Analog-to-Digital Converters, Ph.D. thesis, "Politehnica" University of Timisoara, Romania, August 1999.

13. S. Norsworthy, R. Schreier, G. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation, NY, IEEE Press, 1996, 476 c.

14. Burr-Brown Corp., Product Data Book, Burr-Brown, Tucson, AZ, 1986.

15. P. W. Li, M. J. Chin, and P. R. Gray, A Ratio-Independent Algorithmic Analog-to-Digital Conversion Technique, IEEE J. Solid-State Circuits, Vol. SC-19, pp. 828836, Dec. 1981.

16. E. Sackinger and W. Guggenbiihl, An Analog Trimming Circuit Based on a Floating-gate Device, IEEE J. Solid-State Circuits, Vol. SC-23, pp. 1437-1440, Dec. 1988.

17. L.R. Carley, Trimming Analog Circuits Using Float-Gate Analog MOS memory, IEEE J. Solid-State Circuits, Vol. SC-24, pp. 1569-1575, Dec. 1989.

18. M. Sarhang-Nejad and G. Temes, A High-Resolution 2Д ADC with Digital Correction and Relaxed Amplifier Requirements, IEEE J. Solid-State Circuits, Vol. 28, pp. 648-660, June 1993.

19. C. Petrie and M. Miller, "A background calibration technique for multibit delta-sigma modulators," in Proceedings of the IEEE International Symposium on Circuits and Systems, vol. 2, pp. II.29-II.32, May 2000.

20. R.J. van de Plassche, Dynamic Element Matching for High Accuracy Monolitic D/A Converters, J. Solid-State Circuit, vol. SC-11, pp.795-800, Dec. 1976.

21. L.R. Carley, A Noise Shaping Coder Topology for 15+ Bit Converters, J. Solid-State Circuit, vol. 24, pp. 267-273, Apr. 1989.

22. R. Baird and T. Fiez, Linearity Enhancement of Multibit Sigma Delta A/D and D/A Converters Using Data Weighted Averaging, IEEE Trans. Circuits and Syst. II, vol. 42, No. 12, pp. 753-762, Dec. 1995.

23. O. Nys, R. K. Henderson, A 19-Bit Low-Power Multibit Sigma-Delata ADC Based on Data Weighted Averaging, IEEE J. Solid-State Circuit, vol. 32, pp.933942, July. 1997.

24. R. Adams, K. Nguyen and K. Sweetland, A 113-dB SNR Oversampling DAC with Segmented Noise-Shaped Scrambling. IEEE J. Solid-State Circuits, Vol. 33, pp. 1871-1878, Dec. 1998.

25. D. Cini, C. Samori and A. Lacaita, Double-Index Averaging: A Novel Technique for Dynamic Element Matching in Е-Д A/D Converters, IEEE Trans. Circuits and Syst. II, vol. 46, pp. 353-358, Apr. 1999.

26. M. Vadipour, Techniques for Preventing Tonal Behavior of Data Weighted Averaging Algorithm in 2-Л Modulators, IEEE Trans. Circuits and Syst. II, vol. 47, No. 11, pp. 1137-1144, Nov. 1995.

27. K. Vleugels, S. Rabii and B. Wooley, A 2.5-V Sigma-Delta Modulator for Broadband Communication Applications, IEEE J. Solid State Circuits, Vol. 36, Dec 2001.

28. I. Fujimori, L. Longo, A. Hairapetian, K. Seiyama, S. Kosic, Jun Cao and Shu-Lap Chan, A 90-dB SNR 2.5 MHz Output-Rate ADC Using Cascaded Multibit Delta

29. Sigma Modulation at 8X Oversampling Ratio, IEEE J. Solid State Circuits, Vol. 35, pp. 1820-1828, Dec. 2000.

30. J. W. Fattaruso, S. Kiriaki, M. de Wit, and G. Warwar, Self-calibration techniques . for a second-order multibit sigma-delta modulator, IEEE Journal of Solid-State Circuits, vol. 28, pp. 1216 1223, December 1993.

31. F. Chen and В. H. Leung, A high resolution multibit sigma-delta modulator with individual level averaging, IEEE Journal of Solid-State Circuits, vol. 30, pp. 453 -460, April 1995.

32. В. H. Leung and S. Sutarja, Multi-bit S-A A/D Converter incorporating a novell class of dynamic element matching, IEEE Trans. Circuits Syst.-II, vol.39, pp. 3551, Jan. 1992.

33. I. Galton, Spectral Shaping of Circuit Errors in Digital-to-Analog Converters, Trans. Circuits Syst.-II, vol.44, pp. 808-817, Oct. 1997.

34. E. Fogleman, J. Weltz, and I. Galton, An Audio ADC Delta-Sigma Modulator with 100-dB Peak SINAD and 102-dB DR Using a Second-Order Mismatch Shaping DAC", IEEE Journal of Solid-State Circuits, vol. 36, pp. 339 348, March 2001.

35. A. Yasuda, H. Tanimoto, and T. Iida, A third-order A-L modulator using second-order noise-shaping dynamic element matching, IEEE Journal of Solid-State Circuits, vol. 33, pp. 1879 1886, December 1998.

36. E. Fogleman, I. Galton, W. Huff, and H. Jensen, "A 3.3-V single-poly CMOS audio ADC delta-sigma modulator with 98-dB peak SINAD and 105-dB peak SFDR," IEEE Journal of Solid-State Circuits, vol. 35, pp. 297 307, March 2000.

37. Y. Geerts, M. S. J. Steyaert, and W. Sansen, "A high-performance multibit AS CMOS ADC," IEEE Journal of Solid-State Circuits, vol. 35, pp. 1829 1840, December 2000.

38. M. R. Miller and C. S. Petrie, "A multibit sigma—Delta ADC for multimode receivers," IEEE Journal of Solid-State Circuits, vol. 38, pp. 475 482, March 2003.

39. Ch.-H. Kuo, Tz.-Ch. Hsuen, Sh.-W. Liu, "Multi-bit Delta-Sigma modulator Using a Modified DWA Algorithm", Analog integrated Circuits and Signal Processing, vol. 33, pp.289-300, 2002.

40. R. Jiang and T. S. Fiez, "A 14-bit AE ADC with 8 x OSR and 4-MHz conversion bandwidth in а 0.18-цт CMOS process," IEEE Journal of Solid-State Circuits, vol. 39, pp. 63 74, January 2004.

41. S. K. Gupta and V. Fong, "A 64-MHz clock-rate EA ADC with 88-dB SNDR and — 105-dB IM3 Distortion at a 1.5-MHz signal frequency," IEEE Journal of Solid-State Circuits, vol. 37, pp. 1653 1661, December 2002

42. R. E. Radke, A. Eshraghi, and T. S. Fiez, "A 14-bit current-mode EA DAC based upon rotated data weighted averaging," IEEE Journal of Solid-State Circuits, vol. 35, pp. 1074 1084, August 2000.

43. T. Shui, R. Schreier, and F. Hudson, "Mismatch shaping for a current-mode multibit delta-sigma DAC," IEEE Journal of Solid-State Circuits, vol. 34, pp. 331 -338, March 1999.

44. F. Wang, R. Harjani, Design of Modulators for Oversampled Converters, Kluwer Academic Publishers, 1998.

45. A.M. Marques, V.Peluzo, M.S.J. Steyaert, W. Sansen, "A 15-b Resolution 2-MHz Nyquist Rate AS ADC in a 1-um CMOS Technology," IEEE Journal of Solid-State Circuits, vol. 33, pp. 1065-1075, July 1998.

46. В. Немудров, Г. Мартин, Системы-на-кристалле. Проектирование и развитие. // Мир Электроники, М.: Техносфера, 2004.

47. В.И. Эннс, Ю.М. Кобзев, Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика. М.: Горячая линия-Телеком, 2005.

48. С.М. Creveling, Tolerance Design: a handbook for developing optimal specifications, Addyson Wesley, 1997.

49. J.P. de Gyvez, D.K. Pradhan, Integrated Circuit Manufacturability. The Art of Process and Design Integration, IEEE Press, 1998.

50. M. Keating, P. Bricaud, Reuse Methodology Manual for System-on-Chip Designs, Kluwer Academic Publishers, 2001.

51. P. Rashinkar, P. Paterson, L. Singh, System-on-Chip Verification. Methodology and Techniques, Kluwer Academic Publishers, 2001.

52. PTM «Состав информации и форматы ее передачи для аналогово-цифровых СФ блоков», ШИЛГ. 430109.001, 2002.

53. РТМ «Состав информации и форматы ее передачи для цифровых СФ блоков», ШИЛГ. 430109.002, 2002.

54. РТМ «Состав информации и форматы ее передачи для тестирования цифровых СФ блоков», ШИЛГ. 430109.003, 2002.

55. РТМ «Сложно-функциональные блоки (СФ блоки)», ШИЛГ, 430109.004, 2002.

56. IEEE Std. 1364-1995, IEEE Standard Verilog® Hardware Description Language.

57. The Institute of Electrical and Electronics Engineers, 1995.

58. IEEE Std. 1364-2001, IEEE Standard Verilog® Hardware Description Language (Rev. of IEEE Std. 1364-1995). The Institute of Electrical and Electronics Engineers, Inc. 28 September 2001.

59. VHDL'93, IEEE Standard VHDL Language Reference Manual, IEEE Std. 1076-1993-264p.

60. Поляков A.K. Языки VHDL и Verilog в проектировании цифровой аппаратуры. М.: СОЛОН-Пресс, 2003.

61. M.D. Ciletti. Modeling, Synthesis and Rapid Prototyping with the Verilog HDL. Prentice Hall, 1999.

62. B. Zeidman. Verilog Designer's Library. Prentice Hall, 1999.

63. R. H. Katz. Conterporary Logic Design. The Benjamin/Cummings Publishing Company, Inc. 1993.

64. IEEE Std. 1241-2000, IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. The Institute of Electrical and Electronics Engineers, Inc. 2000.

65. J. C. Candy, "A use of double integration in sigma-delta modulation," IEEE Trans. Commun., vol. 33, no. 3, pp. 249-258, March 1985.

66. E. F. Stikvoort, "Some remarks on the stability and performance of the noise shaper or sigma-delta modulator," IEEE Trans. Commun., vol. 36, no. 10, pp. 1157-1162, Oct. 1988.

67. S. H. Ardalan and J. J. Paulos, "An analysis of nonlinear behavior in delta-sigma modulators," IEEE Trans. Circuits Sys., vol. CAS-34, no. 6 pp. 593-603, June 1987.

68. C. Wolff and L. R. Carley, "Modeling the quantizer in higher-order delta-sigma modulators," Int. Symp. Circuits Sys., vol. 4, pp. 2335-2339, Helsinki, Finland, June 1988.

69. J. Kenney and L. R. Carley, "CLANS: A high-level synthesis tool for high resolution data converters," Proceedings of the 1988 IEEE International Conference on Computer-Aided Design, vol. 1, Santa Clara, CA, Nov. 1988.

70. J. G. Kenney and L. R. Carley, "Design of multi-bit noise-shaping data converters,"Analog Int. Circuits Signal Proc. J. (Kluwer), vol. 3, pp. 259-272, May 1993.

71. L. R. Carley, "An oversampling analog-to-digital converter topology for highresolution signal acquisition systems," IEEE Trans. Circuits Sys., vol. CAS-34, no. l,pp. 83-91, Jan. 1987.

72. J. W. Scott, W. Lee, C. Giancarlio, and C. G. Sodini, "A CMOS slope adaptive delta modulator," ISSCC Dig. Tech. Papers, pp. 130-131, 1986.

73. J.-B. Shyu, G. C. Temes, and F. Krummenacher, "Random error effects in matched MOS capacitors and current sources," IEEE J. Solid-State Circuits, vol. SC-19, pp. 948-955, Dec. 1984.

74. D. J. Allstot and W. C. Black, Jr., "Technological design considerations for monolithic MOS switched-capacitor filtering systems," Proc. IEEE, vol. 71, pp. 67-985, Aug. 1983.

75. J. L. McCreary, "Matching properties, and voltage and temperature dependence of OS capacitors," IEEE J. Solid-State Circuits, vol. SC-16, pp. 608-616, Dec. 1981. 19. Burr-Brown Corp., Product Data Book, Burr-Brown, Tucson, AZ, 1986.

76. Analog Devices Engineering Staff, Analog-Digital Conversion Handbook, 3rd ed., Prentice-Hall, Englewood Cliffs, NJ, 1986.

77. H. S. Lee, D. A. Hodges, and P. R. Gray, "A self-calibrating 15 bit CMOS A/D onverter," IEEE J. Solid-State Circuits, vol. SC-19, pp. 813-819, Dec. 1984.

78. P. W. Li, M. J. Chin, and P. R. Gray, "A ratio-independent algorithmic analog-to-digital conversion technique," IEEE J. Solid-State Circuits, vol. SC-19, pp. 828836, ec. 1981.

79. E. Sackinger and W. Guggenbiihl, "An analog trimming circuit based on a floating-gate device," IEEE J. Solid-State Circuits, vol. SC-23, pp. 1437-1440, Dec. 1988.

80. Y. Sakina, "Multi-bit ZA Analog-to-Digital Converters with Nonlinearity Correction sing Dynamic Barrel Shifting," Electronics Research Laboratory,

81. College of ngineering, University of California, Berkeley С A, Memorandum No. UCB/ERL 93/63, 1993.

82. В. H. Leung and S. Sutarja, "Multi-bit Z-A A/D converter incorporating a novel class of dynamic element matching," IEEE Trans. Circuits Syst. -II, vol. 39, pp. 35-51,Jan. 1992.

83. H. J. Schouwenaars, D.W.J. Groeneveld, C.A.A. Bastiaansen, and H.A.H. Termeer, "An oversampled multibit CMOS D/A converter for digital audio with 115-Db dynamic range," IEEE J. Solid-State Circuits, vol. 26, pp. 1775-1780, Dec. 1991.

84. К. B. Klaassen, "Digitally controlled absolute voltage division," IEEE Trans, lustrum. Measur., vol. 24, no. 3, pp. 106-112, June 1975.

85. J. H. Lindholm, "An analysis of the pseudo-randomness properties of subsequences of long m-sequences," IEEE Trans. Info. Theory, vol. IT-14, pp. 569-576, July 1968.

86. J. L. Manos, Some Techniques for Testing Pseudo-Random Number Sequences, Lincoln Labs, Lexington, MA, Tech. Note 1974-44, 1974.

87. A. C. Davies, "Properties of waveforms obtained by nonrecursive digital filtering of pseudo-random binary sequences," IEEE Trans. Computers, vol. C-20, pp. 270281, March 1971.

88. F. Chen and В. H. Leung, "A high resolution multibit sigma-delta modulator with individual level averaging," IEEE J. Solid-State Circuits, vol. SC-30, no. 4, pp. 453-460, April 1995.

89. L. L. Toumelin, P. Carbou, Y. Leduc, P. Guignon, J. Oredsson, and A. Lindberg, "A 5-V CMOS line controller with 16-bit audio converters," Proceedings of the1991 IEEE Custom Integrated Circuits Conference, pp. 24.5.1-5, San Diego, CA, May 1991.

90. S. K. Tewksbury and R. W. Hallock, "Oversampled, linear predictive and noise-shaping coders of order N > 1," IEEE Trans. Circuits Sys., vol. CAS-25, pp. 436447, July 1978.

91. B. P. Agrawal and K. Shenoi, "Design methodology for AEM," IEEE Trans.Commun., vol. COM-31, pp. 360-369, 1983. 36. G. Zames and N. A. Shneydor, "Dither in nonlinear systems," IEEE Trans. Automatic Control, vol. AC-21, pp. 660-667, Oct. 1976.

92. L. Schuchman, "Dither signals and their effect on quantization noise," IEEE Trans. Commun. Theory, vol. COM-12, pp. 162-165, Dec. 1964.

93. R. W. Adams and T. W. Kwan, "Data-directed scrambler for multi-bit noise-shaping D/A converters," U.S. Patent 5404142, April 4, 1995.

94. R. T. Baird and T. S. Fiez, "Improved AS DAC linearity using data weighted averaging," Proc. 1995 IEEE Int. Symp. Circuits Sys., vol. 1, pp. 13-16, May 1995.

95. R. Schreier and B. Zhang, "Noise-shaped multibit D/A converter employing unit elements," Electron. Lett., vol. 31, no. 20, pp. 1712-1713, Sept. 1995.

96. L. E. Larsen, T. Cataltepe, and G. C. Temes, "Multi-bit oversampled SA AID converter with digital error correction," Electron. Lett., vol. 24, pp. 1051-1052, Aug. 1988.

97. Т. Cataltepe, A. R. Kramer, L. E. Larson, G. C. Temes, and R. H. Walden, "Digitally corrected multi-bit XA data converters," IEEE Proc. ISCAS'89, pp. 647650, May 1989.

98. K.C. Тафинцев, «Модель для анализа алгоритмов коррекции ЦАП обратной связи в многоразрядных модуляторах». Известия ВУЗов. Электроника -№3, 2005 г., стр. 33-39.

99. К.С. Тафинцев, «Увеличение динамического диапазона сигма-дельта АЦП методом тройной выборки внутреннего многоразрядного ЦАП». Известия ВУЗов. Электроника №6, 2005 г.

100. К.С. Тафинцев, «Анализ и сравнение методов компенсации нелинейности ЦАП обратной связи в многоразрядных ЕЛ модуляторах». Тезисы докладов IX всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2002 г., стр. 213.

101. К.С. Тафинцев, «Модифицированный алгоритм коррекции параллельного ЦАП в составе £Д преобразователей». Тезисы докладов XII всероссийскоймежвузовской научно-технической конференции студентов и аспирантов, 2005 г., стр. 328.

102. К.С. Тафинцев, «Многоразрядный квантователь в БД АЦП для широкополосных систем связи». Тезисы докладов X всероссийской межвузовской научно-технической конференции студентов и аспирантов,- 2003 г., стр. 307.

103. К.С. Тафинцев, «Разработка блоков компандирования оцифрованного сигнала по А- и ц-законам для микросхемы ИКМ-кодека». Тезисы докладов VIII всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001 г., стр. 254.