автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и разработка электрически перепрограммируемой энергонезависимой памяти на основе КМОП-технологии

На правах рукописи

Ермаков Игорь Владимирович

ИССЛЕДОВАНИЕ И РАЗРАБОТКА ЭЛЕКТРИЧЕСКИ ПЕРЕПРОГРАММИРУЕМОЙ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ НА ОСНОВЕ КМОП-ТЕХНОЛОГИИ

Специальность 05.27.01 -твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

Автореферат диссертации

на соискание ученой степени кандидата технических наук

Москва-2015

5 АВГ 2015

005571282

005571282

Работа выполнена на кафедре «Интегральной электроники и микросистем» Национального исследовательского университета «МИЭТ»

Научный руководитель: Шелепин Николай Алексеевич,

доктор технических наук

Официальные оппоненты:

Скоробогатов Петр Константинович, доктор технических наук, профессор кафедры «Электроника» Национального исследовательского ядерного университета «МИФИ»

Петричкович Ярослав Ярославович, доктор технических наук, профессор, генеральный директор ОАО Научно-производственный центр «ЭЛВИС»

Ведущая организация: ОАО «Научно-исследовательский

институт микроэлектронной

аппаратуры «Прогресс»

Защита состоится « /6 _» 2015 г. в — мин. на

заседании диссертационного советаД212.134.01 при Национальном исследовательском университете «МИЭТ» по адресу: 124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1

С диссертацией можно ознакомиться в библиотеке Национального исследовательского университета «МИЭТ» и на сайте www.miet.ru

Автореферат разослан «2? » Ш-О-М^ 2015 г.

Ученый секретарь диссертационного совета: доктор технических наук, профессор 1 V- Крупкина Т.Ю.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы диссертации

Наиболее распространенным, востребованным и универсальным видом встроенной памяти на сегодняшний день является электрически стираемое программируемое постоянное запоминающее устройство (ЭСППЗУ), которое обладает рядом важных достоинств по сравнению с другими видами памяти. Во-первых, позволяет хранить данные долгое время при отключенном источнике питания. Во-вторых, имеет возможность многократного программирования электрическим способом. В-третьих, хорошо совместимо с КМОП-процессом и, следовательно, имеет самое выгодное соотношение цена-качество в сегменте энергонезависимой многократно программируемой памяти. Изделие, содержащее встроенное ЭСППЗУ, позволяет производителю или потребителю конфигурировать его для различных приложений.

Современные технологии с опцией ЭСППЗУ используют, как правило, два слоя поликремния в отличие от стандартных (без дополнительных операций) КМОП-процессов. Как следствие, для того чтобы реализовать ЭСППЗУ в рамках технологии КМОП СБИС, требуется изменение самой технологии и добавление большого количества технологических операций, обеспечивающих формирование плавающего затвора, туннельного окисла, высоковольтных транзисторов и др. Дополнительные технологические операции увеличивают время производственного цикла, стоимость производства, вероятность возникновения дефектов и, в конечном счете, снижают выход годных.

В специализированной технологии с опцией ЭСППЗУ применяется на 6-8 фотошаблонов больше, что удорожает производство на 25-30% по сравнению со стандартным КМОП-процессом. Использование специализированной технологии оправдано в случае больших объемов памяти. Однако существуют приложения, в которых не требуется больших объемов ЭСППЗУ, и одним из главных критериев является надежность. Например, хранение различной служебной информации, кодов доступа к микросхеме, различных ключей, подгоночных коэффициентов или подстроечных кодов для высокоточных аналоговых блоков, таких как аналого-цифровые и цифроаналоговые преобразователи (АЦП и ЦАП), прецизионные источники опорного напряжения, системы фазовой автоподстройки частоты (ФАПЧ) и др. Для таких применений ЭСППЗУ нецелесообразно изменять

существующий технологический маршрут и вводить дополнительные операции. В таком случае представляется более эффективным применение энергонезависимой памяти, которая могла бы быть сформирована в рамках КМОП-процесса без его усложнения.

В связи с этим актуальной является задача выполнения исследований и разработки встроенной электрически перепрограммируемой энергонезависимой памяти на базе существующей КМОП-технологии без ее изменения.

Цель и задачи работы

Целью диссертационной работы являлось исследование конструктивно-технологических и схемотехнических методов построения и разработка встроенной электрически перепрограммируемой энергонезависимой памяти с повышенными техническими и эксплуатационными параметрами на базе отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

Для достижения поставленной цели необходимо было решить следующие задачи:

1. Анализ существующих конструктивно-технологических принципов реализации ячейки электрически перепрограммируемой энергонезависимой памяти в КМОП-технологии.

2. Разработка методики проектирования ячейки ЭСППЗУ с одним уровнем поликремния без дополнительных технологических операций в отечественной современной глубоко-субмикронной КМОП-технологии.

3. Аналитические расчеты и компьютерное моделирование при помощи средств Cadence элементов и параметров тестового кристалла, содержащего различные конструктивные варианты ячейки памяти.

4. Разработка методики определения времени хранения заряда (данных) ячейки (блока) ЭСППЗУ. Исследование основных эксплуатационных параметров и надежности ячеек памяти.

5. Исследование схемотехнических решений и разработка блока ЭСППЗУ на базе полученной ячейки, его экспериментальное исследование и применение в составе микросхем.

Научная новизна работы

1. Проведены исследования конструктивно-технологических методов формирования и впервые научно обоснована возможность создания элементов встроенной электрически перепрограммируемой энергонезависимой памяти в рамках отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

2. Проведено комплексное исследование факторов, влияющих на надежность электрически перепрограммируемой энергонезависимой памяти: напряжения, времени и числа циклов перезаписи, толщины туннельного диэлектрика, повышенной температуры. Экспериментально установлены зависимости для энергии активации потери заряда на плавающем затворе ЕЛ<з от количества циклов перезаписи, параметрически зависящие от напряжения и длительности перезаписи. Впервые показано, что выявленные зависимости немонотонны и имеют максимумы величины ЕЛд. В экстремальной точке значение ЕА0 составляет 0,28-0,33 эВ в зависимости от параметров перезаписи.

3. На основе полученных зависимостей порогового напряжения ячейки памяти от различных факторов и конструктивно-технологических особенностей предложена методика проектирования ячейки электрически перепрограммируемой энергонезависимой памяти на базе глубоко-субмикронной КМОП-технологии с одним уровнем поликремния, позволяющая определить ее важнейшие физические параметры.

4. Впервые предложено новое схемотехническое, топологическое и конструктивное решение энергонезависимого Я-Б-триггера (патент на полезную модель №136658), в котором роль двух полевых транзисторов выполняют разработанные ячейки памяти, благодаря чему за счет плавающих затворов появляется возможность электрически перепрограммировать и энергонезависимо сохранять информационное состояние К-Б-триггера.

Практическая значимость работы

1. Впервые на основе отечественной глубоко-субмикронной КМОП-технологии с минимальными проектными нормами 0,18 мкм и одним уровнем поликремния получены структуры ячейки энергонезависимой электрически перепрограммируемой памяти и экспериментально определены их эксплуатационные характеристики.

2. На базе полученной ячейки памяти спроектирован и экспериментально исследован блок электрически стираемого программируемого ПЗУ (ЭСППЗУ).

3. Блок ЭСППЗУ использован при проектировании и последующем изготовлении ИС синтезатора частот «5024ГП1» по ОКР «Кварц-1-М» компании ОАО «НИИМЭ и Микрон» и ИС 14-разрядного конвейерного АЦП по ОКР «Преобразователь-6-С» компании ООО «СибИС»,

выполняемых по заказу Минпромторга РФ, что подтверждено актами о внедрении результатов диссертации.

4. На основе полученных ячеек памяти разработан энергонезависимый К-Б-триггер. Новая конструкция Л-Б-триггера с энергонезависимой электрически перепрограммируемой установкой начальных состояний применена при разработке серийно выпускаемого коммерческого изделия «36КЕ>» компании ОАО «НИИМЭ и Микрон» (свидетельство о государственной регистрации топологии интегральной микросхемы №2014630076), что подтверждено актом о внедрении результатов диссертации.

На защиту выносится

1. Научно-обоснованное положение, заключающееся в том, что надежная энергонезависимая электрически перепрограммируемой память может быть сформирована в рамках отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

2. Установленные немонотонные зависимости энергии активации потери заряда Едо от числа циклов перезаписи, параметрически зависящие от напряжения и длительности перезаписи.

3. Методика проектирования и результаты экспериментальных исследований ячеек памяти, в которых установлены следующие основные эксплуатационные параметры: окно памяти в зависимости от режима достигает значения 1-7 В; ресурс перезаписи составляет не менее 105; время хранения накопленного заряда ячейки памяти с толщиной туннельного диэлектрика 7 нм составляет не менее 10 лет при температуре 85 °С после 105 циклов перезаписи; дальнейшее уменьшение туннельного диэлектрика до 3,2 нм значительно снижает время хранения заряда. Накопленный заряд стекает в течение одного года.

4. Новое схемотехническое, топологическое и конструктивное решение энергонезависимого Л-Б-триггера.

5. Результаты использования и внедрения разработанных ячеек памяти и блока ЭСППЗУ в микроэлектронные изделия: идентификационный чип «36КЮ», синтезатор частот «5024ГП1» и ИС 14-разрядного конвейерного АЦП.

Апробация работы

Основные результаты диссертационной работы докладывались и демонстрировались на следующих научно-технических конференциях: 18-й, 19-й, 21-ой Всероссийских межвузовских научно-технических конференциях студентов и аспирантов «Микроэлектроника и

информатика» (г. Зеленоград, 2011-2012 гг., 2014 г.), работа 2014 г. отмечена дипломом лауреата в категории аспирантских работ; X научно-технической конференции молодых специалистов «ПУЛЬСАР -2011. Твердотельная электроника. Сложные функциональные блоки РЭА» (г. Дубна, 2011 г.); III окружной научно-технической конференции молодых ученых и специалистов (г. Зеленоград, 2011 г.); б-й Всероссийской научно-технической конференции «Проблемы разработки микро- и наноэлектронных систем - 2014, МЭС-2014» (г. Зеленоград, 2014 г.).

Основные результаты диссертации опубликованы в 12 работах (в период с 2011 по 2014 гг.), в том числе 5 статей, из них 3 в изданиях, входящих в перечень ВАК, 5 тезисов докладов, 1 патент на полезную модель и 1 свидетельство о регистрации топологии интегральной микросхемы.

Структура и объем диссертации

Диссертация состоит из введения, четырех глав, заключения, списка сокращений, списка литературы из 108 наименований, приложения и содержит 146 страниц, в том числе 69 рисунков, 12 таблиц.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность работы, определены цели и задачи исследования, изложены научная новизна и практическая значимость работы, сформулированы основные положения, выносимые на защиту.

В первой главе проведены классификация, обзор и сравнение различных видов полупроводниковой памяти. В настоящее время наиболее востребованным и массовым видом энергонезависимой многократно программируемой памяти, удовлетворяющим требованиям большинства встроенных приложений (хранения информации в течение 10-20 лет с возможностью перезаписи 104-106 раз) является ЭСППЗУ с плавающим затвором.

Представлены исторический обзор, тенденции и перспективы развития энергонезависимой многократно программируемой памяти. В последнее время наблюдается тенденция создания универсальной памяти - энергонезависимого ОЗУ, которое обладает всеми достоинствами традиционного ОЗУ (быстрые операции записи/стирания, низкое энергопотребление), но способного длительное

время хранить данные после отключения источника питания. Новые виды энергонезависимой перепрограммируемой памяти на иных физических принципах, такие как FeRAM, MRAM, PCRAM и ReRAM с улучшенными характеристиками являются перспективными, способными, возможно, в дальнейшем полностью заменить ЭСППЗУ и флэш-память с плавающим затвором. Однако, как известно, интеграция различных технологических процессов в один специальный процесс является сложной и дорогостоящей задачей. Поэтому сегодня основным ограничивающим фактором на пути к их массовому промышленному применению является плохая совместимость с КМОП-технологией.

Проведен обзор ведущих фирм-производителей ЭСППЗУ и определены области применения дешевого (low cost) ЭСППЗУ без дополнительных технологических операций. Анализ производителей позволяет сделать вывод, что максимальный объем встроенного КМОП-совместимого ЭСППЗУ составляет порядка 8-16 Кбит. Память такого объема может быть использована для хранения кода, программ и данных. Также существуют области применения, в которых энергонезависимая электрически перепрограммируемая память очень нужна, но в малых объемах, например, калибровка параметров ИС. Встроенное ЭСППЗУ, доступное в цифровом КМОП-процессе, добавляет возможность электрического перепрограммирования, тем самым расширяя функциональность и тестопригодность, позволяя достичь реконфигурируемости системы с низким энергопотреблением, многократными циклами перезаписи и высокой надежностью без дополнительных затрат на производство. КМОП-совместимое ЭСППЗУ может быть использовано для различных приложений, таких как хранение пользовательских настроек в смарт-картах, радиочастотных (RF) ИС, подстройки высокоточных аналоговых, RF и высоковольтных (HV, BCD) схем, в приложениях, в которых происходит частая смена настроек параметров системы, а также для реализации матрицы программируемых соединений аналого-цифровых БМК.

Таким образом, встроенное КМОП-совместимое ЭСППЗУ оправдано в дешевых (low cost) приложениях с небольшим объемом памяти (low density), являясь идеальной заменой для внешних традиционных микросхем ЭСППЗУ и флэш-памяти в данном сегменте, тем самым позволяя снизить дополнительные затраты на корпусирование.

Вторая глава посвящена анализу технологического базиса и конструктивно-технологических принципов реализации ячеек ЭСППЗУ

на базе КМОП-технологии. Представлены способ формирования ячейки ЭСППЗУ в выбранном технологическом базисе, ее конструкция и принцип работы. Предложена методика проектирования ячейки ЭСППЗУ на базе КМОП-технологии с одним уровнем поликремния.

В основе любой ячейки ЭСППЗУ лежит принцип емкостного деления напряжения. Эквивалентная электрическая схема транзистора памяти (с плавающим затвором) состоит из двух конденсаторов: конденсатора связи Сс и туннельного конденсатора Ст, соединенных последовательно (рис.1). Напряжение, приложенное к управляющему затвору, передается на плавающий затвор с коэффициентом (обычно называемым коэффициентом связи, coupling ratio), зависящим от размеров конденсаторов. Между обкладками туннельного конденсатора возникает большая разность потенциалов, и происходит туннелирование электронов сквозь тонкий туннельный окисел на плавающий затвор или с него.

В современной специализированной технологии для формирования конденсатора связи в технологию вводится второй слой поликремния (рис.1), который используется в качестве управляющего затвора ячейки.

Однако в стандартной КМОП-технологии, в отличие от технологии с опцией ЭСППЗУ, доступен только один слой поликремния, который и может быть использован в качестве плавающего затвора для хранения электрического заряда. Отличие заключается в реализации конденсатора связи и управляющего затвора. Были выявлены способы реализации конденсатора связи ячейки ЭСППЗУ в стандартном КМОП-процессе: а) конденсатор поликремний-диффузионная область/карман или МОП-конденсатор; б) металл-металл (MIM) конденсатор; в) боковой поликремниевый конденсатор с пальцевой структурой (polyfinger).

Основные конструкции ячейки могут быть классифицированы следующим образом: 1) с одним транзистором и одним конденсатором (1Тг-1Сар); 2) с одним транзистором и двумя конденсаторами (1Тг-2Сар); 3) с двумя транзисторами (2Тг).

трат, выборки

(a)

Поликрешшй 2 SiQi

[Металл l| (Управляющий Затвор) _ |Металл1|

(б)

Рисунок 1. Электрическая схема (а) и разрез структуры (б) современней ячейки ЭСППЗУ с двумя уровнями поликремния

Технологическим базисом, который использован для исследований и разработок, является КМОП-технология с проектными нормами 0,18 мкм и одним уровнем поликремния. В данной технологии доступно два типа МОП-транзисторов: а) транзисторы ядра (core) с толщиной подзатворного диэлектрика 3,2 нм и напряжением питания 1,8 В; б) транзисторы для ячеек ввода/вывода (I/O) с толщиной подзатворного диэлектрика 7 нм и напряжением питания 3,3 В.

Анализ технологического базиса и его сопоставление с конструктивно-технологическими принципами реализации ячейки ЭСППЗУ позволяет сделать следующие выводы:

1. Использование в качестве конденсатора связи polyfinger- или MIM-конденсаторов не является эффективным, т.к. сильно увеличивает площадь ячейки.

2. В качестве управляющего затвора следует использовать п-карман, а в качестве конденсатора связи затворный конденсатор поликремний-карман.

3. Для реализации ячейки памяти подходят транзисторы Ввода/Вывода, доступные в технологическом базисе, поскольку обладают необходимой толщиной оксида 7 нм. В целях исследования возможности масштабирования ячейки и снижения напряжения записи/стирания, необходимо реализовать ячейку с толщиной туннельного диэлектрика 3,2 нм.

4. Конструкция ячейки 1Тг-2Сар является наиболее подходящей для реализации дифференциального считывания, которое значительно повышает надежность ЭСППЗУ.

5. Ячейка 1Тг-1Сар занимает меньшую площадь, чем 1Тг-2Сар, однако усложняет схемотехнические решения.

Электрическая схема и разрез структуры ячейки памяти представлены на рис.2. Ячейка состоит из п-МОП-транзистора и двух МОП-конденсаторов С1 и С2, образующих емкостной делитель напряжения. Толщина подзатворного диэлектрика всех трех элементов составляет 7 нм. Верхние поликремниевые обкладки обоих конденсаторов объединены с затвором транзистора и образуют общий электрически изолированный плавающий затвор (ПЗ). Ячейка имеет два затвора: управляющий (УЗ) и стирающий (СВ).

С1

УЗ

ПЗ

СВ

С2

Сток(С) Исток(И)

р-подложка

(а)

(б)

Рисунок 2. Электрическая схема (а) и разрез структуры (б) ячейки ЭСППЗУ с одним уровнем поликремния

Карман п-типа конденсатора С1 выполняет функцию управляющего затвора ячейки памяти. С2 - туннельный конденсатор, через который происходит накопление или удаление заряда. Операции записи и стирания осуществляются туннельным током при помощи механизма туннелирования Фаулера-Нордгейма (ФН-туннелирование). При приложении высокого потенциала на управляющий затвор или стирающий вывод, возникает большое электрическое поле, которое приводит к туннелированию электронов на плавающий затвор или с него.

Площадь конденсатора С1 гораздо больше (>10 раз) площади туннельного конденсатора С2 и затворной емкости транзистора Сзт, поэтому напряжение, прикладываемое к управляющему затвору 11уз, практически полностью передается на плавающий затвор. Напряжение на плавающем затворе ипз определяется по формуле (1).

Рисунок 3. Алгоритм проектирования ячейки ЭСППЗУ с одним уровнем

поликремния

C1

ипз = UV3--(1)

3 У3 С1 + С2 + Сзт

Дополнительно была разработана ячейка с толщиной подзатворного диэлектрика 3,2 нм.

Также возможна запись при помощи механизма инжекции горячих носителей в канале (CHEI). Для этого необходимо на стирающий вывод (СВ) и исток подать напряжение О В, а на сток транзистора и управляющий затвор (УЗ) - порядка 5-6 В для возникновения соответственно латерального (разгоняющего) и горизонтального (тянущего) электрических полей.

На рис.3 представлен алгоритм проектирования ячейки ЭСППЗУ с одним уровнем поликремния.

Третья глава посвящена исследованию основных эксплуатационных характеристик разработанных ячеек памяти, влияющих на надежность ЭСППЗУ. Представлены методики и результаты исследований зависимости порогового напряжения ячеек от различных факторов: напряжения, времени и числа циклов перезаписи, повышенной температуры. Сформулирована методика определения времени хранения заряда (данных) ячейки (блока) ЭСППЗУ и определены времена хранения заряда ячеек памяти при различных рабочих температурах. Проведено сравнение характеристик полученных ячеек с ближайшими зарубежными аналогами.

Одним из самых основных вопросов разработки ЭСППЗУ является надежность ячеек памяти, которая в данном случае определяется как гарантированное различие между логическим «нулем» и логической «единицей» при считывании электронной схемой в условиях дестабилизирующих факторов: времени хранения и количества циклов перезаписи в диапазоне рабочих температур.

Основными эксплуатационными характеристиками, которые отвечают за надежность ячейки памяти, и которые должны быть исследованы, являются окно памяти (memory window) - разница пороговых напряжений ячейки в запрограммированном и стертом состояниях, количество циклов перезаписи (износоустойчивость или ресурс перезаписи, endurance) и время хранения заряда/данных (retention time).

-3 ................................. ........г

Ю"4 10"3 Ю'2 10'1 10°

длительность импульса записи/стирания, с Рисунок 4. Зависимость порогового напряжения иПор. ячейки памяти (толщина туннельного окисла 7 нм) от длительности и амплитуды импульса записи/стирания

длительность импульса эалиси/стирания, с Рисунок 5. Зависимость порогового напряжения иПор. ячейки памяти (толщина туннельного окисла 3,2 нм) от длительности и амплитуды импульса записи/стирания

Было проведено исследование экспериментальных образцов ячейки ЭСППЗУ с толщиной туннельного окисла 3,2 и 7 нм, изготовленных на базе КМОП-технологии с проектными нормами 0,18 мкм и одним уровнем поликремния. Из графиков на рис.4 и 5 видно, что окно памяти в зависимости от режима и толщины туннельного оксида может составлять от 1 до 7 В, а пороговое напряжение ячейки памяти

Цпор. во всех режимах имеет логарифмическую зависимость от длительности импульса записи/стирания. Операции записи/стирания ячейки с более тонким туннельным окислом 3,2 нм требуют меньшего времени и напряжения, чем для ячейки с туннельным окислом 7 нм.

На рис.6 и 7 представлены результаты исследования износоустойчивости ячеек памяти с толщиной туннельного окисла 7 и 3,2 нм. Максимально исследуемое число циклов перезаписи составило 105. Анализ полученных результатов показывает, что до 103 циклов перезаписи Цпор. практически не меняется, после 103 циклов перезаписи наблюдается загиб кривых вверх, т.е. увеличение порогового напряжения, что может быть связано с захватом электронов на ловушки в оксиде. Чем выше напряжение записи/стирания, тем сильнее увеличивается пороговое напряжение после 103 циклов перезаписи, то есть больше деградация характеристики. В целом ячейки обладают хорошей износоустойчивостью, окно памяти сильно не сужается, а сдвигается вверх, что необходимо учитывать при выборе напряжения считывания.

Ускоряющим фактором для большинства механизмов отказа, в том числе для пробоя тонкого подзатворного диэлектрика и утечки заряда с плавающего затвора, является повышенная температура. Поэтому одной из наиболее распространенных и общеизвестных техник является испытание устройства при повышенных температурах и затем оценка его срока эксплуатации в нормальных условиях. Эта оценка, как правило, основана на законе Аррениуса, который используется для описания скорости протекания физико-химических реакций. Уравнение Аррениуса может быть записано как

КУ = ехр

к

' 1 1 Л

\Тну Тф J

(2)

где КУ - коэффициент ускорения, ЕА - энергия активации, эВ, к -постоянная Больцмана, Тну и Тф - температура в нормальном и форсированном режимах, К.

Время хранения может быть определено как для отдельной ячейки, так и для микросхемы или блока ЭСППЗУ, поэтому в диссертации предлагается две методики определения время хранения заряда (данных) ячейки (блока) памяти. На рис.8 представлен общий алгоритм определения времени хранения заряда/данных.

2,5-1 2,01,5-

загшеь^

А- -А- -А— -А----¿г-

-ф— зап 7,5 8. 1 с ■«О—стир. 7.5 в. 1 с

- зап. 3 В. 300 мс

- стир 8 В, 300 мс

- зап. 9 В. 30 мс О- стир. 9 В. 30 мс

10 10 10 10 кол-во циклов перезаписи

Рисунок 6. Зависимость порогового напряжения иПор. ячейки памяти (толщина туннельного окисла 7 нм) от количества циклов перезаписи

"Г-эзп 6 8 100 мс "¿»-стир. б В. 1СЮ мс

>ап. 6.5 в. Юме ' стир 6.5 В. 10 мс

зап. 7,5 В. 1 мс стир. 7,5 В, 1 мс

стирание (стир.)

■ ' "'"!........'I-1—1

10и 10' 102 103 10" 103 кол-во циклов перезаписи

Рисунок 7. Зависимость порогового напряжения 11пор. ячейки памяти (толщина туннельного окисла 3,2 нм) от количества циклов перезаписи

Для определения энергии активации и времени хранения заряда проводились испытания на хранение при повышенных температурах 100 и 150°С в течение 80 суток экспериментальных образцов ячейки памяти с толщиной туннельного окисла 3,2 и 7 нм, запрограммированных в разных режимах с разным числом циклов перезаписи.

Рисунок 8. Общий алгоритм определения времени хранения заряда/данных

Получены зависимости порогового напряжения от времени хранения при температурах 100 и 150°С для различных режимов перезаписи ячеек. Анализ экспериментальных данных показывает, что при большей температуре заряд с плавающего затвора стекает быстрее, зависимость порогового напряжения ячейки от температуры хранения может быть аппроксимирована линейной зависимостью.

За критический уровень была принята потеря половины заряда, накопленного на плавающем затворе. Энергия активации потери заряда на плавающем затворе ЕАд определяется на основе сдвига порогового напряжения ячейки памяти при двух значениях повышенной температуры, по формуле (3).

Елв=к-(1п(гф1)-1п(гф2))/

(

1

1

т

1 сЛ

(3)

'Ф1

где к - постоянная Больцмана; 1Ф1 - время, за которое пороговое напряжение ячейки уменьшится до критического уровня (время бессбойной работы микросхемы) при температуре Тф1; 1^2 ~ время, за которое пороговое напряжение ячейки уменьшится до критического уровня (время бессбойной работы микросхемы) при температуре Тф2.

Определив энергию активации, можно рассчитать время хранения заряда/данных при любой температуре по формуле (4).

(хг=(ф- ехр

/

1 1

Г

К1 ХР

ф ;

(4)

где *хр — время хранения заряда/данных при температуре Тх?; ^ - время воздействия ускоряющего фактора (повышенной температуры Тф).

2,0 -i

и зап. 10л0

• зап. 10л3

▲ зап. 10л4

зап. 10л5

□ отир. 10л0

О стир. 10л3

Д стир. 10л4

Л отир. 10л5

- ЛЭ зап. 10л0

-ЛЭ зап. 10"3

- ЛЭ зап. 10л4

- ЛЭ зап. 10*5

-- ЛЭ стир. 10"0

-- ЛЭ стир. Ю'З

-- ЛЭ стир. ЮМ

-- ЛЭ стир. 10я5

лэ- линейная

экстралоляция

10 10 10 10 10 время хранения при Т=150 °С, ч Рисунок 9. Зависимость порогового напряжения Unop. ячейки памяти (толщина туннельного окисла 7 нм) от времени хранения при 150 °С

V=6 В, t— 100 мс 1 год i

и зап. 10л0

« зап. 10л3

а стир. 10л0

о стир. 10л3

■ ЛЭ зап. 10л0

- ЛЭ зап. 10л3

--- ЛЭ стир. 10л0

--- ЛЭ стир. 10л3

лэ- линейная

экстраполяция

10 10 10 10 10 время хранения при Т=150 °С, ч Рисунок 10. Зависимость порогового напряжения Unop. ячейки памяти (толщина туннельного окисла 3,2 нм) от времени хранения при 150 °С

На рис.9 и 10 изображены зависимости порогового напряжения ячеек памяти с толщиной туннельного оксида 7 нм в режиме У=8 В, 1=300 мс и с толщиной туннельного оксида 3,2 нм в режиме У=6 В, 1=100 мс от времени хранения при повышенной температуре 150 °С. Аналогичные зависимости получены для всех исследуемых режимов: 4 режима с числом циклов перезаписи 10°, 103, 104 и 105 для ячейки с толщиной диэлектрика 7 нм и 2 режима с числом циклов перезаписи 10°, 103 для ячейки с толщиной диэлектрика 3,2 нм при повышенных температурах 100 и 150°С.

После обработки экспериментальных данных для ячеек памяти были определены зависимости энергии активации и времени хранения заряда при температурах 25, 50, 85, 100, 150°С от режимов записи/стирания и числа циклов перезаписи.

кол-во циклов перезаписи Рисунок 11. Зависимость энергии активации ячейки памяти (толщина туннельного окисла 7 нм) от режимов записи/стирания и числа циклов

перезаписи

Анализ полученных результатов показывает, что время хранения заряда ячейки с толщиной туннельного окисла 7 нм составляет не менее 10 лет при 85 °С после 105 циклов перезаписи, а ячейки памяти с толщиной туннельного окисла 3,2 нм - порядка 1 года при 25 °С после 103 циклов перезаписи. Для ячейки памяти с толщиной туннельного оксида 3,2 нм значение энергии активации составляет 0,08 эВ.

Проведено сравнение разработанных ячеек с ближайшими зарубежными аналогами. Таким образом, исследования показали, что

ячейка памяти с толщиной туннельного окисла 7 нм на базе стандартной КМОП-технологии с проектными нормами 0,18 мкм по своим характеристикам не уступает существующим зарубежным аналогам. Дальнейшее уменьшение туннельного окисла до 3,2 нм значительно снижает время хранения заряда.

20

15-

; 10-

♦ 7.5 В, 1с ^ав, зоо мс « а в, зо тс

и Ю 8. 1 «с

-МНК7.5В

-МНК б 8

-МНК 9 В

-МНК 10 В

МНК - метод наименьших квадратов

10

10" ю4 ю5

кол-во циклов перезаписи

Рисунок 12. Зависимость времени хранения заряда ячейки памяти (толщина туннельного окисла 7 нм) при температуре 85 °С от режимов

записи/стирания

Четвертая глава посвящена вопросам проектирования ЭСППЗУ на основе стандартной КМОП-технологии.

Для операций перезаписи ячеек ЭСППЗУ необходимо высокое напряжение, которое в 2-3 раза превышает нормальное рабочее напряжение транзисторов, доступных в технологическом базисе. Проанализированы схемотехнические методы, обеспечивающие использование повышенного напряжения питания в схеме, выполненной на основе низковольтных элементов. Установлено, что метод на основе защитных транзисторов позволяет получить схему, которая функционирует при напряжении в 2-3 раза большем, чем то, на которое рассчитаны транзисторы, из которых она состоит. Разработана модификация метода зарядовой накачки, обеспечивающего генерацию высокого напряжения, адаптированного к технологическому базису, в котором отсутствуют высоковольтные элементы.

Выявлены три критичных механизма, ограничивающих максимальное напряжение, прикладываемое к МОП-транзистору: а) пробой сток-исток; б) пробой подзатворного окисла; в) пробой перехода сток/исток-подложка/карман.

Суть метода повышения рабочего напряжения схемы заключается в устранении первых двух критичных механизмов, ограничивающих максимальное рабочее напряжение, путем включения в схему дополнительных защитных транзисторов, на затворы которых подается защитное напряжение, равное нормальному напряжению питания. Также максимальное рабочее напряжение в схеме должно быть ниже напряжение пробоя переходов сток/исток-подложка/карман, которое обычно достаточно большое (более 10 вольт).

Схема сдвига уровней напряжения, преобразованная по вышеуказанному методу, представлена на рис.13. Данное конструктивное решение позволяет получить схему сдвига уровней в КМОП-технологии без использования дополнительных технологических операций на основе доступных низковольтных транзисторов с рабочим напряжением питания 3,3 вольта.

Рисунок 13. Схема сдвига уровней напряжения в стандартной КМОП-технологии на основе низковольтных транзисторов

Анализ результатов исследования преобразованной схемы сдвига уровней показывает, что при УРР=7 В она работает как обычная цифровая схема с током потребления 50 пА. При УРР=8-9 В схема также работает, однако ток потребления от 0,1 до 0,5 нА. При УРР=10 В схема функционирует, но ток потребления возрастает до 20 мкА. При подаче УРР=14 В схема перестала функционировать, произошел пробой подзатворного окисла одного из транзисторов.

Проанализированы способы построения усилителя считывания: традиционный и дифференциальный. Установлено, что дифференциальный способ увеличивает запас при считывании в два

оит

раза по сравнению с традиционным способом считывания. Потеря более 50% накопленного заряда не приводит к сбою при считывании, что значительно повышает надежность памяти.

Классическим способом адресации ЭСППЗУ является двухкоординатная выборка, когда выбирается одна ячейка, стоящая на пересечении выбираемых строки и столбца. Однако при такой организации матрицы во время операций над выбранной ячейкой происходят повреждения ячеек, располагающихся на выбранных строках и столбцах, т.н. помехи взаимовлияния, которые ухудшают надежность и повышают вероятность сбоя при считывании данных. В связи с этим более эффективным способом адресации ЭСППЗУ небольшого объема является т.н. однокоординатная выборка, которая позволяет полностью исключить влияние на соседние ячейки при операциях записи/стирания, тем самым повышается надежность и время хранения данных памяти. Для реализации однокоординатной выборки может быть использован цифровой последовательный однопроводной интерфейс передачи данных (ЦПОИ).

В диссертации предложен оригинальный способ реализации цифрового последовательного однопроводного интерфейса передачи данных (упрощенный функциональный аналог интерфейса 1^116), обеспечивающий минимальное количество дополнительных контактных площадок встроенной памяти.

Возможны интересные применения ячеек ЭСППЗУ, когда они встраиваются в известные схемы, тем самым получаются новые устройства, которые обладают свойством энергонезависимости.

Например, вариант конструкции Я-Б-триггера со встроенными в него ячейками ЭСППЗУ показан на рис.14. Устройство может функционировать в режиме обычного Я-Б-триггера, а также может быть в произвольный момент запрограммировано. Режим программирования включается посредством повышения напряжения питания до значения, обеспечивающего туннельные токи в МОП-транзисторах 5 и 7. При включении напряжения питания триггер устанавливается в ранее запрограммированное состояние.

Один из вариантов конструкции энергонезависимого Я-Б-триггера, который совместим со стандартным КМОП-процессом, показан на рис.15.

На основе одноступенчатого энергонезависимого Я-Б-триггера было разработано схемотехническое решение двухступенчатого энергонезависимого Б-триггера, управляемого синхросигналом.

Объединяя Б-триггеры последовательно, можно получить сдвиговый регистр с функцией энергонезависимого хранения данных.

Выход л О

ПБГГЗГП и ^

°*и„

лЯ о-

Р5

еЬ|

глЕТзЗп

1Р1

Выход О

-опв

Рисунок 14. Я-Б-триггер с ЭСППЗУ в КМОП-процессе с двумя слоями поликремния

Выход О Яо-

Г&1 А и

,р5

10

р—^п

11

12 ,

4 З^р

-■а.

Выход О

-о в

Рисунок 15. Я-Б-триггер с ЭСППЗУ в КМОП-процессе с одним слоем поликремния

Таким образом, энергонезависимый Я-Б-триггер может быть эффективно использован в качестве ячейки памяти и одновременно схем записи и считывания для нее, что позволяет повысить надежность считывания данных из ЭСППЗУ за счет дифференциального считывания каждого бита данных.

Эффективность способов и методов, предложенных в работе и направленных на построение микросхем с встроенным ЭСППЗУ в традиционной КМОП-технологии, подтверждена экспериментально. Результаты диссертационной работы использованы при проектировании изделий и СФ-блоков:

1. ИС «36КБ» (рис.16) предназначена для контактного идентификационного устройства с электрически перепрограммируемым 36-разрядным кодом. Размер кристалла 0,37x0,42 мм2. ИС «36КБ» успешно прошла квалификационные испытания, освоена в производстве и выпускается серийно.

2. Блок встроенного ЭСППЗУ с цифровым однопроводным интерфейсом передачи данных (рис.17). Размер блока 0,2x0,3 мм2.

3. Блок встроенного ЭСППЗУ использован в ОАО «НИИМЭ и Микрон» при проектировании ИС «К5024ГП1» - синтезатора частот с дробным коэффициентом деления (рис.18) в рамках ОКР «Кварц-1-М». Размер кристалла 1,8x1,8 мм2.

4. Блок встроенного ЭСППЗУ использован в ООО «СибИС» при проектировании ИС 14-разрядного быстродействующего аналого-цифрового преобразователя в рамках ОКР «Преобразователь-бС».

Рисунок 16. Топология идентификационного чипа «36КЮ», размер кристалла 0,37x0,42 мм2

Рисунок 17. Топология СФ-блока ЭСППЗУ емкостью 128 бит, размер блока 0,2x0,3 мм2

Рисунок 18. Топология И С синтезатора частот с разработанным блоком ЭСППЗУ, размер кристалла 1,8x1,8 мм2

ЗАКЛЮЧЕНИЕ

Основным результатом диссертации является решение актуальной научно-технической задачи исследования конструктивно-технологических и схемотехнических методов построения и разработки встроенной электрически перепрограммируемой энергонезависимой памяти на базе отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния, имеющей существенное значение для создания новых и совершенствования существующих микроэлектронных изделий, повышения их функциональных и эксплуатационных характеристик, а также эффективности применения и замены импортной ЭКБ.

Основные научные результаты диссертационной работы:

1. На основе проведенных исследований и экспериментов научно обоснована и доказана возможность получения надежной электрически перепрограммируемой энергонезависимой памяти в рамках отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

2. Экспериментально определены зависимости энергии активации потери заряда ЕДд и времени хранения заряда на плавающем затворе, позволяющие спрогнозировать (оценить) требуемые конструктивно-технологические и технические характеристики ЭСППЗУ. Впервые показано, что выявленные -зависимости ЕАд немонотонны и имеют максимумы величины ЕА(}.

3. На основе полученных зависимостей порогового напряжения ячейки памяти от различных факторов и конструктивно-технологических особенностей разработана методика проектирования ячейки электрически перепрограммируемой энергонезависимой памяти на базе глубоко-субмикронной КМОП-технологии с одним уровнем поликремния, позволяющая определить ее важнейшие физические параметры.

4. Впервые предложено новое схемотехническое, топологическое и конструктивное решение энергонезависимого Я-Б-триггера. Новый логический элемент может быть использован при построении программируемых логических схем.

Наиболее значимые практические результаты диссертационной работы:

1. Впервые на основе отечественной глубоко-субмикронной КМОП-технологии с минимальными проектными нормами 0,18 мкм и одним уровнем поликремния получены структуры ячейки энергонезависимой электрически перепрограммируемой памяти и экспериментально определены их технические характеристики.

2. На базе полученной ячейки памяти спроектирован и экспериментально исследован блок электрически стираемого программируемого ПЗУ (ЭСППЗУ).

3. Блок ЭСППЗУ использован при проектировании и последующем изготовлении ИС синтезатора частот «5024ГП1» по ОКР «Кварц-1-М» компании ОАО «НИИМЭ и Микрон» и ИС 14-разрядного конвейерного АЦП по ОКР «Преобразователь-6-С» компании ООО «СибИС», выполняемых по заказу Минпромторга РФ, что подтверждено актами о внедрении результатов диссертации.

4. На основе полученных ячеек памяти разработан энергонезависимый Я-Б-триггер. Новая конструкция Я-Б-триггера с энергонезависимой электрически перепрограммируемой установкой начальных состояний применена при разработке серийно выпускаемого коммерческого изделия «36КЮ» компании ОАО «НИИМЭ и Микрон» (свидетельство о государственной регистрации топологии интегральной микросхемы №2014630076), что подтверждено актом о внедрении результатов диссертации.

Основным практическим результатом диссертационной работы является спроектированный на базе разработанной ячейки памяти блок встроенного ЭСППЗУ, который может быть использован в качестве «жесткого» СФ-блока для конфигурационной настройки микросхем или

подстройки высокоточных аналоговых схем, таких как АЦП и ЦАП, прецизионных источников опорного напряжения, систем ФАПЧ и др., изготовленных в базовом глубоко-субмикронном КМОП-процессе ОАО «НИИМЭ и Микрон» HCMOS8D с проектными нормами 0,18 мкм и одним уровнем поликремния.

Таким образом, в ходе работы достигнута ее основная цель, а именно: исследованы конструктивно-технологические и схемотехнические методы построения и разработана встроенная электрически перепрограммируемая энергонезависимая память на базе отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Ермаков И.В., Шелепин H.A. Электрически перепрограммируемая энергонезависимая память в КМОП-технологии // Известия вузов. Электроника. - 2014. - №2(106). - С. 31-35.

2. Ермаков И.В. Исследование ячейки КМОП-совместимого ЭСППЗУ // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. - М.: ИППМ РАН, 2014. - Часть II. - С. 173-178.

3. Ермаков И.В., Шелепин H.A. Схемотехнические решения триггера с электрически перепрограммируемой энергонезависимой памятью [Электронный ресурс] // http://ivdon.ru/ru/magazme/archive/n2y2014/2453 «Инженерный вестник Дона», 2014, №2. - Режим доступа: - Загл. с экрана. - Яз. рус.

4. Ермаков И.В., Шелепин H.A. Конструктивные принципы реализации элементов ЭСППЗУ в КМОП-технологии // Электроника: Наука, Технология, Бизнес. -2014. - №2. - С. 82-88.

5. Ермаков И.В. Реализация ЭСППЗУ с одним поликремнием в контактной метке с однопроводным интерфейсом, выполненной по КМОП технологии СБИС уровня 0,18 мкм // Сборник научных трудов SWorld. Материалы международной научно-практической конференции «Научные исследования и их практическое применение. Современное состояние и пути развития 2012». -Выпуск 3. Том 11. - Одесса: КУПРИЕНКО, 2012. ЦИТ: 312-538. - С. 60-68.

6. Ермаков И.В. Разработка ИС контактного идентификационного 36-разрядного устройства с ЭСППЗУ и проектными нормами 0.18 мкм // Сборник тезисов докладов 18-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика-2011». М. - 2011. - С. 75.

7. Ермаков И.В., Орлов О.М., Шелепин H.A. Выбор базовой структуры для «КМОП флэш-памяти» // Сборник научных трудов. Материалы X научно-технической конференции молодых специалистов «Твердотельная электроника. Сложные функциональные блоки РЭА». - М. - 2011. - С. 108 - 109.

8. Ермаков И.В. Основные особенности проектирования контактного идентификационного 36-разрядного устройства с ЭСППЗУ // Сборник тезисов докладов III окружной научно-технической конференции молодых ученых и специалистов. - М. — Зеленоград. -2011.-С. 15.

9. Ермаков И.В. Полностью совместимый с КМОП технологией дизайн энергонезависимой памяти // Сборник тезисов докладов 19-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2012». М,-2012.-С. 66.

10. Ермаков И.В. Схемотехнические решения триггера с ЭСППЗУ // Сборник тезисов докладов 21-ой Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2014». М. - 2014. - С. 68.

11. Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний [Текст] : пат. 136658 Рос. Федерация : МПК G 11 С 14/00 / Ермаков И.В., Игнатьев С.М., Шелепин H.A.; заявитель и патентообладатель Науч.-ислед. ин-т молекулярной электроники. — № 2013136207; заявл. 02.08.13; опубл. 10.01.14.

12. Интегральная микросхема 36KD - контактное идентификационное устройство с электрически перепрограммируемым 36-разрядным кодом [Текст]: свид. 2014630076 Рос. Федерация / Ермаков И.В., Игнатьев С.М.; заявитель и правообладатель Науч.-ислед. ин-т молекулярной электроники. — №2014630019; заявл. 09.04.14; опубл. 02.06.14.

Подписано в печать:

Формат 60x84 1/16. Уч.-изд. л. 1,45

Тираж 100 экз. Заказ №

Отпечатано в типографии ИПК МИЭТ.

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1.