автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.16, диссертация на тему:Унифицированные архитектуры спецпроцессоров и отказоустойчивая система ортогональных преобразований для задачи обработки изображений

•Академия наук республики Армения

институт проблем ииюрматики и автоматизации

На правах рукописи

уда 681. 32С. Б: 681.327.12.001. 362

Гапантерян Лнаит Петросовна

унифицированные архитектуры спецпроцессоров и отказоустойчивая система ортогональных преобразования для задач обработки изоеранения.

05.13.16. - применение НГ.математического моделирования и математических ]летожов в научных исследованиях:

автореферат

диссертации на соискание ученой степени кандидата технических наук.

Ереван - 1992г.

Работа выполнена в Институте Проблем Информатики и Автоматизации Академии Шук Республики Армения.

Научные руководители: доктор физико-математических наук,

Официальные оппоненты: доктор технических наук,профессор

член кор. Инженерной академии РА

Мкртчян С. О.

Ведуи^я организация: Бюршшнская обсерватория Академии наук РА

На заседании специализир

■Институте проблем информатики и автоматизации Академии наук Республики Армения но адресу: 375044, Ереван-44, ул. Севака, 1.

С диссертацией можно ознакомгаься б библиотеке Институтута проблем информатики и автоматизации АН РА.

профессор Агаян С. С.

1салдидат физико-математических наук, старший научный сотрудник

Геворкян Д.'3.

кандидат технических наук

Арутшян Г. А.

Защита состоится

Учений секретарь специапиаированног

Совета К 005.21.01,

док-гор фиэ. -шт. наук, профессор

тчд-.ч v: ■ tc.v , -... j (

r,:'1Bi;..O t)BSlftil XAPAI5TЕРИСТИКА PABOTa-L.".^^!/

Актуальность темы. Одним из важнейших направлений автоматизации научных исследований в различных областях науки и техники: обработка космических сигналов, радиолокация, астрофизика,телевидение и т.д. .является применение средств вычислительной техники в цифровой обработке изображений, причем сфера применений постоянно расширяется . Характерныеи особенностями задач цифровой обработки изображений являются : массовый характер и большой объем обрабатываемой информации,необходимость обработки в реальном времени. Отметим,что в зависимости от области применения,на |саздий

6 9

кадр цифрового изображения приходится от 10 до 10 бит/с. Поэтому в задачах обработки и анализа изображений все острее ставятся проблемы повышения быстродействия,производительности и информационной мощности средств вычислительной техники и т. д. .При этом, особое значение приобретает вопрос повышения эксплуатационной надежности .Отметим,что вопрос обеспечения надежности процессоров ортогональный! преобразований практически не исследован.

Решение этих проблем развивается в двух основных направлениях: разработка эффе!сгивных вычислительных методов и алгоритмов,повышение качества используемых средств вычислительной техники.

Как известно,дискретные ортогональные преобразования исполгзутся на различных этапах и задачах цифровой обработки и анализа изображений и занимают большую часть времени обработки изображений,поэтому важное значение приобретает их эффективная реализация. Ка сегодня существует множество быстрых алгоритмов ортогональных преобразований. .Однако,быстродействие последовательных быстрых алгоритмов ортогональных преобразований в совокупности с классическими однопроцессорными ЭШ не позволяет .вести обработку больших массивов данных в реальном времени. В последнее время большое внимание уделяется разработке параллельных алгоритмов быстрых ортогональных преобразований для универсальных параллельных ЭВМ. Тем ко менее их практическое

применение ограничивается такими факторами,как несоответствие между архитектурой ЭВМ я алгоритмами, дороговизной и недоступностью.

В связи с этим,а также ввиду развития новых технологий, позволяющих отображать . существующие вычислительные методы ка архитектуру средств вычислительной техники,становится актуарной задача разработки эффективных параллельных специализированных устройств,реализующих быстрые ортогональные преобразования и определенные задачи цифровой обработ!си и анализа изображений. Известные устройства, как правило,используют максимальный параллелизм,присущий данному типу процессора,обладая тем самым максимальным быстродействием. Однако,при таком подходе ухудшается другие характеристики : надежность,сложность исполнения,избыточность аппаратуры,стоимость и т.д.,хотя для решения задач конкретного пользователя быстродействие монет быть избыточным. Это приводит к ограничению применения таких спецпроцессоров и их практической реализации,кроме того для эффективности использования спецпроцессоров,необходимо,чтобы его архитектура удовлетворяла воашжно большему кругу пользователей,в зависимости от исследуемых задач обработки изображший, каждому иа которых подходит спецпроцессор оп-.ределэнного типа,в частности,с определённой степенью параллелизма. Б то же время производитель ааинтресован выпуасать один и тот же тип универсального комплекса. Т. о. возникает задача разработки.унифицированной архитектуры спецпроцессоров, которая благодаря простой перестраиваймости удовлетворяла бы, каздого конкретного пользователя в отдельности, по комплексу параметров,наиболее важными из которых являются быстродействие,сложность и надежность.

Целью работы является разработка унифицированных архитектур спецпроцессоров и отказоустойчивой системы ортогональных преобразований,обладающих высокой производительностью и надежностью,ориентированных на решение задач обработки изображений, а именно:

- разработка методологии построения обшцх структур П[юце-ссоров. эффективно реализующих семейства Хааро- и <5у-рье- подобных базисов;

- разработка униф..цирс"шшых архитектур семьлств; процессоров быстрого преобразования Хаара и Уолта-Адамара, позволяющих варьировать быстродействием и сложностью;

- разработка архитектуры откаэо;, стойчивой системы ортогональных преобразований,с высокой производительностью

и малой занимаемой площадь»;

- создание систем фильтрации и сжатия изображений на основе предложенных архитектур для^эффективной обработки и аначиза изображений.

Научная новизна.

Предложены общие методологии разработки структур поточно- п?палле ль них процессоров по двум г 'роким классам ортогональных преобразований (тип& Хззра и типг. Фурье); разработан потсчно-прпалязльный процеспр }&арз, Эеспечива»-цнй высокое быстродействие и полную загруженность аппаратуры- за счет совмещэния поточного и параллельного принципов обработки; р&грабстакы унифмитованные архитектуры семейств поточно-парадлельных процессоров Хаара и Уолша-Адаыара,позволяйте в пределго. каждого семейства (на базе единой структуры) реализовать ряд процессоров с различным уровнем параллелизма,различной степенью сложности и быстродействия; найдены оценки быстродействия и занимаемой площади для каждого процессора из представленных семейств; предложена архитектура отказоустойчивой системы ортогональных преобразований, обеспечивающая:

- надежность и нормальное функционирование системы без потери производительности в случае отказа одного процессорного блока;

- функционирование системы с потерей производительности в пределах инеюшэгося запаса,в случае отказа более одного блока.

Предложены эффективные системы фильтрации и. сжатия изображений , исяольэуюци^ разработанные процес '»ры.

Практическая ценность работы. Разработанные спецпроцессоры и отказоустойчивая система ортогональных. преоб{>азоБа-ний могут использоваться в составе любых систем цифровой обрг^ютки сигналов, использующих спектральные методы филь-

трации, слагия, восстановления, коррекции, выделения признаков, обнаружения,распознование образов и т.д.. Они поьаоляют вес.и поточно-папаллельнуп обработку даниых в' реальном ьреыени о высокой степенью надежности и быстродействия,например, при обработке речевых и сейсмических,радиолокационных, гидродокационны:. сигналов,в компльксной ыедипдаской диагностике, кокплекском иди ^истомном изучении океана и атмосферы.

Г&бгикатщи. По теме диссертации опубликовано пять работ, в том числе три авторских свидетельства на изобретения. Основные п-лолекик и результаты работы были доложены в докладах на :1-й Всесоюзной Чонференцни "Распоанивание образов у анализ изображений: Новые информационные Технологии", (РОАИ - 1-91),(Минск,1991),на конференциях :"Проблемы создания систем обработки .анализа и понимания изображений" ( Ташкент,19?1992 ), в Института Проблем Информатики и Автоматизации АН Республики Армения (Ереван 1990-1992),в Техпческом университете (EpIDÍ, Ереван, 1990 ).

Структура работы. Диссертаци" состоит из введения,трех гдэв,списка литературы,включающего 70 наименований, приложения и~ изложена на ICO страницах.

содержание работы.

Во введении обосновывается актуальность теш,сформули-тована цель, работы,при*эдены ее структура,краткое содержание по главам и основные результаты.

В ;ервой главе исслед зана общая методология разработки архитекх/р cl-процессоров по двум широким классам ортогональных преобразований ( Хааро- и Фурьё- подобным ), предложены аппаратурные еализации унифицированных архитектур спецпроцессоров быстрых преобразований,имеющих более ; ьюокое ,в сравнении c. ймеюццкися аналогами,быстро-, действа,простую реализацию,оптимальное испольаованиг- аппаратура

ü 1-1 на основе краткого обзора аппаратных средств

представления и обработки сигналов (изображений/»исследуются возможные структуры спецщюцессоров дискретных ортогональных преобразований (ДОП). Показывается необходимость разработки унифицированных архитектур спецпроцессоров ортогональных преобразований,обладающих различным уровнем сложности и быстродействия. ,а также общей методологии разработки архитектур спецпроцессоров по Яа^ро- и Фтрье- подобным базисам.

В 1.2 предложены модели общих структур процессоров ьо двум широким семействам ортогоч^и-.ных преобразований (по равномерно ограниченным и неограниченным базисам ). Изучаете к возможности построения процессоров,^-залив/гарях широкий параметрический класс.^ ортогональных преобразований,который определяется при помощи состеюпйния

ПНФР% П[(®'\Ф>ГФ (1)

JЧ в-0

17.;

/V- - порядок матрицы ;

- ортогональныеС^х^матрицы,называемые спектральных : ядрами;

Р^3 - матрицы перестановок шрядга ; -. знак прямого (кронекеровского) произведения матриц, данный класс преобразований содержит два семейства, так назызаемых, ограниченных и неограниченных базисов.

К равномер-.о ограниченным базисам относятся базис Фурье или дискретных экспоненциальных функций произвольного порядка, базис Виленкина-Крестеь'сока функции, бапис Вил-денкина-Уолта и т. д. Это базисы, матрицы которых представим* в виде (1),где модули ¿сех элементов ядер Ц^/-12,.. л. 3=¿>•¿■¿--У) равны единице.

К неограниченным баз: сам относится базис X' лра-Виден-гаша-Понтрягина фунга(ии поряди Жг % йгЛ .. „ ¡г> ,в частности, когда /И-- Яазис Хаара-Крестексона и базис 3!а-ра,когда /У.-.2" .Это ортогональные бззисы, матрицы которых представиш в виде (1),где

г" при В- о. Л. ¿, % ... ¿у.- модули всех элементов

ядер

- 8 -

равны единице; _1

б)при ¡¡яЪ, % ... £,,„/^-7-У/^ Щ

в) Р='Р/^ф где и Р^* матрицу переетановс . соответственно порядков '¿у и А'-.£/ .

Б данном параграфе описана модель общей структуры параллельных процг зеоров для равномерно ограниченных базисов, шг да дшгаа вхогчой выборки А/- л . Мэдель еос-тс га из блока формирования операндов (Б00) .арифметического блока (АБ), состоящего из п-1) процессорных эле-

ментов, блока формирования результатов и устройства управления (см. _ ис. 1).

-Ч I

-Н кю

I

I

! I -Н АБ II I I I

-Н в®? |— I I->

УУ

Рис. 1 . Модель общэй структуры процессоров для ограничен-них базисов.

Для обработки одного вектора требуется Л циклов работы системы, причем каадьй цикл состо.'"" из РЮ в со-

ответ " ыатрицамя перестаг ^вок, входящими в представление (1), делит теку^Д (2"- /^вектор на ('г* /) подвегсгорь' и на кап-дом та;ете передает очередную группу из подвекторов на входи соответствующих процессорных элементов АБ. Далее' производится их параллельное умножение иа матрицы-ядра,в зави-симогт от выполняемого преобраэовааияч. В конце каддогэ цикла ир подйскто{Ч)в результатов ШР составляет нову!с выборку. являюя/усся входной \т следуицэго цикла. Через п циклов ьа выходе ЕФР формируется виходной вектор реаультигов.

Таким образом,.для получек 1е выходного вектора требуется п-1гЛ"г 4 тактов работы.

На базе предлогешюЛ структуры в последующих параграфах ре алиаованы семейства параллельных процессоро Уолша-Адашра и Фурье.

В этом иэ параграфе описана модель общрй стпуетури процессора для неограниченных базисов,при длине входной выборки /^-2" • Модель,при использовании ¿¿¡л-О процессорных элементе-»,состоит из 2п -входных регистров» 2" - выходных регистров, {£+/) арифметических блоков (АБ), ¿' -Л из которых содержит процессорных элементов, и устрой"тва управления (УУ) (см.рис.2 ).Шдел{> реализует каавейерпуп структуру последовательности параллельно поступающих векторов с "ерекрытием во вре вни. При э'^ом в ¿- -ы АБ-е в течении 2"' тактов реализуется ¿. -й ыап быстрого алгоритма по соответствующему базису, а результаты обре-5отки передается на входы следуац,его АБ-ь. Очередной- вегаор результатов формируется через тактов,начиная с (¿'¿У-го тайга.

I--Н

Квх

I—>-1

1--->-1

I—>

АБ

АБ

АБ

Каых

I I

__|

УУ

Рис. 2 . Модель о&цзй структуры процессора для неограниченных базисов.

На базе предложенной модели в последующих параграфах разработаны поточно-параллельный процессор Хаара и унифицированная архитектура семейства поточно-параллельных процессоров Хаара.

Ь 1.3 разработан поточно-параллельный процессор Хаара для обработки входных векторов длиной М- 2" , где П - натура иьное число. Принцип поточной обработки с перекрытием во времени последовательности параллельно поступающих векторов обеспечивает полную загруженность аппаратуры (используется ^"'суматоров-вычитателей) и высокое быстродействие, а именно,

- на обработку одного вектор^ требуется Л тактов работы сумматоров-вычигателзй;

- при обработке последовательности параллельно-поступающих векторов,получение очередного вектора коэффициентов преобразования происходит через каждый такт, начиная с

п -го такта.

В 1.4 на баае предложенной в 1.2 модели и разработанного в 1.3 процессора, разработана архитектура семейства поточно-параллельных процессоров Хаара для последовательности входных векторов длиной Л/* 2п ,где - лг^ое натуральное число. Архитектура процессоров унифицирована и каждый процессор из рассматриваемого семейства может быть реализован на сумматорах-вычитателях, где £ мояет нри-криниыать значения от 1 до/?-/, в зависимости от требуемого быстродействия и объема используемого оборудования. Возможность варьирования быстродействием и сложностью процессоров позволяет их использовать в различных задачах обработки изображений в зависимости от требований пользователя.

Архитек ура процессоров рассматриваемого семейства обладает следующими преимуществами.

Производится поточная обработка векторов с перекрытием во времени,в результате чего оптимально используется аппаратура и имеет место высокое быстродействие: в установившемся режиме,начиная с 2 ) такта через каждые 2 п тактов образуется очередной вектор результатов. О1} иетим,что быстродействие каждого процессора являеия

-11 -

макышалыши при данное не:: эльзованин аппаратура

временная диаграмма работы процессора для представлена на рис.3 ,где ¿/= 2S, ¿-2

7* - такты работы сумматоров-вычитателей;

- группы сумматоров-вычитателей;

Xi - входной вектор;

- "е'стор промежуточных результатов (l -порядковый номер входного ~екгора, J -этап преобразсванкя).

У; - вгтодной вектор коэффициентов преобразования. В 1. б предложена унифицированная архитектура семейства параллел- ных процессоров быстрого првг Зразования Уол-па-Адамара,для обработки входных Еекторов длиной 2." Процессоры г ?, даинто семейства обл даиг раз—гагой степенью сложности к быстродействия. Калдйй п ньх реализован •га 2 сумматорах-вкчитателях,где i может быть выбр-тно -в пределах от 1 доп-4).Степень слилг-ости процессоров можно изменить в зависимости от требуемого быстродействия.

На рис. 4 представлена функциональная схема процессора Уолта-Адаыара для входной выборки длиной ,прн X

сумматорах-вычктателях,где ¿^л-У .Устройство содер-иит XDr- информационных

входов, У0-г" Улп j информационных выходов , тасовочнув систему соединений 1, группу регистров 2й - 2^14 «переключатели первой группы За - З3£/ сумматоры-вычитэтели - , .переключатели второй группы Ъ0 - 53t f .блок синхронизации б,состоящий из генератора тактовых импульсов 7 с выходом 9, счетчика по sr>oc/2/*~г/ с (n-t- 1) разрядным выходом 10. Одна и та азе группа регистров испольауется как для записи входных данных,так и для формирования промежуточных результатов. Каддый цикл работы устройства состоит кз 2'" й'4 тактов оайоты сумматоров-вычитателей. Чгреа л ц"клсв,( /-7-2 . тактов) заканчивается обработка одного вектора. Kai. ря еяедую-щая входная выборка молэт подаваться через каждые 1) тактов.

Рассмотренное семейство устройств быстрого преобразования Уолша-Адаыара имеет следующие преимущества:.

- архитектура устройств унифицирована, т. э. дает.

£

к ¿,3

**

я г/ —л *

К о

$ я - /с ^^.

Рис.3. Вре к чная диаграмма работы поточно-параллельного

процессора Хаара, при „//г 2 32,

возможность tir базе единой структуры реализовать ряд устройся с различной степенью сложности и быстродействия: если порядок преоораасвану7 /У= 2" л количество используемых сумматоров-вычитаге лей равно 2i t é п )то бысгродейст ие устройств равно n-z"'*'1 • тактов для обработки одного seicTOpa;

- при ¿sn-t архитектура устройства упрощается ва счет исключения переключателей первой и второй групп, и время обработки входного вектора равно тгиггоа работы сумматоров- в«*чктате лей;

- предложенное устройстг ммкно использовать для прямого и обратного преобразований Уолта-Адамара.

Для преобразования «урье архитектура и принцип работы устройства не ырчяотс i. Изменение происходит в самих про-• лссорных элементах,а именно, в них вводятся умножители и блоки Ш!> для хранения поворачиваниях множителей алгоритма оистрого преобразования Ф"оье.

В рассмотренных устройствах приведены временные диаграммы их работ.

В 1.6 проведён сравнительный анализ предлагаемых процессоров быст^jx ортогональных преобразований с наиболее -близкими по те лшческому решению процессорами. Процессоры сравниваются по двум основным параметрам производительности : быстродействию и шющэдыэ ииспользуемой аппаратуры. Таблица сравнительного анализа представлена в табл. 1 .

Глава 2 посвявдзна отказоустойчивым системам обработки изображений. Проведен краткий анализ суадзствущих методов построения отказоустойчивых и предложена унифицированная архитектура отказоустойчивой системы ортогональных преобразований для задач обработки изображений. Проведен анализ вгтоятности предложенной системы. Отметим,что вопрос обеспечения отказоустойчивости процессоров быстрых' ортогональных преобразований практические исследован.

В 2.1 проведен краткий обзор существующих методов отказоустойчивости систтем .пгпюдится постановка задачи.

Достюгчие отказоустойчивости систем основывается на двух основных принципах: программном и аппаратном. В аппаратном принципе можно выделить два основных метода- резор-

Пзобраг -заяие Длина входного вектора Ьлтродействиэ Количество сумматорсв-вычитателеа

аналог процессор аналог процессор

ГЬточно-парал. проц. Хаапа вике. вектор п н-г 4 н-г п-1 2 + 1 9 п 4 п-1 2 - 8 п-1 2 8

Потек векторов п N-2 4 N-2 2 (с п-го) - п-1 г

9 2 (с п-го) б в

Увифицир. архитектура поточно-паралг. процессора Фикс, во кто р п N-2 4 N-2 п-1 2 +1 9 п-Ь (1+1)2 -Й 6 10 п-1 2 8 с - г а-1,п-1) 8 4

П ок векторов п ы-г п-1 г * г п-Ъ г п-1 2 ь 2 (4-1,п-1)

N-2 9 2 в б С £ *

Унифицир. архитектура процессора Уохаа-Адамара «икс. вектор п N-2 4 Я-2 п 4 п 2 4 2п- 8 П 2 а п/Ч п-1 2 8 1 — 2 (1-1.П-1) п-1 £ - 8 п-1 2 - 4 2

- 16 -

впровалие и использование схем встроенного контроля. Ana лиз различных методов показывает,что перспект"виыми тенденциям в органгэации многопроцесс рных отказоустойчивых систем,эффективно решаххцях сложные задачи обработки изоб-раж~ннй являются "спользование параллельно пршнгтюв перестраиваемое™ структур .потокового управпения вычислительным процессом,обеспечение высокого аначешш отношения производительности к „тоимости , отиазоустойчигост. системы за счет ее реконфигурируемости л встроенного контроля.

В Р 2 предложена унифицированная архитектура отказоустойчивой системы ортогональных преобразований для задач обработки изображений,на примере процессоров УолЕа-Лдама-ра. Архитектура системы представляет собой модульную, peicon-фигурируемую структуру,содержтцуи несколько рабочих и один резервный процессорных блоков, с использованием встроенного контроля.

Кромр того,архитектура системы сделана гибкой и в случае изменения желаемых характеристик модификация системы довольно проста.

Самоконтроль и отказоустойчивость системы достигается не полным троиоовааием, как обычно,а путём использования одного резервного модуля,« применением тестого вектора Это привод!:т с одн^ Л стороны к вне. дггельтному уменьшению стоимости оборудования с другой - эффективному использованию аппаратуры и достижения высокого быстродействия, при этом, неисправность одного из модулей пе влияет на функционирование систем» (в том числе не ухудшается производительность). Допускается также неисправность более одного модуля (но не всех). Это приводит лишь к потере запаса производительности.

В системе все процессорные модули связаны между собой и могут работать синхронно,параллельно решать фрагменты одной задачи и обрабатывать многие потоки данных. В тоже время каждый процессорный модуль представляет собой закон-чеииое устройство и может работать автономно.

На основе предлагаемой архитектуры могут быть построены устройства для вычисления ДОП по Фурье-подобным базисам. В данном параграфе списана система для вычисления

- 17 -

дискретного преобразования Уолта-Адамара. По ходу и* издания предполагается, что размерность входных векторов количество рабочих процессорт : блоков равно ,а в

кавдом процессорной блоке содержится -6>процессор-

1шх элементов.

Система (сирис. 5) содержит Ни'-!' процессорных блока (три рабочих 1- один резервный) .казвднй из которых осуществляет параллельную обработку вектора длиной 2,с'. Система содержит таклв блока индивидуальной памяти

(ИП), коммутаторов первой группы на зходах в блоки

ИП, коммутаторов второй группы на выходах ПБ-в,

операционную2память (ОП).связанную с блоками ИП через ком-мутагсры первой группы , логических элементов на управлявшими входах коммутаторов первг1 группы, устройство управления.

Каддый процессорный блок лрэдставляет собой законченное устройство быст, ог<- преобразования Уол а-Адамара, описан :ов в 1.5 .осуществляйте параллельную обработку лектора длиной 2" 2 ю слов.

Управление де..шой системой общее т»ля Есей системы кроме того каадый процессорный блок имеет свое собственное локальное управление,что позволяет ему работать и как отдельное автономное устройство.

Систем., работает в двух релимах: рабочем и тестовом. В рабочем режиме происходит паралельнэя обработка Л"-3 входных векториз. Чзреэ каздда 5-РЯ (где п -заранее заданное произвольное натуральное число1» система переходит в ремал тестирование и начинается параллельная обработка тесто1~ло вектора ПБ-и. При неисправности одного из ПБ-в,что определяется результатами обработки тестового вектора, система „гконфнг жируется. Л именно, к работу включается ^эерзнай ПБ-к,а неисправный ПВ отключается от работы. Т. о. число работающих процессорных блоков не изменя-ется.в следствии чого система продолжает нормально функционирова-*» без потери про иг эдительноста Три неисправности более одного ПР пр.лцип ректмфягурируемости системы сохраняется,неисправные ПБ-и отключаются от работы. чи^ио активных процессорных блоков уменьшается,»"» сис-

тема продолжает нормально функционировать и производительность системы падает в пред пах имегдегося запаса производительности.

Для обеспечения нормального функционирования системы необходимо синхронизировать работу ПБ-в записью векторов в блоки ИП. Считывание из ОП и с лиси в ИИ 3 векторов происходит 8а время равное:

'СА^слл

гдо

- время считывания из ОП и записи в ИП 2 слов данных соответственно.

На обработку одного венгра в каждом ПБг-е затрачивается время равное:

где

0 - время реализац ш одной базовой операции быстрого алгоритма.

Т. к. 3 ПВ-а работают параллельно, то обработка - 3 векторов так же происходит за время равное:

7- - " а"'1 ^

Т.о. условие синхронизации заключается в ъведуицэм: п-2.

откуда

При г>= /о, 3 ими -М: 2>«,

что согласуется с существующими возможностями элементной ' база

При соблюдении услов-ч ¿)( в дан'-чм случае (3)) обеспечивается обработка в реальном времени векторов,поступающих с временным интервалом // "Тсх^с^ •

^ (2)

- 20 -

Э0работ'"ч тестового гектора также происходит по схем описанной выи,-,параллельно на всех ПЕ-х га время,равное:

Т. о. в предложенной системе процессоры работают синхронно и при этом одновременно обрабатываются несколько входных выборок с высокой с! ростью обработки. Отметим., что быстродействием и сложностью системы можно варьировать путем выбора требуемого спецпроцессора, из семейства унифицированных гооцессоров, и количества активных процессорных блоков.

На основе изложенного материала можно сделать следующие за: точения:

- пред.- .хеьлая структура имеет вы л _ю производиуель-нсгть и эффект .изное использование аппаратуры при * „шении задач с высокой степенью параллелизма;

- отсутствуют видимые ограничения на рост производительности;

- надегчость и допустимое утдавние рабочих характеристик;

- универсальность устройства для решения различных задач по Сурье-подобным базисам;

-лрсота" рекон^чгурация систем" для получения желаемых характеристик пользователя.

В ? 3 проведен анализ гчдежности рассмотренной отказоустойчивой система ортогональных преобразований.

Проведен расчет надежности системы при исправности всех блоков,неисправности одного блока,неисправности Солее одного блока.

Надежность системы определяется формулой

м-н „ . .

¿-о

где

М г количество идентичных процессорных модулей; к -требуемое количество исправных модулей;

- 21 -

- надежность одного модуля ( = /? - интенсивность отказа), определяемая соотношением;

- Янл> ' ' ' 1

где

Анл! - надежность ключа первой группы;

- надеяность блока индивидуальной памяти;

fins - надежность процессорного блока;

/?«яг - надежность ключа второй группы;

Круг надежность сравнивающего устройства.

В главе 3 дан краткий обзор задач и методов обработки ивображений с использованием ортогональных , преобразоьаний, предложены модели применения разработанных в предидуш^х параграфах процессоров ортогональных преобразований в системах фильтрации и сжатия изображений.

Bai изложены различные области применения дискретных ортогональных преобразовать а именно, преобразований (Турье, Уолаа-Адамара.Хаара. Рассмотрены задачи обработки изображений с применением дискретных ортогональных преобразований.

В 3.2, аз предлозгены модели унифицировавших архитектур систеи фильтрацни и сжатия изображения соответственно, основанных на разработанных в предыдущих главах процессорах ортогональных преобразований.

Перечислим основные преимущества предложенных систем .

- Применение унифицированных архитектур процессоров ортогональных преобразований дает ' возмолиостгь варьировать быстродействием и количеством используемой аппаратуры, т.е. в зависимости от требований пользователя за основе единой архитектуры собираюгся системы Фильтрации и слития изображений с требуемым быстродействием и используемой аппаратурой.

- В различных задачах обработки изображений не все изображение имеет одинаковую информативность. В то же время для различит пользователей степень важности элементов одного и того se изображения мотет быть разной. Применение унифицированных архитектур процессоров ортогональных пре-

- 22 -

образований в системах фильтрации и сжатия иаобрахений позволяет вести блочную обработку изображений,причем размерь! блоков могут быть равными в зависимости от специфики решаемы? задач и требований пользователя.

- Снлътргщия и сжатие изображений производятся о максимальной скоростью при данном использовании аппаратуры, учитывая ккдивидуальеые требования пользователь,причем, аппаратура используется с высокой степень© загруженности.

- Использование отказоустойчивой система ортогональных преобразований.предлолгнной во второй главе,обеспечивает высокуо надежность систем (фильтрации и сжатия изображений в целом.

Основные результаты работы.

1. Предложены обЁие узтодологии разработки архитектур поточно-параллельных прс-цесоров для эффективной реализации быстра преобразований по Хааро- и фурье- подобным базисам.

2. Преддогкеь поточно-параллельллый процессор Хаара с высоким показателем быстродействия и оптимальным использовании аппаратг^и; а именно:

- обработка одного вектора происходит за п тактов работы сум-маторов-вкчктателей (где К-2 длина входной выборки);

- яршшьш поточной обработки с перекрытием во времени последовательности па1хилалыю поступающих веоторо» обеспечивает полку» загруженность аппаратуры и .получение очередного вектора результатов чорез каздый такт.

й. разработаны унифицированные архитектуры семейств поточно-параллельныу. процессоров Хаара и Уолза-Лдамара. Архитектуры процессоров' каждого семейства даяг возшжность на базе единой структуры реализовать ряд процессоров с различной степенью сложности и быстродействия.

4. Приведены оценки быстродействия и ааиимаемой площади для процессоров. Проведен сравнительный анализ сложности и быстродействия разработанных архитектур с наиболее близкими по техническому решенюо процессорами.

5. Разработана архитектура отказоустойчивой системы ортогональных преобразований, на примере преобразования Уолша-Ада-шра Бесперебойная работа системы с высокой производительно-

стью при минимальном (в отличие от полного троирования) наращивании объйна оборудования достигается за счёт использования принципа В1иодного самоконтроля.

6. Предложены системы фильтрации и сжатия изобретений, использующие разработанные процессоры для аффективней обработки и анализа изображений.

Публикации.

1. Авт. св. М1667103, "Параллельный процессор Хаора", авт.: С. С. Агаян, А. П. Галаптерян, Д. 3. Геворкян, А. В. йэлгкуша, 1991г.

2. Заявка N4864255/24' (060077) (¡юлучено подояителыюо решение в 1391г.)."Устройство для быстрого преобразования Уолта- Адамара", авт.: С. С. Агаян, А. П. Галшггерян, Д. 3. Геворкян.

•а Заявка N4773604/24 (153718) (получено положительное решение п 1991г.)."Поточно-параллельный процессор Хаяра", аат.: Л. П. Галаптерян, Д. 3. Геворкян, А. В. Уелкумян.

4. А. П. Галаитеряи, Д. 3. Гсворшш. Серия поточно-парал-лелынве процессоров Хаара. -Тезисы докладов к конференции: "Проблемы создания систем обработки,анализа и понимания изобраменийц", Ташкент, 1991г. ,150.

5. С. С. Агаян, А. П. Гапантерян, Д. 3. Геворкян. Семейство процессоров быстрого преобразования Уолиа-Адамара-Тезисы докладов 1 Всесоюзной конференции: распозповаиие образов и анализ изображений : новые информационны® технологии . РОАИ-1-91, Минск, 1991 г. .часть 3,стр. 16.

6. А. П. Галантерян. Отказоустойчивая система ортогональных преобразований с частичным резервированием. - Тезисы докладов к конференции: "Проблемы создания систем обработки, анализа и понимания изображений",Ташкент,1992г.

Заказ 154 Тираж ЦО

Участок оперативной полиграфии института хирургии

им. А.Л.Микяеляна

375052, Ереван, ул. Асратяна, 9