автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Разработка методов, алгоритмов и макромоделей для многоуровневых систем автоматизации схемотехнического проектирования

Введение.

0.1 Актуальность темы.

0.2 Состояние проблемы.

0.3 Цель работы.

0.4 Структура диссертации.

Глава 1. Модели фрагментов БИС со смешанными сигналами.

1.1 Введение к главе.

1.2 Особенности УШЭЬ-АМБ-моделей фрагментов БИС.

1.3 Метод реализации УЖЬ-АМБ-моделей

1.3.1 Математическое описание УИБЬ-АМБ-модели.

1.3.2 Информационное представление УИБЬ-АМБ-модели.

1.3.3 Программная модель УНБЬ-объекта.

1.4 Автоматизированная генерация УЬГОЬ-АМБ-моделей.

1.4.1 Элементы эквивалентной схемы.

1.4.2 Правила генерации УНБЬ-кода.

1.5 Выводы по главе 1.

Глава 2. Вычислительные алгоритмы смешанного моделирования БИС.

2.1 Введение к главе.

2.2 Математическая формулировка задачи смешанного моделирования.

2.3 Алгоритм смешанного моделирования.

2.4 Алгоритмы ускоренного моделирования цифровых КМОП-схем.

2.4.1 Разбиение схемы на подсхемы.

2.4.2 Событийный алгоритм моделирования схемы.

2.4.3 Алгоритм расчета состояния БССС - подсхемы.

2.4.4 Особенности решения алгебраических систем при наличии И.-деревьев.

2.5 Выводы по главе 2.

Глава 3. Метод декомпозиции для оптимизации БИС.

3.1 Введение к главе.

3.2 Метод декомпозиции для схем без взаимного влияния фрагментов.

3.3 Развитие метода декомпозиции для цифровых КМОП БИС.

3.3.1 Постановка задачи.

3.3.2 Метод решения.

3.3.3 Макромодель КМОП-вентиля для решения задачи оптимизации

3.3.4 Вычислительные аспекты. Экспериментальная проверка.

3.4 Выводы по главе 3.

Глава 4. Программное обеспечение для схемотехнического проектирования БИС.

4.1 Введение к главе.

4.2 Программы схемотехнического проектирования 3-го поколения.

4.3 Структура программного комплекса для ПК.

4.4 Программа генерации VHDL-AMS-макромоделей.

4.5 Программа смешанного моделирования.

4.5.1 Моделирование схемы аналого-цифрового преобразователя.

4.5.2 Моделирование цифровых КМОП-схем.

4.5.3 Характеризация макромоделей КМОП-вентилей.

4.5.4 Решение задач параметрической оптимизации для фрагментов цифровых КМОП-схем.

4.6 Программа оптимизации цифровых КМОП-схем.

4.7 Выводы по главе 4.

0.1 Актуальность темы

Диссертационная работа посвящена разработке методов, алгоритмов и программ для моделирования и оптимизации больших интегральных схем (БИС) с цифровыми и аналоговыми блоками на основе использования моделей различного уровня абстракции.

Одна из основных тенденций развития интегральной схемотехники - разработка "систем на кристалле". Достижения технологии интегральных схем позволяют создавать на одном кристалле схемы, выполняющие все необходимые операции обработки сигналов, поступающих от датчиков, и формировать сигналы для управляющих устройств. Входные сигналы таких схем, как правило, являются непрерывными функциями времени, т.е. аналоговыми сигналами, которые преобразуются в цифровые сигналы и обрабатываются цифровыми процессорами. Такие системы на кристалле находят широкое применение в технике связи, в разнообразных устройствах автоматического управления, в вычислительной технике.

Другая постоянная тенденция развития технологии интегральных схем -уменьшение размеров элементов интегральных схем, увеличение степени интеграции, и, как следствие, рост быстродействия БИС. Минимальный размер компонентов современных серийно выпускаемых БИС достигает 0.15 - 0.2 мкм, а тактовые частоты процессоров превысили 1.5 ГГц.

Эти тенденции постоянно повышают требования к средствам проектирования интегральных схем, в частности, к средствам моделирования. Так, если для цифровых схем можно с успехом применять методы логического и ключевого моделирования, то для схем, содержащих аналоговые и цифровые компоненты на одном кристалле, этих средств уже явно недостаточно. Современные программы анализа БИС должны позволять совместно моделировать цифровые и аналоговые схемы.

Теоретически универсальный метод электрического моделирования на практике накладывает серьезные ограничения на размер моделируемой схемы. С разумными вычислительными затратами с его помощью можно моделировать схемы, содержащие несколько тысяч транзисторов, что занимает десятки, а иногда и сотни, часов работы современных компьютеров. Для моделирования БИС, число элементов которых достигает 10б, непосредственное применение этого метода нереально.

Один из путей решения проблемы - использование макромоделей фрагментов БИС, что позволяет существенно сократить размерность решаемой задачи. Этот метод давно и успешно применяется для цифровых схем. Цифровые БИС проектируются, как правило, на базе библиотек цифровых блоков, причем одним из аспектов описания библиотечных компонентов является макромодель блока, которая и используется при моделировании проектируемой схемы. В настоящее время существуют хорошо развитые инструментальные средства, базирующиеся на программах электрического моделирования, для автоматизированного построения макромоделей цифровых блоков и языки для описания таких макромоделей.

Иначе обстоит дело с аналоговыми блоками. Они обычно проектируются заново при разработке новой БИС. Причин такого положения несколько. Одна из основных - это многообразие функций и параметров аналоговых блоков, что затрудняет их "стандартизацию". Другая причина - сложность создания макромоделей, адекватно отображающих все характеристики аналоговых блоков. Как следствие, трудоемкость проектирования аналоговых компонент БИС в несколько раз превосходит трудоемкость проектирования цифровых блоков. Естественно, что такое положение не устраивает фирмы - разработчики БИС, и в последние годы предпринимаются значительные усилия для создания библиотек аналоговых блоков. В частности, это требует разработки инструментальных средств автоматизации разработки макромоделей аналоговых блоков и лингвистических средств для их описания.

Потребности совместного (смешанного) моделирования цифровых и аналоговых компонентов активизировали усилия по разработке языков описания смешанных схем. Если ранее существовали, как бы параллельно, языки описания цифровых схем (VHDL, Verilog) [102, 90] и языки для описания аналоговых систем (AHDL) [83, 86], то совсем недавно (1999 г.) международными сообществами разработаны новые редакции языков -VHDL-AMS [103], Verilog-AMS [97], которые предназначены для описания схем и систем с дискретными и непрерывными (аналоговыми) сигналами. Это дает прочную лингвистическую основу для разработки программ смешанного моделирования нового поколения. Средства смешанного моделирования используются довольно давно, но они обычно ограничиваются применением встроенных в программу макромоделей, известных с точностью до параметров. Хорошо известны такие зарубежные и отечественные программы, как SPICE (в поздних модификациях) [52], ЭЛАИС [14, 25], DIANA[54], SAMSON [57], ПА-6,7 [24], АРИС [12, 21], САМРИС-2,3 [146, 149] и др., в которых предусмотрены возможности использования встроенных, как правило, логико-электрических, макромоделей. Языки YHDL-AMS и Verilog-AMS позволяют, в пользователю самому конструировать макромодели, в том числе, для аналоговых и смешанных компонентов, причем аналоговые модели могут конструироваться в виде достаточно произвольных систем алгебраических, дифференциальных и интегральных уравнений. Это обстоятельство существенно влияет на методы и алгоритмы программы моделирования, что и явилось одним из главных мотивов данной работы.

Использование интегральных элементов с субмикронными размерами, смещение быстродействия цифровых схем в пикосекундную область, рост влияния паразитных элементов БИС - эти факторы предъявляют также повышенные требования к средствам моделирования цифровых частей БИС. Применение методов логического и ключевого моделирования для таких схем уже не всегда допустимо из-за низкой точности этих методов. Особенно это актуально на последних стадиях проектирования, требующих анализа схемы с учетом всех факторов - влияния межсоединений, паразитных элементов, температурных эффектов и т.п. В связи с этим возрастает актуальность разработки методов и алгоритмов для электрического моделирования цифровых схем, позволяющих на порядки увеличить быстродействие программ электрического моделирования при сохранении высокой точности, присущей этому методу.

Одна из главных целей проектирования - создание не просто работоспособной схемы, но получение схемы с оптимальными параметрами. Это достигается с помощью структурной и параметрической оптимизации схемы. Однако, если методы структурной оптимизации с успехом применяются в ряде коммерческих пакетов САПР БИС, то программы параметрической оптимизации цифровых схем так и не вышли из стадии экспериментальных. Причина здесь кроется опять-таки в размерности этих схем, что влечет огромные вычислительные затраты при попытке применения к таким схемам методов параметрической оптимизации. Поэтому разработка моделей, методов и алгоритмов, позволяющих решать практические задачи оптимального проектирования цифровых схем, представляется актуальной задачей.

0.2 Состояние проблемы

Идея использования макромоделей блоков интегральных схем для электрического моделирования появилась довольно давно и была вызвана прежде всего отставанием вычислительных мощностей ЭВМ от потребностей быстро прогрессирующей интегральной технологии. Первые работы в этом направлении были посвящены разработке макромоделей вентилей цифровых схем [35, 2, 16]. Наибольшее распространение получили макромодели с логическим ядром и электрическим интерфейсом [И, 15, 19, 22]. Эти макромодели имели фиксированную структуру для каждого типа вентиля и набор параметров, позволяющий выполнять их настройку на конкретную технологию. В дальнейшем номенклатура макромоделей пополнялась моделями аналоговых блоков (усилителями различных типов, компараторами, преобразователями сигналов) [8, 73 , 74]. Такие макромодели встраивались в программы электрического анализа в виде программных модулей наравне с обычными электрическими элементами.

Однако встроенные макромодели имеют существенный недостаток - при необходимости использования макромодели устройства, которого нет в библиотеке программы моделирования, нужно не только разработать математическую модель, но и написать соответствующий модуль на языке программирования и "встроить" его в программу моделирования. Понятно, что это совершенно неприемлемый путь, если вы используете коммерческую программу моделирования. Это обстоятельство послужило стимулом для создания специальных языков описания макромоделей аналоговых устройств. Наиболее известны языки - MAST [84], HDL-A [87], SpectreHDL [95]. Соответственно коммерческие программы моделирования стали снабжаться средствами компиляции моделей, записанных на HDL [69].

Использование в макромоделях только электрических интерфейсов позволяет применять обычные для программ электрического анализа методы моделирования, но значительно увеличивает затраты на моделирование по сравнению с программами логического моделирования, которые используют модели с цифровыми интерфейсами. Это противоречие ослабляется в так называемых программах смешанного моделирования, которые объединяют методы электрического и логического моделирования, применяя их соответственно к аналоговой и цифровой частям схемы. Выше уже упоминались некоторые программы смешанного моделирования. Глубокое теоретическое рассмотрение методов смешанного моделирования дано в работах А.Я. Архангельского [20,26, 27].

Важным стимулом развития языков описания аппаратуры, таких как VHDL и Verilog, явилось разработка и использование методов иерархического проектирования БИС и широкое использование при разработке библиотек блоков БИС [80, 86, 90]. Методы иерархического проектирования основаны на возможности представления БИС на различных уровнях абстракции, начиная от высокоуровнего (поведенческого) описания схемы и вплоть до физического уровня ее представления [81, 91, 98]. На рис. 0.1 показана схема проектирования "сверху - вниз" аналоговой микросхемы. Эта методология предполагает, что каждый функциональный блок описывается на поведенческом уровне, используя HDL. Это дает возможность моделирования, как отдельных блоков, так и всей схемы целиком с приемлемыми затратами машинного времени. По результатам моделирования разработчик схемы может проверить соответствие ее параметров исходным функциональным спецификациям. Спецификации для всей БИС обычно задаются разработчиком системы, а спецификации на отдельные функциональные блоки определяются на стадии проектирования микросхемы. При разработке этих спецификаций проектировщик БИС опирается обычно на свой опыт и интуицию. Это одна из причин низкой эффективности труда при проектировании аналоговых ИС. После того как все блоки схемы спроектированы, а вся схема не работает, часто приходится заново перепроектировать все блоки схемы.

Рис. 0.1. Метод проектирования "сверху - вниз".

Методология проектирования "сверху - вниз" базируется на возможностях HDL. Сначала разработчик описывает все функциональные блоки схемы на HDL и моделирует всю схему целиком. В процессе проектирования разрабатываются детальные описания блоков вплоть до уровня элементов (транзисторов, резисторов и т.д.).

При таком подходе легко выявить различия между поведением идеальной модели блока и его детальной реализацией. Замещая в описании БИС любой блок на его транзисторную схему, легко обнаружить эффекты такой замены с помощью моделирования всей схемы. Понятно, что такой подход существенно улучшает эффективность процесса проектирования.

Естественно, что такая методология проектирования с необходимостью требует как наличия лингвистических средств описания моделей, так и развитого инструментария для их создания и применения. Если еще несколько лет назад существовали практически независимо языки описания цифровых устройств и языки описания аналоговых моделей, то с развитием тенденции создания на одном кристалле смешанных цифро-аналоговых

Блок-схема

Entity Tuner is

Generic (gain : real

Finp: rea

Электрическая схема систем такая ситуация стала тормозить внедрение иерархических методов проектирования, а также разработку и применение библиотек аналоговых и смешанных блоков. Следствием этого явились усилия международных сообществ по разработке языков, позволяющих описывать модели смешанных устройств. Так в 1999 году была завершена работа над новой редакцией языка VHDL - IEEE Std 1076.1-1999 [103], получившей название VHDL-AMS (Analog & Mixed Signals). Продолжается работа над языком Verilog-AMS, который также используется в наиболее распространенных САПР Cadence [70] и Mentor Grapfics [69]. Язык VHDL-AMS, сохранив все свои богатейшие возможности описания цифровых устройств, пополнился возможностями включать в описание модели устройства весьма произвольные системы алгебраических, дифференциальных и интегральных уравнений, а также возможностями преобразования аналоговых переменных в цифровые и влияния цифровых сигналов на аналоговые переменные. Язык позволяет описывать модели аналоговых устройств на поведенческом и электрическом уровнях. Более того, с его помощью можно описывать модели динамических консервативных систем любой физической природы (гидравлических, термических и т.п.). Естественно, такие возможности языка порождают проблемы его реализации. Модель, описанная на языке VHDL-AMS, должна быть автоматически преобразована в программный модуль, загружаемый в программу смешанного моделирования. Сложность этого процесса заключается в том, что такая модель должна не просто определять значения выходных переменных по заданным значениям входных переменных, но вычислять выходные переменные как решения алгебро-дифференциальных систем, возможно с разрывными коэффициентами, и вычислять производные от входных переменных по входным, обеспечивая блок аналогового моделирования необходимыми коэффициентами матрицы Якоби.

Другая проблема, постоянно возникающая при использовании макромоделей, - это трудность разработки самих макромоделей. Процесс их разработки включает в себя "изобретение" математической модели, запись ее на языке, тестирование и настройку параметров. Каждый из перечисленных этапов требует значительных усилий и высокой квалификации разработчика. Без специальных инструментальных средств разработки построение макромодели может потребовать столь значительных затрат, что само их применение может оказаться нецелесообразным. Для разработки макромоделей цифровых элементов БИС созданы программные средства, позволяющие автоматизировать все этапы формирования макромоделей, например [85, 93]. Значительно хуже обстоит дело с инструментарием для автоматизированной разработки аналоговых моделей. Основная причина такого положения - огромное разнообразие функций и параметров аналоговых устройств. Задача автоматического формирования макромоделей аналоговых схем, исходя из полной структурной модели схемы, в настоящее время может быть решена только для узкого класса схем, в основном, для линейных пассивных схем [17, 92 ,96]. В последнее время интенсивно развиваются методы автоматического создания макромоделей, базирующиеся на методах символического анализа [75]. Правда, реальные достижения в этом направлении относятся также к классу аналоговых линейных схем. Интенсивно развиваются также методы автоматического формирования моделей линейных динамических систем с периодическими коэффициентами, которые находят применение при моделировании некоторых типов радиотехнических схем [99, 100]. В [5] предложен метод синтеза макромоделей для фрагментов БИС по их полным математическим моделям, как для линейных, так и для нелинейных схем. Этот метод требует большого объема предварительной работы по исследованию полной модели, накопления, хранения и обработки больших массивов данных и плохо согласуется с идеологией современных языков описания макромоделей. В общем же случае задача создания математической модели аналогового или смешанного устройства решается разработчиком на основе его опыта и интуиции. Значительную помощь при этом может оказать графический язык эквивалентных схем. Так, в [82] предложены принципы создания программы, которая позволяет изобразить эквивалентную схему макромодели, а затем автоматически преобразовать ее в запись на языке НБЬ-А. Такой подход имеет значительные преимущества: во-первых, разработчик макромодели использует привычные для него элементы электронных схем вместо абстрактных конструкций языка, во-вторых, автоматически соблюдается консервативность модели (т.е. законы Кирхгофа), и, наконец, от разработчика не требуется выполнять чреватую ошибками запись модели на формальном языке - это за него выполняет программа. В [82] введены классы графических символов для построения эквивалентных схем и сформулированы (правда, весьма поверхностно) принципы автоматической генерации ЬГОЬ-А-кода для программы ЕЫ)ОРА8 [65]. Так как эта работа появилась раньше, чем был разработан язык УНБЬ-АМ8, то в ней отсутствуют средства для обеспечения взаимодействия аналоговых и цифровых сигналов. Однако сам подход к автоматизации разработки аналоговых макромоделей представляется перспективным.

Другой аспект создания макромоделей - это определение параметров макромодели. При проектировании схем по методу "сверху - вниз" параметры макромоделей устанавливаются такими, чтобы обеспечить оптимальные характеристики проектируемой схемы. Но если макромодель используется при моделировании схемы с целью снижения вычислительных затрат, то ее параметры должны обеспечивать наилучшее совпадение внешних характеристик макромодели и замещаемого фрагмента схемы. В этом случае для определения параметров макромодели используются обычно процедуры идентификации, базирующиеся на методах оптимизации [77].

Использование макромоделей с аналоговыми (непрерывными) и цифровыми (дискретными) переменными требует применения специальных методов моделирования схем, получивших название методов смешанного моделирования. Эти методы развиты в работах отечественных [20, 23, 24, 26, 27] и зарубежных авторов [55, 56, 57]. Для определения значений аналоговых переменных используются методы численного интегрирования дифференциальных уравнений, а для определения цифровых переменных - аппарат булевых функций и событийное моделирование. Основная проблема смешанного моделирования - это обеспечение временной синхронизации двух процессов решения с учетом их взаимного влияния. Известны несколько возможных подходов к решению этой проблемы. В первых программах смешанного моделирования, которые обычно строились как объединение уже имеющихся программ электрического и логического моделирования, использовался алгоритм жесткой синхронизации шагов ("Lock-step") и алгоритм фиксированного временного шага ("Fixed-step") [71]. Алгоритм "Lock-step" основан на том, что любой временной шаг интегрирования аналоговой части схемы ограничен временем ближайшего цифрового события, и, наоборот, после каждого шага интегрирования управление передается цифровой части симулятора. Этот алгоритм ведет к излишнему объему вычислений. Алгоритм "Fixed-step" использует просто фиксированную сетку временных шагов, что снижает точность моделирования. Более эффективным является так называемый "Ping-Pong"- алгоритм [71]. Суть его состоит в том, что синхронизация аналогового и цифрового процессов выполняется лишь тогда, когда нужно произвести обмен данными между этими процессами. Все остальное время процессы работают независимо, каждый со своим оптимальным временным шагом. Естественно, что при этом возникают ситуации, когда один процесс опережает другой, и возможны коллизии, требующие "отката" назад. При этом, если аналоговый симулятор достаточно откатить только на один шаг назад, то в цифровой части может потребоваться восстановить целую цепочку совершенных событий. Это требует значительных усилий для создания соответствующего механизма отката. Более совершенным является патентованный фирмой Analogy Inc. алгоритм Калавераса [61], который используется в программе Saber [84]. Главное его отличие от "Ping-Pong''-алгоритма заключается в том, что аналоговый процесс всегда опережает цифровой, и определяются точные значения времени, при которых аналоговые переменные пересекают пороговые значения, что ведет к изменению цифровых переменных. Таким образом, никогда не требуется откатывать назад цифровой процесс, а откат аналогового выполняется не более чем на один временной шаг, что, впрочем, всегда предусматривается в аналоговых симуляторах.

Конечно, появление столь мощного языка, как VHDL-AMS, породило много других проблем при разработке программы смешанного моделирования. К ним можно отнести возможность глубокой (в принципе, бесконечной) иерархии макромоделей, наличие не только разрывных коэффициентов дифференциальных уравнений, но и возможность изменения состава системы уравнений из-за наличия операторов ifjise и caseuse в аналоговой части макромодели, возможность использования переменных различной физической природы, а, следовательно, и различных диапазонов допустимых значений переменных. В настоящее время известна лишь одна коммерческая программа смешанного моделирования, в которой можно использовать VHDL-AMS-модели, - это программа AD Vance MS фирмы Mentor Graphics (дальнейшее развитие программы ELDO-FAS) [69]. В условиях жесткой конкуренции на рынке программных продуктов сложилась практика, когда детали реализации наиболее успешных программ не раскрываются в открытых публикациях. Обычно фирмы ограничиваются декларациями рекламного характера. Это, в частности, относится и к программе AD Vance MS.

Использование макромоделей, конечно, нельзя рассматривать как панацею, решающую все проблемы моделирования БИС. Естественно, что точность макромодели всегда ниже, чем точность исходной модели, и, что самое главное, макромодель адекватно отражает только те аспекты поведения реальной схемы, которые предусмотрены при разработке макромодели. Кроме того, макромодель, как правило, теряет связь с исходными параметрами элементов схемы, что делает ее непригодной для оптимизации проекта. На заключительных этапах проектирования фирмы-разработчики БИС в обязательном порядке включают в маршрут проектирования моделирование схемы с использованием моделей максимально возможной точности, затрачивая на это сотни часов работы быстродействующих компьютеров. Поэтому всегда актуальной остается проблема снижения вычислительных затрат электрического моделирования. Этой проблеме посвящено большое число работ отечественных и зарубежных авторов. Основные направления снижения вычислительных затрат при моделировании электрических схем - это совершенствование методов интегрирования [45, 46], применение эффективных методов решения больших систем линейных уравнений [37], использование методов диакоптики [13, 18, 53], снижение вычислительных затрат на расчет моделей элементов (транзисторов). В развитии первых двух направлений значительные успехи были достигнуты в 70-80-е годы, и в последнее время существенных сдвигов в этих направлениях не наблюдается. Сложился определенный набор методов, который используется во всех наиболее успешных программах анализа электрических схем. Это формирование уравнений состояния схемы на основе модифицированного метода узловых потенциалов, использование для интегрирования полученной системы неявного метода интегрирования с переменным шагом, решение нелинейной алгебраической системы методом Ньютона, применение техники разреженных матриц для решения системы линейных уравнений. Этот набор методов лежит в основе многих отечественных и зарубежных программ третьего поколения - ПА-х [24], САМРИС-х [141, 146, 149], ЭЛАИС [14], АРИС [12, 21], Spice [48], Напротив, методы диакоптики ( в самых различных трактовках этого понятия ) успешно развиваются в последние два десятилетия. Мощным толчком для их развития послужило то, что господствующее положение заняла КМОП-технология. Цифровые КМОП-схемы обладают рядом специфических свойств, правильное использование которых при моделировании позволяет на порядки уменьшить вычислительные затраты. К этим свойствам относятся:

• наличие диагонального преобладания в матрице Якоби системы уравнений, составленной по методу узловых потенциалов;

• возможность разбиения схемы на отдельные подсхемы, не связанные друг с другом по постоянному току (кроме, конечно, связей по цепям питания);

• наличие ярко выраженной временной латентности ( в каждый момент времени только в небольшой части цифровой БИС происходит изменение потенциалов).

Наличие диагонального преобладания позволяет использовать итерационные методы для решения системы линейных уравнений или методы типа Зайделя-Ньютона для решения системы нелинейных уравнений [34]. Использование этого свойства в программах [49, 59] позволило на порядок ускорить моделирование КМОП-схем.

Возможность декомпозиции схемы на отдельные подсхемы, не связанные по постоянному току, породила целый класс так называемых релаксационных методов, суть которых состоит в том, что итерации Зейделя применяются непосредственно к системе дифференциальных уравнений, а не к алгебраическим системам, возникающим после дискретизации производных [58]. Этот подход особенно успешно сочетается с использованием свойства временной латентности. Но широкого применения в коммерческих программах этот метод так и не получил. Видимо, главная причина этого состоит в том, что метод требует запоминания в ходе решения большого объема данных, что ограничивает его применение для расчета сверхбольших схем. Более успешным оказалось применение принципов событийного моделирования [57, 64]. Событием в этом случае ( в отличие от событий при логическом моделировании) считается факт изменения любого потенциала в отдельной подсхеме на заданную величину. Интегрирование уравнений каждой подсхемы выполняется со своим шагом интегрирования, что автоматически учитывает свойство латентности. Эти принципы положены в основу программ PowerMill, TimeMill, NanoSim фирмы Synopsys [67, 68]. Эти программы достигли ускорения моделирования КМОП-схем на 2 - 3 порядка по сравнению со Spice. Конечно, по уже упоминавшейся причине детали их алгоритмов не раскрываются.

Последнее направление повышения эффективности программ моделирования -снижение вычислительных затрат на расчет моделей элементов - связано, прежде всего, с использованием табличных моделей элементов. Начало этому направлению положили работы Катцнельсона, который предложил использовать кусочно-линейные аппроксимации вольт-амперных характеристик и развил методы решения кусочно-линейных алгебраических систем [44]. Дальнейшее развитие метод получил в работах [47, 50, 134, 138], где был распространен и на решение систем дифференциальных уравнений. Кроме непосредственного сокращения затрат на обработку моделей, метод кусочно-линейной аппроксимации позволял получить системы уравнений с особыми свойствами, использование которых значительно сокращало общие вычислительные затраты. Метод был успешно применен в программе САМРИС-2 [141, 143], ориентированной на расчет биполярных схем. В дальнейшем, с ростом требований к точности моделирования, модели компонентов усложнялись, и кусочно-линейная аппроксимация была вытеснена более общим подходом - табличными моделями [63]. Современные модели МОП-транзисторов настолько сложны, что использование всех вышеупомянутых методов сокращения вычислительных затрат приводит к тому, что на расчет моделей программа тратит до 90% времени. Естественно, что дальнейшее ускорение возможно только при условии упрощения моделей, но без существенной потери точности. Табличный подход, в принципе, позволяет решить эту проблему, так как любые функциональные зависимости можно воспроизвести по таблицам с заранее заданной точностью. Главными ограничениями при этом являются объем таблиц и время на их подготовку, причем с быстрым развитием вычислительной техники возможности табличного подхода постоянно расширяются. В упоминавшихся уже программах PowerMill и TimeMill также используются табличные модели, что в совокупности с остальными методами, позволило достичь столь высокой производительности. Правда, заявленная точность моделирования (10%) выдерживается только для схем с "классической" КМОП-технологией. Для схем с проходными транзисторами точность этой программы значительно хуже, а схемы, изготовленные по SOI-технологии ("кремний на изоляторе"), эта программа вообще не может моделировать.

Методы параметрической оптимизации интегральных схем появились почти одновременно с методами анализа, и некоторое время рассматривались как один из важнейших инструментов проектирования [3, 4, 104, 106]. Но очень быстро их использование встретилось со значительными трудностями, обусловленными ростом степени интеграции ИС. Затраты на моделирование схем стали столь значительными, что практически оптимизировать можно было лишь небольшие фрагменты схем. Но если и существует возможность анализировать схему "по частям", то оптимизировать ее "по частям", как правило, нельзя, так как обычно неизвестны оптимальные значения ограничений для фрагментов схемы. Эффективный метод оптимизации ЭСЛ-схем был предложен в [9]. Метод основывался на так называемых энергетических характеристиках ЭСЛ-вентилей в предположении, что каждый вентиль имеет единственный варьируемый параметр. В [10] автором был предложен метод декомпозиции, который позволил, при некоторых допущениях, свести задачу оптимизации большой схемы к последовательности задач оптимизации ее фрагментов. Этот метод является обобщением метода энергетических характеристик на более общий класс задач проектирования. Он был реализован в программе САМРИС-3 [149] и применялся для оптимизации некоторых классов цифровых ИС, в частности, биполярных схем памяти.

Начиная с 80-х годов, господствующим способом проектирования цифровых БИС стало использование библиотек стандартных ячеек, что сразу снизило интерес к методам параметрической оптимизации. Напротив, интенсивно стали развиваться методы структурной оптимизации БИС, основанные на применении эквивалентных логических преобразований, ведущих к улучшению качественных показателей схемы [116, 120]. Особое значение приобрели методы снижения потребляемой мощности [115]. Развитие этих направлений тесно связано и с разработкой новых методов анализа для оценки быстродействия и потребляемой мощности. Для КМОП-схем разработаны специальные методы временного анализа, позволяющие быстро и с хорошей точностью определить задержки сигналов в схеме [56, 62], и вероятностные методы оценки потребляемой мощности [119, 122, 132]. Современные системы проектирования, такие как Cadence и Mentor Graphics, позволяют разработчику проектировать схемы не только из библиотечных ячеек с фиксированными размерами элементов, но оперативно изменять размеры транзисторов, используя параметризованные библиотеки ячеек. Таким образом, наличие развитого аппарата для быстрого анализа в совокупности с возможностью управления размерами элементов вновь пробуждает интерес к методам параметрической оптимизации. Из последних работ этого направления можно выделить [124, 131]. Один из наиболее простых и вместе с тем надежных подходов к задаче параметрической оптимизации заказных КМОП-схем реализован в известном алгоритме TILOS [105]. В этой работе показано, что при некоторых упрощающих предположениях задержка, мощность и площадь КМОП-схемы являются выпуклыми функциями размеров транзисторов (функциями специального вида - так называемыми позиномами). Выпуклость целевой функции и ограничений гарантирует то, что локальный минимум в задаче оптимизации является одновременно и глобальным минимумом. Это позволяет построить простой алгоритм оптимизации, основанный на итерационном нахождении транзистора, к размеру которого целевая функция и ограничения наиболее чувствительны на данном шаге, и целенаправленном изменении этого размера. Дальнейшее развитие этого подхода, связанное с использованием более реалистических моделей, а также методов выпуклой оптимизации, можно найти в работе [121]. Известны и другие работы, использующие аналитические модели для мощности и задержек, а также непрерывное изменение размеров транзисторов [113, 125]. Задача параметрической оптимизации для схем, разработанных на основе библиотек параметризованных ячеек, была исследована в работах [107, 108, 109, 124]. Общий недостаток этих подходов - использование упрощенных аналитических моделей КМОП-вентилей. Также остается не до конца решенной проблема высокой размерности задачи в пространстве переменных оптимизации.

0.3 Цель работы

Цель диссертационной работы - разработка методов и алгоритмов для повышения вычислительной эффективности программ схемотехнического проектирования БИС со смешанными (аналоговыми и цифровыми) сигналами, включая средства разработки макромоделей, смешанного моделирования и оптимизации.

Для достижения поставленной цели в диссертации решаются следующие задачи.

1. Разработка метода автоматической генерации VHDL-AMS-кода макромоделей аналоговых и цифровых блоков из графического описания эквивалентной схемы.

2. Разработка метода и алгоритмов реализации VHDL-AMS-моделей - т.е. алгоритмов преобразования языкового описания аналоговых и смешанных моделей в программные модули, которые могут быть встроены в программу смешанного моделирования.

3. Разработка алгоритма смешанного моделирования для схем, элементами которых могут быть электрические модели интегральных компонентов и VHDL-AMS-макромодели цифровых, аналоговых и смешанных блоков.

4. Разработка алгоритма для ускоренного электрического моделирования цифровых КМОП-схем.

5. Разработка метода декомпозиции, моделей и алгоритмов для параметрической оптимизации цифровых схем.

0.4 Структура диссертации

Диссертация состоит из настоящего введения, четырех глав и заключения.

Первая глава посвящена разработке алгоритмов реализации УЬГОЬ-АМ8-моделей (преобразования текстового описания в исполняемый код модели) и разработке метода автоматизированной генерации УНОЬ-АМБ-моделей по эквивалентной схеме модели.

Во второй главе рассматриваются алгоритмы программы смешанного моделирования, использующей УНОЬ-АМБ-модели и методы и алгоритмы для быстрого электрического моделирования цифровой части схемы.

Третья глава посвящена разработке метода декомпозиции для параметрической оптимизации цифровых БИС. Предлагаются вычислительные схемы и модели для реализации этого метода.

В четвертой главе приведено описание структуры и основных характеристик программного комплекса для схемотехнического проектирования, базирующегося на разработанных алгоритмах. Приводятся примеры разработки УИБЬ-АМБ-макромоделей для аналоговых и смешанных схем, а также примеры смешанного моделирования с использованием разработанных макромоделей. В заключении приводятся результаты, полученные в диссертации.

основные результаты.

1. Предложен метод автоматической генерации УНВЬ-АМБ-макромоделей аналоговых и смешанных блоков интегральных схем на основе графического описания эквивалентной схемы макромодели. Метод позволяет инженеру быстро и безошибочно формировать описания макромоделей, используя привычную для него символику электрических и логических схем. Разработан набор графических элементов эквивалентных схем, достаточный для представления моделей широкого класса аналоговых, цифровых и смешанных элементов ИС.

2. Выполнен анализ особенностей языка УНБЬ-АМБ, разработана математическая модель, объектно-ориентированная информационная модель и метод компиляции программной модели для УНБЬ-АМБ-объектов. Разработан алгоритм компиляции программных УЖ)Ь-АМ8-моделей, позволяющий получать программные модули, обладающие атрибутами и функциональностью, достаточными для их использования в составе программ смешанного моделирования, основанных на неявных методах интегрирования.

3. Разработан алгоритм программы смешанного моделирования схем, элементами которых могут быть как обычные электрические элементы (транзисторы, диоды, и т.д.), так и УНБЬ-АМБ-макромодели цифровых, аналоговых и смешанных блоков схемы.

4. Для моделирования цифровых КМОП-схем разработан алгоритм электрического событийного моделирования, позволяющий в среднем на 2 порядка сократить время моделирования при сохранении высокой (не хуже 10%) точности моделирования.

5. Разработан алгоритм расчета состояния подсхем большой размерности, базирующийся на итерационной схеме Зейделя-Ньютона с блочно-диагональной итерационной матрицей и динамическим определением последовательности решаемых уравнений. Для решения линейных алгебраических подсистем для диагональных клеток итерационной матрицы предложен метод решения систем линейных уравнений с почти-ленточными матрицами. Алгоритм сохраняет высокую скорость сходимости при расчете подсхем с КЬС-элементами и позволяет в 1.5-3 раза сократить объем вычислений при расчете состояния больших подсхем.

6. Предложен метод декомпозиции для оптимизации цифровых БИС, который позволяет свести исходную задачу оптимизации большой размерности к последовательности оптимизационных задач малой размерности. Разработан метод построения параметрических моделей цифровых блоков для решения задач оптимизации БИС. Метод основан на решении частных задач оптимизации блоков при различных значениях ограничений на энергию переключения, что позволяет использовать при построении параметрических моделей только одномерные зависимости.

7. Получена формула для вычисления производной целевой функции задачи нелинейного программирования (в точке решения этой задачи) по параметру, входящему в ограничение задачи. В отличие от известных методов вычисления этой производной, полученная формула не требует вычисления вторых производных целевой функции и функций-ограничений.

8. Предложенные алгоритмы и методы были использованы при разработке ряда программных средств для САПР НИИМЭ (САМРИС-2, САМРИС-3, ЭЛАРС). Разработанные программные средства использовались в промышленности при проектировании ряда серий интегральных схем массового производства (533, 537, 556, 585, 1500, 1520, 1556, 1802, 1832).

9. Разработан программный комплекс схемотехнического проектирования смешанных схем, в состав которого входят программа для генерации макромоделей, программа смешанного моделирования и программа оптимизации цифровых КМОП-блоков. С помощью этих программ разработаны УНОЬ-АМБ-макромодели для ряда аналоговых и смешанных блоков БИС, выполнено моделирование и оптимизация схем при проектировании микросхем в ИППМ РАН и НИИ микроэлектронной аппаратуры "Прогресс".

Заключение

В результате выполнения диссертационной работы получены следующие

1. Ильин В.Н Машинное проектирование электронных схем. - М.: Энергия, 1972. -280 с.

2. Маничев В.Б., Норенков И.П., Хартов В.Я. Макромодели функциональных узлов цифровых устройств. В сб. "Машинные методы проектирования электронных схем". М., Знание, 1975, с. 73-78.

3. Анисимов Б.Г., Белов Б.И., Норенков И.П. Машинный расчет элементов ЭВМ. -М.: Высшая школа, 1976. 336 с.

4. Норенков И.П., Мулярчик С.Г., Иванов С.Р. Экстремальные задачи при схемотехническом проектировании в электронике. Минск: Белорус, гос. ун-т., 1976.-240 с.

5. Гурарий М.М., Русаков С.Г. Синтез макромоделей фрагментов БИС методом возмущений. Микроэлектроника, 1977, т. 6, №5, с. 406 - 409.

6. Гурарий М.М., Русаков С.Г. Машинный расчет сложных электронных систем методом подсхем. Изв. АН СССР. Техническая кибернетика, 1977, № 1, с. 193 — 197.

7. Петренко А.И., Власов А.И., Тимченко А.П. Табличные методы моделирования электронных схем на ЭЦВМ. Киев, Вища школа, 1977, 192 с.

8. Алексеенко А.Г., Зуев И.А. Макромоделирование ИС операционных усилителей. -Зарубежная радиоэлектроника, 1977, №8, с. 22-32.

9. Егоров Ю.Б. Редукция задачи оптимизации БИС к последовательности задач оптимизации фрагментов. Электронная техника. Сер. 3. Микроэлектроника, 1978, N4.

10. Архангельский А. Я., Светцов С. В. Методика синтеза электрических макромоделей логических схем среднего и большого уровней интеграции. В сб. Автоматизация проектирования в электронике. Киев, 1980. Вып. 22, с. 64-70.

11. Баталов Б.В., Жаров М.М., Немудров В.Г., Русаков С.Г. Комплекс программ расчета электрических аналоговых ИС для ЕС-ЭВМ. Средства связи, 1979. Вып. 6, с. 18-20.

12. Норенков И.П., Пивоварова И.В. Алгоритм анализа сложных систем с разными шагами для подсистем. Изв. Вузов MB и ССО СССР. Радиоэлектроника, 1979, т. 22, №6, стр. 93-95.

13. Архангельский А.Я, Левшин Н.Г., Рожукалнс П.П и др. Экспериментальная программа смешанного моделирования БИС АЦП, ЦАП ЭЛАИС-1. - М., Электронная техника. Сер. 3, Микроэлектроника, 1981, вып. 3(93), с. 60.

14. Ильин В.Н. Проблемы макромоделирования. В кн. Автоматизация проектирования в радиоэлектронике и вычислительной технике. М., Знание, 1981,с. 23-30.

15. Бахов В.А. Макромоделирование цифровых и импульсных схем при помощи макроэлементов, Изв. вузов MB и ССО СССР. Радиоэлектроника, 1981, т. 24, №6, с. 98-100.

16. Бененсон З.М., Блистратов М.Р. и др. Моделирование и оптимизация на ЭВМ радиоэлектронных устройств. М.: Радио и связь, 1981. - 272 с.

17. Баталов Б.В., Егоров Ю.Б., Русаков С.Г. Основы математического моделирования БИС на ЭВМ. М.: Радио и связь, 1982. - 159 с.

18. Федынский A.B. Макромоделирование фрагментов цифровых схем. Электронная техника. Сер 3. Микроэлектроника, 1982, с. 33-38.

19. Архангельский А. Я., Меликян В.Ш. Смешанное схемотехническое и функционально-логическое моделирование аналого-цифровых схем.- Электронное моделирование. АН СССР, 1984, т. 6, № 5, с. 35-39.

20. Ходош JLC., Черепенников В.М. Электрические макромодели логических МДП-элементов произвольной конфигурации, Электронная техника. Полупроводниковые приборы, 1984.

21. Норенков И.П., Сомов П.А. Адаптивное моделирование электронных схем. Изв. вузов MB и ССО СССР. Радиоэлектроника, 1984, т. 27, №6, с. 37-41.

22. Норенков И.П., Мартынюк В.А., Трудоношин В.А., Федорук В.Г. Алгоритмы и организация программного комплекса схемотехнического проектирования. Изв. Вузов МО и ССО СССР. Радиоэлектроника, 1984, т.27, №6, с. 71-77.

23. Архангельский А. Я., Меликян В.Ш. Программа смешанного анализа аналого-цифровых схем. В кн.: Электронная техника и приборы для экспериментальной физики. Под ред. Т.М. Агаханяна. М., Энергоатомиздат, 1985, с. 134-138.

24. Архангельский А. Я. Смешанное моделирование БИС. Киев. Знание УССР, 1985,24 с.

25. Архангельский А.Я. Многоуровневое смешанное адаптивное моделирование элементов и узлов электронной аппаратуры. Докторская диссертация, М. 1987, МИФИ.

26. A.JI. Глебов, A.JI. Стемпковский. Оптимизация низкомощных цифровых КМОП-схем. Автоматизация проектирования. 1997, № 3.

27. Марчук Г.И. Методы вычислительной математики. М.: Наука, 1980. 534 с.

28. Пшеничный Б.Н., Данилин Ю.М. Численные методы в экстремальных задачах. -М.: Наука, 1975.-319 с.

29. Демьянов В.Ф., Малоземов В.Н. Введение в минимакс. М.: Наука, 1972. - 368 с.

30. Фиакко А., Мак-Кормик Г. Нелинейное программирование. Методы последовательной безусловной оптимизации. Пер. с англ. М.: Мир, 1972. - 240 с.

31. Форсайт Дж., Моллер К. Численное решение систем линейных алгебраических уравнений. Пер. с англ. М., Мир, 1969.

32. Ортега Дж., Рейнболдт В. Итерационные методы решения нелинейных систем уравнений со многими неизвестными. Пер. с англ. М.: Мир, 1975.

33. Гринбаум Д.Р., Миллер В.А. Модели цифровых ИС для машинного проектирования. Электроника, № № 2, 3, 1973.

34. Чуа JI.O., Пен-Мин Лин. Машинный анализ электронных схем (алгоритмы и вычислительные методы). Пер. с англ. М.: Энергия, 1980. - 640 с.

35. Тьюарсон Р. Разреженные матрицы. Пер. с англ. М.: Мир, 1977.

36. Вайнгартен Ф. Трансляция языков программирования. М.: Мир, 1977. - 190 с.

37. Хантер Р. Проектирование и конструирование компиляторов. Пер. с англ. М.: Финансы и статистика, 1984. - 230 с.

38. Валях Е. Последовательно-параллельные алгоритмы. М.: Мир, 1985. - 456 с.

39. Химмельблау Д. Прикладное нелинейное программирование. Пер. с англ. М.: Мир, 1975.

40. Бертсекас Д. Условная оптимизация и методы множителей Лагранжа. Пер. с англ. - М,: Радио и связь, 1987. - 400 с.

41. Титце У., Шенк К. Полупроводниковая схемотехника. Пер. с нем. М.: Мир, 1982. -512 с.

42. Katzenelson J. An algorithm for solving nonlinear resistive networks. Bell Syst. Tech. 1965, v. 44, No. 10, pp. 1605 - 1620.

43. Gear C.W. Simultaneous numerical solution of differential algebraic equations. IEEE Trans. 1971, v. CT-18,No. 1.

44. Bray ton R.K., Gustavson F.G., Hachtel G.D. A New Efficient Algorithm for Solving Differential-Algebraic Systems Using Implicit Backward-Differentiator Formulas. In proc. IEEE, Vol. 60, No 1, 1972, pp. 98 - 108.

45. Fujisawa T., Kuh E.S., Ohtsuki T. A sparse matrix method for analysis of resistive nonlinear networks. IEEE Trans., 1972, v. CT-79, No. 1, p. 73 -85.

46. Nagel L.W. SPICE2: A computer program to simulate semiconductor circuits. Univ. of California, Berkeley, Memo N ERL-M520, May 1975.

47. Chawla B.R., Gummel H.K., Kozak P. MOTIS: An MOS timing simulator. IEEE Trans, on Circuits and Systems, 1975, CAS-22(12), pp. 901- 910.

48. Chien H.J., Kuh E.S. Solving piece-linear equations for resistive networks. Circuit Theory and Applications, 1976, v. 4, p. 3 - 24.

49. Newton A.R. Techniques for the simulation of large-scale integrated circuits. IEEE Trans. On CAS, v. CAS-26, Sept. 1979, pp. 741 - 749.

50. Vladimirescu A, The Spice Book. John Wiley & Sons, Inc. New York., 1994, pp. 203 -209.

51. Rabbat N.B., Sangiovanni-Vincentelli A.L., Hsieh H.Y. A multilevel Newton algorithm with macromodeling and latency for the analysis of large-scale nonlinear circuits in the time domain. IEEE Trans. On CAS, v. CAS-26, Sept. 1979, pp. 733 -741.

52. DeMan H.J. et al. DIANA: mixed mode simulator with a hardware description language for hierarchical design of VLSI. Proc. IEEE ICCAD, Oct. 1980, Rye, NY.

53. De Man H., Arnout G., Reynaert P. Mixed Mode Circuit Simulation Techniques and Their Implamentation in DIANA. In Computer Design Aids for VLSI Circuits, Noordhoff, 1981, pp. 113-173.

54. Newton A.R. Timing, Logic and Mixed-Mode Simulation for Large MOS Integrated Circuits. In Computer Design Aids for VLSI Circuits. Noordhoff, 1981, pp. 174-240.

55. Sakallah K.F., Director S.W. An event driven approach for mixed gate and circuit level simulation. In Proc. of IEEE International Symposium on Circuits and Systems, Bonn, 1982, p. 1194-1197

56. Newton A.R., Sangiovanni-Vincentelli A.L. Relaxation-Based Electrical Simulation. -IEEE Trans, on Electron Devices, v. ED-30, No. 9, Sept. 1983, pp. 1184 1206.

57. Chen C.-F., Lo C.-Y. Nham H.M., Subramaniam P. The second generation MOTIS mixed-mode simulator. Proc, 21st DAC, 1984, pp. 10-16.

58. F. J. Ramming. Mixed-level Modeling and Simulation of VLSI Systems. In E. Horbst, editor, Logic Design and Simulation. North-Holland, 1986.

59. Vlach M., Vlach J., Singhai K. SABER: A design tool for analog systems. Analogy Inc., Beaverton, USA, 1987.

60. Ackland B.D., Clark R. Event-EMU: An event-driven timing simulator for MOS VLSI circuits. IEEE Proc. ICCAD, 1989, pp. 80 - 83.

61. P. Allen and K. Yoon. An Adjustable Accuracy Model for VLSI Analog Circuits Using Lookup Tables. Analog Integrated Circuits and Signal Processing, 1991, pp. 1:45-63.

62. Visweswariach C., Wehbeh J. Incremental Event-Driven Simulation of Digital FET Circuits. In Proceedings of 30th Design Automation Conference, 1993, pp. 737 - 741.

63. Tahawy H.E., Rodrigues D., Garicia-Sabiro S., Mayal J.-J. VHDeLDO: A New Mixed Mode Simulator. EURO-DAC, 1993, pp. 9/20-9/24.

64. Lin S., Kuh E.S., Marek-Sadovska M. Stepwise equivalent conductance circuit simulation techniques. IEEE Trans. On CAD, 1993, v. 12, No. 5, p. 672 - 683.

65. Huang C. et al. The design and implementation of PowerMill. Proc. of Int'l Workshop on Low Power Design, 1995, pp. 105-110.

66. Synopsys, Inc. TimeMill: Dynamic Circuit Verification and Timing Analysis. NanoSim: Memory and Mixed-Signal Verification, www.synopsys.com.

67. Mentor Graphics Corp. Wilsonville, OR USA "ELDO". www.mentorg.com.

68. Cadence Design Systems. Spectre® circuit simulator. www.cadence.com.

69. Analogy, Inc. Guide to Mixed-Signal Simulation. Beaverton, 1999.

70. Liyi X., Bin L., Yizheng Y., Guoyong H., Jinjun G., Peng Z. A Mixed-Signal Simulator for VHDL-AMS. In Proc. of ASP-DAC'Ol, 2001, pp. 287-292.

71. R. Boyle, M. Cohn, and O. Pederson. Macromodeling of Integrated Circuit Operational Amplifiers. IEEE Solid-State Circ., SC-9(6):353-64,1974.

72. E. Getreu, and Hadiwidjaja. An Integrated Circuit Comparator Macromodel. IEEE Solid-State Circ., SC-11(6):826-33, 1976.

73. Gielen G., Sansen W. Symbolic Analysis for Automated Design of Analog Integrated Circuits, Kluwer Academic Publisher, 1991.

74. G. Casinovi and A. Sangiovanni-Vincentelli. A Macromodeling Algorithm for Analog Circuits. IEEE Trans. On CAD, 10(2):150-60,1991.

75. Y.-C. Ju, V. B. Rao, and R. A. Saleh. Consistency Checking and Optimization of Macromodels. IEEE Trans. On CAD, 10(8):957-67, 1991.

76. Ping Yang. The Macro Modeling of Phase Locked Loop for the Spice Simulator. IEEE Circuit & Devices magazine, pp 11 15, March 1991.

77. Synopsys, Inc. Synopsys VHDL Compiler Reference Manual / "Synopsys Design Analyzer Manual", 1991.

78. Morin J.P. A Practical Approach to Top/Down Analog Circuit Design. Proc. ESSCIRC'93, 1993, pp. 49-52.

79. Hosticka B.J., Brockherde W., Klinke RM Kokozinski R. Design Methodology for Analog Monolithic Circuits. IEEE Trans, on Circuits and Systems, 1994, vol. 41, No. 5, pp. 387-394.

80. Moser V., Nussbaum P., Amman H.P., Astier L., Pellandini F. A Graphical Approach to Analog Behavioral Modelling. In Proc. of EDAC-ETC-EURO-ASIC'94, 1994, pp. 535-539.

81. ANACAD EES. HDL-A User's Manual. VI .0, 1994.

82. Chuang C.K-, Harrison C.G. Behavioral modeling and simulation using VHDL and SABER-MAST. IEEE Colloquium Computer and Control Division, 1994, p. 1/1-1/5.

83. Agstainer K., Monjau D., Schulze S. Object-Oriented High-Level Modeling of System Components for Generation of VHDL Code, In Proc. of EURO-DAC'95, 1995, pp. 436-441.

84. Van den Hurk J., Billing E. System Level Design, a VHDL Based Approach, In Proc. EURO-DAC'95, 1995, pp. 568-573.

85. Dorado RM Rochette L. Hierarchical HDL-A: an advanced step toward VHDL-A. -Electronic Design Automation & Test Conference and Exibition Conference Proceedings, 1995, pp. 145-160.

86. Giumale C., Kahn H. A Core Information Model of VHDL. In Proc. of EURO-DAC'95, 1995, pp. 28-33.

87. Giumale C., Kahn H. Information Models of VHDL. In Proc. of 32nd DAC, pp. 678-683, 1995.

88. Palnitkar S. Verilog HDL: A Guide to Digital Design and Synthesis. Sun Microsystems, Inc., 2550 Garcia Ave., Mtn. View, CA 94043-1100 USA, 1996.

89. Miyahara Y., Oumi Y. and Moriyama S. Design Methodology for Analog High Frequency Ics. Proceedings of 33 Design Automation Conference, Las Vegas, 1996, pp. 503 - 508.

90. Freund R.W., Feldmann P. Reduce-order modeling of large passive linear circuits by means of the SyPVL algorithm. In IC-CAD'96 , 1996, San Jose, pp. 280 287.

91. Lucent Technologies Inc. ATTSIM Mixed Signal Simulation with VHDL/Verilog. 1996.

92. Synopsys, Inc. Behavioral Compiler: High Level Synthesis, www.synopsys.com.

93. Binns R.J., Hallam P., Mark B., Massara R. High-level Design of Analogue Circuits Using an Analogue Hardware Description Language. Mixed-signal AHDL/VHDL Modeling and Synthesis IEE Colloquium, 1997, pp. 3/1-3/8.

94. F. Pallandini, V. Moser, and H.P. Amman. Behavioral Modeling of analogue Systems with ABSynth. In O. Leria, J. Roullard A. Vachoux, J.-M. Berge, editor, Analog and Mixed-Signal Hardware Description Languages. Kluwer Academic Press, 1997.

95. Cadence Design Systems, Inc. Verilog-AMS. Language Reference Manual. -Analog & Mixed-Signal Extensions to Verilog HDL, Open Verilog International, USA, June 1997.

96. R. Rosenberger and S. A. Huss. A System Theoretic Approach to Behavioral Modeling and Simulation of Analog Functional Blocks. In Proc. of Design, Automation and Test in Europe Conference, Paris, 1998, pp. 721-28.

97. Phillips J.R. Model Reduction of Time-Varying Linear Systems Using Approximate Multipoint Krylov-subspace Projections. IC CAD 98, 1998.

98. Roychowdhury J. Reduced-Order Modelling of Linear Time-Varying Systems. -IC CAD 98, 1998.

99. Christen E., Bakalar K. VHDL-AMS A Hardware Description Language for Analog and Mixed-Signal Applications. - IEEE Transactions on Circuits and Systems -II: Analog and Digital Signal Processing, Vol. 46, No. 10, October 1999, pp. 1263-1272.

100. VHDL Language Reference Manual (IEEE Std 1076-1987/1993), IEEE Inc., NY 10017, USA, 1988/1993.

101. IEEE Standard VHDL Analog and Mixed-Signal Extensions, IEEE Inc., NY 10016-59997, USA. 1999.

102. Brayton R. et al. A Survey of Optimization Techniques for Integrated Circuit Design, Proc. of IEEE, 1981, vol. 69, No. 10, pp. 1334 - 1363.

103. Fishburn J.P., Dunlop A.E. TILOS: A Polynomial Programming Approach to Transistor Sizing. In Proc. of ICCAD, 1985, pp. 326-328.

104. Nye W., Riley D., Sangiovanni-Vincentelli A. DELTGHT.SPTCE: An optimization-based system for design of integrated circuits. Trans. IEEE CAD, 1988, No. 7, pp. 501-519.

105. Kao W.H., Fathi N., Lee C.H. Algorithm for Automatic Transistor Sizing in CMOS Digital Circuits, In Proc. DAC, 1985, pp. 781-784.

106. Pincus J.D., Despain A.M. Delay Reduction Using Simulated Annealing. In Proc. DAC, 1986, pp. 690-695.

107. Hedlund K.S. AESOP: A Tool for Automated Transistor Sizing. In Proc. DAC, 1987, pp. 114-120,.

108. Chen H.Y., Kang S.M. iCOACH: A Circuit Optimization Aid for CMOS High-Performance Circuits. In Proc. of ICCAD, 1988, pp. 372-375.

109. Brocco LMccormik SM Allen J. Macromodeling CMOS circuits for timing simulation. IEEE Trans. CAD, 1988, v. 7, p. 1237 - 1249.

110. Chang M.C., Chen C.F., PROMPT3: A Cell-Based Transistor Sizing Program Using Heuristic and Simulated Annealing Algorithm. In Proc. of CICC, 1989, pp. 17.2.1-17.2.4.

111. B.Hoppe, G.Neuendorf, D.Schmitt-Landsiedel. Optimization of High-Speed CMOS Logic Circuits with Analytical Models for Signal Delay, Chip Area and Dynamic Power Dissipation. IEEE Trans, on CAD, 1990, v. 9, p. 236.

112. Auvergne D,, Azemard NM Deschacht D. Input waveform slope effect in CMOS delay. IEEE J. Solid-State Circuits, 1990, v. 25, p. 1588 - 1590.

113. Chandrakasan A., Sheng S., Brodersen R.W. Low-power CMOS design. -IEEE Journal of Solid-State Circuits, 1992, pp. 472-484.

114. Chandrakasan A,, Potkonjak M., Rabaey J., Brodersen R.W. HYPER-LP: A System for Power Minimization Using Architectural Transformation. In Proceedings of the IEEE International Conference on Computed Aided Design, 1992, pp. 300-303.

115. Jone W.-B. Timing Optimization by Gate Resizing and Critical Path Identification. In Proceedings of 30th Design Automation Conference, 1993, pp. 135 -140.

116. Lam W.K.C., Brayton R.K., Sangiovanni-Vincentelli A. Circuit Delay Models and Their Exact Computation Using Timed Boolean Functions. In Proceedings of 30th Design Automation Conference, 1993, pp. 128 - 134.

117. Ghosh A., Devadas S., Keutzer K., White J. Estimation of average switching activity in combinational and sequential circuits. In Proceedings of the 29th Design Automation Conference, June 1992, pp. 253 - 259.

118. Carslon B.S., Chen C.Y.R. Performance Enhancement of CMOS VLSI Circuits• th •by Transistor Reordering. In Proceedings of 30 Design Automation Conference, 1993, pp. 361 - 366.

119. S.S.Sapatnekar, V.B.Rao, P.M.Vaidya, S.M.Kang. An Exact Solution to the Transistor Sizing Problem for CMOS Circuits Using Convex Optimization. IEEE Trans, on CAD, 1993, v. 12, p. 1621.

120. Najm F. A survey of power estimation techniques in VLSI circuits. IEEE transaction on VLSI systems, 1994, vol. 2, No. 4, pp. 446-455.

121. Tan C.H., Allen J. Minimization of Power in VLSI Circuits Using Transistor Sizing, Input Ordering, and Statistical Power Estimation. In Proc. of the Int'l Workshop on Low Power Design, 1994, pp. 75-80.

122. A.L.Glebov, A.A.Lialinsky, S.G.Rusakov. Optimization of CMOS Circuits Based on Parameterized Cells. PATMOS-94, 1994, pp. 178.

123. M.Borah, R.M.Owens, M.J.Irwin. Transistor Sizing for Minimizing Power Consumption of CMOS Circuits under Delay Constraint. Int. Symp. On Low Power Design, 1995, p. 167.

124. Dutta S. et al. A comprehensive delay model for CMOS inverters. IEEE J. Solid-State Circuits, 1995, v. 30, No. 8, p. 864 - 871.

125. A.L.Glebov, D.Blaauw, L.G. Jones. Transistor Reordering for Low Power CMOS Gates Using SP-BDD Representation. Int. Symp. on Low Power Design, 1995, p.161.

126. S.Caufape, J.Figueras. Power Optimization of Delay Constrained CMOS Bus Drivers. ED&TC-96, 1996, p. 205.

127. S.Turgis, N.Azemad, D.Auvergne. Design and Selection of Buffers for Minimum Power-Delay Product. ED&TC-96, 1996, p. 224.

128. Chen D.-S., Sarrafzadeh M. An Exact Algorithm for Low Power Library-Specific Gate Re-Sizing, 33rd Design Automation Conference, Las Vegas, 1996, pp. 783-788.

129. Iman S., Pedram M. POSE: Power Optimization and Synthesis Environment, 33rd Design Automation Conference, Las Vegas, NV, 1996, pp. 21-26.

130. Macci E., Pedram M., Somenzi F. High-Level Power Modeling, Estimation, and Optimization, In Proc. DAC'97, 1997, pp. 504-510., California.

131. Егоров Ю.Б., Малышев И.В., Прохорова T.C. Расчет чувствительности функциональных параметров линейных интегральных схем. -"Микроэлектроника", М., Сов. Радио, 1976, вып. 9.

132. Беляков Ю.Н., Егоров. Ю.Б. Расчет статического режима БИС методом кусочно-линейной аппроксимации. "Микроэлектроника", М., Сов. Радио,1976, вып. 9.

133. Баталов Б.В., Егоров Ю.Б., Соколов А.Г. Алгоритм оптимального расчета фрагментов БИС. "Микроэлектроника", М., Сов. Радио, 1976, вып. 9.

134. Аврашков П.П., Беляков Ю.Н., Егоров Ю.Б., Федынский A.B. Программное обеспечение автоматизированной системы моделирования и расчета ИС. -Электронная промышленность, 1977, N 2.

135. Егоров Ю.Б., Федынский A.B. Метод формирования и решения почти IC-диагональных систем узловых уравнений. Изв. вузов MB и ССО СССР, Радиоэлектроника, т. 20, N 6.

136. Егоров Ю.Б., Федынский A.B. Применение метода кусочно-линейной аппроксимации для расчета интегральных схем. Электронная техника, сер.З, Микроэлектроника, 1978, N 6.

137. Беляков Ю.Н., Егоров Ю.Б. Машинные методы составления математических моделей электронных схем. М.: Машиностроение, 1978. - 59 с.

138. Аврашков П.П., Беляков Ю.Н., Егоров Ю.Б. Входной язык и принципы организации транслятора системы САМРИС-2. Электронная техника, сер. 3, Микроэлектроника, 1978, № 4.

139. Аврашков П.П., Беляков Ю.Н., Егоров Ю.Б., Курмаев Ф.А., Федынский A.B. Система автоматизированного моделирования и расчета интегральных схем САМРИС-2. Электронная промышленность М.,1979, N 4.

140. Горбунов Ю.З., Егоров Ю.Б., Федынский A.B. Программа детерминированной оптимизации логических биполярных ИС. "Электронная промышленность" М.,1979, N 4.

141. Аврашков П.П, Беляков Ю.Н., Егоров Ю.Б., Федынский A.B. Программа анализа ИС. Электронная промышленность, М.,1979, N 4.

142. Егоров Ю.Б, Горбунов Ю.З. Применение характеристик возможности фрагментов для оптимизации цифровых БИС. Электронная техника. Сер. 3. Микроэлектроника.- 1980. Вып. 2(86). - С. 84 - 91.

143. Беляков Ю.Н., Горбунов Ю.З., Егоров Ю.Б., Федынский A.B. Алгоритм быстрого анализа переходных процессов в ИС. Электронная техника. Сер. 3. Микроэлектроника. 1980. - Вып. 3(87). - С. 9 - 13.

144. Беляков Ю.Н., Горбунов Ю.З., Егоров Ю.Б., Федынский A.B. Диалоговая система автоматизации схемотехнического проектирования САМРИС-2М. Микроэлектроника и полупроводниковые приборы, 1981, вып. 6.

145. Горбунов Ю.З., Егоров Ю.Б., Федынский A.B. Программное обеспечение задач оптимизации цифровых БИС в системе САМРИС-2М Электронная техника. Сер. 3. Микроэлектроника. -1981. - Вып. 5(95). - С. 45 - 54.

146. Авдеев Е.В., Егоров Ю.Б., Чеботаев Е.В. Автоматизация схемотехнического и структурно-приборного проектирования ИС. Электронная техника. Сер. 3. Микроэлектроника, 1982, вып.4(100).

147. Авдеев Е.В., Егоров Ю.Б., Резников С.Д. Диалоговый программный комплекс ПАРК для интерактивной идентификации параметров эквивалентных схем п/п приборов. // сб. трудов семинара "Автоматизация проектирования РЭ" М. МДНТП, 1984.

148. Гаврилов C.B., Егоров Ю.Б., Кононов А.Н., Урахчин А.Ф. Подсистема кремниевой компиляции традиционной САПР СБИС. "Электронная промышленность" М.,1988, N(177), стр.6-8.

149. Дьяконов В.М., Егоров Ю.Б., Попова Т.М., Топузов И.Г. Методы и средства создания параметризованных библиотек типовых проектных решений для САПР БИС. Электронная техника. Сер. 3. Микроэлектроника. - 1989. - Вып. 2(131).-С. 54-59.

150. Авдеев Ю.В., Гуров С.И., Гаврилов C.B., Егоров Ю.Б., Скворцов C.B.

151. САПР заказных БИС на открытых вычислительных системах. Электронная техника. Сер. 3. Микроэлектроника, М.,1991.

152. Беляков Ю.Н., Руденко A.A., Топузов И.Г. Егоров Ю.Б. Интеграция данных в САПР БИС. М.: - Радио и связь, 1990. - 157 с.

153. Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Метод ключевого моделирования КМОП БИС. Электронная промышленность 1993г. №11-12.

154. Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Метод смешанного аналого-ключевого моделирования электронных схем. Электронная промышленность 1994г. №6.

155. Егоров Ю.Б., Зиновьев A.B., Руденко A.A. Эффективный метод смешанного аналого-ключевого моделирования БИС. Труды конференции "Микроэлектроника-94", Звенигород, 1994, изд. МЦНТИ.

156. Егоров Ю.Б., Зиновьев A.B. Эффективный метод смешанного многоуровневого моделирования БИС. Труды конференции "Электроника и информатика-95", 1995, изд. МИЭТ.

157. Егоров Ю.Б., Зиновьев A.B., Русаков С.Г. Программа для моделированияцифро-аналоговых схем в среде Windows. Труды конференции "Микроэлектроника и информатика-97", 1997, изд. МИЭТ.

158. Егоров Ю.Б., Зиновьев A.B. Алгоритм ключевого временного моделирования с оценкой мощности. Информационные технологии 1997г., №9.

159. Стемпковский A.JL, Егоров Ю.Б., Лялинский A.A. Система разработки макромоделей аналоговых и цифроаналоговых узлов для САПР БИС. -Информационные технологии, 2000, N 2.