автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Разработка математического, алгоритмического и программного обеспечения для системы ускоренного схемотехнического моделирования БИС на транзисторном уровне

На правах рукописи

[ТЕРМИНОВ ДЕНИС ВЛАДИМИРОВИЧ

РАЗРАБОТКА МАТЕМАТИЧЕСКОГО, АЛГОРИТМИЧЕСКОГО И ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ ДЛЯ СИСТЕМЫ УСКОРЕННОГО СХЕМОТЕХНИЧЕСКОГО МОДЕЛИРОВАНИЯ БИС НА ТРАНЗИСТОРНОМ УРОВНЕ.

Специальность: 05.13.12. - системы автоматизации проектирования

АВТОРЕФЕРАТ Диссертации на соискание ученой степени кандидата технических наук

Москва - 2004г.

Работа выполнена на кафедре «ПКИМС» Московского государственного института электронной техники (технического университета)

Научный руководитель:

д.т.н., профессор,

Казенное Г.Г.

Официальные оппоненты:

д.т.н., профессор,

Норенков И.П.

к.т.н., старшии

научный сотрудник,

Архипкин В.Я.

Ведущая организация: Гос. НИИ ФП им.Ф.В.Лукина

Защита диссертации состоится

«7 7» /Й_2004 £ Хлс. на заседании

диссертационного совета Д 212.134.01 при Московском государственном институте электронной техники 124498 Москва, Зеленоград МИЭТ.

С диссертацией можно ознакомиться в библиотеке Московского государственного института электронной техники.

Автореферат разослан «» 2004

года. '

Ученый секретарь д. т.н., профессор, Ыеустроев С. А.

Актуальность темы: Состояние электронной компонентной базы отражает уровень технологического развития страны, аккумулируя самые передовые достижения естественных наук, стимулируя уровень развития фундаментальных, поисковых и прикладных исследований.

Источником успехов полупроводниковой

промышленности в первую очередь является сфера проектирования полупроводниковых изделий. Требования к качеству проектирования постоянно возрастают. Успешное применение КМОП-технологии для построения аналоговых, в том числе радиочастотных БИС позволило объединить на одном кристалле разнородные функции, которые ранее выполнялись различными ИС, расположенными на печатной плате. Одновременное увеличение количества транзисторов на кристалле и уменьшение их размеров привели к тому, что при моделировании цифровых элементов появилась необходимость учитывать аналоговые эффекты и при разработке даже цифровых БИС уже нельзя обойтись только логическим моделированием. Требуется детальный схемотехнический анализ на электрическом уровне. Традиционный подход к моделированию КМОП БИС основан на математическом моделировании с использованием различных моделей МОП транзисторов, формировании систем обыкновенных дифференциальных уравнений, описывающих поведение БИС, и их решении численными методами.

Точность технических характеристик достигается выполнением работ на этапе схемотехнического проектирования. Важнейшим элементом этапа является схемотехническое моделирование. Схемотехническое моделирование выполняется в два этапа: до проектирования топологии и после него. Второй этап выполняется с учетом паразитных элементов схемы, полученных автоматически, с помощью программ экстракции, поставляемых в комплекте с системами проектирования. В зависимости от сложности проекта циклы схемотехнического

_3

РОС я,. ".нальная ^ ТЕКА

гооьрк

моделирования и проектирования топологии могут выполняться на разных уровнях иерархии проекта, чередуясь с этапами верификации топологии и коррекции электрической схемы. После выполнения последнего этапа верификации топологии изготавливается экспериментальный образец, который тестируется и проверяется на соответствие техническому заданию. При удовлетворительных результатах начинается серийное производство изделия. Бурный рост средств телекоммуникации, потребительской и автомобильной электроники привел к тому, что уже в настоящее время 25% всех проектируемых систем на кристалле являются аналого-цифровыми и их доля к 2006 году достигнет 70%. Логические схемы, память и аналоговые блоки, которые раньше располагались в отдельных микросхемах на печатной плате, теперь располагаются на одном кристалле. Верификация такой системы на кристалле имеющимися средствами моделирования стала крайне трудоемкой. По этой причине резко возросла актуальность точного схемотехнического (8Р1СЕ-подобного) моделирования для электронных схем больших размерностей, которое еще 5-10 лет назад использовалось исключительно для моделирования аналоговых цепей или небольших фрагментов цифровых БИС.

Несмотря на интенсивные исследования, проводимые в данной области, ряд проблем остаются неразрешенными до настоящего времени. Одной из таких проблем остается проблема решения плохо обусловленных систем линейных алгебраических уравнений (СЛАУ), возникающих в процессе схемотехнического моделирования. Данная проблема особенно обострилась в последнее время, в связи с постоянным уменьшением размеров элементов БИС и, как следствие, необходимостью учитывать в процессе моделирования влияние паразитных компонентов на работу схемы.

Цель работы.

Целью диссертационной работы является разработка математического, алгоритмического и программного обеспечения

для существенного снижения временных затрат точного схемотехнического моделирования цифровых и цифро-аналоговых интегральных схем больших размерностей.

Для достижения поставленной цели необходимо решение следующих научно-технических задач.

1. Исследовать причины большого разброса сингулярных чисел матрицы проводимостей в системах схемотехнического моделирования БИС;

2. Провести анализ источников возникновения «плохой» обусловленности в системах схемотехнического моделирования БИС;

3. Разработать итерационные методы для решения СЛАУ, не зависящие от степени их обусловленности;

4 Разработать систему ускоренного схемотехнического

моделирования БИС на транзисторном уровне; 5. Провести практическую апробацию и сравнение разработанной системы схемотехнического моделирования БИС на транзисторном уровне с существующими аналогами.

Научная новизна работы.

1. Определены закономерности влияния конечной величины разрядной сетки ЭВМ и катастрофической потерей точности решения СЛАУ при превышении значения порога «большой» проводимостью;

2. Разработаны рекомендации по стратегиям численного решения систем ОДУ, основанные на ограничении величины шага интегрирования, позволяющие избежать катастрофической потери точности в процессе решения;

3. Разработаны формальные методы выбора эквивалентного оператора, основанные на включении максимальных значений проводимостей в матрицу предопределителя;

4. Предложена структура матрицы предопределителя в виде ленточной матрицы, получаемой путем перенумерации уравнений исходной системы и отбрасывания не входящих в ленту элементов при решении СЛАУ методом спектрально эквивалентных операторов;

5. Разработан метод вычисления обратной матрицы на основе методов прогонки для пятидиагонапьной матрицы и для блочно-диагональной матрицы с различной размерностью блоков.

Практическая значимость работы.

Результаты работы нашли применение при проектировании широкого класса цифровых и аналого-цифровых БИС. Предложенные алгоритмы используются в сочетании с другими средствами САПР БИС для сокращения сроков процесса проектирования.

Реализация результатов работы.

Результаты работы в виде системы схемотехнического моделирования внедрены в процесс проектирования БИС Гос. НИИ Физических проблем, ООО «Юник Ай Сиз», ООО «Кедах Електроник Инжиниринг», и в учебный процесс МГИЭТ и МВТУ им Баумана Использование разработанного программного обеспечения на предприятиях показывают высокую эффективность его применения в цикле проектирования аналоговых, цифровых и аналого-цифровых БИС.

Представляется к защите. ] Методика решения СЛАУ в системе схемотехнического моделирования, учитывающая наличие относительно больших проводимостей в матрице узловых проводимостей; 2. Рекомендации по стратегиям численного решения систем ОДУ, позволяющие избежать катастрофической потери точности в процессе решения; 1 Формальные методы выбора эквивалентного оператора, учитывающие специфические элементы матрицы системы линейных алгебраических уравнений;

4. Структура матрицы предопределителя в виде ленточной матрицы при решении СЛАУ методом спектрально эквивалентных операторов;

5. Метод вычисления обратной матрицы на основе методов прогонки для пятидиагональной матрицы и для блочно-диагональной матрицы с различной размерностью блоков;

6. Система ускоренного схемотехнического моделирования цифровых и аналого-цифровых БИС.

Апробация результатов работы.

Результаты диссертационной работы докладывались и обсуждались на следующих конференциях:

V Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 20-22 апреля 1998г.

VI Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 19-21 апреля 1999г.

VII Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 17,18 апреля 2000г.

IX Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 17,18 апреля 2002г.

X Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 23,24 апреля 2003г.

XI Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 23,24 апреля 2004г.

Публикации.

Основные результаты диссертационной работы опубликованы в девяти печатных работах.

Объем и структура работы.

Диссертация состоит из введения, четырех глав, заключения, приложения, содержащего акты внедрения результатов работы, списка использованных источников из 82 наименований.

Во введении обоснована актуальность темы, определены цели и задачи исследования, изложены научная новизна и практическая значимость работы.

В главе 1 дан обзор классических и современных методов, используемых для формирования математических моделей схем (ММС) в системах схемотехнического моделирования ИС. Рассмотрены методы решения ММС при расчете статического режима и временном моделировании ИС. Приведен обзор классических и современных методов решения систем линейных алгебраических уравнений. Рассмотрены особенности СЛАУ, возникающих в процессе схемотехнического моделирования ИС. С учетом этих особенностей рассмотрены различные пути сокращения вычислительных затрат при решении СЛАУ в системах схемотехнического моделирования ИС. Отмечено, что использование свойства латентности позволяет сократить вычислительные затраты при схемотехническом моделировании БИС.

Для рассмотрения метода учета латентности определимся с маршрутом моделирования электронных схем. Пусть маршрут состоит из следующих основных этапов:

- формирование математической модели электрической схемы с помощью метода узловых потенциалов в виде

/(*,*,/) = О, *(О) = *0; (1)

- замена х конечно-разностным выражением

/ /

1=0 !=-1

- решение результирующей нелинейной системы с использованием методов на основе итерации Ньютона; решение на каждом шаге итерационного процесса линейных алгебраических уравнений

Ах=Ь. (2)

Использование латентности при интегрировании систем нелинейных дифференциальных уравнений, описывающих работу электронной схемы, подразумевает использование информации о том, что какая-то часть переменных состояния не изменяет своих величин в пределах некоторого временного

интервала. Так, например, при использовании закона Кирхгофа для токов при формирования уравнений состояния неизвестными являются узловые потенциалы. Если поведение схемы в каких-то блоках цифрового устройства оказывается латентным, то это означает, что какая-то часть узловых потенциалов сохраняет свои значения на текущем шаге интегрирования. Следовательно, на этапе решения системы линейных алгебраических уравнений, возникающих на каждой итерации метода Ньютона, компоненты вектора приращений узловых потенциалов, соответствующие латентным узлам, оказываются равными нулю Для метода узловых потенциалов матрица Якоби является матрицей проводимостей, и уравнение (2) может быть записано в виде

УА<р = Ь, (3)

1де У - матрица узловых проводимостей, А<р - вектор приращений для узловых потенциалов, Ь - вектор токовых невязок, и тогда вектор узловых потенциалов на (5+/)-ой итерации метода Ньютона может быть определен, как

Представим систему (3) в виде

Уи • + У 1,1" А<Рг + - + У и'= Ь У и ■ + У 2,2 • Д <Р2 + -+ У 2,п ■ Ь(Рп = Ъ2 (5)

У «л ■+ У п,2 • А<32 +... + уя „ • А <рп = Ъп

и применим для её решения итерационный метод Якоби, который приводит к выражению

г

&<рк =

1

Ьк-Т*Ук/Ь<р, ,к=1,2,...,п.

п

(6)

Укл

1=1 1*к

V

/

Если предположить, что какая-то часть потенциалов в системе (1) латентна, т.е. не изменяет своего значения в момент времени 1,1+ь то это означает, что соответствующие компоненты

вектора Ав уравнении (4) равны нулю. Для всех уравнений

системы (5), соответствующих латентным узлам, решения оказываются известными заранее (равными нулю) и не изменяются в процессе решения системы линейных алгебраических уравнений (5). Поэтому при реализации итерационного процесса (6) эти компоненты в векторе А(р нет

необходимости вычислять. Их можно просто пропустить и, следовательно, нет нужды и в формировании этих уравнений.

Так как матрица узловых проводимостей У в уравнении (3) оказывается сильно разреженной, то для реализации метода решения весьма эффективным оказывается использование аппарата разреженных матриц.

Алгоритм учета латентности предполагает разбиение всего множества узлов в схеме в момент времени 1„+1 на три подмножества: подмножество узлов, изменяющих свое состояние (активные узлы), подмножество узлов, не изменяющих свое состояние (латентные узлы), и подмножество узлов, пограничных активным узлам (квази-латентные узлы). Уравнения составляются и решаются только для активных и квазилатентных узлов. Если после получения решения часть квазилатентных узлов изменяет свое состояние, то они попадают в подмножество активных узлов, и итерации по Ньютону продолжаются.

Для электронных схем, описываемых асимптотически устойчивыми системами нелинейных дифференциальных уравнений, расчет статического режима автоматически приводит

всю систему дифференциальных уравнений в латентное состояние. Активными узлы становятся только в результате внешних воздействий, причем информацию о связности узлов можно получать из структуры матрицы узловых проводимостей. Обновление информации в списках активных узлов необходимо производить после каждой итерации по Ньютону. После завершения каждого шага интегрирования часть активных узлов, сохраняющая свое состояние неизменным, попадает в подмножество латентных узлов.

Использование итераций Якоби (уравнение (6)) показывает принципиальную возможность учета латентности на более низком уровне, чем ранее разработанные методы, и является хорошим инструментом для анализа проблем латентности. Реально система (3) с учетом её формирования только для активных и квази-латентных узлов может быть решена любым из итерационных методов, таких как метод Гаусса-Зейделя, метод последовательной верхней релаксации, метод сопряженных градиентов и их модификации. К сожалению, все перечисленные методы зависят от спектральных характеристик матрицы У в уравнении (1) и могут быть практически использованы только для слабо и средне жестких систем. Для жестких систем приходится прибегать к методам работы с плохо обусловленными матрицами.

В результате проведенного анализа сформулированы основные цели и задачи диссертационной работы.

В главе 2 проведена разработка итерационных методов решения линейных алгебраических уравнений в системах схемотехнического моделирования БИС.

Рассмотрим итерационные методы решения системы (2) Ах=Ь.

Мерой обусловленности матрицы А называют характеристику следующего вида соп<1 А =

шах К

тт к

Системы уравнений с большими значениями мер обусловленности принято называть плохо обусловленными, а с малыми - хорошо обусловленными. Можно показать, что, метод Якоби и его модификации, не пригодны для решения плохо обусловленных систем линейных алгебраических уравнений.

Кроме методов простой итерации вида

хп+,=х"-а(Ахп -Ъ) (7)

применяются итерационные методы

Вхп+[=Вхп- а(Ах" -Ь), (8)

где матрица В^Е легко обратима. Матрицу В часто называют матрицей предопределителя. Если (8) умножить на В'1, то получится

хп+1=хп- аВ \Ахп -Ь).

Итерационный процесс (7) эквивалентен методу простой итерации с матрицей Е- аВлА.

Рассмотрим случай, когда А>0 и отношение максимального М и минимального ^ из собственных значений матрицы А велико. Тогда рассматривавшиеся ранее итерационные процессы сходятся медленно. Пусть В>0, матрица В легко обратима,

(Ах,х) (Ах, х)

М1 = 8иР7о—ч' А = —Г. (9)

х (Вх,х) X (Вх,х)

и М\1ц ]« М!ц.

В случае, когда отношение не очень велико,

итерационные методы (8) принято называть итерационными методами с использованием спектрально эквивалентных операторов. Можно показать, что при удачном подборе а метод итераций (8) обладает лучшей сходимостью по сравнению с методом (7).

Выбор В=А является наилучшим и приводит к решению за минимальное количество итераций. Однако этот выбор является далеко не самым практичным, так как количество арифметических операций, требуемых для обращения матрицы примерно в три раза выше, чем решение исходной системы методом Гаусса. Следовательно, нужно выбрать матрицу В таким

образом, чтобы как можно больше собственных значений матрицы В'1 А лежало вблизи единицы, и чтобы матрица В была бы легко обратима.

Однако построение матрицы предопределителя не является тривиальной задачей. Для ее построения необходимо провести исследование причин возникновения плохо обусловленных СЛАУ при схемотехническом моделировании БИС.

Величина обусловленности матрицы определяется выражением

шах|Х АI

соп<3 А =-¡т—г.

гшп|Лд|

Анализ этого выражения показывает, что большие значения обусловленности матрицы А могут возникать либо при малых значениях Ш1п|ХА|, либо при больших значениях

тах|Хл|. Для первого случая разработаны методы решения

СЛАУ, основанные на регуляризации по А.Н. Тихонову с экстраполяцией по Ричардсону. Однако в настоящее время недостаточно разработаны методы решения СЛАУ, плохая обусловленность которых вызывается большими значениями

тах|А.д|. Рассмотрим причины, приводящие к появлению

больших значений шах|ЯА| матрицы А и их влияние на процесс

решения СЛАУ с этой матрицей.

Для иллюстрации решения плохо обусловленных систем линейных алгебраических уравнений численными методами в качестве тестовой схемы была предложена некоторая резистивная схема, описываемая парой уравнений.

В работе показано, что одним из источников вычислительных трудностей при численном решении систем линейных алгебраических уравнений является плохая обусловленность матрицы Якоби, вызванная наличием больших проводимостей, что влечет появление пары уравнений в системе,

приводящих систему к плохо обусловленному виду, а возможно и вырожденному виду.

Плохая обусловленность матрицы Якоби вызванная наличием большой проводимости возникает в схемах любой

км к\у

размерности. При этом если Уг,>>^У1 и Уг,>:>^У,' Где

(=1 1=1

У - некоторая относительно большая проводимость,

км к Iу

включенная между узлами М и Ы, ^у и ^Гу суммы

1=1 1=1

остальных проводимостей, подключенных соответственно к узлам М и 14, то ситуация будет полностью идентична рассмотренному случаю с тестовой схемой.

Рассмотренные выше ситуации позволили сформулировать общий вывод о том, что наличие в электронной схеме относительно большой проводимости неизбежно приводит к плохо обусловленной системе линейных алгебраических уравнений. При этом наличие в электронной схеме относительно большой проводимости является индикатором плохой обусловленности матрицы Якоби.

Проведен анализ причин возникновения относительно больших проводимостей в схемотехнических проектах БИС. Погано, что линейные и нелинейные двухполюсники при определенных условиях могут обладать относительно большими проводимостями и, тем самым, приводить к плохой обусловленности матрицы Якоби. Также сформулированы рекомендации по их недопущению.

Предложено использовать в качестве матрицы В некоторую ленточную матрицу, составленную из соответствующих элементов матрицы А.

При использовании метода узловых потенциалов для произвольного двухполюсника, включенного между узлами и 72, с проводимостью У вклад в матрицу Якоби определяется

¿г* д1\ л\ а)

л х7 J\ ) 2 хх '2 Л7

выражениями -= У , —— = -У , —— = -У , -= У .

ди. ди, ди, ди.

>\ 12 Н ]2

Чтобы все компоненты этого двухполюсника были учтены при построении матрицы предопределителя, необходимо построить матрицу предопределителя с такой шириной ленты, которая должна включать в себя все компоненты этого двухполюсника.

Ширина ленты в этом случае будет не менее 2x1^ - у'21 + 1. В

^ случае, если вход и выход рассматриваемого двухполюсника

пронумерован последовательными целыми числами, то ширина ленты матрицы предопределителя становится минимально возможной, и матрица предопределителя будет представлять собой трехдиагональную матрицу.

Таким образом, задача построения матрицы предопределителя может быть решена в два этапа:

нахождение двухполюсников с «большой» проводимостью: перенумерация исходной матрицы А с целью сокращения ширины ленты в матрице предопределителя В.

Задача нахождения двухполюсников с «большой» проводимостью может быть легко решена при формировании матрицы Якоби.

Перенумерация исходной матрицы А с целью сокращения ширины ленты в матрице предопределителя В зависит от количества двухполюсников с «большой» проводимостью. В случае появления изолированных двухполюсников с «большой» проводимостью перенумерация { может быть произведена последовательными целыми числами, и

матрица предопределителя будет представлять собой трехдиагональную матрицу. В случае появления цепочек • двухполюсников с «большими» проводимостями перенумерация

также может быть произведена последовательными целыми числами, и матрица предопределителя также будет представлять собой трехдиагональную матрицу.

Более сложные комбинации двухполюсников с «большими» проводимостями могут приводить к матрицам предопределителя со структурой из пяти- и более диагональных матриц.

Для сокращения вычислительных затрат и для сохранения устойчивости процесса вычислений предлагается матрицу предобуславливателя находить методами ортогональной прогонки. Процесс вычислений при этом можно проводить при помощи рекуррентных соотношений, как для прямой, так и для обратной прогонки.

Проверка работоспособности разработанных итерационных алгоритмов решения систем линейных алгебраических уравнений для систем схемотехнического моделирования ИС проведена на примере расчета статического режима ряда тестовых схем.

Общее количество итераций, затраченных на решение СЛАУ разработанным методом в ходе моделирования схемы, сравнивалось с общим количеством итераций, затраченных на решение СЛАУ методом Гаусса-Зейделя. На ряде примеров показано, что с ростом числа обусловленности решаемой задачи при использовании метода, основанного на спектрально эквивалентных операторах с трехдиагональной матрицей предопределителя, количество итераций постоянно и не зависит от числа обусловленности. Например, для системы линейных алгебраических уравнений

-к2-к7 Уп '-ЕУ;

Уг Гз <Рг 0

г, -Гз-П У* <Рз = 0

у* -У,-У,-У, <Рх 0

У, -У^-У*. 0

результаты вычислительного эксперимента приведены в таблице 1. Значения всех проводимостей равны 1, за исключением проводимости У2, которая является переменной величиной.

Таблица 1.

Y2 Итераций Гаусса -Зейделя Итераций Гаусса - Зейделя с предопределителем

1 131 24

10 291 24

100 2 251 24

1000 21 915 24

10000 218 565 24

100000 2 185 059 24

1000000 21 846 793 24

Проведем решение систем линейных алгебраических уравнений при значении всех проводимостей равных 1, за исключением проводимости У7. Особенностью эксперимента является использование трехдиагональной матрицы предопределителя, и при этом только диагональные элементы матрицы А попадают в матрицу В, а вне диагональные элементы проводимости У7 в матрицу В не попадают. Количество итераций, требуемых для получения решения, приведены в таблице 2. Как видно из таблицы,

Таблица 2.

Y7 Итераций Гаусса -Зейделя Итераций Гаусса - Зейделя с предопределителем

1 131 24

10 333 208

100 2 455 1 751

1000 23 728 14 427

10000 236 459 113 563

100000 2 363 776 828 615

1000000 23 627 239 5 216 031

количество итераций, требуемых для решения этой системы линейных алгебраических уравнений предлагаемыми методами меньше, чем методам Гаусса-Зейделя, но также растет с ростом обусловленности матрицы. Перенумеруем эту схему следующим образом.

-Yi-Yi У7 У2 V --ЕУ,-

У7 у, к, фэ 0

Уг -У2-У3 Ч>5 = 0

у, -у,-у* <р2 0

п У3 -Уз-к. _ф4_ 0

Результаты вычислений приведены в таблице 3.

Таблица 3.

Y7 Итераций Гаусса -Зейделя Итераций Гаусса -Зейделя с 3-х диагональным предопределителем Итераций Гаусса -Зейделя с 5-ти диагональным предопределителем

1 131 100 31

10 333 100 31

100 2 455 100 31

1000 23 728 100 31

10000 236 459 100 31

100000 2 363 776 100 31

1000000 23 627 239 100 31

Как видно из таблицы 3, в данном примере с ростом числа обусловленности решаемой задачи при применении методов с использованием спектрально эквивалентных операторов с трехдиагональной матрицей предопределителя число итераций постоянно и не зависит от числа обусловленности.

Приведенные результаты вычислений с использованием спектрально эквивалентных операторов с пятидиагональной матрицей предопределителя показали еще большую эффективность, и подтверждают вывод о том, что, чем ближе

матрица В к матрице А, то тем более эффективным становится метод.

Глава 3 посвящена вопросам разработки системы схемотехнического проектирования AVOCAD.

Рис. 1 Общая схема архитектуры системы схемотехнического проектирования БИС.

Подробно рассмотрены структуры данных основных компонентов системы и интерфейсы их взаимодействия.

Основными компонентами системы являются: схемотехнический редактор, подсистема расчета и подсистема ! визуализации результатов расчета. На рис. 1 показана общая

структура взаимодействия схемотехнического редактора и других компонентов системы схемотехнического проектирования БИС. 4 Разработана структура данных схемотехнического редактора,

отличительной особенностью которой является возможность быстрого преобразования графической информации о схеме в структуру данных для подсистемы схемотехнического моделирования, без потери быстродействия при прорисовке

элементов схемы. Для этого были рассмотрены различные стратегии работы схемотехнических редакторов. Одни осуществляют минимальные преобразования во время прорисовки, что позволяет максимально ускорить этот процесс. Другие, наоборот, пытаются сделать как можно больше преобразований, чтобы затем быстро перейти к моделированию. В первом случае количество структур данных, которые необходимо обновлять в процессе рисования, минимально, а во втором случае максимально. В разработанном схемотехническом редакторе было найдено оптимальное разбиение этих функций, «

что позволило поддерживать проекты больших размерностей на современных ЭВМ.

Разработанные интерфейсы взаимодействия основных компонентов системы проектирования позволяют поддерживать, развивать и модернизировать программный комплекс.

Была разработана система правил, позволяющая осуществлять контроль и верификацию ошибок проекта БИС на этапах проектирования схемы электрической принципиальной.

После проверки проекта схемы необходимо сформировать структуру данных, которая используется при схемотехническом моделировании. Эта структура данных состоит из связанных списков цепей и схемотехнических элементов. В свою очередь элемент списка цепей - это структура данных, которая состоит из имени цепи и списка, подходящих к этой цепи элементов. А элемент списка схемотехнических элементов - это структура данных, которая состоит из имени схемотехнического элемента, списка подходящих к нему цепей, списка индивидуальных параметров и списка групповых параметров. Эта структура „

изображена на рис. 2.

Список элементов Список цепей

компонента моделирования.

Разработанная структура данных позволяет реализовывать алгоритмы расчета, основанные на учете латентности.

Разработанная в рамках системы подсистема визуализации позволяет отображать результаты расчета в пределах одного окна в различных режимах моделирования схемы.

В главе 4 рассмотрены примеры практического использования системы схемотехнического моделирования AVOCAD. Приведены примеры расчета цифровых и цифро-аналоговых схем. Было промоделировано семейство счетчиков различной разрядности, которое представляет собой подмножество цифровых схем, характеризующиеся высокой степенью латентности. На нем в большей степени проявляются методы ускорения расчета.

В качестве цифро-аналоговой схемы был промоделирован 3-х разрядный АЦП.

Для оценки эффективности разработанной системы был проведен сравнительный анализ ряда схем на различных системах моделирования. Результаты сравнения приведены в таблице 1. Там же приведены параметры компьютеров, на которых производился расчет тестовых схем.

Таблица 1.

Модуль расчета Компьютер ADC3 -1212 элементов COUNTE RIO -640 элементов COUNTE R100 -6400 элементов

AVOCA D Pentium IV -2.4 GHz 43min 14min lómin

PSPICE 9.2 Pentium IV -2.4 GHz - 23min 4h 5min

SPECTR Е 4.4.6 Sparc SUNW Ultra-5 400MHz lh 8min 39min 8h 45min

HSPICE 99.2 Sparc SUNW Ultra-5 400MHz lh 4min 31min 5h 40min

Из таблицы 1 следует, что система схемотехнического моделирования AVOCAD позволяет производить моделирование проектов БИС с преобладающей цифровой частью эффективнее аналогичных систем, представленных на российском рынке.

В заключении отмечается, что задача, поставленная в диссертационной работе, полностью выполнена, а именно, разработано математическое, алгоритмическое и программное обеспечение для существенного снижения временных затрат

точного схемотехнического моделирования цифровых и цифро-

аналоговых интегральных схем больших размерностей.

В приложениях приведены акты внедрения результатов работы в

различных организациях.

ЗАКЛЮЧЕНИЕ

1. Разработаны рекомендации по стратегиям численного решения систем ОДУ, основанные на ограничении величины шага интегрирования, позволяющие избежать катастрофической потери точности в процессе решения;

2 Разработаны формальные методы выбора эквивалентного оператора, основанные на включении максимальных значений проводимостей в матрицу предопределителя;

3. Предложена структура матрицы предопределителя в виде ленточной матрицы, получаемой путем перенумерации уравнений исходной системы и отбрасывания не входящих в ленту элементов при решении СЛАУ методом спектрально эквивалентных операторов;

4. Разработан метод вычисления обратной матрицы на основе методов прогонки для пятидиагональной матрицы и для блочно-диагональной матрицы с различной размерностью блоков;

5 Проведенные вычислительные эксперименты показали высокую эффективность разработанного метода для учета паразитных элементов при моделировании БИС;

6. Разработанная система схемотехнического проектирования AVOCAD позволяет вводить, редактировать и моделировать схемы электрические принципиальные больших размерностей;

7. Система схемотехнического моделирования AVOCAD позволяет производить моделирование проектов БИС с преобладающей цифровой частью в 2-10 раз быстрее аналогичных систем и с точностью, сопоставимой с аналогичными системами, представленными на российском рынке.

Основные результаты диссертации опубликованы в следующих работах.

1. Перминов Д.В. Выбор матрицы предопределителя для применения в методе спектрально эквивалентных операторов. //"Микроэлектроника и информатика-2004" Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 2004 г.

2. Перминов Д.В. Метод учета латентности при схемотехническом моделировании СБИС. "Известия вузов. ЭЛЕКТРОНИКА №1" 2004 г, стр. 71-74.

3 Перминов Д.В. Повышение эффективности систем схемотехнического моделирования СБИС. // "Микроэлектроника и информатика-2003" Межвузовская научно-техническая конференция Тезисы докладов, Москва: МИЭТ, 2003г, стр. 168.

4. Перминов Д.В. Распараллеливание вычислений при расчете сингулярного разложения. // "Микроэлектроника и информатика-2002" Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 2002г, стр. 106.

5. Горюнов Ю.А., Ковлига И.М., Перминов Д.В. Алгоритмическая и программная реализация подсистемы схемотехнического моделирования интегральных схем больших и ультрабольших размерностей.// Микроэлектроника и информатика-2000. Межвузовская научно-техническая конференция. Тезисы докладов, М., МИЭТ, 2000г, стр. 79.

6. Куликов O.A., Макаров C.B., Перминов Д.В. Сингулярное разложение ленточных матриц в системах схемотехнического моделирования УБИС.// Микроэлектроника и информатика-99. Межвузовская научно-техническая конференция. Тезисы докладов, М., МИЭТ, 1999г, стр. 103.

7. Перминов Д.В., Макаров C.B., Горюнов Ю.А., Кокин С.А. Разработка подсистемы визуализации вольт-амперных

характеристик биполярных и КМОП приборов для программ схемотехнического моделирования.// "Микроэлектроника и информатика-98", Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 1998г, стр. 66.

8. Макаров C.B., Перминов Д.В., Кузин А.П., Перминов В.Н. Особенности построения БД в системе схемотехнического моделирования КИПАРИС. // "Микроэлектроника и информатика-98" Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 1998г, стр. 52.

9. Казенное Г.Г., Кокин С.А., Макаров C.B., Перминов В.Н., Перминов Д.В.. Система схемотехнического моделирования AVOCAD. Проектирование аналого-цифровых систем на кристалле. "Электроника: Наука, Технология, Бизнес №5" 2004г, стр.72-75.

т

Подписано в печать

Заказ № 293 . Тираж 8О экз. Уч.-изд. л. . Формат 60x84 1/16.

Отпечатано в типографии МИЭТ (ТУ). 124498, Москва, МИЭТ.

РНБ Русский фонд

2006-4 6741

ВВЕДЕНИЕ

ГЛАВА 1 АВТОМАТИЗАЦИЯ СХЕМОТЕХНИЧЕСКОГО МОДЕЛИРОВАНИЯ БИС

1.1. Задачи схемотехнического проектирования БИС.

1.2. Численные методы расчета ММ.

1.3. Решение задачи Коши для систем ОДУ.

1.4. решение систем трансцендентных уравнений.

1.5. решение систем лау.

1.5.1. Точные методы.

1.5.2. Учет разреженности матрицы Якоби

1.6. Учет латентности при моделировании цифровых БИС.

1.7. Выводы и постановка задачи.

ГЛАВА 2 РАЗРАБОТКА ИТЕРАЦИОННЫХ МЕТОДОВ РЕШЕНИЯ ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ В СИСТЕМАХ СХЕМОТЕХНИЧЕСКОГО МОДЕЛИРОВАНИЯ БИС

2.1. Погрешность приближенного решения системы уравнений и обусловленность матриц.

2.2. Исследование особенностей использования итерационных методов при решении плохо обусловленных систем линейных уравнений.

2.3. Разработка итерационных методов с использованием спектрально эквивалентных операторов

2.4. исследование причин возникновения плохо обусловленных СЛАУ при схемотехническом моделировании БИС.

2.5. Анализ источников возникновения «больших» проводимостей в БИС.

2.6. Разработка структуры матрицы предопределителя для применения в методе спектрально эквивалентных операторов.

2.7. Разработка метода вычисления обратной матрицы на основе методов прогонки.

2.8. Экспериментальная проверка разработанных алгоритмов.

2.9. Выводы.

ГЛАВА 3 РАЗРАБОТКА КОМПОНЕНТОВ СИСТЕМЫ СХЕМОТЕХНИЧЕСКОГО МОДЕЛИРОВАНИЯ AVOCAD.90 i

3.1. Архитектура системы схемотехнического проектирования.

3.2. Разработка структуры данных схемотехнического редактора.91

3.3. Разработка интерфейсов между исполнительными модулями системы.

3.4. структура данных, используемая при расчете БИС.

3.5. Подсистема визуализации системы AVOCAD.

3.6. Выводы.

ГЛАВА 4 ПРИМЕРЫ ПРАКТИЧЕСКОГО ИСПОЛЬЗОВАНИЯ СИСТЕМЫ

СХЕМОТЕХНИЧЕСКОГО МОДЕЛИРОВАНИЯ AVOCAD.

4.1. Пример расчетаБИС цифрового 10-ти разрядного счетчика.

4.2. Пример расчета быстродействующего АЦП.

4.3. Сравнение разработанной системы AVOCAD с другими системами схемотехнического проектирования БИС.

4.4. Выводы.

Состояние электронной компонентной базы отражает уровень технологического развития страны, аккумулируя самые передовые достижения естественных наук, стимулируя уровень развития фундаментальных, поисковых и прикладных исследований. Безусловным гарантом обеспечения независимости России, восстановления статуса страны высоких технологий, обеспечения международного права отстаивания своих национальных, интересов должны стать форсированные темпы создания современной электронной компонентной базы и на ее основе конкурентоспособной радиоэлектронной аппаратуры.

Источником успехов полупроводниковой промышленности в первую очередь является сфера проектирования полупроводниковых изделий. Относительно новым явлением в мировой полупроводниковой промышленности стало появление в начале 1990-х годов полупроводниковых компаний, не имеющих собственных полупроводниковых заводов, которые обеспечивают полный бизнес-цикл изделия от идеи до продажи, исключая только изготовление кристаллов, которое выполняется по контракту с кремниевыми мастерскими. Отсутствие собственных заводов позволяет компании сосредоточить усилия на проектировании и новых разработках. Качество технологии проектирования характеризуется количеством циклов устранения ошибок, допущенных при проектировании, процентом параметрического брака в изготовленных изделиях, размером кристалла, качественными показателями полученного изделия. Требования к качеству проектирования постоянно возрастают. Это вызвано не только естественными требованиями рыночной конкуренции, но также применением полупроводников в областях, связанных с жизнеобеспечением человека, с искусственными органами, с космической: и военной техникой. Два последних десятилетия на рынке полупроводниковой- электроники доминирующее- положение занимает КМОП-технология. Успешное применение КМОП-технологии для построения аналоговых, в том числе радиочастотных БИС позволило объединить на одном кристалле разнородные функции, которые ранее выполнялись различными ИС, расположенными на печатной плате. На протяжении двух последних десятилетий возможности моделирования постоянно отставали от темпов разработки СБИС. Так, уменьшение характерных размеров элементов БИС на каждые 0,1 микрона приводит к появлению новых физических эффектов в МОП-транзисторах, для учета которых необходимо создавать новые, компонентные модели. Появление новых моделей порождает новые проблемы верификации, достоверности, точности, стандартизации, обучения. Наряду с проблемой достоверности существует проблема, быстродействия средств моделирования, которая приводит к необходимости использовать предельно упрощенные модели транзисторов и приближенные методы моделирования электронных цепей. Используемые в настоящее время модели и методы рождены в результате борьбы противоречий между точностью и вычислительной эффективностью. Одновременное увеличение количества транзисторов на кристалле и уменьшение их размеров привели к тому, что при моделировании цифровых элементов появилась необходимость учитывать аналоговые эффекты и при разработке даже цифровых БИС уже нельзя обойтись только логическим моделированием. Требуется детальный схемотехнический анализ на электрическом уровне. Традиционный подход к моделированию МОП-транзисторов основан на математическом моделировании с использованием элементарных алгебраических функций, систем обыкновенных дифференциальных уравнений и их решению численными методами. Для получения* экономичной компонентной- модели используют упрощающие допущения, которые неизбежно приводят к потере достоверности моделирования и возрастанию неопределенности в области ее допустимого применения. Неопределенность возрастает также при изменении технологического процесса изготовления БИС. Трудоемким процессом становится верификация такой модели.

Точность технических- характеристик достигается выполнением работ на этапе схемотехнического проектирования. Важнейшим элементом этапа является схемотехническое моделирование. Схемотехническое моделирование выполняется в два этапа: до проектирования топологии и после него. Второй этап выполняется с учетом паразитных элементов схемы, полученных автоматически, с помощью программ экстракции, поставляемых в комплекте с системами проектирования. В зависимости от сложности проекта циклы схемотехнического моделирования и проектирования топологии; могут выполняться на разных уровнях иерархии проекта, чередуясь с этапами верификации топологии и коррекции электрической схемы.

Схемотехническое моделирование выполняется с учетом технологического разброса параметров компонентов БИС. После выполнения последнего этапа верификации топологии изготавливается экспериментальный образец, который тщательно тестируется и при удовлетворительных результатах начинается серийное производство изделия. В связи с переходом полупроводниковой технологии в нанометровую область приходится учитывать множество физических эффектов, которые раньше не учитывались. Кроме того, бурный рост средств телекоммуникации, потребительской и автомобильной электроники, а также средств индустриальной автоматизации привел к тому, что уже в настоящее время- 25% всех проектируемых систем на кристалле являются аналого-цифровыми и их доля к 2006 году достигнет 70%. Логические схемы, память и аналоговые блоки, которые раньше располагались в отдельных микросхемах на печатной плате, теперь располагаются на одном кристалле. Верификация такой системы на кристалле имеющимися средствами моделирования стала крайне трудоемкой. По этой причине резко возросла актуальность точного схемотехнического (ЗР1СЕ-подобного) моделирования для электронных схем больших размерностей, которое еще 510 лет назад использовалось исключительно' для моделирования аналоговых цепей или небольших фрагментов цифровых БИС.

Проблеме схемотехнического моделирования БИС в последнее время уделяется много внимания, как в России, так и за рубежом [1]—[15]. Несмотря на интенсивные исследования, проводимые в данной области, ряд проблем остаются неразрешенными до настоящего времени. Одной из таких проблем остается проблема решения плохо обусловленных систем линейных алгебраических уравнений (СЛАУ), возникающих в процессе схемотехнического моделирования. Данная проблема особенно обострилась в последнее время, в связи с постоянным уменьшением размеров элементов БИС и, как следствие, необходимостью учитывать в процессе моделирования влияние паразитных компонентов на работу схемы.

Цель работы.

Целью диссертационной работы является разработка математическогс, алгоритмического и программного обеспечения для существенного снижения временных затрат точного схемотехнического моделирования цифровых и цифро-аналоговых интегральных схем больших размерностей.

Для достижения поставленной- цели- необходимо решение следующих научно-технических задач.

1.Исследовать причины большого разброса сингулярных чисел матрицы проводимостей в системах схемотехнического моделирования БИС;

2.Провести анализ источников возникновения «плохой» обусловленности в системах схемотехнического моделирования БИС;

3.Разработать итерационные методы для решения СЛАУ, не ■ зависящие от степени их обусловленности;

4.Разработать систему ускоренного схемотехнического моделирования БИС на транзисторном уровне;

5.Провести практическую апробацию и сравнение разработанной системы схемотехнического моделирования БИС на транзисторном уровне с существующими аналогами.

Научная новизна работы. 1.Определены закономерности влияния конечной величины разрядной сетки ЭВМ и катастрофической потерей точности решения СЛАУ при превышении значения порога «большой» проводимостью;

2. Разработаны рекомендации по стратегиям численного решения систем ОДУ, основанные на ограничении величины шага интегрирования, позволяющие избежать катастрофической потери точности в процессе решения;

3.Разработаны формальные методы выбора эквивалентного оператора, основанные на включении максимальных значений проводимостей в матрицу предопределителя;

4. Предложена структура матрицы предопределителя в виде ленточной матрицы, получаемой путем перенумерации уравнений исходной системы и отбрасывания- не- входящих в ленту элементов при-решении СЛАУ методом спектрально эквивалентных операторов;

5. Разработан метод вычисления обратной матрицы на основе методов, прогонки для пятидиагональной матрицы и для блочно-диагональной матрицы с различной размерностью блоков.

Практическая значимость работы.

Результаты работы нашли применение при проектировании широкого класса, цифровых и аналого-цифровых БИС. Предложенные алгоритмы используются в сочетании с другими средствами САПР БИС для сокращения сроков процесса проектирования.

Реализация результатов работы.

Результаты работы в виде системы схемотехнического моделирования внедрены в процесс проектирования БИС Гос. НИИ Физических проблем, ООО «Юник Ай Сиз», ООО «Кедах Електроник Инжиниринг», и в учебный процесс МГИЭТ и МВТУ им. Баумана. Использование разработанного программного обеспечения на предприятиях показывают возможность его применения в цикле проектирования аналоговых, цифровых и аналого-цифровых БИС.

Представляется к защите.

1. Методика решения СЛАУ в системе схемотехнического моделирования, учитывающая наличие больших проводимостей в матрице узловых проводимостей;

2. Рекомендации по стратегиям численного решения систем ОДУ, позволяющие избежать катастрофической потери точности в процессе решения;

3. Формальные методы выбора эквивалентного оператора, учитывающие специфические элементы матрицы системы линейных алгебраических уравнений;

4. Структура матрицы предопределителя в виде ленточной матрицы при решении СЛАУ методом спектрально эквивалентных операторов;

5. Метод вычисления обратной матрицы на основе методов прогонки для пятидиагональной матрицы и для блочно-диагональной матрицы с различной размерностью блоков;

6. Система схемотехнического моделирования цифровых и аналого-цифровых БИС.

Апробация результатов работы.

Результаты диссертационной работы докладывались и обсуждались на следующих конференциях:

V Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 20-22 апреля 1998г.

VI Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 19-21 апреля 1999г.

VII Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 17,18 апреля 2000г.

IX Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 17,18 апреля 2002г.

X Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 23,24 апреля 2003г.

XI Всероссийская межвузовская научно-техническая конференция студентов и аспирантов, Москва, Зеленоград, 23,24 апреля 2004г.

Публикации.

Основные результаты диссертационной работы опубликованы в девяти печатных работах [16] - [23] , [82]'.

Объем и структура работы.

Диссертация состоит из введения, четырех глав, заключения,. приложения, содержащего акты внедрения результатов работы, списка использованных источников из 82 наименований.

4.4.Выводы.

В данной главе в качестве примеров исследованы схемы счетчика и АЦП, и проведен сравнительный временной анализ расчета этих схем. На основании проделанной работы можно сделать следующий вывод: система схемотехнического моделирования AVOCAD позволяет производить моделирование проектов БИС с преобладающей цифровой частью в 2-10 раз быстрее аналогичных систем и с точностью, сопоставимой с аналогичными системами, представленными на российском рынке.

Заключение

В диссертационной работе разработано математическое, алгоритмическое и программное обеспечение для существенного снижения временных затрат точного схемотехнического моделирования цифровых и цифро-аналоговых интегральных схем больших размерностей. Таким образом, задача, поставленная в диссертационной работе, полностью выполнена.

В заключении выделим основные результаты данной работы:

1. Разработаны рекомендации по стратегиям численного решения систем ОДУ, основанные на ограничении величины шага интегрирования, позволяющие избежать катастрофической потери точности в процессе решения;

2.Разработаны формальные методы выбора эквивалентного оператора, основанные на включении максимальных значений проводимостей в матрицу предопределителя;

3. Предложена структура матрицы предопределителя в виде ленточной матрицы, получаемой путем перенумерации уравнений исходной системы и отбрасывания не входящих в ленту элементов при решении СЛАУ методом спектрально эквивалентных операторов;

4. Разработан метод вычисления обратной матрицы на основе методов прогонки для пятидиагональной матрицы и для блочно-диагональной матрицы с различной размерностью блоков;

5. Проведенные вычислительные эксперименты показали высокую эффективность разработанного метода для учета паразитных элементов при моделировании БИС.

6. Система схемотехнического моделирования AVOCAD позволяет производить моделирование проектов БИС с преобладающей цифровой частью в 2-10 раз быстрее аналогичных систем и с точностью, сопоставимой с аналогичными системами, представленными на российском рынке.

1. Автоматизация схемотехнического проектирования- на. мини-ЭВМ: учеб. Пособие для вузов/ В. И. Анисимов, Г.Д. Дмитревич, С.Н. Ежов и др.; Под ред. В.И. Анисимова. - Л.:ЛГУ, 1983.-220 с.

2. Диалоговые системы схемотехнического проектирования/ В.И. Анисимов, Г.Д. Дмитревич, К.Б. Скобельцин, С.Н. Ежов и др.; Под ред. В. И. Анисимова. М. : Радио и связь, 1988.-288 е.: ил.

3. Норенков И.П., Маничев В. Б. Системы автоматизированного проектирования электронной и вычислительной аппаратуры: Учеб.пособие для вузов. -М.: Высш. Школа, 1983.- 272 с.

4. Системы автоматизированного проектирования в радиоэлектронике: Справочник/Е.В. Авдеев, А. Т. Еремин, И.П. Норенков, М.И. Песков; Под ред. И.П. Норенкова. М.: Радио и связь, 1986.-368с.

5. Ильин В.Н., Фролкин В.Т., Будко А.И., Камнева Н.Ю., Тихомирова Е.М. Автоматизация схемотехнического проектирования. Учеб. Пособие для вузов. Под ред. В.Н. Ильина. М.:Радио и связь, 1987.-368 с.

6. Ильин В.Н., Коган В.Л. Разработка и применение программ автоматизированного схемотехнического проектирования. М.: Радио и связь,1984.

7. Казеннов Г.Г., Соколов А.Г. "Основы построения САПР и АСТПП". Москва, "Высшая школа", 1989. - 200 с.

8. Казеннов Г.Г., Соколов А.Г. Принципы и методология построения САПР БИС. М.: Высшая школа, 1990.-142 с.

9. Автоматизация проектирования БИС. В б кн. Практ. пособие. Кн.1. Казеннов Г.Г., Соколов А.Г., Принципы и методология построения САПР БИС// М, Высшая школа, 1990 г.

10. Автоматизация проектирования БИС. В б кн.: Практическое пособие. Кн.4. В.Я. Кремлев. Физико-топологическое моделирование структур элементов БИС/ Под ред. Г.Г Казеннова. М. : Высшая школа, 1990 -142 с.

11. Ермак В.В., Перминов В.Н., Соколов А.Г. Под ред. Казеннова Г.Г. "Рабочие станции в проектировании БИС", Москва, "Высшая школа", 1990. 144 с.

12. З.М. Бененсон, М.Р. Елистратов, А. К. Ильин и др., Моделирование и оптимизация на ЭВМ радиоэлектронных устройств.//Под ред. 3.М.Бененсона.-М.:Радио и связь, 1981.

13. Л.О.Чуа, Пен-Мин Лин. Машинный анализ алгоритма и вычислительные методы электронных схем. // Пер. с англ. под ред. Ильина В.Н., М., Энергия, 1980, стр. 463 .

14. Е.Л. Глориозов, В.Г. Ссорин, П.П. Сыпчук, Введение в автоматизацию схемотехнического проектирования. М., Наука, 1976 с. 42-54.

15. Математика и САПР: В 2-х кн.Кн.1. Пер с франц./ Шенен П., Коснар М., Гардан И. и др. М. : Мир, 1988.-204 с.

16. Перминов Д.В. Выбор матрицы предопределителя для применения в методе спектрально эквивалентных операторов. // "Микроэлектроника и информатика-2 00411

17. Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 2004 г.

18. Перминов Д.В. Метод учета латентности при схемотехническом моделировании СБИС. "Известия вузов. ЭЛЕКТРОНИКА №1" 2004 г, стр. 71-74.

19. Перминов Д. В. Повышение эффективности систем схемотехнического моделирования СБИС. // "Микроэлектроника и информатика-2003" Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 2003г, стр. 168.

20. Перминов Д. В. Распараллеливание вычислений при расчете сингулярного разложения. // "Микроэлектроника и информатика-2002" Межвузовская научно-техническая конференция. Тезисы докладов, Москва: МИЭТ, 2002г, стр. 106.

21. С. Писсанецки, Технология разреженных матриц. пер. с англ. М., Мир,1988.

22. Г.И. Марчук, В.В. Шайдуров Повышение точности решения разностных схем М., Наука, 1979, стр. 278-285

23. Воеводин В.В. Линейная алгебра. М. : Наука. 1980 г. стр. 322.

24. В.В. Воеводин Вычислительные основы линейной алгебры, М., Наука, 1977г.

25. Понтрягин Л.С. Обыкновенные дифференциальные уравнения. М. «Наука»,1970,332 с.

26. Хейгеман Л., Янг Д. Прикладные итерационные методы: Пер. с англ.-М.:Мир, 1986.-448 с.

27. Ортега Дж., Рейнболдт В. Итерационные методы решения нелинейных систем уравнений со многими неизвестными. // Пер. с англ. под ред. Коновальцева И.В., М., Мир, 1975, 560с.

28. Ортега Дж., Введение в параллельные и векторные методы решения линейных систем: Пер. с англ.-М.:Мир,.1991-367с.

29. Самарский A.A., Гулин A.B. Численные методы: Учеб. пособие для вузов.-М.:Наука. Гл. ред. физ.-мат.лит.,1989-432с.

30. Еремин А.Ю., Капорин И.Е. "Спектральная оптимизация явных итерационных методов.", вып.7. Зап.научн.семин. ЛОМИ АН СССР, 1984,т.139,с.51-60.

31. А.Н. Тихонов, В. Я. Арсенин. Методы решения некорректных задач. Учеб. пособие для вузов. Изд. 3-е, исправл. М. :Наука. Гл. ред. физ. - мат. лит., 1986-288с.

32. Михолевич B.C., Гупол A.M., Коркин В. И. Методы невыпуклой оптимизации. М.:Наука,Гл. ред.физ.-мат. лит.,1987.-280с.

33. Васильев Ф.П. Численные методы решения экстремальных задач: Учебное пособие для вузов.-2-е изд., перераб. и доп. М.: Наука. Гл. ред. физ. - мат. лит.,1988. -552 с.

34. Пшеничный Б.Н., Данилин Ю.М. Численные методы в экстремальных задачах. М.:Наука,1975 .-320 с.

35. Автоматизированное проектирование цифровых устройств/ С.С. Бадулин, Ю.М. Барнаулов, В.А. Бердышев и др.; Под ред. С.С. Бадулина. М.: Радио и связь, 1981. -240 с.

36. Киносита К., Асада К., Карацу О. Логическое проектирование СБИС/ Пер. с япон. М. : Мир, 1988. -309 с.

37. Алексенко А.Г., Шагурин И.И. Микросхемотехника / Под ред. И.П. Степаненко. М. : Радио и связь, 1982.-418с.

38. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. -М.: Высшая школа,1987.-318с.

39. Шеннон К. Символический анализ релейных и переключательных цепей. В кн.: Шеннон К. Работы по теории информации и кибернетике. - М.: ИЛ,1963.

40. Хейес Дж.П. Обобщенная теория переключательных схем ее применение для проектирования СБИС // ТИЭР. 1982. №10, с.5-19.

41. Интеграция данных в САПР БИС. Направления практической реализации/Ю.Н. Беляков, A.A. Руденко, И. Г. Топузов, Ю.Б. Егоров. М. : Радио и связь, 1990-160с.

42. Хогер К. Введение в логическое программирование: Пер. с англ. М.: Мир 1988.-348с.

43. Киносита К., Асада К., Карацу О. Логическое проектирование СБИС: Пер. с япон. М. : Мир, 1988.309 с.

44. Теория и методы автоматизации проектирования вычислительных систем. Под ред. М. Брейера. Пер. с англ. М.: Мир, 1977.-283 с.

45. Форсайт Дж., Малькольм М., Моулер К. Машинные методы математических вычислений / пер. с англ. под ред. Икрамова Х.Д., М.: Мир, 1980. 279 с.

46. Бахвалов Н.С. Численные методы. // М., Наука, 1975, 632с.

47. Турчак Л.И. Основы численных методов. // Под ред. Щенникова В.В., М., Наука, 1987, 320с.

48. Марчук Г.И. Методы вычислительной математики. // М., Наука, 1989, 608с.• 52. Казеннов Г.Г., Перминов В.Н., Соколов А.Г., Численныеметоды моделирования ультра-больших интегральных схем. Электронная промышленность № 4-5, с. 121-125, Москва, 1995.

49. Перминов В.Н. Особенности схемотехнического моделирования СБИС.// Известия Вузов. Электроника. -1996. № 1-2. - с. 133-138.

50. Куликов О.А., Макаров С.В., Перминов В.Н., Процедура сингулярного разложения матриц специального вида в системах схемотехнического моделирования СБИС.//Изв. Вузов. Электроника.-1999.-№ 4.-с.33-40.

51. Y.H. Shih, S.M. Kang ILLIADS: A New Fast MOS Timing Simulator.// Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991, pp. 20-25.

52. M.P. Chew, A. Strojwas, Utilizing Logic Information in Multi-Level Timing Simulator.// Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991, pp. 215-218.

53. A.D. Stein, T.V. Nguyen, B.J. George, R. A. Rohrer, ADAPTAS A Digital Trancient Simulation Strategy for Integrated Circuits.// Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991, pp. 2631.

54. J.V. Briner, Jr, J.L. Ellis, G. Kedem, Breaking the Barrier of Parallel Simulation of Digital Systems .// Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991, pp. 223-226.

55. B. Tutuianu, F. Dartu, L.Pileggi, An Explicit RC-Circuit Delay Approximation Based on the First Three Moments of the Impulse Response.// Proceedings of thea 33rd Design Automation Conference, DAC96-06/96, Las1. Vegas, NV, USA

56. F. Dartu, B. Tutuianu, L.Pileggi, RC-Interconnect Macromodels for Timing Simulations.// Proceedings of the 33rd Design Automation Conference, DAC96-06/96, Las Vegas, NV, USA

57. B. Basaran, R. A. Rutenbar, An 0(n) Algorithm for Transistor Stacking with Performance Constrains.// Proceedings of the 33rd Design Automation Conference, DAC96-06/96, Las Vegas, NV, USA

58. C. Borchers, L. Hedrich, E. Barke, Equation-Based Behavior Model Generation for Nonlinear Analog Circuits //Proceedings of the 33rd Design Automation Conference, DAC96-06/96, Las Vegas, NV, USA

59. A.B. Kahng, S. Muddu, Analysis of RC Interconnections Under Ramp Input.// Proceedings of the Design Automation Conference, DAC96-06/96, Las Vegas, NV, USA

60. Zhao Jian-Ping, Hu Jian-Dong A new iterative method for solving linear equations// IEEE 8,1986 p. 949-950

61. F. Dartu, L.Pileggi, TETA: Transistor-Level Engine for Timing Analysis.// Proceedings of the Design Automation Conference, DAC98-08/98, San Francisco, CA, USA

62. M. Nemani, F. Najm, Delay Estimation of VLSI Circuits from High-Level View.// Proceedings of the Design Automation Conference, DAC98-08/98, San Francisco,1. CA, USA

63. L.Carro, M. Negreiros, Efficient Analog Test

64. Methodology Based on Adaptive Algorithm.//

65. Proceedings of the Design Automation Conference,

66. DAC98-08/98, San Francisco, CA, USA

67. Y. Kukimoto, R.K. Brayton, Hierarchical Timing Analysis.//Proceedings of the Design Automation Conference, DAC98-08/98, San Francisco, CA, USA

68. D.L. Dill, What's Between Simulation and Formal Verification.// Proceedings of the Design Automation Conference, DAC98-08/98,. San Francisco, CA, USA

69. N. Nassif, M.P. Desai, Robust Elmore Delay Models Suitable for Full Chip Timing Verification of a 600 MHz CMOS Microprocessor.// Proceedings of the Design Automation Conference, DAC98-08/98, San Francisco, CA, USA

70. R.W. Freund, P. Feldmann, Reduced-Order modeling of Large Passive Linear Circuits by Means of the SyPVL Algorithm.//Proceedings of the ICCAD'96.

71. D. Van Campenhout, T. Mudge, K. Sakallah, Timing Verification of Sequential Domino Circuits.//Proceedings of the ICCAD'96.

72. V. Narayanan, B.A. Chappel, B.M. Fleischer, Static Timing Analysis for Self Resetting Circuits. //Proceedings of the ICCAD'96.

73. L. Miguel Silveria, M. Kamon, I. Elfabel, J. White, A Coordinate-Transformed Arnodi Algorithm for Generating Guaranteed Stable Reduced-Order Models of RLC-Circuits. //Proceedings of the ICCAD'96.

74. T.V. Nguyen, A. Devyn, A. Sadigh, Simulation of Coupling Capacitances Using Matrix Partitioning.//Proceedings of the ICCAD'98.

75. J. Roychowdhury, Reduced-Order Modeling of Linear Time-Varying Systems.// Proceedings of the ICCAD'98.

76. P.J. Phillips, Model Reduction of Time-Varying Linear Systems Using Approximate Multipoints Krylov-Subspace Projectors.// Proceedings of the ICCAD'98.

77. R. Barret, M. Berry, T.F. Chan, J. Demmel, J. M. Donato, J. Dongarra, V. Eijkhout, R. Pozo, Ch. Romine, H. Van der Vorst, Templates for solution of linear systems. Building blocks for iterative methods// SIAM, 1994, p. 9.

78. Акты внедрения диссертационной работы

79. АКТ О ВНЕДРЕНИИ РЕЗУЛЬТАТОВ ДИССЕРТАЦИОННОЙ РАБОТЫ В1. УЧЕБНЫЙ ПРОЦЕСС

80. В учебном процессе кафедры ПКИМС система схемотехнического моделирования БИС использовалась в лабораторных работах, курсовом и дипломном проектировании по дисциплине «Автоматизация схемотехнического проектирования БИС».

81. Зав. кафедрой ПКИМС, к.т.н.проф. консультант каф. ПКИМС1. Казенное Г.Г.аспирант кафедры ПКИМС Перминов Д.В.Ж

82. АКТ О ВНЕДРЕНИИ РЕЗУЛЬТАТОВ ДИССЕРТАЦИОННОЙ РАБОТЫ В . УЧЕБНЫЙ ПРОЦЕСС

83. Заф. каф. СМ5, д.т.н., проф.1. Хохлов В.К.1. Павлов Г.Л.1. В.Б.Стешенко

84. УТВЕРЖДАЮ» Директор Гос. НИИ1. УТВЕРЖДАЮ»

85. Физических проблем, д.т.н.1. АКТ О ВНЕДРЕНИИ

86. Система автоматизированного проектирования электронных схем используется в составе САПР предприятия для проектирования интегральных схем.1. От Гос. НИИФП:1. От МГИЭТ:1. Перминов Д.В.1. ЗЩЕРЖДАЮ»леЫЩйиректор ООО

87. УТВЕРЖДАЮ» Проректор по научной работе

88. ЮЩн&тиЩз», д.т.н. гишшУ /ГйшинЮ.И./2004г.1. МГИЭТ, д.т.н.2004г.1. Бархоткин В.А./1. АКТ О ВНЕДРЕНИИ

89. Система автоматизированного проектирования электронных схем используется в составе САПР предприятия для проектирования интегральных схем.

90. От МГИЭТ: Зав. кафедрой ПКИМС, к.т.н.зам. зав. кафедрой ПКИМС

91. Программ и алгоритмов компьютерного имитационного моделирования БИС на транзисторном уровне.

92. Программ и алгоритмов по анализу топологии БИС.

93. Утилит сопряжения стандартных программ проектирования с программами, разработанными Д.В. Перминовым.

94. Результаты использовались при выполнении НИР и ОКР ч ! проводимых: в ООО «Кедах Электронике Инжиниринг» по темам «SpiderChip», «Bluetooth», «SpiderSetSoC».

95. Председатель комиссии д.т.н., проф. К.А. Мешковский1. Члены комиссии:к.т.н. к.т.н. П.В. Ивановк.т.н. Е.И. Кренгельк.т.н. А.Р. Корнилов