автореферат диссертации по электронике, 05.27.05, диссертация на тему:Разработка и исследование сверхскоростных элементов на полевых транзисторах для интегральных радиоэлектронных устройств

ТАГАНРОГСКИЙ ГОСУДАРСТВЕННЫЙ РАДИОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

На правах рукописи

ЭЛЕМЕНТОВ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ ДЛЯ ИНТЕГРАЛЬНЫХ РАДИОЭЛЕКТРОННЫХ УСТРОЙСТВ

Специалыюпп 05.27.05 - Интегральные радиоэлектронные устройства 05.27.01 - Твердотельная .электроника,

микроэлектроника и наноэлектроннка

Автореферат диссертации на соискание ученой степени кандидата технических наук

Таганрог 1997

Работа выполнена па кафедре конструирования электронных средств Таганрогского Государственного Радиотехнического Университет?.

Научный руководитель:

Официальные оппоненты:

Ведущая организации:

доктор .технических наук;' профессор Коноилев В.Г.

доктор технических наук, профессор Захаров А. Г.

кандидат технических наук, старший научный сотрудншч

Ерохин А.В. НИН ЭТ, г. Воронеж

Защита диссертации состоится "¿£_"__О ИТЯ5РЯ 1997 г. в ч.

00 мин, на заседании диссертационного совета К 063.13.03 в Таганрогском Государственном Радиотехническом Университете по адресу: 347928, ГСП-17А, г. Таганрог Ростовской области, пер. Некрасовский, АА.

С диссертацией можно ознакомиться в библиотеке Таганрогского Государственного Радиотехнического Университета.

н

Актуальность работы. Решение задачи обработки все возрастающих потоков данных в таких областях применения вычислительной техники, как связь, телеметрия, метеорология, навигация и других, имеющих дело с большими объемами данных, требует повышения производительности технических средств обработки цифровой информации. Рост производительности обеспечивается путем увеличения, во-первых, функциональной сложности и, во-вторых', быстродействия отдельных компонент вычислительных систем.

Комплексное решение этих задач требует выполнения противоречивых требований. Это связано с тем, что па современном этапе развития электроники увеличение функциональной сложности устройств достигается повышением степени интеграции микросхем. Большое число логических вентилей на кристалле обусловливает высокую суммарную рассеиваемую мощность, поэтому одним из основных требований к элементной базе высокопроизводительных систем является невысокая рассеиваемая мощность. Обеспечение быстродействия при наличии ограничений на потребляемую мощность является (.'южной задачей. Указанные противоречия наиболее эффективно решаются путем снижения работы переключения логических элементов (ЛЭ) при использовании активных приборов с высокими .значениями удельной крутизны. Этим требованиям отвечают ОаЛх полевые транзисторы. Известные в настоящее время реализации элементной базы на Ст/^ ПТ, однако, характеризуются , относительно высокими значениями работы переключения. Оптимальными с этой точки зрения являются элементы 'с непосредственными связями на ПТ (НСПТ) и, в частности, на ГГТ с затвором Шоттки (ПТШ), характеризующиеся наиболее высокой технологичность;:). Созданные на их основе СБИС содержат свыше 100000 вентилей/кристалл. Для обеспечения возможности разработки высокопроизводительных НС более высокой степени интеграции необходимо дальнейшее снижение работы переключения данной элементной базы.

Большая функциональная сложность ишеграчьиых радиоэлектронных устройств обусловливает необходимость повышения эффективности автоматизированного проектирования БИС и СБИС из-за высоких требований к качеству и времени проектирования. СБИС на основе НСПТ-элементов па ОаА& ПТШ создаются, в основном, в виде регулярных структур. Для реализации скоростных преимуществ заказных ОаЛи схем со степенью интеграции СБИС желательно применение подхода

\

с использованием проектирования полностью заказных СБИС. Такое проектирование с высокой степенью автоматизации возможно с применением методологии автоматизированного проектирования микротополопш заказных, СБИС, предусматривающей использование адаптированной с САПР элементной базы. В настоящее время разработок в этой области для ОаАз [[СПТ-элементов не существует. В связи с этим задача разработки и исследования сверхскоростных НСПТ-элеменгов на ОаА.ч ПТШ_. предназначенных для использования в САПР заказных СБИС, является актуальной.

В настоящее время созданы и используются на практике методы анализа ОаА:; ИС1ГГ-.».томешон, однако синтез этих элементов не проработан в достаточной мере. Названные обстоятельства обусловливают актуальность данной работы.

Цель работы. Целью данной диссертационной работы являются разработка и исследование сверхскоростных элементов на полевых транзисторах для интегральных радиоэлектронных устройств, применение полученных результатов для создания новых методик проектирования сверхскоростных элементов.

Задачи работы. Поставленная цель определяет следующие основные задачи: исследование влияния конструктивно-технологических параметров на основные характеристики сверхскоростных элементов с непосредственными связями (НСПТ) па ОаАз полевых транзисторах;

- разработка элементной базы па основе сверхскоростных элементов на ИТ, предназначенной для использования в САП!' заказных СБИС;

- разработка физико-топологических миделей ОаАз библиотечных сверхскоростных ПСПТ-элсмептов и элементов с пониженным потреблением энергии;

- на основании полученных результатов - разработка методик проектирования, алгоритмов синтеза и оптимизации новых библиотечных элементов на основе ОаАз нолевых транзисторов для заказных СБИС.

Научная пошит. Научим новизна диссертационной рабо1Ы выражается в следующем:

- проведен теоретический анализ режимов работы сверхскоростных ОаА> элементов с пониженным потреблением анергии, а также исследованы связи конструктивно-технологических и электрических параметров данных элементов п обычных НСПТ-элементов, что позволило определить направления синтеза и

оптимизации библиотечных сверхскоростных элементов заказных СБИС на полевых транзисторах;

• разработаны физико-топологические модели сверхскоростных НСПТ-алемето» и элементов с таким энергопотреблением, на основании которых предлежат пзтодпкп синтеза и оптимизации библиотечных сверхскоростных i теменки СБИС па ncwesux транзисторах.

- разработаны методики проектирования, алгоритмы синтеза и оптимизации C-aAs .).-io>iejrron на полевых транзисторах, обеспечивающие нроек тпропаппе сверхскоростных элементов с рысокон степенью автомат.кщнн, включая полносшо автомат нческое проектирование

Практическая ценность. Разработанные новые логические элементы, результаты их '•сследогаииЙ, методики с i■ ;еза сверхскоростных логических элсмен ir.в па полевых транзисторах, программы синтеза мпкротопотопш подтверждают практическую ценность диссертационном работы и могут быть использованы при разработке новых СБИС.

Лпробицпя работы Основные результаты диссертационном рдСкчы докладывались на XXXIX-XXXXII научно- тех иичгских конференциях i: ¡юфесг орско- преподзкне.ам'Ыя о сооава, аспирантом и сотрудников Г!11 N (Taraiipoi, H/'.V!-1996 п ), na I ,'j Ik epoi f iiiif ь oil науши технической конференции междунчродппм участием "Актуальные проблемы твердотельной электроники и мпкроэ 1екгроштки" (Таганрог, Днвноморское, 1991-1996 гг.), на Всероссийской научи«>-|схн1Г!гско!'| конференции аспирантов п студен roa "Новые информационные технологии, информационнее, программное п аппаратное обеспечение" (Таганрог, 1995 г.), Tpeibcii Всероссийской научИо технической конференции аспирантов и студентов "Техническая кибернетика, радиоэлектроника и системы управления" (Таганрог, 1996 г.).

flvóшкяцрп. Ha теме /к следований онуйликоидно 8 печатных работ, получено положительное решение о выдаче патента РФ на изобретение, l¡ ВНИПТЦ зарегистрировано 3 отчета по НИ!5, выполненных при участии автора.

Структура и объем диссертации. Диссертации состоит из введения, четырех (лав. закл'оченнч, изложенных па 209 с машинописного текста и иллюстрируется 63 pin у ;h :imh. Список литературы содержит 86 наименование.

Основные положения и резу лтаты, выносимые на защиту:

1. Фнзико-юиологимеские модели сверхскоростных НСП'Г-элементов на GaAs полевых транзисторах и элементов с низким энергопотреблением.

2. Методики синтеза GaAs элементов на полевых транзисторах, обеспечивающие высокую степень автоматизации проектирования сверхскоростных элементов СБИС на нолевых транзисторах.

3. Новые конструкции сверхскоростных элементов на GaAs нолевых Транзисторах, отличающиеся от аналогичных улучшенными временными t. энергетическими характеристиками, а также возможностью использования в адаптированной к САПР СВИС" элементной базе.

СОДЕРЖАНИЕ РА НОТЫ

Введение. Во введении обоснована актуальность темы диссертационной работы, сформулированы цель и задачи работы. Приведены основные положения, выносимые на защиту.

Первая глав:}. Сверхскоростные интегральные элементы на нолевых транзисторах.

В первой главе приведен обзор современного состояния элементной базы и схемотехники сверхскоростных элементе)» на GaAs полевых транзисторах, проведен анализ требований к сверхскоростным ши'итиш элементам, предназначенным для применения в интегральных схемах •. -, '¡.нем интет рации СКИС. Рассмотрены методы синтеза мпкротопологин фрагмспюв и элементов заказных СКИС, сформулированы задачи исследования.

Перспективность применения сверхскоростных интегральных элементов в НС высокой степени интеграции обусловила необходимость разработки элементной базы с новыми сь'ойстп;,1МН, определяемыми спецификой СБИС. Одно из основных требований к подобным элементам следует из известного выражения для СБИС, связывающего работу переключения, быстродействие, степень интеграции и допустимую мощность рассеяния кристалла:

NF,„ « Ркр/А„ , (1)

где N - степень интеграции, Рл., " l/t3 - быстродействие логического элемента РКр ■ максимально допустимая рассеиваемая мощность кристалла, А„ - pa6ot,, переключения элемеШа

Согласно (1), повышения быстродействия системы можно добиться, снижая работу переключения, уменьшая степень интеграции и увеличивая эффективность охлаждения- Уменьшение степени интеграции неприемлемо, так как высокопроизводительные системы целесообразно создавать на основе ИС высокой степени интеграции. Вопросы повышения эффективности теплоотвот решаются конструктивно, поэтому в рассматриваемой задаче Ркр - константа. Вследствие этого элементная база должна обладать малыми значениями работы переключегня. Среди известных путей снижения Ап уменьшение логического перепада Дил и напряжения питания выделено как один нз наиболее эффективных способов.

Отмечено, что наличие таких конструктивных свойств ЛЭ, как возможность подстройки нагрузочной способности элемента и расположения выводов значительно облегчит реализацию методов синтеза заказных СБИС.

При автоматизированном проектировании заказных СБИС с помощью существующих методов, основанных на использовании библиотечных элементов и узлов, базовых матричных кристаллов (БМК), программируемых логических матриц (ПЛМ) используются элементы с фиксированными топологией и набором основных параметров. Обосновывается вывод о том, что они принципиально непригодны для проектирования СБИС, близкого по качеству к полностью заказному проектированию, позволяющему реализовать преимущества сверхскоростных элементов в ИС высокой степени интеграции.

Метод кремниевой компиляции создает предпосылки для решения этой проблемы. Существует методологпя, использующая параметризуемые элементы при компиляции. Она предполагает сборку ЛЭ из структурно-топологических примитивов (С.ТП), размещаемых в линейку и реализующих отдельные части элементов. Конструктивно обеспечивается работоспособность элемента при любом порядке сборки из СТП, что обусловливает топологическую инвариантность выводов элемента и реализацию автоматического синтеза мнкротопологии, В набор СТП включаются транзитные шины и пустые примитивы, что обеспечивает проницаемость элементов и узлов на их основе для транзитных шин, беззазорную стыковку элементов друг с другом без использования обходных шин, а также снижение длин связей в устройствах на основе данных элементов. Для изменения нагрузочной способности элементы могут масштабироваться вдоль шин питания.

Разработка новых сверхскоростных элементов, адаптированных к САПР заказных СБИС, обеспечит реализацию автоматического проектирования заказных

высокопроизводительных СБИС. Лри атом за счет использования существующих специальных алгоритмов оптимизации размещения и трассировки адаптированной элементной базы возможно снижение площади, занимаемой фрагментом СБИС, на '30-50% по сравнению с. результатами проектирования методом стандартных блоков, а также снижение длин связей, которое поможет повысить быстродействие СБИС на 10-30 %.

На основании анализа основных характеристик сверхскоростных элементов на основе ОаЛ$ ИТ, достижений в развитии технологии показала перспективность применения НСПТ-элементов на ОаАэ полевых транзисторах с затвором Шоттки в качестве элементной базы для высокопроизводительных СБИС.

Вторая глава. Исследование характеристик сверхскоростных элементов на ОаА5 нолевых транзисторах с затвором Шоттки.

Получены новые и уточнены существующие выражения для основных • электрических характеристик логических элементов на ОаЛь' ПТШ, построенных по схеме с .непосредственными связями, использующие в качестве исходных физико-топологическне параметры. Проведено исследование влияния конструктивно-технологических параметров па электрические характеристики ОаАв НСПТ-элементов. Исследован новый режим работы элементов при пониженном напряжении питания. Представлена физико-топологическая модель НСПТ-элемента, учитывающая такой режим работы. Сформулированы рекомендации для проектирования и синтеза элементов при нормальном и пониженном напряжении питания.

Для анализа характеристик и реализации методик автоматического синтеза структуры и мнкротопологии элементов требуются несложные модели в замкнутой аналитической форме, адекватно описывающие электрические характеристики элементов на основании исходных физико-топологических параметров. В работе получены подобные выражения, основанные на использовании достаточно точной аппроксимации - квадратичной модели ПТШ:

1с=1си (1+Хиси)и1(аиси) , (2)

где 1си - ток насыщения стока, X - эмпирическая постоянная, учитывающая дополнительную выходную проводимость в режиме насыщения тока стока, иси -напряжение сток-исток, а - параметр, определяющий напряжение насыщения ис„, и

выбирающийся как а = О/1СП , где О - проводимость канала при низком напряжении сток-исток.

Параметры полученных моделей непосредственно связаны с геометрией прибора, уровнем легирования и такими свойствами материала, как скорость насыщения и подвижность носителей и слабом поле.

Уточнено выражение для величины' напряжения логического нуля НСПТ-элемента, что значительно повысило точность определения и":

10 _ 1 ,„Г1 + л1 ,, 1с„А, , IX

и" = —— 1п —+2 " + "-"- , .(3)

2ак V1 — v\J

1° lC H

где Л - , ,

1с°ка(1+Яки°)Р,

ак - параметр а ключевого транзистора, 1°сн - ток стока нагрузочного транзистора при иоц(~ич, 1°С!Ш - ток стока насыщения ключевого транзистора при исП1(=и°, 1'„ - ток стока насыщения нагрузочного транзистора при иои£=и', Яи - последовательное сопротивление истока, Р] - коэффициент объединения по входу, Р0 - коэффициент разветвления по выходу, Хк - параметр X ключевого транзистора.

Вместо усредненной оценки помехоустойчивости, 061,14110 используемой дтч СаЛч НСПТ-элементов, получены более практичные выражения для напряжений отпирающей и запирающей помех - и4п и ()„. Они выражены через величины порогов переключения V0,, и V1,, решением выражения, выполняющегося, но определению, в точках передаточной характеристики, в которых и|п=\")„ или п. ^у' •

* п ■

(4)

<Ш|„

Исходя из этого получены значения и;п, при которых выполняется условие (1). В соо1ветствии с этим получено выражение V0,, :

, ' (5)

V° = U,K + п<р,

Г~ТсниШ(ап(Ес-иГ))

,1 +-----------------------

.V F,PK(n9J2

2

\t -Ц-KV-ri/ у

где Utk - пороговое напряжение ключевого транзистора, п - фактор идеальности барьер,i IIIoiiKii ключевого транзистора, cpt - температурный потенциал, IC1ÎH - ток

насыщения нагрузочного транзистора, Ес - напряжение питания, рк - параметр удельной крутизны.

V1,, определяется как:

У<п = и1к + а ((1+Ь)1/^+(1-Ь)1/3) , (6)

где

^снн . ^ _ L _ 1с

VPKaKAF, ^ 27pKF.

, Режим переключения инвертора оценен в приближении времени перезаряда эффективной емкости нагрузки Сп. В диапазоне напряжений перепада логических сигналов U1 - U0 использована суммарная средняя оценка , емко.стн

,, р (IJ и^) .,

Ln = -^Joy + ^in. где Cj„ - эффективная величина емкости

межсоединений, С0 - геометрическая емкость ПТШ. Среднее время задержки распространения сигнала определяется как t3=l/2 (t|n+tGff), где t;n - время включения, tDff - время выключения элемента. Время включения с учетом конечной величины времени закрывания ключевого транзистора, определяемой длительностью отрицательного фронта на входе элемента и (в значительно меньшей степени) инерционностью самого транзистора хорошо аппроксимируется выражением tiil=2Cn(U,-U°)/lin ,

где lin=I°cir [}к(и"-и(.к)2( 1 +/.RU°)th(aKU0) - величина тока, заряжающего емкость Сп при переключении элемента из состояния с низким выходным уровнем в состояние с Высоким выходным уровнем. Црсмя выключения хорошо оценивается выражением, получаемым как среднее значешю двух аппроксимаций времени выключения:

1) разряд эквивалентной емкости постоянным током, равным току

w - wu'-u^-i'^/F^a+^u'H'c,.

В этом случае

toff= (Ui-U°)en/ ICKHFi. (7)

2) разряд емкости Сп током

loffl = Uout/Rep- I'd .

где R^U'/CPKdJ'-atK-l'cRH/Fo)^^?.^1))^ . Тогда tcff определяется как:

toff = - lndJO/U1)' Cnuv Ioffl-J . ' (8)

Результирующее выражение для t0ff имеет вид:

С,(и!(1-1п(и0/и'))-и°)

п

о|

! [оказано, что введение в рассмотрение всех элементов полной эквивалентной схемы ПТШ, учет времени пролета носителей при решении задачи прое-т.фования СБИС не меняет оценки среднего времени задержки более, чем на единицы процентов в связи с определяющим влиянием на задержку значительных в личин емкостей межсоединений, характерных для ИС высокой степени интеграции. В то же время технологический разброс параметров, как правило, вызывает расхождение расчетных и реальных значений до десятков процентов. На основании этого сделан вывод о возможности использования приведенных выражений для оценки среднего времени задержки.

В работе проведен анализ адекчагности выражений предложенной модели GaAs НСПТ-элемента сравнением с результатами моделирования в пакете программ SPICE с использованием исходных физико-топологических параметров для определения входных данных для электрического моделирования в SPICE. Но сравнению с известным выражением для U0 получены более точные результаты. В проведенных исследованиях расхождение с результатами моделирования элементов в SPICE в области C°<UtK не превысило: для U0 - 3%, для V°n - 2% , для V1,, - 4,5%. ("равнение значений среднего времени задержки показало расхождение в пределах

Обоснована возможность снижения напряжения питания Ес ниже высоты

логическим элементом мощность. Уменьшению потребляемой мощности способствуют также более низкие напряжение питания и логический перепад.

Представлены выражения модели НСПТ-элемента при пониженном напряжении питания, использующей в качестве исходных физико-топологические параметры, и1 получено в виде :

Как видно, (10) - трансцендентное выражение, поэтому величину U1 можно определить, реализуя итерационный процесс вычислений.

Напряжение логического нуля определяется точкой пересечения выходных ВАХ ключеь >го и нагрузочного транзисторов при наличии на ' входе элемента

барьера Шотткн Фь (F-c <Фъ). Благодаря этому снижается потребляем;«

U'= n<pt 1 п( 1С1Ш tli((Ес-U1 )ан)/ I<js+1)•

(10)

напряжения логической единицы. Поэтому и0 определяется выражением, подобным (3), как для и0 обычного НСПТ-элементр-

т0_ 1 Jl + Tll t,K

Uu = — In + 2 ^ - ^ , (II;

2aK U-V I;

В соответствии с условием (4) определяются V°„ и V г:.

Vn°=UtK+-1-а„А

1 + °v v1c н и _ j | 12)

F.Pk

V'u =_Uu + a • ( (1+Ь),/3+(1-Ь)1/^ ) , (13)

где a = з

\

ICHUth(a„(Hc-U")) _ b = I _ Ic„uth(a„(I-c - li ))Аа:

Pk«kAF, \ 27ркК

В работе показано, что величина среднего времени задержки в новом режиме определяется подобно обычному НСПТ-элементу.

Для предложенной модели GaAs НСПТ-ллемента с пониженным напряжением питания также проведен анализ адекватности выражений сравнением с результатами моделирования в пакете программ SPICE с использованием исходных физико-топологических параметров для определения входим^ данных для электрического моделирования в SPICE. В проведенных исследования* нахождение с результатами моделирования элементов в SPICE в области 1-:"<1.',ч иг превысило: для и1 - 0,5%, и0 - 5,8%, для Vnn - 1,3% , для V'„ - 10%. Сравнение значений среднего времени задержки показало расхождение не более 15-30%, что является достаточной для инженерной практики точностью.

Показана необходимость соблюдения условия U°<UtK при проектировании НСПТ-элементов для снижения паразитной рассеиваемой мощности и повышения выхода годных микросхем, а также обеспечения адекватности предложенных моделей.

В области, где выполняется U"<UtK, для режимов с нормальным и пониженным напряжением питания зависимость U n=f(N,jk) практически линейная, а U+„=f(N,iK) - обратная. В то же время в этих условиях U"n=f(\VK) и Ufn=f(VVK) имеют участки со значительно различающимися модулями производных. dU"n/dWK>dU"n/dWK. Подобные участки имеют место и на зависимостях U"„=f(NdH). Wn^KNdu), U „=f(LH) и U+n=f(LH), где NdK - концентрация допоров в канале ключевого транзистора, Nc]„ - концентрация доноров в канале нагрузочного

транзистора, \\,гк - ширина канала ключевого транзистора, Ц, - длина канала нагрузочного транзистора. Такой характер зависимостей обеспечивает возможность одновременной оптимизации вел1гчин помехоустойчивости Ь' и и~п, которая используется при синтезе структуры и топологии элементов.

Проводится сравнение работы переключения и времени задержки НСПТ-элемента в режимах с обычным (1,2 В) и пониженным (0,-1 В) напряжением питання. Элемент с низким напряжением питания в приводимом примере обеспечивает снижение работы переключения примерно в 6,25 раза. При этом среднее время переключения выше, чем у НСПТ-элемеша и 1,5 раза. Значения относительной помехоустойчивости для сравниваемых элементов составили дчя обычного НСПТ-элемеита: и+п/ил = 0,36 ; и~п/ил = 0,31 ; для элемента с низким напряжением питания: и+п/ил = 0,2 ; и_п/ Сл = 0,23 . Сделай вывод о том, элемент с низким напряжением питания при прочих равных условии* характеризуется значительно более низкой работой переключения, несколько уступает обычному НСИТ-элементу по быстродействию и и'чеет меньшую помехоустойчивость. При указанных значениях относительной помехоустойчивое ги при пониженном напряжении питания абсолютные значения напряжений составили: 1ГП =- 0,065 В, и п = 0,073 В. В современных ВИС п С(НН' уровень помех не превышает 10-20 мВ , поэтому можно сдетатт* вывод о юм, что рассчитанной величины помехоустойчивости достаточно для устойчивой работы логических элементов. Показано, что пропорциональное увеличение ширины каналов транзисторов позволит компенсировать более низкое быстродействие элементов с пониженным напряжением питания, сохранив при атом преимущество по работе переключения.

Третья глявя. Разработка_методик_синтеза тогплогин < ..ерхскоростных

элементов на О.чЛ; П'ПН.

Анализируется нзанмоснязь основных параметров НСПТ-элемента от характеристик окружающих ЛЭ. Ставится задача разделения общей системы уравнений, характеризующих параметры всех элементов фрагмента СБИС и выражений, определяющих ограничения на заданные парачпры, на системы, относящиеся к отдельным элементам. Формулируются условия сопряжения характеристик элементов, необходимые для независимого синтеза ЛЭ. Предлагаются методики, алгоритмы синтеза н оптимизации структуры и топологии СаАв НСПТ-зцементов в соответствии с заданными 01 рапнчениями.

Синтез микротопологии логического элемента предполагает выполнение ряда преобразований геометрических размеров компонентов, составляющих логический элемент. Помимо этого определяется структура и величины концентрации примесей для различных областей транзисторов. В силу того, что компоненты интегральных схем выполняются в едином технологическом цикле, эти характеристики едины для всех логических элементов, составляющих СБИС. В результате перечисленных действий каждый элемент отвечает поставленным требованиям но среднему времени задержки распространения логического сигнала, а также по заданным величинам помехоустойчивости.

Показано, что большинство основных параметров НСПТ-элементов определяется характеристиками соседних элементов. При синтезе для описания процессов в разрабатываемом фрагменте СБИС необходимо учитывать все элементы цепи. Для облегчения решения рсаднзован подход, предусматривающий ряд соглашений по входным и выходным характеристикам элементов и обеспечивающий разделение общей задачи на подзадачи синтеза отдельных элементов.

В работе показывается, что при фиксированных структуре элемента и величинах концентрации носителей в каналах транзисторов напряжение 11° определяется только соотношением величин удельной крутизны ключевого и нагрузочного транзисторов данного элемента рк/рн, если напряжение и'11Х также зависит только от этого соотношения. Требование, касающееся напряжения обеспсчпБле н -л в силу следующих свойств величины и*. Напряжение логической единицы имеет логарифмический характер зашв пмостн от величин площади затвора ключевою и тока нагрузочного транзистора. Величина ГГ„/(,15\\'Ь) на несколько порядков выше возможной кратности изменения площади ключевого или тока нагрузочного транзистора. Если предположить, что и1 определяется только Рк/Р„, то есть

1Я(1с1„1(к 0/(\\ч.)(к,)« и'асыю/ШОа)),

"Ч1с,ш<к)/^ь)(д>>* иЧ1с„Н(к)/т.)ам)), (,.,)

где 1С|ш(к1), 'снн(к), 1с1ш(к+0 " ТОК насыщения стока нагрузочною транзистора (к-1), (к), (к+1)-го элементов соответственно, (\<УЬ)(к), (\УЬ)([<(.|) -площадь затвора ключевого транзистора (к) и (к+1)-го элементов, то при различил 1,-„ и \\' I. для соседних элементов в 1-5 раз, погрешность определения напряжения и1 при принятых предположениях будет составлять от долей до единиц процентов.

Величина выходного напряжения и1 не зависит от входного и0 при выполнении требования и0;п<и(к. Таким образом, приведенные предположения практически не снижают точность определения и1 и позволяют считать входное напряжение логической единицы определенного к-го элемента независимым от характеристик предыдущего к-1 элемента, а выходное напряжение и1 - независимым от площади затвора ключевого транзистора следующего каскада.

На основании проведенного анализа характеристик V0,,, а также с

учетом сделанных допущений относительно и0 и и1, структуры элементов и концентрации носителей, сделан вывод о том, что эти параметры определяются только соотношением Рк(к)/Рн(к.)- Величины удельной крутизны транзисторов находятся в прямой зависимости от соответствующей ширины канала, поэтому пропорциональное изменение и XV я не повлияет на рассматриваемы1

характеристики, однако будет определять среднее время задержки логического элемента.

При последовательном синтезе элементов схемы от конца лоптческой цепи к ее началу параметры последующих элементов с номерами к+1, к+2, ... будут уже определены к моменту синтеза к-го элемента. Поэтому величина емкостной нагрузки данного элемента может считаться определенной.

Па основании сделанных выводов предложен следующий порядок операций для синтеза ОаЛз НСПТ-э.чементов:

. 1) в качестве основных элементов задания для синтеза логтмеского элемента принимаются ограничения на величины среднего времени задержки, отпирающей и запирающей помех, а также значение емкости нагрузки;

2) находятся значения концентрации носителей, толщины каналов транзисторов и соотношение Рк Рн последнего элемента лот ¡еской цени, отвечающие требованиям по помехоустойчивости и условию и°;11<и(к; данные значения присваиваются всем остальным элементам;

3) основываясь на том, что в реальных логических элементах всегда выполняется соотношение WH<VVK, величина \УИ получает значение минимального топологического размера, а \¥к - значение, обеспечивающее заданное соотношение

Рк/Р„;

4) последовательно для каждого элемента от конца логической цепи до ее начала пропорциональным увеличением \Vk н \V„ достигается заданное время задержки.

Оценка отклонения характеристик синтезируемых элементов под влиянием принятых, соглашений от, значений, определяемых моделированием в SPICE, показала наибольшие значения 10-15%. При пом показано, что предлагаемая методика характеризуется отсутствием свойства "накапливания" ошибки определения параметров, вносимой масштабированием элементов при последовательном синтезе и может быть использована для автоматического проектирования элементов заказных СБИС, а также узлов и блоков на их основе.

Представлены дна варианта алгоритма синтеза структуры и топологии НСПТ-элемеитов, реализующих предложенную методику. Получены требования к парам характеристик варьируемых параметров из ряда (\VK, N^k), (L„, NdK), (Nd„, NjK), необходимые для достижения заданной помехоустойчивости:

dUVcLVdK * " 'lb' „/dNdK

|dU+„/dWk| < !dU-tl/d\Vt|; '

|dU+n/dL„| < |dUn/dI.H|, (15)

IdUVdNj < |dU-n/d.4|H|;

При выполнении этих условии вариация NjK вызовет изменение значений помехоустойчивости U+ „ и U „ с одним знаком. Полученные данные подтверждают такой характер зависимостей.

Предложенный модифицированный алгоритм обеспечивает возможность оперативной оценки и выбора второго варьируемого параметра из рида WK, I.„, Nj., в процессе синтеза элемежа, что влияет на "качество" проектирования.

Для достижения желаемого соотношения таких характеристик, как быстродействие, занимаемая площадь и рассеиваемая мощность, возможно использование' "весовых коэффициентов" для величин dUll/dU1„ па соответствующих интервалах WK, L,, и NjH. Поскольку данные величины определяют приоритет изменения одного из параметров YVK, L„ и N,j„ при синтезе мнкротопологни, имеется возможность плавного регулирования "качества" проектирования логических элементов.

Показана возможность использования предложенной методики для синтеза НСПТ-элементов с пониженным напряжением питания.

Созданы программы, реализующие данные методику и алгоритмы синтеза элементов. С их помощью для близких наборов исходных параметров созданы элементы с нормальным и пониженным напряжением питания. На основе анализа полученных данных показано, что результаты синтеза с изменением всех четырех параметров NjK> YVKI L„, N,jH и только NjK, WK и N,jH примерно одинаковы по таким характеристикам, как время задержки, работа переключения, занимаемая площадь. При вариации только N,iK и WK создаются элементы с большим быстродействием, но с повышенным по сравнению с остальными случаями соотношением WK/WH. Этот алгоритм целесообразно использовать при жестких требованиях по быстродействию. Выбор конкретного варианта алгоритма осуществляется в соответствии с предъявляемыми требованиями к синтезируемой элементной базе СБИС.

Проведено сравнение электрических характеристик синтезированных элементов с результатами моделирования их в SPICE. Для обычных НСПТ-элементов расхождение U0 не превышает 1.3%, U1 - 16%, - 3.7%, U"n - 2.5%; для элементов с пониженным напряжением питания расхождение U0 не превышает 1.95%, U1 - 5.8%, и+п - 3.1%, IJ'„ - 8.3%. Значения времени задержки, полученные моделированием в SPICE, не превышают соответствующие вычисленные значения для синтезированных элементов больше, чем па единицы пропета. В отдельных случаях задержки, полученные моделированием, ниже вычисленных значений на десятки процентов. Однако при этом время задержки гарантированно отвечает поставленным требованиям, приведенным в задании на синтез.

Четвертая глава. Разработка сверхскоростных элементов на ГГГМ

Разрабатываются конструкции GaAs элементов на IIT, адаптированных к САПР СБИС. Предлагаются принципы построения адаптированных буферных элементов.

Указывается на неполную реализацию скоростных преимуществ GaAs НСП'Г-элементов в составе регулярных структур из-за большой длины связей и невозможности корректировки нагрузочной способности элементов. В работе предлагается конструкция интегрального логического элемента ИЛИ-ПЕ НСПТ-типа на основе арсеннд-галлиевых ПТШ, разработанного в соответствии с принципами адаптированной к САПР элементной базы (рис. 1). Реализ... ■•'л а порчтмо'з синтеза ЛЭ предполагает применение подобной конструкции. Показано,- что элемент с пониженным напряжением питания полностью конструктивно совместим с обычным НСПТ-элсментом.

Адаптированный САПР ОаАь НСПТ-элемент

г : о

I : I

П.

А1 М

АиСге-Аи

А-Л

'■л , __г | ЙЯИЮТУУ! , . 1 , «п ^

310,

СаАо

Б-Б

ши ;-ста : шт

сц $п ш >и ргК

I п+ I ' ' п+ '

а- схема электрическая принципиальная; 6- топология; в- структура

г

I

Рис. 1.

Показана необходимость применения буферных элементов в 'наиболее нагруженных участках схемы для избежания возрастания занимаемой площади линейкой элементов. При этом необходимо, чтобы входная емкость буферного элемента в некоторых пределах изменения нагрузки практически не зависела от его 'нагрузочной способности. Этого достигается введением в НСГГГ-злемент буферного каскада с нстоковым повторителем. В отличие от распространенных схем данный вариант реализован с использованием одного источника напряжения питания. Это упрощает топологический рисунок элемента и обеспечивает его совместимость по уровням с НСПТ-схемамн.

Для создании адаптированных к САПР буферных элементов и обеспечения структурной и топологической совместимости их с НСПТ-элементамп, адаптированными к САПР, предлагается ряд принципов построения буферных элементов:

1) буферный каскад выполняется к виде отдельной секции, при этом входной каскад реализуется как НСПТ-элемент в соответствии с принципами построения адаптированной к САПР этементпои базы;

2) транзисторы буферного каскада выполняюи -( в едином технологическом цикле с соответствующими гранлне юрами входною !. коц.» следовательно, имеют

'одинаковую с 1Гимн структуру;

3) наращивание нагрузочной способности Л У осуществляется увеличением ширины каналов транзисторов только выходного каскада, при этом соотношение ширин сохраняется неизменным путем использования специальных конструктивных решений;

•1) проницаемость буферного каскада для шин входного каскада обеспечивается применением дополнительных шин.

Разработан буферный элемент, отвечающий названным принципам проектирования адаптированной к САПР элемещиой балы.

Для созданных элементов получены выра,кения эквивалентной внутренней паразитной емкости, обусловленной наличием пересечений проводящих слоев п данных конструкциях.

Предложенные элементы характеризуются тонологич-ткон ин&'р иитиоггыо выводов, их конструкции позволяют наращивать нагрузочную способность, в набор разработанных СТП включены фаизшпые н iiv.ii.n- примитивы. Указанные

свойства позволяю» реалшо-'а: • и-.лмосило автомагический синтез топологии СКИС на основе данной элементной бал. .. предложенных алгоритмов.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Получены выражения дчя определения основных характеристик GaAs ■ цементов с непосредс твенпымп гкяшчи нсиоль.п'кчние » качес п«- нсходних данных физико-топологические нарамеIры Имеет vrpe.iitennon оценки помехоустойчивости НС ИТ-элементов предтожеиы бо. iei 11[> дк 1111 м■ ■ i• ■ выра 'м>>1П'' д. li иаи[).'1/Кеинй отпирающей и запирающей помех

2. Предложен и исследован новый режим работы племенiuii при напряжении питания ниже барьера IIIoiimi, обеспечивающий снижение работы переключения GaAs 1 [СПТ-элемен гов.

3. Получены выражения фп шко-топологической модели НС1 IT элемента, учитывающей такой режим работы.

Проведено исследование влияния мшпрукгншкпеунологпчас ких параметре.'! на электрические характеристики GaAs НСПТ-элечснтов в режимах с нормальным п поипженным напряжением питания Сформулированы рекомендации для проектирования н синтеза элементов. Определены возможности автоматического синтеза структуры и мнкрогоиологвп I ICflT-элемеитов.

,'). Разработаны методика и атгоршмы сшпеза GaAs НСПТ-элемептов, обеспечивающие возможно«ь автоматического синтеза топологии СБИС

6. С помощью разработанных программных средств реализован синтез ряде, элементов при различных исходных заданиях, па основании полученных данных выработаны рекомендации по применению предложенных вариантов алгоритма синтеза, различающихся по "т.екч ту" проектирования. Предложено использование весовых коэффициентов дли точной настройки алгоритма в компромиссе быс рродействие-помехоустойчньость-занимасмая площадь.

7. Разработаны конструкции адаптированных к САПР СБИС НС ИТ-элемента на GaAs ПТ, а также буферного элемента, применение которых обеспечивает возможность автоматического синтеза топологии СБИС.

Полученные в диссертационной работе результаты используются при выполнении научно-исследовательских работ в НИИ ЭТ (г. Воронеж), что

подтверждается справками об использовании, а также в учебном процессе кафедры конструирования электронных средств Таганрогского Государственного Радиотехнического Университета, что также подтверждается актами о внедрении результатов НИР в учебный процесс.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИОННОЙ РАБОТЫ

1. Кононлев Б.Г., Сковородников A.B., Ивченко В.Г. Элементная база СБИС нового поколения. //' Материалы XXXIX научно-технической конференции профессорско-преподавательскою состава, аспирантов н сотрудников ТРТИ. -Таганрог: ТРТУ, 1993, с. 132-133 2 Ивченко В.Г. Библиотека логических элементов для заказных GaAs-БИС. // Тез. докл. Первой Всероссийской научно-технической конференции с международным участием "Актуальные проблемы твердотельной электроники и микроэлектроники" (НЭМ-94). Часть 1. - Таганрог, 1991. - с. 103. 3. Ивченко В.Г., Сковородников А В. Повышение точности моделирования задержки в заказных СБИС" на основе сверхскоростных элементов в рамках линейной RC-аппроксимапии. /'/ Труды Второй Всероссийской научно-технической конференции с международным учзстнем ''Актуальные проблемы твердо те'п, но ii электроники и микроэлектроники" (ПЭМ-95). - Таганрог, 199."). -с. 137.

1. Ивченко В. Г. Исследование буферного элемента для заказных GaAs-БИС. //

Сборник научных трудов молодых ученых. - Таганрог, 1995. - с.8-13. 5. Ивченко В. Г. Исследование логических элементов GaAs-БИС. /, Известия

ТРТУ. - Таганрог: ТРТУ, 1995, N4, с. 137-138. В Ивченко В.Г., Рыпднн Е.А., Сковородников A.B. Пнтегрнровант .1 комплекс программ ЭЛИС-МИ КРОТОН. - Тез. докл. Всероссийской научно-технической конференции аспирантов и студентов "Новые информационные технологии, информационное, программное и аппаратное обеспечение'. Таганрог, 1995. - с. 157-158. I- Ивченко В. Г. Снижение потребляемой мощности в логическом элементе in GaAs 1ГГП1. / Тез. докл. Третьей Всероссийском научно-и:, -тческой ктчтф-'ремцин .кнпраншп и студентов "Техническая кпберн'-шка, радиоэлектроника и системы управления". - Таган|к>г, I99fi. с 20b >о;

1. Ивченко В.Г. Методика автоматического синтеза топологии элементов на ОаА; полевых транзисторах с загы ром Шотгкн. , / Труды Третьей Всероссийской научно-технической конференции с международным участием "Актуальные проблемы твердотельной электроники п микроэлектроники" (ПЭМ-96). Дивноморскос, 1996. -с.143.

2. Положительное решение по заявке N У.ИИТЗ.ЗД 2, на выдачу патента РФ от 22.03 95; Интегральный логический элемент. Коноплев В.Г., Бендерлн В.Д. Ивченко В.Г. Приоритет от 17.08.93;

Личный вклад диссертанта в работах, выполненных в соавторстве, заключается в следующем:

В работах 1, 9 - разработан адаптированный к САПР СВИС НСПТ-элемснт нг основе СаЛя ПТШ.

13 работе 3 - предложен способ повышения точности моделирования задержкт в заказных СБИС на основе сверхскор««л пых элементов в рамках линейной КС аппроксимации.

В работе 6 - разработана методика автоматического синтеза тополопн элементов па ОаА$ полевых транзисторах с затвором Шоттки.

Таганрог. Типография ТРТУ. 1997 г. Зак. № 286. Тираж 100 экз.