автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Разработка и исследование архитектурных методов повышения быстродействия ЦМД ЗУ

МОСКОВСКОЕ НАУЧНО-ПРОИЗВОДСТВЕННОЕ ОБЪЕДИНЕНИЕ "ЭЛЕКТРОНМАШ" ИНСТИТУТ ЭЛЕКТРОННЫХ УПРАВЛЯВШИХ МАШИН (ИНЭУЮ

УДК 683.327.6.004.12

Матвеев Олег Валентинович

РАЗРАБОТКА И ИССЛЕДОВАНИЕ АРХИТЕКТУРНЫХ МЕТОДОВ ПОВЫШЕНИЯ БЫСТРОДЕЙСТВИЯ НМД ЗУ

специальность 05.13.05 - элементы и устройства вычислительной техники и систем управления

Автореферат

диссертации на соискание ученой степени кандидата технических наук

На правах рукописи

Москва - 1992 г.

/

Работа выполнена в отделе Лоиенных запоиинаших устройств института электронны! управляющих машин.

Научный руководитель- доктор технических наук, профессор

Раев В.К.

Официальные оппоненты: доктор технических наук.

профессор Огнев И.В.

. кандидат Физико-иатеиатических наук

карпенков С.Х.

Ведущее предприятие - НПО "ЭЛМА"

Зашита диссертации состоится • • 1992 г.

в _ час. _ нин. на заседании специализированного Совета

К.116.04.01 при институте электронных управляющих машин по адресу 117812. т.Москва. ГСП-1. ул. Вавилова. 84.

отзывы на автореферат в двух экзеыплясах. заверенные печатью учережления. просии направлять по алресу: 117812. Г.Москва. ГСП-1. ул. Вев.шзва, 24. Совет ИНЭУМ.

с диссертацией иохно

Автореферат разослан

Ученый секретарь специализированного совета кандидат технических наук, старший научный•сотрудник

ознакомиться в библиотеке института.

1 ¿Р/" у&гЛа^

1992 г.

& У

Красовский В.Е.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность проблемы, постоянное расширение' сфер применения СВТ на Земле и в Космосе■ где не всегда возможно применение электромеханических ВЗУ. обусловливает необходимость электронизации внесшей памяти ЭВМ. Электронизация внешней памяти заключается в создании надежных, стойких к воздействию дестабилизирующих Факторов ВЗУ на основе полупроводниковых и иагнитоэлектронных микросхем памяти. Тенденция к электронизации ВЗУ особенно проявляет себя в настояаее время в связи с развитием рынка малогабаритных компьютеров.

одним из возможных путей реализации программы электронизации является создание ВЗУ на цилиндрических магнитных доменах.' имя ЗУ характеризуются налехностью, энергонезависимостью. не имеют ограничений на количество циклов .перезаписи. Рассматривая 1Ш ЗУ как альтернативу электромеханическим ВЗУ. в качестве недостатка следует отметить, что. при сравнительно малом времени доступа. ШД ЗУ обеспечивают меньшую скорость передачи данных. В то хе время. поскольку [Ш-микросхемы <1ш мс> являются элементами памяти регистрового типа, то увеличение их информационной емкости сопровождается ухудпением параметров быстродействия, вследствие увеличения разрядности накопительных регистров и/или уменьшения частоты управляющего поля и/или увеличения количества накопительных регистров в полмассшзах ШЛ НС. Этими обстоятельствами определяется современная проблематика в области имл ЗУ.

лля решения задачи электронизации внешней памяти необходимо создание ряда электронных ВЗУ. удовлетворявши различным требованиям. одних из таких требовании, определяющим эксплуатационные качества подсистем внешней памяти, является увеличение их быстродействия. Вместе с тем. несмотря на значительное количество публикаций о проектировании ШЛ ЗУ. в литературе практически не представлены или детально не разработаны и ие исследованы методы структурной организации 1Ш1 ЗУ с целью повышения быстродействия подсистем внешней памяти и методы алгоритмического и программного обеспечения максимально возможного быстродействия ИМЯ. ЗУ с заданной структурой. Это делает актуальной задачу разработки структурно- алгоритмических и аппаратно-программных < методов повыаеиня быстродействия 11МА ЗУ, называемых в данной работе архитектурными методами. 2 Зак. #65

Цель работы. Целью диссертационной работы является разработка и исследование архитектурных методов повышения йвасшаакзй -ствия ВЗУ на основе ЦМ1 МС с параллельно-последовательной структурой и полевом выборкой. Лля достижения указанной цели в работе формулируются и решаются основные задачи.

1. Разрабатываются и исследуются нетолы повышения быстродействия за счет использования иерархии памяти на уровне НМЛ-накопителя.,

2. Разрабатывается и исследуется комбинированный метод повышения быстродействия НМЛ ЗУ за счет организации параллельного доступа к модулям накопителя и использования в контроллере кэш-буФера.

3. Разрабатывается и исследуется метод считывания сцепленных информационных страниц применительно к 11МЛ ЗУ с параллельным доступом к модулям накопителя.

4. Разрабатывается и исследуется метол, при котором одно икд ЗУ эмулирует несколько однотипных или разнотипных (НГМ1. НШ типа "Винчестер". НМЛ и т.п.) электромеханических ВЗУ.

5. разрабатываются методы и алгоритмы управления доступом и обменом информации в Ш ЗУ. '

Методы исследования. В работе использованы аппарат теории вероятностей, теории множеств. современной (абстрактной) алгебры, методы теории графов, комбинаторного анализа.

Научная новизна. Новые научные результаты, полученные автором в диссертация, состс >т в следующей:

- разработан и исследован структурно-алгоритмический метод повышения быстродействия ШШ ЗУ за счет применения энергонезависимого кэш-буФера. позволяющего уменьшить среднее время доступа при увеличении разрядности накопительных регистров иид НС и сохранить однородность запомнившей среды;

- разработан и исследован матричный принцип структурной организации 1ш зу с параллельным доступов к модулям накопителя, обеспечивающий увеличение быстродействия устройств при нарашива-ним информационной емкости;

- разработан метод планирования доступа в ЦМЛ ЗУ с неоднородной структурой, обеспечивающий повышение быстродействия за счет оптимизации раоыеаения информации в 11М1-накопителе; '

: разработаны принципы управления доступом и обменом информацией в матричных НМД ЗУ. обеспечивающее достижение быстролейст-

- 5 -

вия. адекватного структурной организации;

- разработан и исследован метол групповой эмуляции электромеханических ВЗУ, позволяющий более полно использовать возможности конфигурации 1Ш ЗУ при работе в среде ЦС, уиеныпить аппаратные затраты на реализацию подсистем внешней памяти, сократить время выполнения операций обмена информацией иехлу логическими устройствами группового 1М1-эмулятора без участия Ш по сравнению с автономными имл-эмуляторами;

разработан комплексный метод отображения адресных пространств, позволяющий произвести отображение виртуального адресного пространства на адресное пространство 1ШЛ ЗУ с учетом

структурной организации и используемых методов повышения быстродействия;

сформулированы и доказаны пять теорем, разработаны математические модели 1Ш ЗУ с различной структурой со страничным и Файловым доступом к информации, а также критерии оценки и сравнения по быстродействию однотипных и разнотипных ВЗУ.

Практическая ценность работы заключается в следующем.

1. Разработанные в диссертации методы и средства позволяют на научной основе проектировать ЦМЛ ЗУ. обеспечивающие: большее быстродействие по сравнению с ранее созданными моделями ЦМЛ ЗУ; по меньшей мере сохранение ресурса внешней памяти при замене электромеханических ВЗУ типа "Винчестер".

2. При непосредственном участии автора разработан технический ряд ЦМЛ ЗУ для управляющих вычислительных комплексов иа баре см ЭВМ и ЭВМ семейства "Электроника" (СМ 6803. Ломен-6. Ломен-8. Ломен-9).

3. Разработаны аппаратные средства, позволяющие контроллеру управлять НМД-накопителем, модули которого построены на 1ш мс с различной информационной (еыкостыэ.

4. Разработан макетный образец 1ш ЗУ с матричной структурой емкостью 8 Мбайт для использования в бортовых вычислительных, комплексах. • ®

5. Разработана конкретная реализация комплексного метода отображения адресных пространств для Ш4Д.-эмУЛятора СМ 5803. позволяемая сократить время выполнения операции ввода/вывода более чем на 60 'Л.

6. Проведено экспериментальное исследование й Сравнительная оценка быстродействия НГМД (МС 53)1). НМЛ типа "Винчестер"

(СН 5508) и 1Ш ЗУ ("1онен-8"). Функционирующих в составе микроэвм типа ЛВКЗ в среде ОС ЯТ11.

Результаты работы реализованы при разработке технического ряда запоцинаюаих устройств серии "Лоыен". годовой экономический аФФект от внедрения результатов диссертационной работы составляет не менее 78 тыс. ру6. в масштабе предприятия. Акты о внедрении результатов работы приведены в приложении.

лппробаиия работы. Основные результаты диссертационной работы докладывались и обсуждались на четырех Всесоюзных семинарах по средствам памяти на имя/ВЕЛ (1985, 1989 гг.. г. Москва; 1987, 1991 гг.. г. Симферополь); на двух семинарах в центральном лектории общества "Знание" (ред. курн. МПСС. 1987. 1988 гг.. Москва), на конференции молодых ученых и специалистов ИНЭУМ (1986 г.. Москва), на городской конференции молодых ученых и специалистов (1988 г., Москва).

Публикации. По теме диссертации опубликованы 14 печатных работ. получены 4 авторских свидетельства на изобретения. Основные научные и ярактичские результаты включены в 2 отчета ИНЭУМ по НИР (сн. раздел Публикации по теме).

Структура и обьеы работы. Диссертация состоит из введения, четырех глав, заключения, содержание которых изложено на 204 страницах машинописного текста, и включает 62 рисунка на 50 страницах. 13 таблиц . список литературы из 113 наименований и четырех приложения на 32 страницах.

СОЛЪ"ЖАНИЕ РАБОТЫ

в первой главе анализируются состояние и ресурсы увеличения производительности и емкости электромеханических и электронных ВЗУ. В данной Работе к электронным относятся ЗУ на полупроводниковых микросхемах памяти и нагнитоэлектронные ЗУ на основе технологии ШШВБЛ.

Анализ» освещенных в литературе способов построения многокристальных ПНЯ-накопителей. показал, что большинство серийно ¡выпускаемых в настоящее время 1Ш ЗУ являются устройствами с линейной структурой, в которых модули ЦНЛ-накопителя подключены к контроллеру посредством одного интерфейса накопителя. а при выполнении запросов на доступ обмен информацией производится между контроллером и одним выбранным модулем накопителя, линепная структура ЦНЛ ЗУ не позволяет повышать быстродействие устройства

при увеличении его информационной емкости модулями расширения. Метод повышения скорости передачи данных в 1Ш ЗУ.за счет увеличения количества параллельно работающих 1Ш-микросхем 11Ш ИС) не имеет универсального характера . поскольку при этом происходит увеличение размера Физической информационной страницы (ФИС). Произвольное увеличение размера ФИС приводит, в частности, к росту потерь от внутренней Фрагментации. Явление внутренней Фрагментации заключается в тон, что (поскольку Файлы, разметаемые и хранимые во внешней памяти, в обшей случае, не кратны разив ру ФИС ВЗУ) не менее половины последней информационной страницы Файла остается свободной. В Работе показано, что суммарный средний неиспользуемый информационный обьем в ВЗУ (Е^) равен

Е = Е » Р / <2 « Р >. где Е - общий информационный но СФ о

обьеы ЗУ; Р - размер ФИС; р - средний размер Файла в данном

СФ •

применении. И если достигается равенство Р = Р , вследствие

СФ

уменьшения среднего размера Файла 1Р ) или увеличения размера

СФ

увеличения размера-ФИС (Р). то неиспользуемый информационный обьем достигает половины общего информационного объема ВЗУ. Альтернативные способы структурной организации НМЛ ЗУ, ориентированные на повышение быстродействия устройства, методы управления доступом к информации, а такхе аппаратно-программные методы дальнейшего повышения быстродействия таких устройств в литературе либо полностью, либо недостаточно разработаны и исследованы.

На основе проведенного анализа обоснованы и сФормулировэны. основные задачи диссертационного исследования и определены пути их решения.

Во второй главе проводится теоретический анализ имл ЗУ с различной архитектурой на основе разрабатываемых критериев оценки быстродействия. Архитектура 1Ш ЗУ определяется как обобщение системы с точки зрения сушествлоших информационных потоков и способа их обработки. Выделяются следующие составные части архитектуры ШЛ ЗУ: структура запоминавшего устройства, алгоритмы управления доступом к ШШ-накопителю, алгоритмы планирования доступа к НИЛ-накопителю.

Применительно к имл ЗУ выделяются следующие уровни информационных потоков, характеризующиеся соответствующими задержками: имя-иикросбогка, контроллер имл ЗУ, операционная система, в качестве критерия оиенки быстродействия используется 3 Зак. №65

величина среднего времени выполнения запроса на доступ, названная

среднее время ввода/вывода Т -Т + Т ♦ Т . (Т - среднее время

ВВ Л П У Л доступа к информации, т - время передачи данных в накопителе и

П

контроллере, Т - время установки системы, определяющее задержки от моиента передачи управления из программы пользователя драйверу ВЗУ до момента начала позиционирования и от момента окончания передачи данных в центральный процессор (ЦП) до передачи управления в программу пользователя.

Лля сравнения по быстродействию двух взу вводится условие "кратного увеличения быстродействия ресурса внешней памяти". Данное условие выполняется, если для параметров быстродействия зу. согласно выбранной математической модели, характеризующихся Т

ВВ1

(для сравниваемого ВЗУ) и Т (для базового ВЗУ) выполняется

BBS

неравенство S»T i Т . Коэффициент S называется показателем ВВ1 ввг

относительного увеличения быстродействия. Частным случаен условия кратного увеличения быстродействия (при 5 -- 1) является "условие неуыенываваегося быстродействия ресурса внешней памяти".

Разработан и теоретически исследован метод структурной организации ШЛ ЗУ с энергонезависимым кэи-буФерон (ШЛ ЗУ с ЭНКБ). В кэп-буФере используются более быстродействующие имл мс. чей в имл'-накопителе. ланный подход позволяет уменьшить среднее время доступа при увеличении разрядности накопительных регистров имл НС и сохранить . однородность запоминавшей среды. По математическим наделяй линейного и иерархического UMI ЗУ (см. табл. 1) доказана теорема, в которой определены условия кратного увеличения быстродействия ресурса внешней памяти . Условие кратного увеличения быстродействия ресурса внешней памяти при сравнении быстродействия по среднему времени ввода/вывода линейного и иерархического ШШ ЗУ с ЭНКБ выполняется, если для заданного показателя относительного увеличения быстродействия S неравенства

Т + T 4 Т 4 Т

ЛН UH ПБ У s«h

Т * т * а»Т ♦ Т ♦ Т 1 - S'il - IiJ СЭ ЛК ЦК ГШ У

и

h > (S - l)/S являются истинными.

Проведено сравнение по быстродействию 1Ш ЗУ с ЭНКБ и ЗУ на

иерархических 1Ш MC. определено условие т, « т, т -. т >■ . ШС UH ЛИ ЛК

(Т - среднее время доступа к ФИС. разметенной в кэш-массиве ■ ЛИ

иерархических ШЛ НС), при выполнении которого имя ЗУ с ЭНКБ

Таблица 1

Выражения для оценки Т при страничном и Файловом

вв

доступе к информации для 1ш ЗУ различной структурой

тип ЦОД ЗУ Среднее время ввода/вывода

Линейное (страничное) т - Т * т * т + т ВВЛ 1Н ин ПБ У

Иерархическое с энергонезависимым кэш-буФерон (страничное) Т = ПМТ ♦ Т + 0«Т ) ♦ С1 -п»" (Т ♦ Т ) ♦ ввк СЭ к ик дн ин + т ♦ т ПБ У

Линейное (Файловое > Т Т * ГИТ » Т 1 • Т ВВЛ ЛН ПБ ин У

Иерархическое с энергонезависимым кэш-буфером (Файловое) Т (Г) = П«(Т * Т ♦ К»э»т ) ♦ (1-П)« ВБК СЭ ДК ЦК *(Т + Г»Т 1 * + т ЛН ин ' ПБ У

Т . Т - среднее время доступа к энергонезависимому кэи-буферу лк лн -

и имд-накопителю. соответственно; т . Т - время цикла записи/

ик Ш

считывания ФИС в ЭНКБ и 1Ш-накопителе. соответственно; Т

' СЭ

время поиска адреса требуемой ФИС в справочнике ЭНКБ; Л - коэффициент "удачи" (вероятность того, что требуемая ФИС находится в кэщ-буФере); т - время передачи ФИС из буфера данных контроллера ЦОД ЗУ; Ту - время установки системы; о - коэффициент

кратности'ФИС для ЭНКБ и 11МЛ- накопите ля. равный а ■■ Г /Р

си ск

«здесь Р иР - размеры ФИС в ШД-накопителе и ЭНКБ. соот-СН . СК

ветствешю).

таблица 2

Выражения для определения среднего времени ввода/вывода для матричных ШД ЗУ

тш1 имл ЗУ среднее время ввода/вывода

страничный доступ Файловый доступ

Матричное Т = ГТ +(1-(1-Г)П)Т ♦ ввм лн ин ♦т *т ПБМ УМ т - = Т +ГР/Й1Т «-ГТ ♦ ВВМ ЛН ПН ПБМ ♦т УМ

матричное с двухпортовым буфе рои данных т = ГТ М1-(1-Г)П)Т ♦ ВВМ1 Ш Ш +т +т ПБМ УМ т = т ♦ гг/шт + ПБМ УН .

г - вероятность произвольного доступа к информации (в соответствии с допущениями г = 1/Р); т " время обмена одной ФИС между

ЦП и контроллером матричного иод ЗУ, Т - время установки систе-

УМ

мы в матричном 1ШЛ ЗУ; й - вероятность того, что требуемая ФПС находится в кэш-бУФере матричного НМЛ ЗУ. 3*

обеспечивает большее быстродействие по сравнению с ЗУ на иерархических 1ШЛ МС.

Предложен метол повышения быстродействия за счет планирования доступа к модулям иш-накопителя. инеюаего неоднородную структуру. 1Ш-накопитель такого ЗУ содержит логические модули накопителя <ЛМН>. различающиеся как по емкости, так и по быстродействию. Планирование доступа посредством оптимизаций размещения информации достигается за счет того, что "часто используемая" информация размешается в ЛИН. имеющих большее быстродействие, а " редко используемая" информация разметается в ЛИН. имекяшх меньиее быстродействие. Доказана теорема, показывающая, что при равной информационной емкости ВЗУ

I

быстродействие неоднородного 1Ш ЗУ выше по сравнению с линейным НМЛ ЗУ вне зависимости от частоты обращении к субнакопителян в неоднородном устройстве. Возможность реализации 1Ш ЗУ с неоднородной структурой накопителя базируется на техническом решении (заишешгаи авторским свидетельством). позволяющем одному контроллеру управлять ыодуляии 1Ш-накопителя, построенными на нмд мс с различными структурными параметрами включая разрядность накопительного регистра, количество накопительных регистров и т.п.

Разработан и исследован матричный способ структурной организации 1Ш ЗУ. позволяющий повышать быстродействие при увеличении информационной емкости устройства за счет параллельного доступа к модулям накопителя, матричное ЦМЛ ЗУ содержит двухуровневый контроллер, состоящий из системного контроллера сСК) и наь.>ра периферийных контроллеров (ПК). ПК осуществляют непосредственное управление модулями накопителя при позиционировании, чтении и записи ФИС. СК осуществляет обмен информацией между 1Ш ЗУ и tin. а также Формирует поток команд на доступ к Физическим информационным страницам (ФИС) через набор ПК. Набор лмн обмен информацией, с которыми может производиться параллельно называется параллельным ЛМН (ГОШ).

Разработана и исследована модифицированная структура

матричного имя ЗУ. матричное UM4 ЗУ с двухпортовыми буферами

данных в ПК. обеспечивавшая дальнейшее повышение быстродействия

матричных UMfl ЗУ за счет совмещения во времени операций обмена

данными между уровнями хранения и обработки информации ск - пк и

ПК - ЛМН. выражения для опенки Т для матричных 1Ш ЗУ приведены

вв

в табл. 2. Сформулирована и доказана теорема, подтверждавшая Факт существования для матричных НМД ЗУ с двухпортовый буфером данных

Примечание. Коэффициент кратности а вводится в связи с тем, что 11М1 МС разной информационной емкости имеют различные количества накопительных регистров. Следовательно, при одинаковом количестве 1Ш МС, входящих в состав лмн, размеры ФИС Р и Р будут

ск сн

также различны.

таких значения размера Файла г, при которых Т „ (Г) ) Т (Р^1>.

ВВМЛ ввмл если выполняется неравенство Т < (Я-1)«Т _ .

ин ПБМ

Проведено сравнение по быстродействию линеиных и различных

вариантов матричных ЦМЛ ЗУ на НМЛ МС емкостью 3 Мбит с иироко используемыми в настоящее время моделями НМД типа "винчестер". Теоретические исследования показали-- 1) при замене НМД типа "Винчестер" на линейные ЦМЛ ЗУ. как правило, не обеспечивается сохранение быстродействия ресурса внешней памяти; 2) матричные ЦЙА ЗУ на сушествуюшей отечественной элементной базе способны конкурировать по быстродействию с НМЛ типа "Винчестер", имеющими среднее время доступа 28-65 мс и скорость передачи данных 625-960 кбаят/с (эффективная скорость передачи данных 127-363 кбаит/с).

Разработаны принципы управления 1Ш ЗУ с матричной структурой; принцип "деградации ПЛМН". заключагаияся в том. что алгоритмы управления матричным ймл ЗУ должны позволять уменьшение количества ЛМН в ПЛМН вплоть ло "вырождения" ПЛМН В ЛМН; принцип адекватного отображения адресных пространств, согласно которому при доступе к последовательному Файлу для обеспечения максимально возможного быстродействия в первую очередь увеличивается адрес ЛИН в ПЛМН. затем увеличивается адрес ФИС и в последнюю очередь должен увеличиваться адрес ПЛМН; принцип конвейерного выполнения операций обмена информацией, согласно которому быстродействие мэТричнш ДОЛ ЗУ может быть дополнительно повышено за счет совиепения во времени операций обмена между уровнями хранения и обработки информации <1Ш - СК - ПК - ЛМН).

Тр&тья глава посвяшена разработке и исследованию аппаратно-программных методов, обеспечивающих не только повышение быстродействия. но и расиирение Функциональных возможностей !Ш ЗУ.

эмуляция не позволяет полностью исползовать возможности и преимуиества архитектуры ШЦ ЗУ. одним из недостатков является невозможность использования максимальных конфигурация НМЛ-эмуляторов. Ланныя недостаток может быть устранен при построении цкл -эмуляторов большой емкости • методом; Групповой эмуляции. Групповая эмуляция - это эмуляция одним 11МЛ ЗУ нескольких

однородных (например, Шш) или разнородных (например, НШ типа "Винчестер" и НПШ электромеханических ВЗУ. 1ДОЛ ЗУ, эмулирующее несколько электромеханических ВЗУ. называется групповым НМЛ-эмулятором. Проведено теоретическое исследование быстродействия группового эмулятора НМЛ типа "Винчестер" и НГШ на основе матричного 1ШЛ ЗУ. при осуществлении обмена информацией между логическими устройствам^ в групповом 1Ш-энуляторе без участия Ш обеспечивается увеличение быстродействия ресурса внешней памяти до 32%.

Дополнительно быстродействие матричных 1Ш ЗУ может быть повышено за счет применения метода считывания сцепленных информационных страниц. Лля опенки увеличения быстродействия Ш4! ЗУ с различной структурой при применении метода считывания сцепленных фис в табл.з приведены выражения для определения среднего времени ввода/вывода. сравнение по быстродействию 1ш ЗУ с различной структурой при применении метода и без показало, что

Таблица 3

Выражения для определения т в 1Ш ЗУ при применении метода

ВВ

считывания сцепленных ФИС

тип имя зу Среднее время ввода/вывода

страничный доступ Файловый доступ

линейное ВВЛС к«Т »T *Т »T ' JH ) Iffl ПЕЛ УЛ Т • F/B*(T >Т )»т Ш UH ПБЛ У

Матричное (Т ВВМЙ г«т М 1-(1-Г)«tl )«т ♦ ЛИ 2 UH ff П' ПБМ УМ Т » IF/(2»R)1«T ♦ ЛН UH * F«T + Т ПБМ УМ

Матричное с двухпортовыми буферами данных (Т ) ввмлс Г«'Г М1-(1-г)«П ИТ ♦ ДН 2 Uli ПБМ УМ Т > (Г/(2«ЙП«Т + ЯН UH *< (F-ilmodRMMT *Т ЛБМ УМ

(И = 1 - 1Г/21/К, и = 1 - г Г/ (2»К) 1 /П. 1 2

с различной структурой при применении метода и без показало, что

увеличение быстродействия составляет.' до 76'/. - для линейных ¡Ш

ЗУ, до 54'/., - для матричных 1Ш ЗУ. до 95х - для матричных НМЛ ЗУ

с двухпортовым буферои данных.

Разработан комплексный метод отображения адресных

пространств, учитывающий особенности архитектуры и использования

аппаратно-программных методов повышения быстродействия- . 11МЛ ЗУ.

Данный метод применим для линеиных и матричных ¡ШЛ ЗУ, в которых

используются метол считывания сцепленных ФИС и/или метол

частичного исключения интерливинга лля 11МЛ-эмуляторов.

Игнорирование интерливинга при отображении адресных пространств в

НМД-эмуляторах приводит к унеиъгаеншо • быстролествия ресурса

внешней памяти, вследствие увеличения количества дополнительных

позиционирований при доступе к логически последовательным ФПС.

Суть метола частичного исключения интерливинга заключается в тон.

что в пределах любого цилиндра эмулируемого НМЛ v a .а е (А ):

1 + 1 1 В

а - а -- 1 о D i (1-1). где (А ) - виртулльное адресное

1*1 1 i+l.i В

пространство. ! - значение Фактора интерливинга. D - функция

1 + 1,1

расстояния при позиционировании из i-п на i + i-ю ФИС. При

частичном исключении интерливинга необходимость в дополнительном

позиционировании возникает при а < а и при перехоле с

1+1 1

цилиндра на иилинлр. отображение виртуального адресного

пространства (А ) на Физическое адресное пространство НМЛ ЗУ В

(А ), позволяющее учесть вышеперечисленные особенности построения Ф '

и применения устройства имеет следующий вид:

b = ta' di v(P«R»1«К»)j«I»к + К»(a'modi I + M«fa'div(R<I»K)JmodP + ii i l

+ (a'divl)modK ♦ l , (i) гле b e (A ); M - количество i i>

циклов управлявшего поля, тгебуемых лля выполнения операции

чтения/записи одной ФИС; р - количество ФИС. доступ к которым

может быть инициирован за L циклов управляющего поля: L -

разрядность накопительного регистра; Р = L div М ; К

коэффициент сцепления ФИС (при использовании метола считывания

сцепленных ФИС K-R, в противном случае, К-1); I - коэффициент

интерливинга; я - количество лмн в плш для' матричного инл ЗУ; а'

- пронормированный виртуальный адрес (а'=(а -l)mod(L«R)); A div В

- операция целочисленного деления А на В: л rood В - операция определения остатка от деления A m в.

Функции, определяющие адреса лмн в плнн и шшн в 1Ш-

накопителе, иие»т следующий вил;

d -- (a -l)div(L»R), (2)

е = ta'divtK'I)JmodR. . (3) i i

Использование метода комплексного отображения адресных пространств заключается в подстановке конкретных значений констант, зависящих от особенностей структуры запсминаюиего устройства (R), парметров структуры 1ШЛ МС (М, L), дополнительных методов повышения быстродействия (I. К) в выражения <1-3).

Четвертая глава посвяшена вопросам практического применения

- 14 -

архитектурных методов повышения быстродействия ЦМЛ ЗУ.

Разработан оптимизированный по времени выполнения алгоритм умножения на 26 для микропрограммной реализации в 11МЛ-амуляторе СМ5803. позволяющий более чем в шесть раз сократить время выполнения данной операции при отображении адресного пространства НГМД на адресное пространство НМЛ ЗУ (А - 26»т * Б . где А - виртуаль-

виртуальный адрес обращения к 1Ш ¿У. Т - требуемая дорожка. Б -

1 1 требуемый сектор) по сравнению с операцией универсального микропрограммного умножения.

Разработана ■ конкретная реализация комплексного метода отображения адресных пространств для НМЛ-эмулятора СМ5В03. позволяющая сократить время выполнения операций ввода/вывода не менее чем на 62Х.

конкретная реализация архитектуры автономных линейных 1Ш ЗУ. не являющихся эмуляторами электромеханических ВЗУ, и применение метода повышения быстродействия за счет аппаратной реализации алгоритмов управления доступом позволила уменьшить среднее время ввода/вывода ФИС по сравнению с 11МЛ-энуляторон равной информационной емкости не менее чем на 15/4.

Разработана конкретная реализация 11МД ЗУ с матричной структурой. Разработаны алгоритмы выполнения операций многостраничной записи и чтения с программным и прямым доступом для матричного 1Ш ЗУ типа "Ломен-9", основанные на принципах и методах управления доступом, разработанных во второй главе.

Проведено экспериментальное исследование и сравнительная опенка, быстродействия НГМД, НМД типа "Винчестер" и НМЛ ЗУ чоиен-8". функционирующих в составе микроэвм типа ЛВКЗ в среде ОС ОТ11. Экспериментальные данные (см. табл. 4) показывают, что 1Ш ЗУ "Домен-8" при функионировании в среде ОС ИТН не обеспечивает вы-' игрыиа по быстродействию по сравнению с НМД тина "Винчестер" при выполнении операций с Файлами малой длины вследствие существования времени подготовки операции, связанного с выполнением системных программ и обслуживанием каталога ВЗУ. В процентном отношении для операций копирования Файлов в 1Ш. ЗУ время подготовки составляет- от 37 до 97% от времени копирования Файлов размером 73 и 1 информационных блока, соответственно. экспериментально подтвержден теоретический вывод о необходимости повышения быстродействия линейных имл ЗУ. предназначенных для замены НМД типа "Винчестер". в вычислительных системах и комплексах, не лопускаютих уменьшения быстродействия ресурса внешней памяти.

Таблица 4

Оионка времени выполнения Файловых операций для ВЗУ разного типа

Файловая операция

1.Проверка ВЗУ imr/bad^ <ь04 бл>_

2.Загрузка операционной системы (BOOT)

оценка времени выполнения, с

чмл ЗУ ломен-в

m

20

4,91

D

■3.6»10

-5

9.6М0

НГМД МС5311

ш

го. ii

7,63

D

8« 10

НМЛ СМ550В

m

4,56

3,94

D

3.Трансляция Файла ххх.Р/3 (26 бл.) в xxx.НАС (65 бл . )

15,91

9,6>10

29.02

4« 10

12,85

4-,Удаление Файла (DELETE)

8,99

в, 4«10

-5

4,84

6.4«10

1,05

5.Создание Файла (CREATE)

2, 44

9,6«10

-5

4 ,02

4-10

1,08

6.Копирование Файла, размером:

а) 1 блок

б) 4 блока

в) 13 блоков

г) 22 блока Л) 29 блоков е) 45 блоков х) 58 блоков з) 73 блока

3,16 3,38 3,99 4,62 5,11 6,23 7,15 В,26

140 4,8«10 8, 4«10 4 «10 6, 4*10 9,6"10 6,4«10 6, 4М0

-7

)

-5

)

-5

'-5 )

-5

)

-5

5,76 6,02 6,6 7,02 7,4 8,46 9,8 10,25

6»10 3,6»10 3.640 4» 10 3.6«10 8« 10 4» 10 б«10

.-5

-5

.-3 -5 "-3

1,82 1.97 2,41 2.83 3,16 3,95 4,59 5,4

Примечание. Информационный блок в ОС стн равен 512 байтам; т - математическое ожидание; о - дисперсия.

з

4

5

3

5

3

3

3

5

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Впервые предложен, разработан и теоретически исследован структурно-алгоритмический метод повышения быстродействия 1Ш ЗУ за счет применения энергонезависимого кэш-буфера, построенного на НМЛ МС меньшей емкости, но большего быстродействия по сравнению с элементной базой имл-накопителя. СФорнулировэны и доказаны теоремы, определяющие условия, при выполнении которых 1шл ЗУ с энергонезависимым кэш-бУФером обеспечивают кратное увеличение быстродействия ресурса внешней памяти по сравнению с линеиныии НМЛ ЗУ и неуменьшение быстродействия ресурса.: внешней памяти по

сравнению с ЗУ на имд НС с иерархической внутренней структурой.

2. Впервые предложен, теоретически исследован и внедрен в разработку матричный принцип структурной организации ИМД ЗУ. позволявший повышать быстродействие устройств одновременно с увеличением информационной емкости устройства без увеличения размера Физической информационной страницы за счет осуществления параллельного доступа к' иодуляы имл-накопителя при страничном и Файловой обмене информацией.

3. Проведено сравнение по быстродействию математических моделей линейного и различных вариантов матричных имл ЗУ с широко используемыми в настоящее врсия иоделями НМД типа "Винчестер", которое показало: 1) при замене НМД типа "Винчестер" на линейное ЦМ1 ЗУ. как правило, не обеспечивается сохранение быстродействия ресурса внешней памяти, что подтверждается и экспериментальными исследованиями; 2) матричные 1Ш ЗУ без снижения быстродействия подсистемы внешней памяти способны заменять НМЛ тина "Винчестер" среднего быстродействия, имеющие среднее время доступа 28 - 65 мс и скорость передачи данных 625 - 960 Кбайт/с.

4. Впервые разработан и теоретически исследован метод групповой эмуляции электромеханических ВЗУ, позволяющий более полно использовать возможности конфигурации НМЛ ЗУ при работе под •/правлением конкретной операционной системы. Теоретическое исследование возможности создания групповых эмуляторов разнотипных электромеханических ВЗУ ( таких, как НМЛ. типа "Винчестер" и НГМД) на основе матричных 1Ш ЗУ показало, что выполнение обмена информацией между логическими устройствами группового ЦМЛ-энУлятора без участия центрального процессора позволяет обеспечить дальнейшее повышение быстродействия ресурса электронной внешней памяти.

б. Впервые разработан и исследован комплексный метод отображения адресных пространств, позволяющий произвести отображение виртуального адресного пространства на адресное пространство ИМЛ ЗУ с учетом структурной организации (линейное или матричное устройство) и используемых аппаратно-программных методов ' повыпения быстродействия (считывание сцепленных информационных страниц и/или частичное исключение интерливинга).

Оценка эффективности комплексного метола отображения адресных пространств на примере линейного имл ЗУ (11МД-эмулятор нгмд) с частичным исключением интерливинга показывает, что при

данном отображении обеспечивается на порядок меньшее время доступа к логическим последовательным ФИС по сравнению с традиционным динамическим способом отображения адресных пространств.

6. На базе разработанных методов в период с 1985 по 1991 гг. при непосредственном участии автора созданы и внедрены 4 типа ПИЛ ЗУ серии "Домен", отличавшиеся повышенным быстродействием и расширенными функциональными возможностями. На основные технические решения, заложенные в этих устройствах ¡кручено 4 авторских свидетельства на изобретения.

ПУБЛИКАЦИИ ПО ТЕМЕ

1-. Кузнецов с.о., Шотов А.е., Ланко А.А., Матвеев C.B., Прохоров Н.Л., Раев В.К. Малогабаритное 1МЛ ЗУ емкостью 256Кбайт - 4Мбайт на микросхемах серии К1602. - в кн. "Электронная внешняя память на ЦМЛ", М. :ИНЭУМ, 1988. С..4-14.

2. Матвеев о.В. Пути достижения компромисса "емкость-быстродеяствие" в НМЛ ЗУ болыяой емкости. - в кн. Сборник тезисов докладов IX всесоюзного объединенного научно-технического семинара "ШШВБЛ в системах обработки и хранения информации. Ломенные и нагни: ооптические устройства", М. :ИНЭУМ. 1989. С.128.129.

3. Матвеев О.в. Определение условий построения НМЛ ЗУ с производительностью равной производительности процессора. - В кн. ССсрник тезисов докладов VII1 Всесоюзного семинара "Элементы и устройства на ЦМЛ и ВЕЛ", М.¡ИНЭУМ, 1987, с.123,124. .

4. Матвеев О.в.. Раев В.к. К вопросу о быстродействии НМЛ ЗУ большой емкости. - в кн. "Электронная внешняя память на цилиндрических магнитных доменах". М. :ШЭУМ, 1988. с.35-47.

5. Матвеев О.В. Метод повышения быстродействия ЦМЛ ЗУ посредством применения энергонезависимого кэп-буФера. - Вопросы радиоэлектроники. Серия ЭВТ. 1990. вып. 8. с. 15-20.

6. Кузнецов С.О., Матвеев О.В. К вопросу об отображении двумерного адресного пространства накопителя на гибких магнитных лисках на алгесное пространство инл ЗУ. - В кн.; запоминающие устройства и системы памяти на Ш-1Д. , И.: ИНЭУИ. 1986, С. 54-60.

7. Исследований принципов построения ЗУ на НМД емкостью до 100 Мбайт т!«па "электронный винчестер". - Промежуточный отчет по НИР. шифр теми: 7193 794810, II гос. Ьег.: 02Й7.'0 072188, М, ¡ИНЭУМ.

1987• С.17-51.

8. Исследование принципов построения ЗУ на UM! емкостью до 100 Мбайт типа "электронный винчестер". - Окончательный отчет по НИР. Шифр темы : 7193 794810, N гос. per. 01 Ü7Ü077206, M.: ИНЭУМ. 1988, С. 8-39.60-76,126-142,201 208.

9. A.c. 1336105 (СССР). Доменное запоминающее устройство / ИНЭУМ; авт. изобрет. 3a*W«H с.м.. Красовский В.е.. Кузнецов с.о., Леонтьев Л.И. . Матвеев О.В.. Прохоров II.Л., Раев В.К., Шотов А.Е.-Заявл. 25.04.86, « 4062653; ОПУбЛ. В Б.П.. 1987, N.33.

10. Матвеев О.В.- Сравнение по быстродействию ÜM1 ЗУ большой емкости с матричной и линейной структурой. - Вопросы радиоэлектроники. серия ЭВТ, 1990. вып. 8, с.98-103.

11. Матвеев О.В., Раев В.К. Повышение быстродействия 1Ш ЗУ посредством применения накопителя с матричной стрзктурой. Микроэлектроника, 1990, том 19, вып. 6. с.600-603.

12. Матвеев о.в.. Раев В.к. К анализу характеристик быстродействия матричных и иерархических 1Ш ЗУ большой емкости. - Вопросы радиоэлектроники. 1990, вып.17. с.28-45.

13. Кузнецов С.О.. Ланко A.A., Матвеев O.B., имл ЗУ. одновременно эмулирующее два НГМД. - В кн. "Вопросы применения средств СМ ЭВМ в системах и сетях. М.-ИНЗУМ, 1980, с.54-60.

14. Кузнецов с.О.. Ланко A.A.. Леонтьев л.и., Матвеев О.в.. Прохоров Н.Л., Раев В.К., Йотов А.Е. Электронный диск СМ 5803 для микроэвм с интерфейсом "Общая шина". - Микропроцессорные средства и системы, 1988. П.2. С.78-81.

15. Леонтьев Л.и.. Прохоров Н.Л., Раев в.К.. Кузнецов с.о.. Ланко A.A., Матвеев O.B., Шотов А.Е. Электронное внешнее запоминающее устройство СМ 5803. - Приборы и системы управления, 1988, N.5, с.29-31.

16. A.c. 1485901 (СССР), устройство для считывания информации из доменной памяти / ИНЭ$т4; авт. изобрет. Кузнецов С.о.. Матвеев о.В., - Заявл; 21.10.87. # 4320145.

17. A.c. 1368919 (СССР). Устройство для преобразования Формата данных в доменной памяти / ИНЭУМ; авт. изобрет. захарян С.М.. Красовский В.Е.. Кузнецов С.О., Леонтьев Л.и.. Матвеев О,в., Раев В.К.. шотов а.е. - Заявл. 21.10.85, # 39g7780-, ОПУбл. в б.и. , 1980, н.э.

18. a.c. 1444886 (СССР). Устройство для считывания цилиндрических магнитных доменов / ИНЭУМ; авт. изобрет. Кузнецов С.О., ланко a.a., Матвеев О.в.. Уланова o.a. - Заявл. ю.02.87, # 4240779; Опубл. в

Б.И.i 1988, N.46.

19. Матвеев о.В. Архитектурные методы обеспечения быстродействия заполнивших устройств на UMI-ыикросхвмах высокой степени интеграции. - микроэлектроника. 1991. вып. 6< с.34 - 36.

20. Применение интегральных микросхем памяти. Глава 2, Архитектура НМЛ ЗУ, - И.i Радио и связь. 1992 г.. 780 е.. (в печати).

ИНЭУМ Тирая 100 экз. Залез »65