автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Проектирование плотноупакованной топологии фрагментов цифровых КМОП БИС

р\ \3 V»

САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

На правах рукописи

Миронов Сергей Эльмарович

ПРОЕКТИРОВАНИЕ ШЮТНОУПАКОВАННОЙ ТОПОЛОГИИ ФРАГМЕНТОВ ЦИФРОВЫХ КМОП БИС

Специальность: 05.13.05 - Элементы и устройства вычислительной техники и систем управления

АВТОРЕФЕРАТ диссертации на соисканйе ученой степени кандидата технических наук

Санкт-Петербург - 1994

Работа выполнена в Санкт-Петербургском государственном электротехническом университете.

Научный руководитель -

кандидат технических наук доцент ШУМИЛОВ Л. А.

Официальные оппоненты:

доктор технических наук профессор КЕНЫПИКОВ Г. Г.

кандидат технических наук старший научный сотрудник КАРМАНОВ М. В.

Ведущая организация - Акционерное общество закрытого типа "Светлана-микроэлектроника",, г. Санкт-Петербург.

Защита состоится "¿У" Щ-ОЬ^Я 199Ц\ в ЛЦ часов на заседании специализированного совета К 063.36.04 Санкт-Петербургского государственного электротехнического университета по адресу: 197376, Санкт-Петербург, ул. Проф. Попова,д. 5.

С диссертацией можно ознакомиться в библиотеке университета

Автореферат разослан

199 г

Ученый секретарь специализированного совета

Юрков КЗ. В.

- 1 -

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность теш. Одной из основных тенденций развития микроэлектроники является повышение уровня интеграции БИС, который в основном определяется следующими двумя факторами:

- уровнем развития технологии;

- плотностью упаковки топологии.

Очевидно, что при фиксации технологического уровня второй фактор является определяющим.

Топологическое проектирование - один из наиболее трудоемких этапов разработки БИС даже в современных условиях при наличии средств автоматизации проектирования, облегчавших и ускоряющих труд тополога. Его эффективность непосредственно определяет эффективность производства кристаллов БИС. Причем влияние качества .топологии очень велико, поскольку основной показатель эффективности производства, определяющий его стоимость, (процент выхода годных кристаллов) увеличивается с уменьшением площади кристалла, а зависимость имеет полиномиальный характер, Показатель степени прямо пропорционален сложности технологического процесса изготовления БИС (числу фотолитографий) , ибо определяется числом дефектов, возникающих как в самом кристалле, так и на каждой из стадий производства ИС.

разработка плотноупакованной топологии чрезвычайно сложный, трудоемкий процесс, и его ускорение и упрощение является одной из самых важных задач микроэлектроники, для решения которой в настоящее время широко используются различные средства автоматизации. К ним относятся различные графические редакторы топологии (сейчас и редакторы символической топологии), программы размещения и трассировки фрагментов топологии, программы генерации топологии, позволяющие не просто воспроизвести фиксированные топологические конфигурации, но и осуществить их параметризацию как структурную (разрядность схем), так и электрическую (подстройка ширин каналов транзисторов под заданную нагрузку).

В последнее десятилетие в связи с ростом числа фирм-изготовителей БИС и особенно быстрым совершенствованием технологии и широким применением интегральной реализации при разработке аппаратуры очень акт^и^йой стала и технологическая параметри-

зация разработок, позволяющая не ускорить процесс проектирования топологии, а практически "исключить" его при совершенствовании технологических норм на предприятии-изготовителе или при переходе на технологическую .линию другого предприятия.

Среди отечественных разработок методов- топологического проектирования БИС и инструментальных программных средств их поддержки, то есть САПР, в настоящее время отсутствуют те, которые комплексно решали бы проблему Технологической инвариантности. Можно констатировать, что эта область находится в стадии идейного созревания, хотя отдельные элементы - подходы к решению проблемы - уже просматриваются. Можно отметить два из них - сеточный метод разработки топологии и метод программной генерации гибкой топологии. Оба подхода интенсивно развиваются, но, обладая неоспоримыми-достоинствами, не лишены и недостатков. В частности, сеточный метод разработки .топологии obec-печивает существенное ускорение получения топологического чертежа, но его результатом является жесткая топология с двухкратным превышением площади кристалла. При реализации метода программной генерации гибкой топологии получается либо плотно-упакованная топология в конкретной технологии, либо не плотная с обеспечением инвариантности к проектным нормам.

На западном рынке период идейного созревания анализируемой области, по-видимому, закончился. Свидетельством этому может служить появление в начале 1990 г. коммерчески доступных инструментальных программных средств, решающих проблему технологической инвариантности, например, изделия авторитетной фирмы Valid Logic System (США) - пакета Construct Process Independent. Цена этого пакета - 50 тыс. долларов

Предметом исследования диссертационной работы является проектирование плотноупакованной топологии фрагментов цифровых КМОП БИС.

Поскольку в настоящее время достаточно четко обозначилась лидирующая роль КМОЛ-технологии, речь в первую очередь идет об этой технологии, хотя желателен еыход на более широкую область применимости.

Цель работы состоит в исследовании и . разработке методоЕ проектирования плотноупакованной топологии фрагментов КМОП БИС, снижавших трудоемкость и время проектирования и обеспечи-

- з -

вающих "долговечность" проектов и их переносимость с одной технологической линейки на другую, путем обеспечения их технологической инвариантности.

Согласно поставленной цели в диссертационной работе решались следующие задачи:

1. Исследование различных методов проектирования плотноу-пакованной топологии фрагментов цифровых НМОП БИС и оценка их пригодности для обеспечения технологически инвариантного проектирования.

2. Получение для различных методов проектирования топологии цифровых комплементарных схем в КМОП-технологии с двухслойной металлизацией оценок по.плотности упаковки и оценок по соотношению величин паразитных параметров (площадей активных областей транзисторов), и выбор для дальнейшего исследования метода, поддающегося формализации и обеспечивающего максимальную плотность упаковки.

3. Разработка методики оценки аппаратурных затрат при проектировании.цифровых КМОП БИС для различных методов проектирования топологии фрагментов.

4. Выбор состава и способа организации элементов конструктива, обеспечивающего реализацию выбранного метода проектирования.

5. Разработка алгоритма сжатия топологии фрагментов цифровых КМОП БИС в соответствии с выбранным для реализации методом.-

Методы исследования. Результаты исследований, включенных в диссертацию, базируются на методах проектирования топологии, теории КМОП-схем, теории графов, а также на накопленном опыте и результатах в области проектирования топологии фрагментов цифровых КМОП БИС, полученных при выполнении на кафедре ВТ СПбГЭТУ НИР N 3600/0ЛБИС-8 с НИИЭТ (г. Воронеж), НИР N 4935/0ЛБИС-9 с ЛКТБ ЛОЭП "Светлана" (г. Санкт-Петербург) и НИР "ТРАВАСКА-РВЭ" и "ТРАБАСКА-2-РВ0" с ЛОНИИР (г. Санкт-Петербург).

Научная новизна полученных в работе результатов заключается в следующем:

1,- Выполнены классификация и сравнительный анализ известных методов проектирования плотноупакованной топологии . фраг-

ментов цифровых КМОП БИС.

2. Предложены два новых метода технологически инвариантного проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС:

- метод программируемого БМК (метод БМК с технологически инвариантно программируемой топологией поля разводки);

- метод виртуальной сетки, основанный на сжатии топологии и принципиально отличающийся от известных возможностью изменения формы транзисторов в процессе сжатия, что позволяет обеспечить плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную.

3. Для различных методов проектирования топологий цифровых комплементарных схем в КМОП-технологии с двухслойной металлизацией получены оценки . по плотности упаковки и по площади активных областей их транзисторов, вносящих основной вклад" в паразитные емкости каскадов схем. Максимальная плотность упаковки и минимальная площадь активных областей достигается в рамках метода виртуальной сетки с изменяющейся топологией элементов (после топологий, выполненных вручную).

4. Предложена методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС, базирующаяся на соотношении йлотноетей упаковки топологии фрагментов цифровых КМОП БИС для различных методоЕ проектирования топологии фрагментов.

5. Предложен способ секционной топологической организации КМОП-транзисторов, обеспечивающий реализацию предложенного метода проектирования на основе виртуальной сетки благодаря возможности изменения формы транзисторов в процессе сжатия топологии.

6. Предложен алгоритм сжатия, обеспечивающий плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную, благодаря возможности изменения формы транзисторов ь процессе сжатия, что ранее считалось нефорг,'авизуемым.

Практическая ценность диссертационной работы состоит в том, что:

1. Предложенная методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС позволяет определять площадь

функциональных фрагментов цифровых КМОП БИС для различных методов проектирования без трудоемкой и длительной разработки фрагментов до уровня топологического чертежа, что делает возможным ее использование на верхних этапах -проектирования вычислительного устройства.

2. реализация предложенных в работе методов и алгоритма в САПР БИС позволит:

- обеспечить высокую плотность упаковки топологии фрагментов цифровых КМОП БИС;

- значительно упростить и ускорить процесс разработки плотноупакованной топологии путем сокращения объема рутинной работы;

- обеспечить "долговечность" проектов и их переносимость на новые технологические линейки за счет автоматизации переработки топологии при переходе на новые конструкторско-технологические требования (КТТ) как при совершенствовании технологии на одном производстве, так и при переходе к технологии, реализованной на другом.

Кроме того, к практическим результатам диссертационной работы следует отнести:

- разработку генератора топологии конвейерного универсального матричного умножителя на основе модифицированного алгоритма Бута в фиксированной' 2-мкм КМОП-технологии с двухслойной металлизацией, -работающего с форматами данных в дополнительном коде, прямом коде или без знака, с параметризацией разрядности как множимого, так и множителя и настройкой на заданную выходную нагрузку;

- разработку технологически инвариантного генератора топологии поля БМК на базе спроектированного в НИИ Электронной Техники города, Воронежа БМК "Титул-30";

- разработку генерального плана и технологически инвариантного генератора топологии ячеек БИС схемы "сложения-сравнения-выбора" (основной части декодера Витерби - устройства, используемого для повышения надежности передачи информации путем помехоустойчивого кодирования) на основе' виртуальной " сетки с постоянной топологией элементов.

Внедрение результатов работы. Результат работы использованы при выполнении НИР N ЗбОО/ОЛБИС-8 с НИИЭТ (г. Воронеж),

- 6 - . '

НИР N 4935/ОЛБИС-9 с ЛКТБ ЛОЭП "Светлана" (г. Санкт-Петербург) и НИР "ТРАБАСКА-РВО" и "ТРАБАСКА-2-РВ0" о- ЛОНИИР (г. Санкт-Петербург). Внедрение результатов работы в ЛОНИИР подтверждается актом о внедрении.

По материалам диссертационной работы в еГОГЭТУ на кафедре Вычислительной Техники для цикла "Конструкторско технологические основы производства ЭВМ" и для специализации "Проектирование ВИС средств вычислительной техники" подготовлены и издаются методические указания к курсовому проекту "Проектирование фрагментов цифровых БИС на КМДП-структурах", в разработке которого аспирант принимал активное участие.

Апробация работы. Положения диссертационной работы докладывались в 1993 г. в Санкт-Петербурге на международной конференции "First Russton. Satellit Conference "RUSSAT'93".

В составе проекта "Разработка технологически инвариантного метода"проектирования топологии фрагментов КЮП БИС и инструментальных программных средств его поддержки" работа'была представлена на конкурс грантов в МГИЭТ (г. Москва-Зеленоград) в 1993 г. по разделу IV-ПК : ."Новые методы проектирования и конструирования полупроводниковых приборов, интегральных микросхем и РЭА", направление 1У-ПК-1 : "Проектирование полупроводниковых приборов и микросхем" (код по ГАСНИ 47.05. 05), прошла независимую экспертизу и получила финансирование на два года. Шифр темы ГБ-2-ГР-ВТ-18.

• Публикации по работе. К основным публикациям по теме диссертации относятся б печатных работ, из которых 1 - тезисы доклада на международной конференции, 3 - депонированные рукописи и 1 - авторское свидетельство.

Структура и объем работы. Диссертация состоит из списка сокращений, введения, трех глав, заключения и списка литературы, включающего 116 наименований. Основная часть работы изложена на 126 страницах машиннбго текста. Работа содержит 97 рисунков, 12 таблиц.

КРАТКОЕ СОДЕРЖАНИЕ РАБОТЫ

Во' введении показана актуальность темы диссертации, сформулированы цель и задачи исследования, дана обшая характерно-

тика работы.

Диссертационнная работа содержит три главы, посвященные соответственно:

- классификации и сравнительному анализу методов проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС;

- вопросам формализации и возможности автоматизации одного из двух предложенных в первой главе новых методов технологически инвариантного проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС;

-•описанию разработки и конкретных примеров практического применения некоторых из рассмотренных методов проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС.

Первая глава посвящена классификации и сравнительному анализу методов проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС.

В результате выполнения классификации методов проектирования . топологии фрагментов цифровых КМОП БИС среди генераторных методов, методов на основе БМК и сеточных методов, включающих в себя и методы со сжатием топологии (методы виртуальной сетки) были выявлены две свободные "экологические ниши", для заполнения которых были предложены два,новых метода технологически инвариантного проектирования топологии фрагментов цифровых ШОП БИС:

. - метод программируемого БМК;

- метод виртуальной сетки (ВС) с изменяющейся топологией элементов.

Решение проблемы технологической инвариантности применительно к БМК заключается . в переходе к программируемым БМК, 1редполагающим не только "программирование" разводки конкрет-1ых схем в поле конкретного БМК, но и разработку программ ге-юрации топологии поля конкретного БМК в функции от техЕОЛоги-юских параметров.

В рамках виртуальной сетки с изменяющейся топологией зле-аентов (как и в виртуальной сетке с элементами с постоянной топологией) технологическая инвариантность обеспечивается ин-¡ариантным к технологическим нормам описанием топологии и системой сжатия топологии.

Описание топологии выполняется на уровне описания ее эскиза в обобщенном конструктиве без' ■ точного указания координат, для чего и используется понятие виртуальной сетки. Точное местоположение компоненты топологии получают только после выполнения процесса сжатия 'в конкретных проектных нормах конкретной технологии.

В работе выполнена оценка эффективности проектирования топологии различными методами, в том числе ориентированными на технологически инвариантную разработку топологии.

Сравнение проводилось по критериям технологической инвариантности (возможности реализации топологии в произвольных проектных нормах), плотности упаковки фрагмента и по площади активных областей его транзисторов, вносящих основной вклад в паразитные емкости каскадов схем.

Для анализа методов проектировглия топологии был выбран двоичный одноразрядный полный сумматор.

Несмотря на то, что' среди существующего многообразия схемотехнических стилей для сравнения был выбран лишь ■один (комплементарная реализация), а сравнение топологических' решений осуществлялось на примерах схем, реализованных в 2,5-мкм КМОП-технологии с двухслойной металлизацией, можно с уверенностью говорить ' о том, что это повлияло лишь на конкретные количественные оценки. Качественные же оценки не аависят от "-выбора схемотехники, и от конкретных технологических норм.

Результаты сравнения методов свидетельствуют о достижении наибольшей плотности упаковки топологии при проектировании на основе виртуальной сетки с изменяющейся топологией элементов. Трудоемкость данного метода также наибольшая (после генераторного метода, использующего разработанные вручную топологии, практически не поддающиеся технологической параметризации) .

Доказательством того, что метод виртуальной сетки с изменяющейся топологией элементов обладает максимально возможной для регуляризованных топологий плотностью упаковки, является сам принцип, заложенный в его основу: в рамках данного метода осуществляется сжатие не строк и столбцов ВС и даже не групп

ячеек сетки, а индивидуальное сжатие каждой ячейки сетки.

В результате выполнения сравнительного анализа методов проектирования топологии фрагментов по плотности упаковки предложена методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС, базирующейся на соотношении плотностей упаковки топологии фрагментов цифровых КМОП БИС для различных методов проектирования топологии фрагментов.

Оценка заключается в пересчете площади эскиза фрагмента на сетке с постоянным шагом (эскиза топологии, выполненного простейшим из существующих методов) в площадь фрагмента, реализуемого с помощью выбранного метода проектирования. Пересчет осуществляется с помощью соотношений по плотности упаковки для различных методов проектирования топологии фрагментов, определяемых' для конкретной технологии на примере близкой по сложности к сумматору схемы (или нескольких схем).

Вторая глава посвящена вопросам топологической организации КМОП-элементов цифровых БИС и алгоритму сжатия топологии фрагментов цифровых КМОП БИС на. виртуальной сетке, представляющим в совокупности новый-метод технологически инвариантного проектирования регуляризованных топологий фрагментов .цифровых КМОП БИС . метод виртуальной сетки с изменяющейся топологией элементов, превосходяйдай по плотности упаковки ранее известные.

Обеспечиваемая данным методом предельная для автоматических методов проектирования плотность упаковки топологии достигается благодаря возможности изменения формы транзисторов и взаимного положения их частей в процессе, сжатия, в результате которого транзисторы как бы "обвивают" соседние элементы, образуя коленца, перпендикулярные изгибаемому затвору. Наибольшая эффективность сжатия достигается в том случае ^ у- когда контакты к активным областям транзисторов, разделенные затворами располагаются в шахматном порядке.

На основании анализа методов технологически инвариантного проектирования топологии фрагментов цифровых КМОП БИС, рассмотренных в главе 1, предлагается модель сжатия топологии, которая в дальнейшем будет называться гравитационной.

Сущность гравитационной модели сжатия поясним на следующем примере. Представим себе, что топология "встряхивается", в результате чего жесткие соединения частей нарушаются, и они

(части) под действием "силы тяжести" начинают смешаться относительно друг друга насколько позволяют их "природа", взаимное расположение и "поверхность", на .которую они опускаются.

Смещение продолжается до тех пор, пока "гравитация" не будет скомпенсирована "силами реакции опоры", в качестве которых выступают топологические правила, определяющие минимальные допустимые расстояния между частями топологии и максимально возможное увеличение ширин какалов транзисторов в процессе сжатия (вследствие образования коленец, перпендикулярных изгибаемым затворам измененяющих форму транзисторов).

После окончания сжатия, когда закончится перемещение "верхних" элементов топологии, аналогичные действия выполняются при повороте уплотняемого фрагмента (вдоль другой его оси).

Сжатие выполняется в два этапа.

На первом этапе элементы топологии смешаются друг относительно друга, и в процессе описанных действий осуществляется переход от технологически инвариантного описания топологии к ее описанию в конкретных технологических нормах, в результате которого элементы -топологии приобретают конкретные размеры и конкретное взаимное расположение.

На втором этапе подвижность приобретают не только элементы, но и их части, а именно - части транзисторов, что позволяет осуществить дополнительное сжатие топологи.

Принципиальным отличием предлагаемого во второй главе варианта реализации метода ВС с изменяющейся топологией элементов, позволяющим формализовать процесс сжатия активных элементов (что ранее считалось невозможным), является не организация программ генерации топологии транзисторов сложной формы, учитывающих многие факторы и параметры (технологические и типологические) , а представление транзисторов в виде сборок из элементов более низкого уровня сложности, подобных контактам и шинам; в виде сочлененных прямоугольных секций постоянной и переменной (но ограниченной) длины.

Итак, элементы становятся "растяжимыми", но все же длина секций транзисторов в отличие от длины шин должна быть ограничена во избежание изменения электрических характеристик схем (задержек). Поэтому сжатие в предлагаемом методе существенно усложняется по сравнению с описанными в литературе способами

реализации сжатия в методах с постоянной топологией элементов.

В предлагаемом во второй главе алгоритме сжатия в частности появляются;

- действия по обеспечению ' ограничения переменной длины "растягивающихся" секций транзисторов, требующие двухксатного анализа строк ВС;

- действия по устранению разрывов, возникающих при построчном сжатии фрагмента между секциями транзисторов, расположенными в разных строках ВС, требующие човторного построчного сжатия фрагмента в обратном направлении (во время которого, кроме того, с помощью ограничений на взаимное смещение и изменение длины секций транзисторов и отрезков шин устраняются не-«ужные изгибы межсоединений и транзисторов).

Однако выполненный по эмпирической формуле расчет показал, что, несмотря на существенное усложнение сжатия и сравнительно небольшой выигрыш по плотности упаковки топологии по сравнению с наиболее совершенным из описанных в литературе методов проектирования на основе виртуальной сетки (виртуальной сетки с элементами с постоянной топологией), экономический эффект от использования предлагаемого метода достаточно велик. В зависимости от уровня технологии (сложности технологического Процесса) • при использовании виртуальной сетки с элементами с изменяющейся топологией процент выхода годных кристаллов увеличится в 1,13 - 1,49 раза (для кристаллов площадью 0,3 - 0,6 кв. см).

Третья глава посвящена рассмотрению конкретных примеров реализации и применения рассматривавшихся в работе методов проектирования топологии фрагментов цифровых КМОП БИС, а именно:

- генераторного„метода;

- метода программируемого БМК;

-■ метода ВС с постоянной топологией элементов.

В качестве примера использования генераторного метода проектирования топологии в третьей главе рассматривается программа генерации топологии матричного умножителя, спроектированная с помощью системы ТРАС, являющейся топологическим расширением языка С++ и позволяющей взамен жесткой топологии библиотечного фрагмента создавать множество технических реадиза-

ций функционального фрагмента с . различными видами параметризации.

Специализированный кремниевый компилятор (СКК), о котором идет речь, генерирует топологию конвейерного универсального матричного умножителя с умножением на группу (пару) разрядов в 2-мкм КМОП-технологии с двухслойной металлизацией (под универсальностью понимается возможность работы схемы как в конвейерном, так и в обычном прозрачном''режиме). Устройство осуществляет умножение чисел в дополнительном коде, в прямом коде и чибел без знака. Конкретная реализация фрагмента определяется набором значений параметров, таких как разрядности операндов (как множимого; так и множителя) и емкость выходной нагрузки, вводимых в программу в диалоге. Глубина конвейеризации определяется автоматически по критерию минимума периода поступления входных операндов.

Программа СКК имеет 8200 строк исходного текста и занимает 530 Кбайт оперативной памяти, время генерации топологии на РС/АТ-286 - 40 с.

Конвейерный умножитель разрядностью 32 х 32 занимает площадь 10,1 кв. мм (2,9 ммх 3,5 мм), плотность упаковки его .{топологии 2870 транзисторов на 1 кв. мм. Сдвоенная ячейка матрицы умножителя, включающая 2 одноразрядных сумматора и 2 мультиплексора "5 в 1" (72 транзистора), имеет габариты 134 мкм х 149,5 мкм. Площадь топологии одноразрядного двоичного сумматора на 40 % меньше, чем в умножителе кристалла TMS320C25.

Следует отметить, что генераторный.метод обеспечивает наибольшую плотность упаковки топологии благодаря использованию разработанных вручную топологий, практически не поддающихся технологической параметризации и требующих' наибольших трудозатрат при проектировании.

Одним из простейших способов достижения технологической инвариантности является проектирование схем на основе БМК Однако, переход к новым КТТ предполагает не только пересчет значения шага сетки БМК - единственной единицы, определяющей взаимное расположение элементов топологии БМК, но и проектирование в новых КТТ самого поля БМК, на которое будет переноситься созданный ранее проект БИС или ее фрагмента. -

- 13 -

Такта« образом, технологическая инвариантность проекта на основе БМК достигается созданием программ, генерирующих, топологию поля конкретного БМК как функцию от КТТ.

Примером такой программы может служить программа CHIP, спроектированная с помощью системы' ТРАС, генерирующая поле БМК типа спроектированного в НИИ Электронной Техника города Воронежа БМК "Титул-30".

Помимо технологической осуществляется и топологическая параметризация поля БМК, заключающаяся д, задании пользователем ширин каналов транзисторов р- и ri-типа путем указания потенциального числа проводимых над транзисторами шин нижнего металла. Кроме того, пользователь задает требуемое для реализуемого им проекта число пар диффузионных областей р- и п- типа и число затворов в диффузионной области.

Программа генерации поля БМК содержит 200 строк исходного текста и занимает 63 Кбайт оперативной памяти. Время генерации топологии на РС/АТ-286 - 5 с.

Еще одним примером использования методов технологически инвариантного проектирования топологии фрагментов цифровых КМОП БИС является применение метода виртуальной сетки.с постоянной топологией элементов при разработке на РС/АТ-286 программ генерации топологии ячеек БИС схемы "сложения-сравне-ния-вкбора" основной части декодера Витерби - устройства, используемого для повышения надежности передачи информации путем помехоустойчивого кодирования.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. В результате выполнения классификации и сравнительного анализа известных методов проектирования топологии фрагментов цифровых КМОП БИС предложены два новых метода технологически инвариантного проектирования плотноупакованной топологии фрагментов цифровых КМОП БИС:

- метод программируемого БМК (метод БМК с технологически инвариантно программируемой топологией поля расводки);

- метод виртуальной сетки, основанный на сжатии топологии и принципиально отличающийся от известных возможностью изменения -фермы транзисторов в процессе сжатия, чт.о позволяет обес-

печить плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную.

2. Для различных методов проектирования топологии цифровых комплементарных схем в КМОЛ-технологии с двухслойной металлизацией получены оценки по плотности упаковки и по площади активных областей их транзисторов» вносящих основной вклад в паразитные емкости каскадов схем. Максимальная плотность упаковки и,- минимальная площадь активных областей достигается в рамках метода виртуальной сетки с изменяющейся топологией элементов (после топологий, выполненных вручную).

Э-, Предложена методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС, базирующаяся на соотношении плотностей упаковки топологии фрагментов цифровых КМОП БИС для различных методов проектирования топологии фрагментов.

4. Предложен способ секционной топологической организации КМОП-транзисторов, обеспечивающий возможность изменения их формы в процессе сжатия топологии.

5. Предложен ^алгоритм сжатия топологии, обеспечивающий плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную, благодаря возможности изменения формы транзисторов в процессе сжатия, что ранее считалось не-формализуемым.

6. Выполнена разработка нескольких программ генерации топологии фрагментов КМОП БИС:

- генератора топологии конвейерного универсального матричного умножителя на основе модифицированного алгоритма Бута в фиксированной 2-мкм КМОП-технологии с двухслойной металлизацией, работающего с форматами данных в дополнительном коде, прямом коде или без знака, с параметризацией разрядности как множимого, так и множителя и настройкой на заданную выходную нагрузку;

- технологически инвариантного гёнератора топологии поля БМК на базе спроектированного в НИИ Электронной Техники города Воронежа БМК "Титул-30";

- генерального плана и технологически инвариантного генератора топологии ячеек БИС схемы "сложения-сравнения-выбора" (основной части декодера Витерби - устройства; используемого

для повышения надежности передачи информации путем помехоустойчивого кодирования) на основе виртуальйой сетки с постоянной топологией элементов.

ОПУБЛИКОВАННЫЕ РАБОТЫ Ю ТЕМЕ ДИССЕРТАЦИИ '

1. Chip Development of Viterbl Decoder with Parallel Processor / I.S. Zuev, S.E. Mironov, E. V. i'ustygin, L. A. Shumilov // Proc. of First International Russion Conf. on Satellite Communications "RUSSAT'93", St. Peterburg, 1993, April 19-23 / Edit, by Galkin and Polishuk.-'USA, Boston, Massachusetts: Published by Information Gate Keepers Inc., 1093.- P. 387-389.

2. Сравнение методов технолбгически инвариантного проектирования топологий фрагментов"' -КМОП БИС / Г. И. Берлинков, И. с. Зуев! С. Э. Миронов, Л. А. Шумилов // ГЭТУ. - С.-Пб.. 1993,88 е.: ил. - Деп. в ВИНИТИ 31.08.93, N 2364-В93.

3. Зуев.ЕС., Шронов С.Э. Инструкции элементов при проектировании топологий фрагментов Ш)П! БИС на виртуальной сетке / ГЭТУ. - С. -Ш. , 1993. - 37" с.:' иЛ; ■ - Деп.. в ВИНИТИ' ЗГ. 0& 93. N 2365-В93.

4. Зуев И. С., Миронов С. Э. Гравитационный алгоритм сжатия топологий, фрагментов КМОП БИС на виртуальной сетке / ГЭТУ, - С. -Пб., ' 1993. - 30 с.: ил. - Дёп. В ВИНИТИ 31.08. 93, N 2366-В93.

5. А. с. 1674110 СССР, МКИ Q 06 F 7/52. Матричный умножитель /КС. Зуев, С.Э. Миронов, ЁГ. Мистюков, Л.А. Шумилов (СССР).- N 4453299/24; Заявл. 29.06.88; Опубл. от 30.08.91; Бюл. N 32.- 2 с

Подп. к печ. 12. 05.94, Офсетная печать. Печ. л. 1,0; Тираж 100 экз. Зак. N 69.

Формат . 60 х 84 1/16. 'уч.!г - изд. Л. 1,0. Бесплатно,

Ротапринт МГП "Поликом" iУ7376, Санкт-Петербург, ул. Проф. Попова, 5