автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Организация программного обеспечения для логического моделирования и диагностики цифровых устройств на мини и персональных ЭВМ

О г 90

ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА И ОРДЕНА ОКТЯБРЬСКОЙ РЕВОЛЮЦИИ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ имени В. И. УЛЬЯНОВА (ЛЕНИНА)

На правах рукописи

УКСУСНИКОВ Юрий Геннадьевич

УДК 681.32:53.072

ОРГАНИЗАЦИЯ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ И ДИАГНОСТИКИ ЦИФРОВЫХ УСТРОЙСТВ НА МИНИ И ПЕРСОНАЛЬНЫХ ЭВМ

СПЕЦИАЛЬНОСТЬ 05.13.12 — СИСТЕЛШ АВТОМАТИЗАЦИИ ПРОЕКТИРОВАНИЯ (ПРОМЫШЛЕННОСТЬ)

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

ЛЕНИНГРАД —

1990

Работа выполнена в Ленинградском ордена Ленина и ордена Октябрьской Революции электротехническом институте имени В. И. Ульянова (Ленина).

Научный руководитель — кандидат технических наук доцент АЗБЕЛЕВ П. П.

Официальные оппоненты: доктор технических наук профессор НЕМОЛОЧНОВ О. Ф. кандидат технических наук СМИРНОВ С. И.

Ведущая организация указана в решениях специализированного совета.

Защита диссертации состоится « ^ » СХ/х-х^зСлаД, 1990 г# в час на заседании специализированного совета К 063.36.04 Ле-

нинградского ордена Ленина и ордена Октябрьской Революции электротехнического института имени В. И. Ульянова (Ленина) по адресу: 197022, Ленинград, ул. Проф. Попова, 5.

С диссертацией можно ознакомиться в библиотеке института. Автореферат разослан « ^ » 1990 г.

Ученый секретарь специализированного совета

ЮРКОВ ю. в.

I. ОБЩАЯ ХАРАКПРИС1ИКА РАБОТЫ

г!..".' -

тде/1 Актуальность проблемы. Быстрое усложнение функциональных уз-• устройств. реализуемых в ввде одной микросхемы, привел к тому, что моделирование как самих микросхем (БИС, СБИС), так и печатных плат, несущих БИС и СБИС, требует непомерно большого Бремени , особенно при имитации неисправностей. Это дополняется усложнением требований к моделированию, в частности - необходимостью выявления конфликтов состояний. Эти причины обусловили разработку новых подходов, конкретных методов и средств логического моделирования.

Использование специализированных аппаратно-программных моделирующих комплексов позволяет ускорять процесс моделирования на несколько порядков по сравнению с универсальными ЭВМ. Однако сложность и дороговизна таких комплексов приводит к тому, что системы автоматизированного проектирования радиоэлектронных устройств еще некоторое время будут пользоваться спросом. Распространение мощных персональных компьютеров, наиболее доступных проектировщику, способствует развитию этой тенденции.

Данная работа посвящена вопросам организации программного обеспечения при создании систем логического моделирования на мини и персональных ЭВМ. Конкретную практическую проверку положения работы прошли при разработке подсистемы для логического моделирования и диагностики цифровых устройств. Необходимость разработки системы объясняется стремлением создать программные средства для проектирования ЦУ на наиболее доступных проектировщику вычислительных комплексах, позволяющие также решать задачи, связанные с технической диагностикой. При создании подсистемы основное внимание предполагалось уделить повышению достоверности получаемых результатов при моделировании как исправных, так и неисправных цифровых устройств с сохранением приемлемой для практики производительности.

Весьма актуальной задачей на сегодня является увеличение размерности :лэ;;?лируемых схем, составленных из сложных функциональных узлоз, на мин« и персональных ЭВМ. В современных САПР всё чаще используют метод функционального моделирования, поскольку представ!!:>> ;унк:;нончл7.но-сложных элементов на вентильном уровне часто быячет ¿чтру.тг.тулыю или нево:«сшю. Время моделирования при этом у/лтлпегол п десятки раз. Но при таком подходе особую важность

приобретает вопрос о функциональной адекватности "поведенческой" модели микросхеме-прототипу.

Из вышеизложенного следует, что разработка новых подходов при исследовании вопросов организации программного обеспечения для логического моделирования и диагностики цифровых устройств (ЦУ) представляет значительный теоретический и практический интерес.

Цель работы и задачи исследования. Целью диссертационной работы является создание новых подходов при организации программного обеспечения для логического моделирования и диагностики ЦУ, позволяющих повысить достоверность результатов расчета с сохранением приемлемой для практики производительности, модификация алгоритмов обработки модельного времени и моделирования неисправностей применительно к вычислительным комплексам с ограниченными ресурсами, и разработка на основе этих подходов диалоговой подсистемы на мини и персональных ЭВМ.

Достижение указанной цели предполагает решение следующих основных задач:

1. Исследование и сравнительный анализ существующих методов проектирования ЦУ для определения состава математического обеспечения диалоговой подсистемы моделирования цифровых устройств.

2. Классификация основных временных параметров ЦУ, подлежащих рассмотрению для повышения достоверности результатов моделирования, и разработка алгоритмов, учитывающих эти параметры,

3. Анализ алгоритмов моделирования течения времени и поиск наиболее эффективного способа их реализации.

4. Разработка структур данных и модификация алгоритма совместного ("конкурентного") моделирования для реализации в диалоговой подсистеме на мини и персональных ЭВМ.

5. Исследование и разработка эффективного способа создания открытой базы данных системы логического моделирования при условии достаточно компактного ядра базовых моделей элементов и аппарата тестирования моделей для создателей и пользователей системы.

6. Практическая реализация полученных результатов при создании диалоговой подсистемы для логического моделирования и диагностики ЦУ на мини и персональных ЭВМ.

Основные методы исследования. При решении поставленных задач были использованы методы системного, структурного и функционального программирования, аппарат вычислительной математики и

- а -

булевой алгебры.

Новые научные результаты

1. Предложена компактная структура очереди будущих событий , ориентированная на всесторонний учет временных параметров цифровых микросхем, и позволяющая избежать динамических структур данных при разработке программного обеспечения для временных методов моделирования.

2. Разработаны алгоритмы функционирования статической очереди будущих событий при различных методах временного анализа работоспособности цифровых устройств.

3. Предложен модифицированный алгоритм совместного моделирования неисправностей в цифровых схемах и структур данных, позволяющие реализовать данный алгоритм на мини и персональных ЭВМ.

4. Предложен способ организации информационного обеспечения, позволяющий параметрически настраивать ограниченный набор базовых моделей на широкий класс цифровых микросхем, обеспечивающий открытость базы данных системы логического моделирования за счет пополнения структурными и автоматными моделями при наличии надежной процедуры их тестирования.

На основании комплексного использования полученных результатов разработана диалоговая подсистема логического моделирования и диагностики цифровых устройств в составе САПР ДИСП.

Подсистема ориентирована на использование старших моделей семейств СМ ЭВМ и "Электроника", функционирующих в среде операционной системы ОС РВ ("ПРОС").

Практическая ценность работы. Значение результатов диссертационной работы для практики заключается в следующем:

- реализованные в подсистеме методы и алгоритмы логического моделирования позволяют всесторонне анализировать работоспособность цифровых устройств и оценивать полноту разработанных тестов;

- использование многозначного (трехзначного и пятизначного) алфавита способствует повышению достоверности полученных результатов и более наглядному их представлению;

- предложенный способ пополнения базы данных новыми моделями цифровых устройств отвечает общепринятому (и зафиксированному в стандартах) описанию ЦУ на уровне функциональных схем;

- разработанные структуры данных и приемы моделирования позволяют без введения дополнительных элементов и дополнительных

символов алфавита рассчитывать схемы с двунаправленными выводами;

- предложенная структура программного обеспечения для моделирования и диагностики ЦУ позволяет обеспечить эксплуатацию подсистемы проектировщиками, обладающими различными уровнями квалификации.

Реализация результатов работы. Теоретические и практические результаты диссертационной работы использованы в трех научно-исследовательских работах, выполненных на кафедре САПР ЛЭТИ им.В.И.Ульянова (Ленина) в 1986-1990 гг. Разработанная автором архитектура и программное обеспечение диалоговой подсистемы логического моделирования и диагностики цифровых устройств использованы в базовой учебно-проектной САПР радиоэлектронных схем,создаваемой в соответствии с постановлениями ГКНТ СССР, Госплана СССР и АН СССР. За участие в создании и тиражировании учебно' проектной САПР в 1988 г. присуждена премия Госкомитета по народному образованию СССР.

Результаты диссертационной работы внедрены и используются на промышленных предприятиях и ВУЗах рада городов страны.

Акты, подтверждающие внедрение, приводятся в диссертации.

Апробация работы. Результаты диссертационной работы докладывались и обсуждались на следующих конференциях и семинарах:

- Всесоюзной научно-технической конференции "Проблемы создания и развития интегрированных автоматизированных систем в проектировании и производстве", г.Таганрог, 1987 г.;

- Зональной научно-технической конференции "Микропроцессоры в системах контроля и управления", г.Пенза, 1987 г.;

- Республиканской научно-методической конференции "Передовой опыт в рамках Комплексной программы целевой интенсивной подготовки специалистов", г.Москва, 1988 г.;

- Всесоюзной научно-технической конференции "Перспективы развития техники радиовещательного приема, радиовещания, звукоусиления и акустики", г.Ленинград, 1988 г.;

- Научно-технической конференции профессорско-преподавательского состава ОЭИС им.А.С.Попова, г.Одесса, 1988 т.;

- Научно-технической конференции "Проблемная адаптация ;игго-ритмического и информационного обеспечения САПР", г.Киев, 1989г.;

- Краткосрочном семинаре "Системы автоматизированного проектирования на базе малых ЭВМ в радиоэлектронике и пр/борострое-

нш", г.Ленинград, 1989 г.;

- Научно-технических конференциях профессорско-преподавательского состава ЛЭТИ им.В.И.Ульянова (Ленина), 1987-1989 гг.

Публикации. По материалам диссертации опубликовано 12 печатных работ.

Структура и объем работы. Диссертация состоит из введения, 4 глав с вывод шли, заключения, изложенных на 138 страницах машинописного текста, списка литературы, включающего 116 наименований , и приложений.

П. КРАТКОЕ СОДЕРЖАНИЕ РАБОТЫ

В первой главе рассматриваются вопросы, с Вязанные с построением диалоговых САПР на мини и персональных ЭВМ. С учетоы требований, предъявляемых к системам такого класса, рассмотрены методы моделирования исправных и неисправных цифровых устройств, определены достоинства и недостатки данных методов, намечены направления исследований.

При создании программного обеспечения для проектирования цифровых устройств необходимо учитывать основные задачи, решаемые при помощи моделирования. В процессе проектирования эти задачи целесообразно решать последовательно. Можно затратить напрасно значительное время, анализируя временные характеристики синтезированной схемы, не проверив правильности ее функционирования. При машинном анализе работоспособности спроектированного цифрового устройства (ЦУ) основные задачи решаются определенными методами, которые классифицированы в первой главе в зависимости от последовательности решения задач моделирования.

Методы моделирования исправных ЦУ различаются, главным образом, способом учета временных параметров цифровых микросхем. Программная реализация разных алгоритмов в рамках одной системы затруднена необходимостью формирования базового ядра многозначных моделей ЦУ, в том числе СИС и БИС, способных функционировать под управлением различных мониторов.

С этой проблемой связан комплекс вопросов об организации информационного обеспечения системы моделирования, а именно:

- создание ограниченного набора базовых моделей с возможностью их настройки на широкий класс микросхем;

- обеспечение открытости базы данных (ЕД) системы за счет пополнения структурными и автоматными моделями;

- предоставление пользователю эффективных средств тестирования заносимых в ЦД моделей ЦУ.

Наиболее полно временные параметры цифровых микросхем учитываются при временном моделировании. Основу данного метода составляют специальные структуры данных - очередь будущих событий (ОБС). Обычно такие структуры являются динамическими и занимают довольно большой объем оперативной памяти. При этом обработка их значительно замедляет скорость моделирования. Во многих алгоритмах необходимо следить за возможностью переполнения списков. Задача сокращения времени обработки СБС при упрощении ее структуры актуальна и сегодня, и требует дополнительных исследований.

При подготовке тестов широко используюг логическое моделирование ЦУ, имитируя в схемах неисправности. При этом преследуют одну из двух целей: I) проверку полноты и корректности ранее построенных тестов; 2) генерацию тестов. В главе рассмотрены методы моделирования неисправных схем с точки зрения возможности реализации их на малых ЭВМ.

Наиболее распространенный во многих САПР параллельный метод моделирования неисправностей имеет ряд существенных недостатков, а именно:

1. При параллельном моделировании выполняется много ненужной работы: схема моделируется полностью на каждом входном наборе, независимо от того, транспортируются имитируемые неисправности к выходам или нет.

2. При данном методе встает проблема транспортабельности с одной ЭВМ на другую, имеющую отличную от первой систему команд, из-за использования в качестве основного языка программирования языка Ассемблер.

Избежать данных недостатков можно при использовании совместного ("конкурентного") моделирования неисправных ЦУ, при котором расчет ведется только вдоль активизированных путей. Совместный метод (как и дедуктивный), относящийся к списочным способам моделирования неисправностей, обычно применяется в системах диагностики ЦУ, реализованных на ЭВМ класса ВС. Это происходит из-за необходимости ввделения большого пространства оперативной памяти под списки неисправностей, размер которых заранее неизвестен и

может сильно меняться в процессе расчета.

При рассмотрении вопросов, связанных с модификацией метода совместного моделирования для практической реализации на мини и персональных ЭВМ встают следующие проблемы:

- сокращение объемов структур данных, требуемых для размещения списков неисправностей;

- учет особенностей моделирования неисправных последователь-костных устройств;

- использование того же базового дцра моделей, которое применяется при моделировании исправных схем.

Во второй главе рассматриваются принципы увеличения объема моделируемых схем на мини и персональных ЭВМ, обосновывается выбор алфавита моделирования, методы создания моделей компонентов и их верификация, основные временные параметры интегральных схем и способы их учёта в алгоритмах временного моделирования.

Повышение достоверности результатов моделирования требует использования многозначного алфавита. При разработке подсистемы моделирования ЦУ выбран, в качестве основного, пятизначный алфавит. Этот выбор основывается на компромиссе между повышением достоверности и скоростью моделирования. При этом отражение работы элементов с вызокоимпедансным состоянием учитывается специальнш символом " г. " выводного алфавита.

Применение пятизначного алфавита подразумевает создание пятизначных моделей ЦУ. Самым предпочтительным и быстродействующим является блочный принцип реализации пятизначных моделей на основе трехзначных. Перед обработкой трехзначных моделей осуществляется предварительное преобразование пятизначного алфавита в трехзначный, а после обработки - обратное преобразование.

В методах функционального моделирования ЦУ особую важность приобретает вопрос о функциональной адекватности поведенческой модели микросхеме - прототипу (МСП), поэтому при создании подево-темы логического моделирования разработано программное обеспечение для процедуры верификации моделей цифровых микросхем, включаемых в базу данных системы. Данный аппарат вери(|шсации предоставлен пользователю для тестирования структурных и автоматных моделей, заносимых в БД.

Для верификации выбран метод сигнатурного анализа, точнее -его модификация, основанная на полном переборе незалрещенных. входных состояний испытуемого узла. Сигнатуры, получаемые расчет-

иш путем на модели, сравниваются с сигнатурами, получаемыми с помощью сигнатурного анализатора ог реальной МСП.

При моделировании МСП возможны два варианта. Во-первых, тестирование функциональной модели по предложенной схеме, что позволяет судить о ее работоспособности и адекватности реальной микросхеме. Во-вторых, при описании МСП структурной моделью осуществляется косвенная проверка не только моделей элементов, составляющих схему, но и организация их взаимодействия в процессе моделирования в самых разнообразных ситуациях.

Адекватность результатов моделирования во многом определяется параметрами микросхем, которые учитываются в алгоритмах моделирования. Параметры микросхем делятся на статические и динамические.

Именно динамические характеристики, главным образом, влияют на достоверность моделирования. К ним относятся: 0 1

- времена задержек распространения при включении р. и

при выключении "Ь ;

- среднее время задержки распространения выходного сигнала

Р' » , 01 ,01

- длительности положительного "С и отрицательного Ь выходных перепадов;

- время установки одного сигнала относительно другого Ь^тис и время удержания одного сигнала относительно другого i и-;

- минимальная длительность сигнала, воздействующего на ИС, "Ьс.м ий •

При моделировании данные динамические параметры обычно учитываются с помощью специальных транспортной и инерционной задержек. Для учета этих задержек в подсистеме логического моделирования САПР ДИСП модель динамического логического элемента представляется в виде блочной структуры. При этом блок задержек разделяется на два блока. Первый блок (А) учитывает инерционную задержку, второй (Б) - разницу между транспортной и инерционной задержкой. Безынерционный логический элемент (блок С) обрабатывается после обработки блока А. При этом блок С одновременно может использоваться как в итеративном, так и во временном моделировании, поскольку обработка задержек выносится в отдельный блок.

Обработка блочной динамической модели производится с помощью специализированной очереди будущих событий. Интерпретатив-ное моделирование предполагает наличие определенных массивов, в

которых хранится информация о структуре логической сети, а именно :

- массива предшественников Р;

- секционирующего массива -предшественников S Р;

- массива последователей Р S;

- сокционирующего массива последователей SPS .

В соответствии со структурой динамической модели блок А реализуется с псмощыэ временного массива Т, каждая ячейка которого будет соответствовать одному из входов безынерционного логического элемента (БЛЭ), Для общей логической сети массив Т будет прямо отображаться на массив Р. А поскольку в Т должны заноситься значения времени t j.p. со входов на выходы соответствующего элемента, то есть интервал времени, через который произойдет будущее событие, то данный массив рассматривается как ОВЗ.

Блок Б реализуется с помощью временного массива TP, в котором хранится время ( t i р - -¿с.мни.), соответствующий ячейкам массива последователей Р 5 . Общий алгоритм обработки ОБС, представленный двумя массивами Т и TP, будет следующим:

1) при изменении состояния схемы в ячейки ОЕС (массив Т), соответствующих активизированным узлам, записываются значения инерционных задержек t-с.мин. ;

2) определяется минимальное значение времени "¿мим. во вбех ячейках ОБС (Т и TP);

3) из ненулевых ячеек Т и TP вычитается "t мин .Отмечаются ячейки, ставшие нулевыми (признак событийности);

4) указатель твкущэго времени увеличивается на ~t мин. ;

5) если события на входах БЛЭ (выходах блока А), то активизируются модели БЛЭ. Если событие т^ько на выходе блока Б, то алгоритм повторяется, начиная с п.1 ;

6) после моделирования БЛЭ отмечаются выходные узлы этих элементов с изменившимися состояниями;

7) в соответствующие ячейки массива TP записываются значения ( t ь р- - t с мин ) . В ячейку Т - значения ~t с . м ин .Алгоритм повторяется, начиная с п.2.

Структура ОБС позволяет учитывать времена "tifrue и "Ьн. , фильтрацию коротких импульсов и более сложный случай фильтрации, когда близкие по времени изменения на разных входах аннулируют действия друг друга, что логически эквивалентно короткому импулъ-

су на одном шсще.

Третья глава работы посвящена решению вощ>рсов, связанных с разработкой модифицированного алгоритма совместного моделирования неисправных схем. Отмечено, что в основу алгоритма положены совда-щенные структур! данных.

Структуры данных сокращаются за счет использования локальных списков неисправностей. Каждое узлу схемы, являющимся выходом какого-либо элемента , ставится в соответствие статический одномерный массив /- (М) , где А/ - число входов элемента. Массив может Сыть битошм. В нем отмечаются нсмера входов элемента. одиночные константные неисправности (ОКН), на которых вызывают соответствующие ОКН на выходе элемента. В битовом массиве I ставится в бит, соответствующий порядку входа элемента, с которого транспортируется неисправность. При этом нет необходимости специально отличать какая ОКН, 0 или I, транспортируется со входа. Данные локальные списки применяются для неисправностей, которые не вызывают каких-либо рисков сбоя или неопределенностей на выходе элемента, а инвертируют состояние сигнала с 0 (I) на 1(0).

Результирующий список всех обнаруживаемых СКН на данном входном наборе можно собрать из полученных списков в соответстти со следующим алгоритмом:

1) выбирается К-й внешний выход схемы. Если состояние сигнала на выходе определенное 0 или I, то начинается составление результирующего списка 1~*.реъ . Если нет, то шбирается (К+1 )-й выход схемы;

2) пусть на К-м выходе определенное значение сигнала 5 Тогда ¿к.рез. - К $ } .где Б -инверсия 5 ;

3) рассматривается локальный список /.к , из которого шбирается ГП -я записанная неисправность.

Если список I- к пуст, то переход к п.1.

Если все неисправности выбраны, переход к п.5.

4) если в С -м входном узле, соответствующем ГП -й неисправности определенное состояние сигнала "6 , то рсд =

{ , } и возврат к п.З, где шбирается (т+ 1) -я неисправность. Если в и -м узле неопределенное значение, то Iк.р£3. - { К 5 \ и возврат к п.З; .

5) из списка ¡^к.реъ. шбирается неисправность ^г , и если узел £ не является внешним всодом схемы, то рассматри-

вается локальный список /. I аналогично списку I- к (п.З)). Если из ¿к.рез. выбраны все внесенные неизцравности, то алгоритм заканчивается.

Локальные списки не позволяют анализировать схемы, в которых присутствуют сходящиеся разветвления. Также необходимы дополнительные структуры данных для учета да исправное те й, которые вызывают риски сбоев или неопределенности в схеме, а также структуры для учета списочных событий в схеме.

В предлагаемой модификации алгоритма совместного моделирования учет данных особенностей цифровой схемы при моделировании неисправностей необходимо проводить отдельно от локальных списков. При этом может быть использована только динамическая структура данных, представляощая собой три одномерных массива Г и

РЯ . - одномерный массив размерностью /VС¡2. .где

/УС'21 - число узлов схемы, играет роль секционирующего массива.

Р - одномерный динамический массив, в который заносятся номера узлов схемы, являющиеся либо источниками сходящихся разветвлений, либо источниками различного рода списочных событий. РЯ - одномерный динамический массив, являющийся массивом признаком.

Перед началом моделирования во все ячейки массива записываются I, массивы Г и РЯ обнуляются и определяются узлы - источники сходящихся разветвлений.

Модифицированный алгоритм моделирования совместным методом будет следующим:

1) выбирается С -й активный элемент и моделируется в исправном состоянии;

2) для каждого К-го входа элемента просматриваются ячейки списков Гстс,^. и РИсгар.. соответствующие адресу в массиве 507

( ЪК!7. сгар.к , ¿Ь^стср.«:*! ). Из этих ячеек выбираются списочные события, и С -й элемент моделируется повторно, пока на будут выбраны все списочные события. Результаты моделирования заносятся В г под , Р Я. ной>. ПРИ изменении СОСТОЯНИЯ = ¿иЛс,1 • где т - номер активизированного выхода;

3) на входах ¿ -го элемента с определенными (0 или I) состояниями сигналов поочередно фиксируется противоположное значение сигнала , и осуществляется повторное моделирование. Результаты моделирования в зависимости от вида события записываются либо

в локальный олисок соответствующего шх одного узла, либо в динамическую структуру данных;

4) аналогично п.2 просматриваются списки и РКстор. и

фиксируются ОКН на тех входах С -го элемента, которые лежат на ветвях раэзетвления от одного и того же источника сходящихся раз-ватвлэний. Результаты заносятся в массивы Ьноь., Р(?но&. при изменении ноь . Если К-й - входной узел (, -го элемента является источником сходящихся разветвлений, то при составлении массивов Рио&. , Р^коь. и Зи/исв сведения об этсм узле помещаются в эти структуры для каждого т -го выходного узла, на который транспортируется неисправность с К-го узла, следующда образом:

SUZ.H06.riHI ^и/ков.пп,! + 1 ; Гноь гт| = ^ • ^ ^ исв-502 ков т., = 5 •

где 5 - определенное состояние в узле К (0 или I).

Перед началом повторного моделирования элемента восстанавливается значение входных, выходных и внутренних переменных I -го элемента. При повторном обращении к элементу, нхсдн которого лежат в петле обратной связи (ОС), необходимо проверить не возвращается ли фиксируемая ОКН через петлю ОС. Если да, то фиксируется не только ОКН на рассматриваемом входе, но и ОКН на входе, принадлежащем петле ОС.

Данный алгоритм моделирования может быть использован при любом методе моделирования исправных устройств как в двоичном, так и в многозначном алфавите. Креме ОКН алгоритм и структура данных позволяют имитировать кратные и мостиковые неисправности.

Если какая-либо неисправность в схеме вызывает генерацию, то это приводит к постоянному изменению динамической структуры данных, включение и исключение сведений об одном и том же списочном событии. При окончании моделирования входного набора наличие списочного события в динамической структуре данных говорит о наличии генерации и указывает источник генерации.

Появление неопределенности в К-м узле исправной схемы в С -й мемент времени предлагается рассматривать как первое определенное значение сигнала (0 или I), которое установится в К-м узле исправной схвмы в следующий момент времени. При этом на К-м узле в момент неопределенности не может быть обнаружена ни одна неисправность. Если перед началом моделирования схемы всем узлам присвоить неопределенное значение и рассматривать это значение так, как было сказано выше, то можно утверждать, что начальное неопределенное

состояние схемы приводят к безизбыточному обнаружению неисправностей.

В заключительной части главы приводятся особенности реализации функциональных моделей с разделенным режимом записи и считывание информации, а также с динамическими входами.

В четвертой главе приведены функциональные характеристики подсистемы логического моделирования и диагностики цифровых устройств САПР ДЖП , и рассмотрены вопросы, связанные с ее применением при проектировании логических схем. Подсистема функционирует в составе САПР Д1ЕП в среде операционной системы ОСРВ и ориентирована на старшие модели семейств СМ ЭВМ, "Электроника" (СМ 1420, "Электроника-79") и ПЭВМ "Электроника-85". Программные модули , главным образом, написаны на языке ФСРТРАН-77.

Диалоговая подсистема логического моделирования и диагностики состоит из трех пакетов программ:

1. Троичное моделирование (ТМ);

2. Временное моделирование (ВМ);

3. Моделирование неисправностей (МН).

В пакете ТМ реализован Д -троичный метод моделирования цифровых устройств. В пакете ВМ моделирование ведется либо в синхронном (потактовом), либо в асинхронном режиме с фиксированными задержками, либо с задержками, заданными с полем допуска (моделирование с нарастаощэй неопределенностью). В этом пакете учитывается фильтрация коротких импульсов на отдельном входе элемента, и по желанию пользователя близкие по времени изменения на различных входах одно и того же элемента, такие, что более позднее изменение логически аккумулирует предыдущее, также могут быть отфильтрованы. Учитываются временные параметры ~Ь$егир и 1«. цифровых мищэосхем. Пакеты ТМ и ВМ предоставляют возможность рассчитывать сигнатуры в назначенных узлах схемы.

В пакете МН оценивается полнота синтезированного вручную теста методом совместного моделирования неисправностей.

Максимальный размер моделируемых схем ограничивается 400 корпусами и 2000 узлами. Максимальная длина входной последовательности , задаваемой с помощью моделей генераторов, при синхронном ре-

Т р

гаме 32767 тактов, при асинхронном режиме (пакет ВМ) 10 единиц молельного времени.

В главе рассмотрен один из подходов к удовлетворению таких

требований, предъявляемых к системам логического моделирования,как:

- возможность моделирования на функциональном уровне;

- инвариантность ядра системы моделирования к конкретной элементной базе;

- открытость системы моделирования к возможности пополнения базы данных новыми моделями.

1. В качестве базового принят язык описания функциональных схем (ЯОФС). Функциональная схема предполагается состоящей из "отвлеченных" функциональных узлов (вентилей, триггеров, счетчиков и т.п.).

2. В правилах входного описания функциональных узлов предусматривается возможность их параметрической настройки: указание числа входов, выходов и разрядов; описание нходов как инверсных.

3. Организуется библиотека базовых моделей элементов.

4. В качестве частей описываемой функциональной схемы мо1ут использоваться:

1) устройства со стандартной конфигурацией и функционированием;

2) структурные подсхемы, состоящие из базовых моделей элементов или из подсхем, ранее зарегистрированных в БД;

3) автоматные модели, оформленные как взаимодействующие блок памяти (регистр) и логический преобразователь (ПЗУ или ГОЗМ).

6. Параллельно с Я05С предусматривается входной язык описания принципиальных схем (ЯОШ). Описание на ЯОГС содержит списки, соответствующие перечням элементов принципиальных схем, исписки электрических цепзй.

В главе рассмотрены внутренние структуры массивов, используемые для хранения внешнего описания цифрового устройства. Приведены примеры, иллюстрирующие возможности подсистемы, и временные характеристики работы расчетных модулей.

Ш. ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Предложена статическая очередь будущих событий, которая позволяет отказаться от использования сложных динамических структур данных и максимально учитывает временные параметры цифровых микросхем.

2. Разработаны алгоритмы функционирования специализированной

статической очереди будущих событий, рассмотрены возможности учета разнообразных вариантов фильтрации и временных параметров.

3. Предложена компактная внутренняя структура данных для алгоритма совместного ("коккуретного") моделирования неисправностей, ориентированная для использования на мини и горсональных ЭВМ.

4. Разработан модифицированный алгоритм совместного моделирования неисправных цифровых устройств. Рассмотрены способы учета рисков сбоя, состязаний и генерации в неисправных схемах, а также особенности построения моделей последовательностных функциональных элементов в данном алгоритме.

5. Предложен способ организации информационного обеспечения, позволяющий параметрически настраивать ограниченный набор базовых моделей элементов на широкий класс микросхем, обеспечивающий открытость базы данных системы логического моделирования за счет пополнения структурными и автоматными моделями пользователя при наличии надежной процедуры их тестирования.

6. На основе полученных результатов разработана подсистема логического моделирования и диагностики цифровых устройств, которая в составе САПР ДЖП внедрена в инженерную практику и учебный процесс, функционирующая на старших моделях 16-разрядных мини и персональных ЭВМ (СМ и "Электроника"), и перспективная для использования на 32-разрядных мини и персональных ЭВМ.

Опубликованные работы по теме диссертации:

1. Кревский И.Г., Сергеев В.В., Уксусников Ю.Г. Автоматизация проектирования цифровых схем в учебно-исследовательских работах // Проблемы создания и развития интегрированных автоматизированных систем в проектировании и производстве: Тез.докл. Всесоюз. науч.-тех.конф.15-17 сент. 1987г. - Таганрог, 1987. - С.30.

2. Использование средств логического моделирования в учебном процессе/ П.П.Азбелев, С.Н.Ежов, И.Г.Кревский, С.Г.Уксусников // Передовой опыт в рамках комплексной программы целевой интенсивной подготовки специалистов: Тез.докл.Республикан.науч.-метод. конф.9-П окт.1988 г. - Москва, 1988. - С.192. -3. ЕжовС.Н., Кревский И.Г., Уксусников ¡0.Г. Пакет программ

дтя моделирования схем с шинной организацией// Микропроцессоры в системах контроля и управления: Тез.докл.зонал.семинара 17-18 сент.

1987г. - Пенза, 1987. - С.56-97.

4. Азбелев П.П., Елагин В.И., Уксусников Ю.Г. Применение сигнатурного анализатора для верификации моделей цифровых микросхем// Элементы и обработка сигналов измерительных систем. Сб. науч.тр./ Ленинград, электротехнич.ин-т им.В.И.Ульянова (Ленина). - Л. ,1988.

- С.7-II (Изв.ЛЭТИ; шп.403).

5. Уксусников Ю.Г. Программа ускоренного формирования общей сигнатуры по рассчитанным сигнатурам в назначенных узлах цифровой схемы / Ленинград, электротехн.ин-т - Гос ФАП; Инв.)* 5087000 1143. -1987. - II с // Алгор.и прогр.: Информ.бюл./ ВНТИЦснтр. - 1988. -

К 2 (54). - С.10.

6. Контроль и моделирование цифровых устройств в САПР ДЛСП/ П.Л.Азболев.С.Н.Ежов, Ю.Г.Уксусников, Л.Н.Иванова // Вопросы радиоэлектроники. Сер.ОВР. -ВыпЛ4.-I988.-С.57-60.

7. Кревский Я.Г., Уксусников Ю.Г. Моделирование на СМ и ЕС ЭВМ цифровых устройств на СИС// Автоматизированное проектирование в радиоэлектронике и приборостроении: Межвуз.сб. науч. тр./ Ленинград, элоктротехн.ин-т им.В.И.Ульянова (Ленина). - Л., 1988.-С.76^а

8. Уксусников Ю.Г. Организация асинхронного событийного моделирования //Проектирование вычислительных машин и систем: Межвуз. сб.науч.тр. - Рязань: РРТИ, 1988. - С.105-107.

9. Подсистема функционально-логического проектирования САПР ДИСП / П.П.Азбелев, С.Н.Ежов, И.Г.Кревский, Ю.Г.Уксусников // Системы автоматизированного проектирования на базе малых ЭВМ в радиоэлектронике и приборостроения: Материалы краткосроч.семинара 2 марта 1989г. - Ленинград, 1989. - С.46^18.

10. Уксусников Ю.Г. Моделирование цифровцх устройств с обработкой л писков неисправностей // Перспсктнвн рпзвстяя т^чгик:: радиовещательного приема, радиовещания, звукоусиления и акустик:*: Тез.докл.ХХП Всесоюз.науч. - тахн.конф.18-20 окт., Т9ВЯ г. -Ленинград, 1988 . - С.121.

11. Уксусников Ю.Г. Программа обработки битово:" пог/гчю^а-телымсти /Ленинград.электроточн, ин-т - Гос ФАП;Инв..'? 508'0^08 Ч .

- 1988. - Т1 с/Алгор. и прогр.: :!нформ.бпл.Д'НТКИснтг. - :?&). -№ :Кь4 ). - С.II .

12. Аз боле в П.П., У.-лр С.'.'.., Ухсуск::к^> Ю.Г. ".о^гчепк'ъ ллрошнч" п диагностика устройств: У'Рб. гтоочби;; 1 ЛЭТМ. - Л. , 1938. - 90 с.

.'¡О-'../™- а.Злк.95.Тир.)00.11.01.90