автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.01, диссертация на тему:Научно-методический аппарат повышения достоверности функционирования арифметико-логических устройств процессов систем управления и обработки информации

На правах рукописи

005062352

ПАВЛОВ ПАВЕЛ АЛЕКСАНДРОВИЧ

НАУЧНО-МЕТОДИЧЕСКИЙ АППАРАТ ПОВЫШЕНИЯ ДОСТОВЕРНОСТИ ФУНКЦИОНИРОВАНИЯ АРИФМЕТИКО-ЛОГИЧЕСКИХ УСТРОЙСТВ ПРОЦЕССОРОВ СИСТЕМ УПРАВЛЕНИЯ И ОБРАБОТКИ ИНФОРМАЦИИ

Специальности:

05.13.01 - Системный анализ, управление и обработка информации

(в науке и промышленности), 05.13.05 - Элементы и устройства вычислительной техники и систем

управления.

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

2 7 ИЮН 2013

Соискатель

Серпухов - 2013 г.

005062352

Работа выполнена в Межрегиональном общественном учреждении «Институт инженерной физики» (МОУ «ИИФ»)

Научный Заслуженный деятель науки РФ, доктор технических наук,

руководитель: профессор ЦАРЬКОВ Алексей Николаевич, Президент -Председатель Правления Института МОУ «ИИФ»

Официальные доктор технических наук, профессор ГОНЧАРОВ оппоненты: Владимир Васильевич, профессор кафедры

«Автоматизированные средства боевого управления и защиты от несанкционированного применения ракетного оружия» Военной академии РВСН им. Петра Великого

кандидат технических наук, доцент МИКРЮКОВ Андрей Александрович, заведующий кафедрой «Автоматизированные системы обработки информации и управления» Московского государственного университета экономики, статистики и информатики

Ведущая ФГУП «Калужский научно-исследовательский институт

организация: телемеханических устройств», г. Калуга

Защита состоится « 10 » июля 2013 года в 14.30 на заседании диссертационного совета Д 520.033.01 в Межрегиональном общественном учреждении «Институт инженерной физики" (МОУ «ИИФ») по адресу: 142210, г. Серпухов, Большой Ударный пер., д. 1а.

Отзывы на автореферат в 2-х экз. просьба направлять по адресу: 142210, Московская область, г. Серпухов, Большой Ударный пер., д. 1а, Межрегиональное общественное учреждение «Институт инженерной физики» (МОУ «ИИФ»), ученому секретарю диссертационного совета Д 520.033.01.

С диссертацией можно ознакомиться в библиотеке Межрегионального общественного учреждения «Институт инженерной физики" по адресу: 142210, г. Серпухов, Большой Ударный пер., д. 1 а.

Автореферат разослан >>^/^/¿^2013 г.

Ученый секретарь

диссертационного совета Д 520.033.01 кандидат технических наук, доцент

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность исследований. Современное развитие народного хозяйства характеризуется широким внедрением систем управления и обработки информации (СУОИ).

Объектами управления довольно часто являются сложные технические системы ответственного назначения (банковские электронные сети, системы управления движением транспортных средств, правительственные системы связи, элементы технических систем безопасности и т.д.).

Так как выдача ошибочного управляющего воздействия СУОИ может привести к значительному ущербу, а в ряде случаев и к катастрофическим последствиям, то одной из наиболее важных характеристик данных систем является достоверность функционирования.

Традиционные способы обработки информации в рассматриваемых системах связаны с процедурой сравнения различных величин между собой, определением среднего уровня величин, их представления и т.п.

Выполнение данных операций возлагается на ЭВМ, которые являются функциональным ядром систем управления и обработки информации.

В связи с тем, что ЭВМ, кроме выполнения основной функции управления и обработки информации осуществляют контроль и диагностику для обнаружения отказов и сбоев системы, достоверность функционирования современных СУОИ во многом определяется достоверностью функционирования ЭВМ, основным устройством которой является процессор, включающий арифметико-логическое устройство (АЛУ).

В процессе эксплуатации на аппаратуру рассматриваемых систем действует ряд независимых один от другого факторов, которые приводят к возникновению ошибок в обрабатываемой информации.

Прежде всего, происходит старение элементов. На работу системы также влияют флуктуационные колебания, связанные с изменением величин нагрузки, электромагнитные наводки, изменение значений питающих напряжений и, возможно, целенаправленные дестабилизирующие воздействия, причем АЛУ наиболее сильно подвержено их влиянию.

Так, на надежность работы процессоров большое влияние оказывает температура, причем до +125°С нагревается лишь небольшой участок процессора - арифметико-логическое устройство. Остальная часть процессора, включая память, нормально функционирует при вполне приемлемой для кристалла температуре (не выше +65°С).

Эта ситуация усугубляется ещё и тем, что при использовании нанотехнологий - уменьшении физических размеров полупроводниковых компонентов, прежде всего, затворов транзисторов, неизбежно возникают сильные токи утечки, причём, чем выше тактовая частота и энергопотребление, тем больше токи утечки. В итоге возникает избыточное тепловыделение, и даже принятие мер по охлаждению процессора может привести к его перегреву и, следовательно, к отказам и сбоям.

Так как эффективность систем управления и обработки информации в значительной степени характеризуется достоверностью информации, которая

обрабатывается в данных системах, то особую актуальность приобретает вопрос обнаружения ошибок в устройствах обработки информации АЛУ процессоров.

Объектом исследования является АЛУ процессоров систем управления и обработки информации.

При создании данных устройств возникает необходимость повышения достоверности их функционирования в условиях воздействия естественных (грозовые разряды, космические лучи, электромагнитные поля и др.) и целенаправленных дестабилизирующих факторов и, следовательно, выбора методов обнаружения ошибок, наиболее полно удовлетворяющих основным требованиям, предъявляемым к средствам контроля:

высокому значению вероятности обнаружения ошибок; низким аппаратурным затратам (высокой вероятностью безотказной работы) схем контроля;

низким временным затратам, характеризующим степень влияния средств контроля на быстродействие контролируемого устройства.

Обобщенным показателем, характеризующим методы контроля информации, включающим рассмотренную совокупность показателей, является достоверность функционирования Рф(0:

^ИСХ

if)PK(tWm, (1)

где Рое», - вероятность обнаружения одиночных ошибок;

Робн2 - вероятность обнаружения двойных ошибок;

Р»сх(0 - вероятность безотказной работы исходной схемы;

P„(t) - вероятность безотказной работы схемы контроля;

Ppo(t) - вероятность безотказной работы решающего органа;

Pi - вероятность возникновения одиночной ошибки;

Р2 - вероятность возникновения двойной ошибки.

Большой вклад в обеспечение надежности и достоверности функционирования дискретных устройств внесли работы С.М. Доманицкого, Г.В. Дружинина, A.M. Гаврилова, А.Д. Закревского, Б.М. Кагана, A.M. Половко, В.В. Сапожникова, И.А. Ушакова и других ученых.

Структурные методы обнаружения ошибок, включающие: поэлементное резервирование, дублирование, парафазную логику, мажоритарный метод, логику с переплетением, имеют высокую обнаруживающую способность, однако требуют больших аппаратурных затрат.

Методы аппаратного контроля, включающие методы контроля по модулю и коды, обнаруживающие и исправляющие ошибки, в отличие от структурных методов резервирования, позволяют решать данную задачу при меньших аппаратурных затратах резервного оборудования.

Вопросам использования корректирующих кодов для построения отказоустойчивых вычислительных систем посвящены работы A.M. Гаврилова, В.А. Дементьева, С.Г. Данилюка, В.В. Зеленевского, А.И. Кострыкина, Н.Д. Путинцева, Ю.А. Романенко, Ю.Л. Сагаловича, Е.С.

Согомоняна, Я.А. Хетагурова, О.В. Хоруженко, А.Н, Царькова, В.А. Цимбала, С.Н. Шиманова, Н.С. Щербакова и других ученых.

Среди зарубежных работ в области использования корректирующих кодов для решения вопросов обеспечения надёжности и достоверности функционирования дискретных устройств, большое значение имеют труды фон Неймана, Мура и Шеннона, Ф.Дж. Мак-Вильямс, Э. Берлекэмпа, У. Питерсона, однако в данных работах недостаточно исследованы вопросы обнаружения ошибок в устройствах обработки информации на основе линейных кодов.

Предметом исследования являются методы повышения достоверности функционирования АЛУ процессоров на основе контроля информации по модулю и кодов, обнаруживающих и исправляющих ошибки.

Для обнаружения ошибок в устройствах хранения информации наиболее широко используется контроль по mod 2 (контроль на четность), который позволяет обнаруживать одиночные (нечетные) ошибки и требует минимальных аппаратурных и временных затрат по отношению к известным методам обнаружения ошибок.

Недостатком данного метода является низкая обнаруживающая способность, так как при его использовании обнаруживаются нечетные ошибки, т.е. только 50% возможных ошибок.

В то же время опыт эксплуатации дискретных устройств показывает, что наиболее вероятным событием является возникновение одиночных и двойных ошибок (на одиночные ошибки приходится до 80%, на двойные ошибки- до 20-25% и на ошибки прочей кратности- до 2%), т.е. основным недостатком метода контроля на четность является невозможность обнаружения двойных ошибок.

Для АЛУ процессоров вероятность появления кратных ошибок существенно возрастает, например, из-за отсутствия сигнала переноса в сумматоре при наличии одиночной ошибки в разряде одного из слагаемых.

Контроль информации по mod3 позволяет обнаруживать все одиночные ошибки и 50% двойных и может использоваться для обнаружения ошибок не только в устройствах хранения информации, но и в АЛУ процессора при выполнении арифметических операций.

Увеличение модуля позволяет повысить обнаруживающую способность двойных ошибок, однако при этом происходит значительное увеличение аппаратурных и временных затрат. Кроме этого, требуется увеличение контрольных разрядов для формирования остатка.

Недостатком контроля по модулю являются большие временные затраты, связанные с задержкой прохождения сигнала в схеме сверток, и невозможностью коррекции ошибок АЛУ при выполнении логических операций.

Наиболее эффективным способом повышения достоверности функционирования дискретных устройств является использование линейных кодов, корректирующих одиночные ошибки и требующих для этих целей увеличения количества оборудования всего на 10...30%.

Применение циклических кодов нежелательно, так как они реализуют последовательный метод декодирования, требующий больших временных затрат, что не всегда приемлемо для СУОИ, работающих в реальном масштабе времени.

Для защиты функционального ядра системы, работающего в реальном масштабе времени, могут быть использованы только линейные коды.

Однако в настоящее время существует проблема использования корректирующих линейных кодов для защиты устройств преобразования информации, которая заключается в следующем:

- корректирующие коды широко используются только для обнаружения ошибок устройств хранения и передачи информации;

не существует методов использования корректирующих кодов для повышения достоверности функционирования преобразователей информации (сумматоров, регистров сдвига, логических операций: И, ИЛИ, НЕ, суммирования по пкх!2).

Кроме этого, обнаружение кратных ошибок на основе линейных кодов приводит к резкому увеличению избыточности кода и большим аппаратурным затратам на кодирование и декодирование информации.- Так, например, аппаратурные затраты на коррекцию одиночной ошибки составляют 30% относительно исходного дискретного устройства, двукратной - 100%, при коррекции ошибки большей кратности возникает проблема «сторожа над сторожем», т.е. аппаратурные затраты контролирующего устройства становятся больше аппаратурных затрат контролируемого устройства.

Данное обстоятельство не только не позволяет получить требуемый уровень достоверности функционирования устройства, но и приводит к снижению данного показателя.

Таким образом, существует противоречие между необходимостью повышения достоверности функционирования АЛУ процессоров и ростом аппаратурных и временных затрат, связанных с этой целью.

С учетом вышеизложенного, принципиальным подходом, разрешающим данное противоречие, является выбор метода построения линейного кода, обнаруживающего ошибки заданной кратности при минимальных временных и аппаратурных затратах, и адаптации данного метода кодирования для обнаружения ошибок АЛУ процессора при выполнении арифметических и логических операций.

Научная задача исследований заключается в разработке правил адаптации линейного кода для обнаружения одиночных и двойных ошибок устройств обработки информации АЛУ, обеспечивающих выполнение условия при ограничениях на аппаратурные и временные затраты:

Р(0 — 1 = №0%, РюБнг ~ ^ОБН1ТР^миН^миН, гмпн (2)

где Р(0 - достоверность функционирования АЛУ процессоров систем обработки информации и управления;

Ртр(0 - требуемое значение достоверности функционирования;

Смин - аппаратурные затраты на кодирование и декодирование информации;

^мнн — время кодирования и декодирования информации;

Робн1 - вероятность обнаружения одиночных ошибок;

Робн2 - вероятность обнаружения двойных ошибок;

гм„„- число контрольных разрядов.

Цель диссертации - повышение достоверности функционирования АЛУ процессоров с минимальными аппаратурными и временными затратами на обнаружение ошибок.

Методы исследования. При решении стоящей научной задачи использованы теоретические методы исследований, основанные на научных положениях: теории кодирования, теории надежности, теории дискретных автоматов.

Результаты, представляемые к защите:

1. Совокупность правил формирования контрольных разрядов линейного кода для контроля арифметических и логических операций АЛУ процессоров.

2. Методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной достоверности функционирования процессоров СУОИ.

Научная новизна результатов заключается в том, что:

1. Впервые выявлены закономерности, определяющие соотношения между арифметико-логическими операциями и значениями контрольных разрядов линейного кода относительно данных операций, позволяющие сформулировать правила получения значений поправок к контрольным разрядам кода для обнаружения ошибок заданной кратности в АЛУ процессоров при наименьших аппаратурных и временных затратах.

2. Разработаны методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной достоверности функционирования процессоров СУОИ, включающие основные положения методики адаптации линейного кода для контроля арифметических и логических операций, алгоритм использования предлагаемых правил кодирования информации, функциональную модель и конструктивные элементы АЛУ процессоров, обеспечивающие заданное значение достоверности функционирования рассматриваемого устройства при наименьшей информационной, аппаратурной и временной избыточности и позволяющие:

- обнаруживать 100% одиночных ошибок и более 50% двойных ощибок при использовании двух контрольных разрядов (имеет большую обнаруживающую способность по отношению к контролю по тоЛЗ, требующему такое же количество контрольных разрядов) при минимальных временных затратах (соизмеримых с временными затратами при контроле на четность);

- для обнаружения требуемого процента двойных ошибок, по отношению к линейным кодам, имеет меньшую информационную избыточность за счет ограничения числа контрольных разрядов путем

выбора дополнительных проверок, имеющих наибольшую обнаруживающую способность.

Практическая значимость результатов заключается в повышении достоверности функционирования АЛУ за счет обнаружения 100% одиночных ошибок и более 50% двойных ошибок при использовании минимальной информационной избыточности (двух контрольных разрядов), сокращении аппаратурных затрат и увеличения более чем в четыре раза быстродействия средств контроля.

Достоверность полученных результатов подтверждается применением широко известных частных научных результатов, обоснованием и доказательством впервые полученных результатов, ясной физической интерпретацией полученных результатов и их непротиворечивостью с существующими методами обнаружения ошибок.

Апробация работы.

Основные положения диссертационной работы докладывались и обсуждались на 9 международных и межрегиональных НТК (в городах: Москва, Владимир-Суздаль, Воронеж, Калуга, Протвино, Серпухов).

Публикации. Результаты работы отражены в 42 научных трудах, в том числе в 12 статьях, опубликованных в изданиях, входящих в Перечень журналов ВАК («Известия Института инженерной физики», «Измерительная техника», «Контроль. Диагностика», «Метрология»); 5 статьях, переведенных и изданных в академических научных журналах за рубежом; в 8 патентах на изобретения и в 8 патентах на полезные модели.

Результаты научных исследований реализованы:

при разработке устройств обработки информации повышенной достоверности функционирования в: ФГУП «Калужский научно-исследовательский институт телемеханических устройств» (г. Калуга); ОАО «Воронежский опытный завод программной продукции» (г. Воронеж).

Диссертационная работа состоит из введения и трех глав.

Во введении проводится обоснование актуальности научных исследований, осуществлена постановка научной задачи, сформулирована цель научных исследований и приведены краткие сведения о структуре диссертационной работы.

В первой главе проводится аналитический обзор построения АЛУ процессоров систем управления и обработки информации.

Проведено исследование причин отказов и сбоев СУОИ. Выявлено, что наиболее вероятными ошибками процессора являются одиночные и двойные ошибки.

Обоснованы требования к методам обнаружения ошибок в АЛУ процессоров и определены основные показатели эффективности средств контроля, к которым относятся:

- обнаруживающая способность метода контроля;

- временные и аппаратурные затраты.

Проведен анализ существующих методов обнаружения ошибок АЛУ, в результате которого обоснована необходимость разработки правил кодирования информации для' контроля арифметических и логических

операций АЛУ процессоров на основе линейного кода, позволяющего обнаруживать 100% одиночных ошибок и заданного значения процента двойных ошибок, при минимальных временных и аппаратурных затратах (соизмеримых с временными и аппаратурными затратами при использовании контроля на четность).

Вторая глава посвящена разработке правил кодирования информации для контроля арифметических и логических операций на основе линейных кодов.

Осуществлен выбор метода контроля устройств обработки информации, требующего для заданной обнаруживающей способности, наименьшей информационной избыточности, аппаратурных и временных затрат, которым является метод контроля информации с введением дополнительных контрольных проверок.

Выбранный для контроля дискретной информации метод реализует следующие правила формирования двух основных проверок (двух основных контрольных разрядов).

Правило 1. Двоичный набор разбивается на блоки информации (пусть число информационных разрядов кратно трем) по три разряда в каждом блоке (блоки информации в двоичном наборе разделены запятыми)

У = Х1Х2Хг,у1у2у3.......,2,2223. (3)

Правило 2. Проводится формирование значений двух контрольных разрядов:

/} =Х1 Ф^ Фу1 ®Уг Ф.........Фг, Ф2г

(4)

г2 =Хг Фх, Фу2 ®у3 Ф.........Фг2 ©23

В результате имеем кодовый набор Ук —х1х2х3,у1у2у1,......¿\12гг,1>г2-

Если значения переданных контрольных разрядов и сформированных относительно полученного двоичного набора неодинаковы, то это свидетельствует о наличии ошибки.

Представленный линейный код обнаруживает 100% одиночных ошибок и, в зависимости от числа информационных разрядов, следующий процент двойных ошибок: в шестиразрядном двоичном коде - Ров=75%, для девятиразрядного двоичного кода - Ро9=74,5%, для двенадцатиразрядного -Ро12=74%, пятнадцатиразрядного - Р015=73%, восемнадцатиразрядного -Ро 18=72%, двадцатиодноразрядного - РО21=70%, для двадцатичетырехразрядного - Р024=69,5%, для двадцатисемиразрядного - Р027=69%, ........, для шестидесятиразрядного - Робо =67%.

Таким образом, предлагаемый метод при использовании его для обнаружения ошибок устройств обработки информации АЛУ процессоров СУОИ имеет большую обнаруживающую способность, чем широко используемый для этих целей контроль по модулю три (обнаруживающий

50% двойных ошибок, требующий такое же число контрольных разрядов и гораздо больших временных затрат).

При необходимости получение требуемого процента обнаружения двойных ошибок достигается рациональным введением дополнительных контрольных разрядов повышенной обнаруживающей способности по правилам 3 и 4.

Правило 3. Строится матрица необнаруживаемых двойных ошибок.

Правило 4. Формируется необходимое число дополнительных проверок, включая первую дополнительную проверку, на которой осуществляется суммирование по mod2 k/2 старших информационных разрядов (обнаруживает наибольшее количество ошибок, не обнаруживаемых на двух основных контрольных разрядах и оказывающих наибольшее влияние на погрешность вычислений), а последующие проверки формируются относительно оставшихся ошибочных наборов, используя минимальное число разрядов, на которых ошибка появляется.

Сравнительная оценка аппаратурных и временных затрат, необходимых для обнаружения одиночных и двойных ошибок выбранным методом с наиболее широко используемыми способами: контролем на четность, контролем по модулю три, контролем по модулю пять (соответственно контролем по mod2, mod3, mod5), кодом Хемминга на примере обнаружения ошибок в двенадцатиразрядном двоичном наборе, представлена в таблице 1.

Таблица 1 - Сравнительное значение показателей, характеризующих используемый метод контроля информации и существующие методы_

Наименование методов Показатели эффективности методов контроля

Робн1 Робк2 го т Со

Контроль на четность (mod2) 1 1 10 4092

mod3 1 0,5 2 38 8188

mod5 1 0,75 3 - -

Код Хемминга 1 0,18 5 8 20260

Модифицированный код Хемминга 1 1 6 12 24440

ПМ2(2 контр, разр.) 1 0,74 2 10 8120

ПМ2м1 1 0,9 3 10 12164

ПМ2М2 1 0,975 4 10 16208

ПМ2мз 1 1 5 10 20228

Примечания:

аппаратурные затраты выражены через простейшие двухвходовые логические элементы;

временные затраты выражены через время х- время прохождения сигнала через простейший логический элемент;

Робн1-вероятность обнаружения одиночных ошибок;

Робнг- вероятность обнаружения двойных ошибок;

г0- число контрольных разрядов; . , ... . . -

т-временные затраты решающего органа;

Со - общие аппаратурные затраты оборудования на организацию контроля информации;

Пм2 -используемый метод контроля информации с двумя контрольными разрядами;

ПМ2М]- модифицированный метод контроля информации с двумя контрольными разрядами и одним дополнительным контрольным разрядом;

ПМ2Ш- модифицированный метод контроля информации с двумя контрольными разрядами и двумя дополнительными контрольными разрядами;

ПМ2ш- модифицированный метод контроля информации с двумя контрольными разрядами и тремя дополнительными контрольными разрядами.

На рисунке 1 представлены зависимости, характеризующие достоверность функционирования рассматриваемого устройства при его контроле предлагаемым методом и существующими методами.

вариантов предлагаемого метода обнаружения ошибок с существующими методами

Разработана совокупность правил кодирования информации (выносимых на защиту), выражающих определенные закономерности формирования контрольных разрядов линейного кода для контроля

арифметических и логических операций (его адаптация для данных операций), включающая правило 5.

Правило 5. Формирование контрольных разрядов при выполнении арифметических операций осуществляется путем прибавления поправки П, к значению суммы по mod2 контрольных разрядов Sk mod2, полученной на основе кодирования информации, учитывающей переносы S п выбранным методом кодирования.

Пример. Допустим, требуется сложить два шестиразрядных числа:

Ак =001100 11

+ ВК =001111 ® 01

Пк =_10_

SK =011011 00

Для рассматриваемого примера, кодирование значения переносов Sn=011000 предлагаемым методом даст значение поправки П,=10.

Поразрядное сложение по mod2 значения Sk mod2 = 10 и значения поправки П„=10 даст правильное значение контрольных разрядов для полученной арифметической суммы. В результате, имеем правильный кодовый набор суммы: S,=011011 00.

Для обнаружения ошибок при выполнении логических операций используем следующее правило кодирования информации.

Правило 6. Формирование контрольных разрядов при выполнении операции сложения по mod2 осуществляется на основе суммы по mod 2 значений контрольных разрядов (поправка к значению контрольных разрядов не формируется).

Пример. Сложение кодовых наборов по mod 2 даст результат:

Ак=001100 11 ФВК=001111 01 S™d2=000011 10

Результат сложения по mod 2 контрольных разрядов слагаемых соответствует результату сложения по mod 2 информационных разрядов рассматриваемых слагаемых.

Правило 7. Формирование контрольных разрядов при выполнении операции СДВИГ ВПРАВО осуществляется на основе создания поправки относительно исходного значения информационных разрядов следующим образом: xi=0®y3; (0, если в младший разряд не переносится единица из другого регистра, в противном случае Xi=yi' Фуз, где yi' значение сигнала переноса из другого регистра, например, в младший разряд регистра дополнительного из старшего разряда регистра сумматора при выполнении операций- умножения) х2=у3Фу2 , x3=yi©y2 и кодированием полученного набора" xj х2 Хз предлагаемым методом.

Сложение по mod2 исходного значения контрольных разрядов с значением поправки при сдвиге вправо (влево) даст правильное значение контрольных разрядов при сдвиге информационных разрядов.

Пример. При сдвиге вправо Ак=001 01 (при отсутствии переноса из другого регистра) получим Акп= ООО 01. Используя правило 7, получим: Xi=l; х2=1; х3=0, соответственно, значение поправки ПП=01. Сложение по mod2 исходного значения контрольных разрядов со значением поправки даст правильное значение контрольных разрядов при сдвиге информационных разрядов вправо: Sen =000 00.

Правило 8. При сдвиге информационных разрядов влево значение поправки формируются на основе кодирования выбранным методом значений разрядов двоичного набора, полученного относительно исходного значения информационных разрядов по правилу Xi=y!®y2; х2=у2©уз; x3=yi' вуз (хз=у/ Фуз, где у/ значение сигнала переноса младшего разряда одного регистра в старший разряд другого.

Пример. Пусть требуется провести операцию СДВИГ ВЛЕВО (при отсутствии переноса из другого регистра) на один разряд для двоичного набора Ак=001 01, в результате получим кодовый набор: АКл=010 01, у которого значение контрольных разрядов не соответствует полученному результату (значению контрольных разрядов, равного 11).

Используя правило 8, получим кодовый набор ( Х|=0, х2=1, х3=1), относительно которого значение поправки Пл равно 10.

Сложение по mod2 исходного значения контрольных разрядов со значением поправки даст правильное значение контрольных разрядов при сдвиге информационных разрядов влево: Sen =010 11.

Правило 9. Формирование контрольных разрядов при выполнении операции ИЛИ осуществляется на основе сложения по mod2 полученных значений контрольных разрядов и значения поправки, сформированной на основе кодирования информации, полученной при выполнении логической операции И относительно информационных разрядов.

Пример. Допустим, требуется выполнить логическую операцию ИЛИ относительно двух шестиразрядных числа: Ак=001100 11 и Вк=001111 01, которые будут записаны в устройстве хранения информации.

Логическое сложение информационных разрядов кодовых наборов и сложение по mod 2 контрольных разрядов даст результат:

001 10С 11 001 111 ф 01 S или = 001 111 ГО

Для формирования поправки построим двоичный набор, используя операцию логическую И относительно информационных разрядов рассматриваемых чисел, в результате получим кодовый набор: ООПОО.

Кодирование полученного двоичного набора выбранным методом кодирования даст значения поправки к контрольным разрядам при выполнении операции ИЛИ: ПИли=11.

Сложение по mod2 полученного значения контрольных разрядов со значением поправки даст правильное значение контрольных разрядов для рассматриваемой операции.

Su е 301 111 10

Пили-_LL

вили п= 001 111 01

Правило 10. Формирование контрольных разрядов при выполнении операции И осуществляется на основе сложения по mod2 полученных значений контрольных разрядов и значения поправки, сформированной на основе кодирования информации, полученной при выполнении логической операции ИЛИ относительно информационных разрядов.

Рассмотрим основные положения контроля операции И на примере. Допустим, требуется выполнить логическую операцию И относительно двух шестиразрядных чисел: Ак=001100 11 и Вк=001111 01.

Логическое умножение информационных разрядов кодовых наборов и сложение по mod 2 контрольных разрядов даст результат:

001 100 ф 11 001 111 01 sH=ooi iüo—Ш

Используя правило 8 (выполняя кодирование информации относительно логической операции ИЛИ), получим двоичный набор: 001 111 и значение поправки Пи=01.

Сложение по mod2 полученного значения контрольных разрядов со значением поправки даст правильное значение контрольных разрядов для рассматриваемой операции.

SH =001 100 10

Ф Пи =_Ш

Sfln=001 100 11

Правило 11. Значения контрольных разрядов при выполнении логической операция НЕ имеют правильное значение (при выполнении операции НЕ не требуется поправка).

Пример. Допустим, требуется выполнить логическую операцию НЕ для кодового набора: Ак=001100 11, т.е. в результате инвертирования получим кодовый набор Аки=110 011 11, у которого значения контрольных разрядов соответствуют правильному значению.

Разработанная совокупность правил позволяет использовать линейный код для контроля арифметических и логических операций.

В третьей главе проводится разработка методических рекомендаций по технической реализации результатов исследований для построения АЛУ повышенной достоверности функционирования процессоров СУОИ.

Начало

I

3

¥ = У, У г Уз

У = х,, у,у,........ «1*14,

*

г, = х ® х2 © у, © уг Ф...........© г, ® г2

Гг= X г Ф д:, © у2 Ф уг Ф...........Ф 1-1 ® г,

Построить матрицу необнаруживаемых ошибок 3С" +2ш-стоок

Сформировать доп. проверку {гд=]1о&(п+1)(-2(

Т

Синтезировать ДУ

X

Синтезировать схему формирования поправки пои выполнении АОп

I ~

Синтезировать схему формирования поправки при выполнении Оп С 1

Задание на синтез схемы формирования поправки при выполнении Оп ИЛИ

I

Синтезировать схему формирования поправки при выполнении Оп И

I

Синтезировать АЛУ повышенной достоверности функционирования

^ Конец ^

Рисунок 2 - Блок-схема алгоритма построения АЛУ процессора повышенной достоверности функционирования

Разработаны основные положения методики адаптации линейного кода для контроля арифметических и логических операций и алгоритм использования предлагаемых правил кодирования информации для построения АЛУ повышенной достоверности функционирования СУОИ (рисунок 2).

Построена функциональная модель АЛУ процессора повышенной достоверности функционирования.

Разработаны конструктивные узлы формирования проверочных разрядов для контроля арифметических и логических операций.

Проведена оценка аппаратурных и временных затрат средств контроля рассматриваемых операций, показывающая что данные показатели имеют наименьшие значения относительно существующих методов обнаружения ошибок в АЛУ.

Спроектированы основные конструктивные элементы АЛУ процессора повышенной достоверности функционирования. Получены математические выражения для оценки аппаратурных и временных затрат при использовании предлагаемых правил кодирования информации.

Разработанные методические рекомендации по технической реализации результатов исследований позволяют обеспечить требуемое значение достоверности функционирования АЛУ процессоров СУОИ при наименьших аппаратурных и временных затратах.

Основные результаты исследования

При проведении научных исследований получены следующие основные результаты:

1. Проведен анализ основных факторов, воздействующих на аппаратуру систем управления и обработки информации, и обоснована необходимость повышения достоверности функционирования рассматриваемой аппаратуры, в частности устройств обработки информации АЛУ процессоров.

2. Обоснованы требования к методам обнаружения ошибок в АЛУ процессора СУОИ и определены основные показатели эффективности средств контроля, к которым относятся: обнаруживающая способность метода контроля, временные и аппаратурные затраты.

3. Проведен анализ существующих методов контроля информации и обоснована целесообразность адаптации линейного кода для обнаружения ошибок в АЛУ процессоров СУОИ.

4. Проведен обоснованный выбор метода обнаружения ошибок на основе линейного кода с дополнительным введением контрольных разрядов.

5. Разработана совокупность правил формирования контрольных разрядов линейного кода для контроля арифметических и логических операций АЛУ процессоров.

6. Разработаны методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной достоверности функционирования процессоров СУОИ.

7. Разработана функциональная модель процессора повышенной достоверности функционирования, реализующая предлагаемые правила кодирования информации для обнаружения ошибок при выполнении арифметических и логических операций.

8. Разработаны конструктивные элементы процессора повышенной достоверности функционирования.

9. Получены математические выражения для оценки аппаратурных и временных затрат при использовании предлагаемого метода обнаружения ошибок, подтверждающие, что предлагаемый метод обнаружения ошибок при выполнении арифметических и логических операций требует минимальных аппаратурных и временных затрат по сравнению с существующими методами.

10. Разработаны основные положения методики повышения достоверности функционирования устройств обработки информации АЛУ процессоров.

Полученные научные результаты свидетельствуют о решении научной задачи, имеющей существенное значение для повышения достоверности функционирования систем управления и обработки информации и, следовательно, для экономики и обеспечения обороноспособности страны.

Перспективным направлением дальнейшей разработки темы являются исследования, направленные на обеспечение отказоустойчивости устройств обработки информации АЛУ процессоров систем управления и обработки информации.

СПИСОК ОСНОВНЫХ ПУБЛИКАЦИЙ ПО ТЕМЕ ДИССЕРТАЦИИ Статьи, опубликованные в рецензируемых журналах, входящих в перечень ВАК

1. Павлов П.А. Обнаружение и коррекция ошибок в устройствах хранения и передачи данных телекоммуникационных систем.// Известия института инженерной физики - 2012. -№1(23). - С. 51-57.

2. Павлов П.А. Царьков А.Н., Хоруженко О.В. и.др. Метод контроля выполнения арифметических операций ЭВМ в автоматизированных системах контроля и измерения.// Измерительная техника - 2008.-№3.- С. 24-29.

3. Павлов П.А., Павлов A.A., Царьков А.Н., Хоруженко О.В., Смирнов Д.В. Функционально-кодовый контроль ошибок в автоматизированных системах измерительной техники. // Измерительная техника -2009,- № 9.- С. 3-5.

4. Павлов П. А., Царьков А.Н., О. В. Хоруженко. Метод контроля ошибок в устройствах хранения и передачи информации автоматизированных систем измерительной техники. // Измерительная техника - 2010. - № 11.- С. 21-25.

5. Павлов П.А., Царьков А.Н., Хоруженко О.В. Метод контроля ошибок в устройствах хранения и передачи информации телекоммуникационных систем.//Контроль. Диагностика - 2011.-№ 2(152).-С. 69-71.

6. Павлов П.А., Павлов A.A., Царьков А.Н., Хоруженко О.В. Метод контроля АЛУ при выполнении арифметических и логических операций.// Контроль. Диагностика-2011.-№3(153).-С. 48-54. "' ' '

7. Павлов П.А., Царьков А.Н., Хоруженко О. В. Контроль процессора в автоматизированных измерительных системах.// Измерительная техника -

2011.-№2,- С. 54-60.

8. Павлов П.А., Борисов К.Ю., Павлов А.А., Царьков А.Н., Хоруженко О.В. Рациональное кодирование информации для обнаружения ошибок в устройствах хранения и передачи информации измерительной техники .// Измерительная техника - 2011.-№12.- С. 22-25.

9. Павлов П.А., Царьков А.Н., Борисов К.Ю., Павлов А.А., Хоруженко О.В. Метод построения линейных кодов, обнаруживающих и корректирующих ошибки в байтах информации.//Метрология-2011.-№10.- С.3-16.

10. Павлов П.А., Царьков А.Н., Борисов К.Ю., Павлов А.А., Хоруженко О.В. Анализ эффективности методов обнаружения ошибок в устройствах хранения информации телекоммуникационных систем.// Контроль. Диагностика-2012,-№ 1 (152).- С.71-76.

11. Павлов П.А., Царьков А.Н., Борисов К.Ю., Павлов А.А., Хоруженко О.В. Выбор системы кодирования для обнаружения ошибок в устройствах хранения информации телекоммуникационных систем.// Контроль. Диагностика - 2012. -№ 2 (153).- С. 62-64.

12. Павлов П.А., Царьков А.Н., Борисов К.Ю., Павлов А.А., Хоруженко О.В. Оценка эффективности методов обнаружения ошибок в устройствах хранения информации измерительной техники.// Измерительная техника-

2012.-№3.- С. 33-35.

Статьи, переведенные и изданные в научных журналах за рубежом

13. Functional code error monitoring in computerized data-acquisition systems

P. A. Pavlov, A. A. Pavlov, A. N. Tsar'kov and О. V. Khoruzhenko Measurement Techniques, Springer New York, 2009, Volume 52, Number 9, Pages 891-894

14. A method of monitoring execution of arithmetic operations on computers in computerized monitoring and measuring systems P. A. Pavlov, E. V. Krekhov, A. A. Pavlov, and D. V. Smirnov, et al.Measurement Techniques, 2008, Volume 51, Number 3, Pages 237-241

15. Processop control in cumputerized data acquisition systems Pavlov Al.A, Pavlov P.A., Tsar'kov A. N. et al Source: Measurement techniques Volume: 54.issue :2. pages: 123-128. Published: May 2011. Times cied 0(from Web of Science).

16. A Method of error monitoring information storage and transmission devices of computerized measurement equipment systems Authors: Pavlov P.A. Pavlov A.A, Tsar'kov A. N. et al Source: Measurement techniques Volume: 53.issue :11. pages: 1233-1235. Published: Feb 2011. Times cited 0 (from Web of Science).

17. Efficient encoding of information for detection of errors in the information storage and transmission devices of measurement instruments P.A. Pavlov, A. N. Tsarkov, K.Yu. Borisov, Al.A. Pavlov and О. V. Khoruzhenko Measurement Techniques, March 2012, Volume 54, Number 12, Pages 1342-11345, DOI: 10.1007/s11018-012-98-93-2.

Патенты на изобретения и полезные модели

18. Патент на полезную модель Л? 76479 "Устройство памяти с обнаружением двойных ошибок"/ Павлов П.А., Бобков С.Г., Осипенко П.Н., от о4.04. 2008 г.

19. Патент на полезную модель № 76430 "Устройство памяти с обнаружением ошибок"/ Павлов П.А., Царьков А.Н., Бобков С.Г., Осипенко П.Н. от 04.04. 2008 г.

20. Патент на полезную модель № 8359 "Отказоустойчивое устройство ускоренного умножения" / Павлов П.А., Царьков А.Н., Бобков С.Г., Осипенко П.Н., Хоруженко О.В. от 27.01.2009г.

21. Патент на изобретение- № 2403615 "Устройство хранения и передачи информации с обнаружением двойных ошибок'ТПавлов П.А., Царьков А.Н., Хоруженко О.В. и др.от 27.01,2009г.

22. Патент на полезную модель № 99624 Устройство хранения и передачи информации" / Павлов П.А., Царьков А.Н., Хоруженко О.В. от 29.04.2010г.

23. Патент на полезную модель № 102407 "Процессор ЭВМ" / Павлов П.А., Царьков А.Н., Хоруженко О.В. от 22.07.2010г.

24. Патент на полезную модель № 102403 "Устройство хранения информации "/Павлов П.А., Царьков А.Н. Хоруженко О.В. и др. от 08.07.2010г.

25. Патент на изобретение № 2417409 «Отказоустойчивый процессор» / Павлов П.А., Царьков А.Н., Аряшев С.И., Бобков С.Г., Василегин Б.В., Нагаев К.Д., Осипенко П.Н., Хоруженко О.В.от 27.04.11.

26. Патент на изобретение № 2421786 «Устройство хранения информации повышенной достоверности функционирования» /Павлов П.А., Павлов A.A., Царьков А.Н., Хоруженко О.В. от 20.06.11.

27. Патент на изобретение № 2422923 «Устройство хранения и передачи информации повышенной достоверности функционирования» /Павлов П.А., Царьков А.Н., Осипенко П.Н., Хоруженко О.В. от 27.06.11.

28. Патент на полезную модель № 106771 "Устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации "/ Павлов П.А., Царьков А.Н., Борисов К.Ю., Мапофеев Ю.Г., Осипенко П.Н., Павлов A.A., Хоруженко О.В. от 20.07.2011г.

29. Патент на полезную модель № 107606 "Устройство хранения и передачи данных с исправлением одиночных ошибок в байте информации и обнаружением произвольных ошибок в байтах информации "/ Павлов П.А., Царьков А.Н., Борисов К.Ю., Малофеев Ю.Г., Осипенко П.Н., Павлов A.A., Хоруженко О.В. от 20.08.2011г.

30. Патент на изобретение № 2439667 "Процессор повышенной достоверности функционирования"/ Бобков С.Г., Осипенко П.Н, Павлов A.A., Павлов А.А, Павлов П.А, Царьков А.Н., Хоруженко О.В. от 10.01.2012 г.

31. Патент на изобретение №2448359 "Устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации'ТБорисов К.Ю., Малофеев Ю.Г., Осипенко П. Н., Павлов A.A., Павлов A.A., Павлов П.А., Царьков А.Н., Хоруженко О.В. от 20.04.2012 г.

32. Патент на изобретение №2450331 "Устройство хранения и передачи данных с исправлением одиночных ошибок в байте информации и обнаружением произвольных ошибок в байтах информации"/

Павлов П.А., Царьков А.Н., Борисов К.Ю., Мапофеев Ю.Г., Осипенко П. Н., Хоруженко О.В. от 10.05.2012 г.

33. Патент на изобретение № 2450332 "Устройство хранения информации с обнаружением одиночных и двойных ошибок"/ Бобков С.Г., Осипенко П.Н, Павлов A.A., Павлов А.А , Павлов П.А, Царьков А.Н., Хоруженко О.В. от 10.05.2012 г.

Тезисы докладов на НТК

34. Павлов П.А., Уткин В.К. Обнаружение двойных ошибок в устройствах хранения и передачи информации. /XXVII межрегиональная научно-техническая конференция «Проблемы эффективности и безопасности функционирования сложных технических и информационных систем» Серпуховский ВИ РВ, 2008г. С. 18-20.

35. Павлов П.А. Метод повышения достоверности функционирования арифметических преобразователей информации телекоммуникационных компьютерных сетей.ЛХ Международная научная конференция «Перспективные технологии в средствах передачи информации - ПТСПИ-2011» 29 июня-1 июля 2011г. Владимир-Суздаль.-С.71-73.

36. Павлов П.А. Обнаружение ошибок в арифметических преобразователях информации телекоммуникационных компьютерных сетей./ ХП Международная научно - техническая конференция «Кибернетика и высокие технологии XXI века» 11-13 мая 2011, Воронеж.

37. Павлов П.А. Контроль ошибок в логических преобразователях информации телекоммуникационных компьютерных сетей. НТК «Новые информационные технологии в связи и управлении» Калужский научно-исследовательский институт телемеханических устройств, Калуга 1-2 июня 2011г.-С.26-27.

38. Павлов П.А. Контроль ошибок в арифметических преобразователях информации телекоммуникационных компьютерных сетей./ Международный симпозиум «Надежность и качество 2011», Интеллектуальные компьютерные обучающие системы, Пензенский государственный университет, в г. Пензе с 23 по 02 июня 2011 г.-С. 33-34.

39. Павлов П.А. Обнаружение ошибок в арифметических преобразователях информации телекоммуникационных компьютерных сетей./XXIX межрегиональная научно-техническая конференция «Проблемы эффективности и безопасности функционирования сложных технических и информационных систем». Серпуховский ВИ РВ, 2011 Г.-С.51-54.

40. Павлов П.А., Борисов К.Ю., Хоруженко О.В. Оценка показателей эффективности методов контроля устройств хранения информации телекоммуникационных систем./ V-я Международная научно-практическая конференция «Информационные технологии в образовании, науке и производстве». Протвино, 2011 Г.-С.45-48.

41. Павлов П.А. Контроль выполнения арифметических операций процессора ЭВМ./ Международный симпозиум «Надежность и качество 2012», Интеллектуальные компьютерные обучающие системы, Пензенский государственный университет, в г. Пензе с 21 по 31 мая 2012г.

42. Павлов П. А. Борисов К. Ю., Коррекция байтовых шибок с аддитивным формированием вектора ошибки // Системы управления космических аппаратов й комплексов ФГУП «НПЦ АП» им. Академика H.A. Пилюгина: Тр. V- научн. конф. молодых специалистов и молодых работников. -М.,19 апр. 2012,- С.25-28.

Межрегиональное общественное учреждение «Институт инженерной физики»

На правах рукописи

ПАВЛОВ Павел Александрович

04201360602

НАУЧНО-МЕТОДИЧЕСКИЙ АППАРАТ ПОВЫШЕНИЯ ДОСТОВЕРНОСТИ ФУНКЦИОНИРОВАНИЯ АРИФМЕТИКО-ЛОГИЧЕСКИХ УСТРОЙСТВ ПРОЦЕССОРОВ СИСТЕМ УПРАВЛЕНИЯ И ОБРАБОТКИ ИНФОРМАЦИИ

Специальности: 05.13.01- Системный анализ, управление и обработка

информации (в науке и промышленности); 05.13.05 - Элементы и устройства вычислительной техники и систем управления.

ДИССЕРТАЦИЯ на соискание ученой степени кандидата технических наук

Научный руководитель: Залуженный деятель науки РФ,

доктор технических наук, профессор Царьков Алексей Николаевич

Соискатель: Павлов Павел Александрович

Серпухов - 2013 г.

СОДЕРЖАНИЕ......................................................................2

Введение........................................................................................................4

Раздел 1. Анализ методов повышения достоверности функционирования систем управления и обработки информации.................................15

1.1 Аналитический обзор построения устройств обработки информации............................................................................15

1.2 Исследование причин отказов и сбоев устройств обработки информации............................................................................21

1.3 Анализ методов обнаружения ошибок устройств обработки информации АЛУ процессоров систем обработки информации и

управления............................................................................30

Выводы по первому разделу.......................................................51

Раздел 2. Разработка правил кодирования информации для контроля арифметических и логических операций.......................................55

2.1 Модель исследования, основные понятия и принятые допущения.............................................................................55

2.2 Выбор метода обнаружения ошибок в устройствах обработки информации АЛУ....................................................................60

2.3 Разработка правил кодирования информации для обнаружения ошибок в устройствах обработки информации...............................79

2.3.1 Разработка правил кодирования информации для обнаружения ошибок при выполнении арифметических операций.........................79

2.3.2 Разработка правил кодирования информации для обнаружения

ошибок при выполнении логических операций................................81

Выводы по второму разделу.......................................................88

Раздел 3. Методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной

достоверности функционирования.............................................................91

3.1 Разработка функциональной модели процессора повышенной достоверности функционирования...............................................91

3.1.1 Разработка конструктивных элементов АЛУ процессора

повышенной достоверности функционирования..............................91

3.1.2 Функциональная модель АЛУ процессора повышенной достоверности функционирования...............................................95

3.2 Оценка аппаратурных и временных затрат при использовании предлагаемых правил кодирования информации............................113

3.3 Основные положения методики повышения достоверности

функционирования АЛУ процессоров........................................115

Выводы по третьему разделу.....................................................118

Заключение...........................................................................119

Список сокращений.....................................................................................126

Литература............................................................................127

Введение

Современное развитие народного хозяйства характеризуется широким внедрением систем управления и обработки информации (СУОИ).

Объектами управления довольно часто являются сложные технические системы ответственного назначения (банковские электронные сети, системы управления движением транспортных средств, правительственные системы связи, элементы технических систем безопасности и т.д.).

Так как выдача ошибочного управляющего воздействия СУОИ может привести к значительному ущербу, а в ряде случаев и к катастрофическим последствиям, то наиболее важной характеристикой данных систем является достоверность функционирования.

Традиционные способы обработки информации в рассматриваемых системах связаны с процедурой сравнения различных величин между собой, определением среднего уровня величин, их представления и т.п.

Выполнение данных операций возлагается на ЭВМ, которые являются функциональным ядром систем управления и обработки информации.

В связи с тем, что ЭВМ, кроме выполнения основной функции управления и обработки информации, осуществляют контроль и диагностику для обнаружения отказов и сбоев системы, то достоверность функционирования современных СУОИ во многом определяется достоверностью функционирования ЭВМ.

В процессе эксплуатации на аппаратуру рассматриваемых систем действует ряд независимых один от другого факторов, которые приводят к возникновению ошибок в обрабатываемой информации.

Прежде всего, происходит старение элементов. На работу системы также влияют флуктуационные колебания, связанные с изменением величин нагрузки, электромагнитные наводки, изменение значений питающих напряжений и, возможно, целенаправленные дестабилизирующие воздействия.

На надежность работы процессоров большое влияние оказывает температура, причем до +125°С нагревается лишь небольшой участок процессора - арифметико-логическое устройство (АЛУ). Остальная часть процессора, включая память, нормально функционирует при вполне приемлемой для кристалла температуре (не выше +65 °С).

Эта ситуация усугубляется ещё и тем, что при использовании нанотехнологий - уменьшении физических размеров полупроводниковых компонентов, прежде всего, затворов транзисторов, неизбежно возникают сильные токи утечки, причём, чем выше тактовая частота и энергопотребление, тем больше токи утечки. В итоге возникает избыточное тепловыделение, и даже принятие мер по охлаждению процессора может привести к его перегреву и, следовательно, к отказам и сбоям.

Так как эффективность систем управления и обработки информации в значительной степени характеризуется достоверностью информации, которая обрабатывается в данных системах, то особую актуальность приобретает вопрос обнаружения ошибок в устройствах обработки информации АЛУ процессоров.

Объектом исследования является АЛУ процессоров систем управления и обработки информации.

При создании данных устройств возникает необходимость повышения достоверности его функционирования в условиях

воздействия естественных (грозовые разряды, космические лучи, электромагнитные поля и др.) и целенаправленных дестабилизирующих факторов и, следовательно, выбора методов обнаружения ошибок, наиболее полно удовлетворяющих основным требованиям, предъявляемым к средствам контроля:

высокому значению вероятности обнаружения ошибок; . низким аппаратурным затратам (высокой вероятностью безотказной работы) схем контроля;

низким временным затратам, характеризующим степень влияния средств контроля на быстродействие контролируемого устройства.

Обобщенным показателем, характеризующим методы контроля информации, включающим рассмотренную совокупность показателей, является достоверность функционирования РфО):

обн1 (1 ^исх 1 ОБН2\1 1 ИСХ (o^(')fpo, (1)

где Робн1 - вероятность обнаружения одиночных ошибок;

Робн2 - вероятность обнаружения двойных ошибок;

РисхОО - вероятность безотказной работы исходной схемы;

PK(t) - вероятность безотказной работы схемы контроля;

Pp0(t) - вероятность безотказной работы решающего органа;

Pi - вероятность возникновения одиночной ошибки;

Р2 - вероятность возникновения двойной ошибки.

Большой вклад в обеспечение надежности и достоверности функционирования дискретных устройств внесли работы С.М. Доманицкого, Г.В. Дружинина, A.M. Гаврилова, А.Д. Закревского, Б.М. Кагана, A.M. Половко, В.В. Сапожникова, И.А. Ушакова, и других ученых.

Структурные методы обнаружения ошибок, включающие:

поэлементное резервирование, дублирование, парафазную логику, мажоритарный метод, логику с переплетением имеют высокую обнаруживающую способность, однако требуют больших аппаратурных затрат.

Методы аппаратного контроля, включающие методы контроля по модулю и коды, обнаруживающие и исправляющие ошибки, в отличие от структурных методов резервирования, позволяют решать данную задачу при меньших аппаратурных затратах резервного оборудования.

Вопросам использования корректирующих кодов для построения отказоустойчивых вычислительных систем посвящены работы A.M. Гаврилова, В.А. Дементьева, С.Г. Данилюка, В.В. Зеленевского,

A.И. Кострыкина, Н.Д. Путинцева, Ю.А. Романенко, Ю.Л. Сагаловича, Е.С. Согомоняна, Я.А. Хетагурова, О.В. Хоруженко, А.Н. Царькова,

B.А. Цимбала, С.Н. Шиманова, Н.С. Щербакова и других ученых.

Среди зарубежных работ в области использования корректирующих кодов для решения вопросов обеспечения надёжности и достоверности функционирования дискретных устройств, большое значение имеют труды фон Неймана, Мура и Шеннона, Ф.Дж. Мак-Вильямс, Э. Берлекэмпа, У. Питерсона.

Предметом исследования являются методы повышения достоверности функционирования АЛУ процессоров на основе контроля информации по модулю и кодов, обнаруживающих и исправляющих ошибки.

Для обнаружения ошибок в устройствах хранения информации наиболее широко используется контроль по mod 2 (контроль на четность), который позволяет обнаруживать одиночные (нечетные) ошибки и требует минимальных аппаратурных и временных затрат по отношению к известным методам обнаружения ошибок.

Недостатком данного метода является низкая обнаруживающая способность, так как при его использовании обнаруживаются нечетные ошибки, т.е. только 50% возможных ошибок.

В то же время опыт эксплуатации дискретных устройств показывает, что наиболее вероятным событием является возникновение одиночных и двойных ошибок (на одиночные ошибки приходится до 80%, на двойные ошибки- до 20-25% и на ошибки прочей кратности- до 2%), т.е. основным недостатком метода контроля на четность является невозможность обнаружения двойных ошибок.

Для АЛУ процессоров вероятность появления кратных ошибок существенно возрастает, например, из-за отсутствия сигнала переноса в сумматоре при наличии одиночной ошибки в разряде одного из слагаемых.

Контроль информации по шоёЗ позволяет обнаруживать все одиночные ошибки и 50% двойных и может использоваться для обнаружения ошибок не только в устройствах хранения информации, но и в АЛУ процессора при выполнении арифметических операций.

Увеличение модуля позволяет повысить обнаруживающую способность двойных ошибок, однако при этом происходит значительное увеличение аппаратурных и временных затрат. Кроме этого, требуется увеличение контрольных разрядов для формирования остатка.

Недостатком контроля по модулю являются большие временные затраты, связанные с задержкой прохождения сигнала в схеме сверток, и невозможностью коррекции ошибок АЛУ при выполнении логических операций.

Наиболее эффективным способом повышения достоверности функционирования дискретных устройств является использование линейных кодов, корректирующих одиночные ошибки и требующих для этих целей увеличения количества оборудования всего на 10.. .30%.

Применение циклических кодов нежелательно, так как они реализуют последовательный метод декодирования, требующий больших временных затрат, что не всегда приемлемо для СУОИ, работающих в реальном масштабе времени.

Для защиты функционального ядра системы, работающего в реальном масштабе времени, могут быть использованы только линейные коды.

Однако в настоящее время существует проблема использования корректирующих линейных кодов для защиты устройств преобразования информации, которая заключается в следующем:

корректирующие коды широко используются только для обнаружения ошибок устройств хранения и передачи информации;

не существует методов использования корректирующих кодов для повышения достоверности функционирования преобразователей информации (сумматоров, регистров сдвига, логических операций: И, ИЛИ, НЕ, суммирования по тос12).

Кроме этого, обнаружение кратных ошибок на основе линейных кодов приводит к резкому увеличению избыточности кода и большим аппаратурным затратам на кодирование и декодирование информации. Так, например, аппаратурные затраты на коррекцию одиночной ошибки составляют 30% относительно исходного дискретного устройства, двукратной - 100%, при коррекции ошибки большей кратности возникает проблема «сторожа над сторожем», т.е. аппаратурные затраты контролирующего устройства становятся больше аппаратурных затрат контролируемого устройства.

Данное обстоятельство не только не позволяет получить требуемый уровень достоверности функционирования устройства, но и приводит к снижению данного показателя.

Таким образом, существует противоречие между необходимостью повышения достоверности функционирования АЛУ процессоров и ростом аппаратурных и временных затрат, связанных с этой целью.

С учетом вышеизложенного, принципиальным подходом, разрешающим данное противоречие, является выбор метода построения линейного кода, обнаруживающего ошибки заданной кратности при минимальных временных и аппаратурных затратах, и адаптации данного метода кодирования для обнаружения ошибок АЛУ процессора при выполнении арифметических и логических операций.

Научная задача исследований заключается в разработке правил адаптации линейного кода для обнаружения одиночных и двойных ошибок устройств обработки информации АЛУ, обеспечивающих выполнение условия при ограничениях на аппаратурные и временные затраты:

P(t) > Ртр (/)1 РдКН\ = 100%, РЮБН2 = РОБН2ТР ' ^ МИН '^ МИН, ГМИН

где P(t) - достоверность функционирования АЛУ процессоров систем обработки информации и управления;

PTp(t) - требуемое значение достоверности функционирования;

СМин - аппаратурные затраты на кодирование и декодирование информации;

tMHH _ время кодирования и декодирования информации;

Робн1 - вероятность обнаружения одиночных ошибок;

Робн2 - вероятность обнаружения двойных ошибок;

гмин- число контрольных разрядов.

Цель диссертации - повышение достоверности функционирования АЛУ процессоров с минимальными аппаратурными и временными затратами на обнаружение ошибок.

Методы исследования. При решении стоящей научной задачи использованы теоретические методы исследований, основанные на научных положениях: теории кодирования, теории надежности, теории дискретных автоматов.

Результаты, представляемые к защите:

1. Совокупность правил формирования контрольных разрядов линейного кода для контроля арифметических и логических операций АЛУ процессоров.

2. Методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной достоверности функционирования процессоров СУОИ.

Научная новизна результатов заключается в том, что:

1. Впервые выявлены закономерности, определяющие соотношения между арифметико-логическими операциями и значениями контрольных разрядов линейного кода относительно данных операций, позволяющие сформулировать правила получения значений поправок к контрольным разрядам кода для обнаружения ошибок заданной кратности в АЛУ процессоров при наименьших аппаратурных и временных затратах.

2. Разработаны методические рекомендации по технической реализации результатов исследований при построении АЛУ повышенной достоверности функционирования процессоров СУОИ, включающие основные положения методики адаптации линейного кода для контроля арифметических и логических операций, алгоритм использования предлагаемых правил кодирования информации, функциональную модель и конструктивные элементы АЛУ процессоров, обеспечивающие заданное значение достоверности функционирования рассматриваемого устройства при наименьшей информационной, аппаратурной и временной избыточности и позволяющие:

- обнаруживать 100% одиночных ошибок и более 50% двойных ошибок при использовании двух контрольных разрядов (имеет большую обнаруживающую способность по отношению к контролю по шоёЗ, требующему такое же количество контрольных разрядов) при минимальных временных затратах (соизмеримых с временными затратами при контроле на четность);

- для обнаружения требуемого процента двойных ошибок, по отношению к линейным кодам, имеет меньшую информационную избыточность за счет ограничения числа контрольных разрядов путем выбора дополнительных проверок, имеющих наибольшую обнаруживающую способность.

Практическая значимость результатов заключается в повышении достоверности функционирования АЛУ за счет обнаружения 100% одиночных ошибок и более 50% двойных ошибок при использовании минимальной информационной избыточности (двух контрольных разрядов), сокращении аппаратурных затрат и увеличения более чем в четыре раза быстродействия средств контроля.

�