автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Моделирование цифровых микроконвейерных КМОП схем с использованием диаграмм решений различной размерности

Петросян Варужан Сержикович

Моделирование цифровых микроконвейерных КМОП схем с использованием диаграмм решений различной размерности

Специальность: 05.13.12 — системы автоматизации проектирования

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

5 АВГ 2015

Москва 2015

005571291

Работа выполнена на кафедре «Проектирования и конструирования интегральных микросхем» Национального исследовательского университета «МИЭТ»

Научный руководитель: Глебов Алексей Львович

доктор технических наук, старший научный сотрудник

Официальные оппоненты: Шагурин Игорь Иванович

доктор технических наук, профессор, зам. зав. кафедрой микро - и наноэлектроники Национального исследовательского ядерного университета «МИФИ»

Машевич Павел Романович кандидат технических наук, директор центра микроэлектроники, главный конструктор ОАО «Ангстрем»

Ведущая организация: ОАО «Байкал Электронике»

Защита диссертации состоится «22» сентября 2015 г. в 11:00 часов на заседании диссертационного совета Д212.134.01 по адресу: 124498, Москва, г. Зеленоград, площадь Шокина, дом 1.

С диссертацией можно ознакомиться в библиотеке Национального исследовательского университета «МИЭТ» и на сайте www.miet.ru.

Автореферат разослан «<?$» 2015г.

Ученый секретарь

диссертационного совета,

доктор технических наук, __

профессор Крупкина Т.Ю.

Общая характеристика работы

Актуальность темы.

Одновременно с ростом сложности и степени интеграции современных цифровых устройств возникает все больше проблем при проектировании, моделировании и анализе цифровых схем. Наибольшие трудности возникают при распределении синхросигнала по площади кристалла с современными технологическими нормами. Одной из проблем в этом случае является разница между временем задержки синхросигнала и временем срабатывания логических элементов цифровой части, что влечет за собой необходимость включения в схему дополнительных элементов, обеспечивающих одновременное срабатывание всех триггеров. Площадь дерева синхросигнала с дополнительными элементами в этом случае часто занимает до половины площади всего кристалла. Еще одной проблемой глобальной синхронизации цифровых схем является повышенный уровень шумов, вносимый в глобальные цепи кристалла одновременным срабатыванием всех логических элементов.

Выходом из сложившейся ситуации может быть либо доработка существующих средств автоматизированного проектирования дерева синхросигнала, с учетом специфических эффектов, возникающих для схем с наноразмерными технологическими нормами и сверхбольшой степенью интеграции, либо переход к альтернативным принципам проектирования цифровых схем без использования глобального дерева синхросигнала, т.е. асинхронных схем. В асинхронной логике глобальный синхросигнал заменяется некоторой формой квитирования между соседними регистрами. Одним из наиболее часто применяемых протоколов квитирования

самосинхронизации цифровой схемы является 2-фазный протокол со связными данными, известный под названием микроконвейер. Настоящая работа посвящена исследованию методов и алгоритмов для моделирования цифровых

микроконвейерных КМОП схем. Инструментами для исследований выбраны диаграммы решений различной размерности.

Диаграммы решений, и в частности специальные их виды, являются актуальными и эффективными представлениями для цифровых КМОП схем. Диаграмма двоичных решений - BDD (binary decision diagrams) - это структура данных для представления Булевых функций. В свою очередь последовательно - параллельные диаграммы двоичных решений -SP-BDD (serial parallel - binary decision diagrams), являются адекватной и канонической моделью цифровых КМОП схем. В работе также рассматриваются диаграммы троичных решений. Троичные диаграммы решений - TDD (ternary decision diagrams) являются удобным представлением для неполно определенных Булевых функций, или т.н. Клиниевых функций. В отличие от двоичных диаграмм решений, в TDD есть возможность учета третьего состояния сигнала. В работе таким состоянием рассматривается состояние неопределенности - U (undefined), при этом возможное значение U принадлежит интервалу логических значений {0;1}. По аналогии с SP-BDD, в работе вводится понятие SP-TDD (последовательно-параллельная диаграмма троичных решений).

Предлагаемые в настоящей работе алгоритмы и их программные реализации позволяют проводить моделирование и оптимизацию цифровых, в частности, микроконвейерных КМОП схем. Отличительной особенностью данной архитектуры является возможность представления большинства цифровых схем в виде микроконвейера, как синхронных, так и асинхронных.

Цель работы и задачи исследования.

Цель диссертационной работы состоит в разработке методов, алгоритмов и программ для моделирования цифровых микроконвейерных КМОП схем. Для достижения этой цели в работе поставлены и решены следующие задачи:

1.Разработка и программная реализация алгоритмов для моделирования и анализа параметров цифровых схем на основе последовательно-параллельных диаграмм двоичных решений.

2.Разработка алгоритма оценки и вероятностного анализа потребляемой при переключениях мощности цифровых микроконвейерных схем с использованием последовательно -параллельных диаграмм решений различной размерности.

3.Разработка и программная реализация методов и алгоритмов моделирования цифровой КМОП схемы на основе последовательно-параллельных диаграмм троичных решений.

4.Разработка методов и алгоритмов для моделирования и оптимизации микроконвейерной архитектуры с использованием последовательно-параллельных диаграмм двоичных решений.

5.Проведение численных экспериментов с применением разработанных методов для моделирования и оптимизации цифровых микроконвейерных схем, спроектированных в базисах стандартных ячеек и ПЛИС/СБМК.

6.Проведение сравнительного анализа с коммерческими программами для подтверждения эффективности предложенных методов.

Методика проведения исследований разработанных методов и алгоритмов включает использование аппарата Булевой алгебры, теории графов, в частности специальных диаграмм решений различной размерности (БР-ВБО, БР-ТЭБ), теории вероятности, теории оптимизации на этапе проектирования и компьютерного моделирования.

Научная новизна разработок, представленных в данной диссертационной работе, заключается в следующем:

¡.Разработан алгоритм и его программная реализация для моделирования цифровой схемы и вероятностного анализа потребляемой мощности, основанный на использовании последовательно-параллельных диаграмм решений,

позволяющий повысить точность оценки потребляемой мощности для цифровых микроконвейерных схем.

2.Введено понятие последовательно-параллельных диаграмм троичных решений (БР-ТББ), которые, в отличие от существующих методов, позволяют проводить моделирование цифровой схемы с учетом третьего - неопределенного состояния сигнала и повысить производительность моделирования.

3.Разработан метод оптимизации цифровых микроконвейерных КМОП схем на основе БР-ВОБ, который, по сравнению с существующими, позволяет повысить эффективность оптимизации микроконвейерной архитектуры.

Основные результаты и положения, выносимые на защиту.

1.Алгоритм моделирования цифровых схем с использованием диаграмм решений различной размерности.

2.Алгоритм вероятностного анализа потребляемой цифровой схемой мощности с использованием диаграмм решений различной размерности.

3. Алгоритм моделирования цифровой схемы с использованием последовательно - параллельных диаграмм троичных решений.

3.Методы моделирования и оптимизации цифровых микроконвейерных КМОП схем, спроектированных в базисах стандартных ячеек и ПЛИС/СБМК.

4.Маршрут моделирования и оптимизации для цифровых микроконвейерных КМОП схем с использованием диаграмм решений различной размерности.

Реализация.

Предложенные методы и алгоритмы реализованы в виде комплекса программ для моделирования цифровых микроконвейерных схем, спроектированных в базисах стандартных ячеек и ПЛИС/СБМК.

В результате численных экспериментов было доказано, что использование этих методов и алгоритмов в современных условиях является одним из возможных путей разработки программного комплекса для проектирования современных

синхронных и самосинхронных СБИС, отвечающих мировым стандартам.

Практическая значимость работы.

Методы и алгоритмы, предложенные в данной работе, а также их программные реализации могут быть использованы для эффективного проектирования синхронных и самосинхронных СБИС, реализованных как в базисе стандартных ячеек, так и в базисе ПЛИС/СБМК

Результаты работы внедрены в процесс проектирования цифровых схем на предприятиях ЗАО «ПКК Миландр», ОАО «Ангстрем», а также в учебный процесс НИУ «МИЭТ». Апробация работы.

Результаты диссертационной работы были доложены:

> на 20-ой всероссийской межвузовской научно-технической конференции «Микроэлектроника и информатика — 2013» (Зеленоград, 16-19 апреля 2013г);

> на 2-ой международной научно-практической конференции "Актуальные проблемы современной науки в 21 веке" (Г.Махачкала, 30 августа 2013г);

> на 4-ой международной научно-практической конференции "Научные аспекты инновационных исследований" (Г.Самара, 4-6 декабря 2013г);

> на 22 всероссийской межвузовской научно-технической конференции «Микроэлектроника и информатика — 2015» (Зеленоград, 22-24 апреля 2015г).

Публикации.

Результаты автора по теме диссертации опубликованы в 8 работах, в том числе в четырех журналах, рекомендованных ВАК.

Структура и объем работы.

Диссертация состоит из введения, четырех глав, заключения и списка литературы. Основной текст занимает 143 машинописных страницы.

Основное содержание работы

Введение.

Во введении приведены основные недостатки проектирования цифровых синхронных схем, сформулирована мотивация исследования, обоснована актуальность темы, определена цель диссертационной работы.

В первой главе на основе литературных источников проведено исследование асинхронной архитектуры, методов и протоколов- самосинхронизации цифровых схем. Исследованы наиболее распространенные архитектуры и примеры реализации.

В асинхронных схемах синхросигналы заменены некоторой формой квитирования между соседними регистрами. Основным элементом организации квитирования схемах является С-элемент Мюллера (Рисунок 1).

а б

Рисунок 1 Реализация С элемента Мюллера на транзисторном (а) уровне и в базисе И-НЕ (б) С-элемент Мюллера переключает свой выход в ноль, только в случае если оба его входа нулевые, и в единицу, если оба входа единичные. Соответственно, по выходу элемента можно сделать однозначный вывод о состоянии всех его входов.

Существует несколько основных методов квитирования для асинхронной логики: > 4-фазный со связными данными - наиболее сходный с синхронными схемами, который дает лучший результат при широком использовании предположений о временных характеристиках схемы;

> 2-фазный со связными данными - известный под названием микроконвейер, предложенным Айвеном Сазерлендом;

> 4-фазный двухпроводный - классический подход Дэвида Мюллера, предложенный им в одной из первых работ в 1950х.

В виде микроконвейера может быть представлена почти любая цифровая схема, как синхронная, так и асинхронная. В работе используется именно эта модель асинхронных схем. На

Рисунке 2 приведена структура асинхронного микроконвейера.

В первой главе также выполнен обзор литературы по моделированию и оптимизации цифровых схем. По результатам обзора выбраны инструменты для моделирования цифровых КМОП схем. Такими инструментами являются диаграммы решений различной размерности. В работе рассмотрены диаграммы двоичных (Рисунок 3 (а)) и троичных решений (Рисунок 3 (б)).

а б

Рисунок 3 Графическое представление двоичных (а) и троичных (б) диаграмм решений

Двоичные (BDD) и троичные (TDD) диаграммы решений являются представлениями для полностью и не полностью определенных Булевых функций соответственно. Специальный вид двоичных диаграмм решений - последовательно параллельных (SP-BDD), является каноническим представлением цифровой КМОП схемы. Данное представление дает возможность логического моделирования и эффективного манипулирования КМОП схемами. При логическом моделировании цифровой КМОП схемы с использованием ее SP-BDD представления можно попутно получать оценки различных параметров.

По результатам главы сделаны выводы о целесообразности разработки САПР для цифровых микроконвейерных КМОП схем с использованием диаграмм решений различной размерности.

Во второй главе предложен алгоритм моделирования распределения вероятности мощности цифровой схемы, основанный на использовании последовательно-параллельных диаграмм двоичных решений (SP-BDD). Алгоритм основан на работе с SP-BDD представлением цифровой схемы и анализе потребляемой мощности путем рассмотрения возможных переключений вентилей при переходе от некого случайного входного вектора к другому.

Оценка мощности, основанная на логическом моделировании на основе SP-BDD, состоит из следующих шагов: -после инициации начальных значений энергии и представления каждого вентиля в виде SP-BDD посчитать тактовую энергию;

-для каждого вентиля в топологическом порядке (от входов к выходам) определить новое состояние выхода вентиля, найдя в его SP-BDD путь для нового состояния его входов;

-определить оценку энергии, потребляемой вентилем на данном такте;

-добавить оценку энергии, потребленной вентилем, к тактовой энергии, добавить тактовую энергию к полной энергии.

Этапы моделирован™ представлены на Рисунке 4.

Заменить каждый моделируемый вентиль его БР-

ЕГОП представлением ■ ^

Инициализировать состояние

схемы в соответствии с нулевым входным вектором

Инициализировать полную энергию значением О

Инициализировать тактовую энергию значением О

Определить новое состояние выхода вентиля, найдя в его БР-ЕШО путь для нового состояния его входов

"ЧЗГ

Определить оценку энергии, потребленной вентилем на данном _такте

Описание схемы

Количество тактов ля моделирования

Для каждого вентиля, в

.^топологическом порядке^

Добавить оценку энергии, потребленной вентилем, к тактовой энергии

Добавить тактовую энергию к полной _энергии_

,ля каждого входного вектора

Вывести результаты

Рисунок 4 Блок-схема этапов моделирования мощности с использованием 8Р-ЕЮБ

Для ряда тестовых схем проведены численные эксперименты. Как показали эксперименты, после определенного количества тактов работы программы (количества тест-векторов) точность результатов перестает расти и устанавливается на определенном уровне. Результаты моделирования для тестовой схемы с!908 из набора 15СА8-85 приведены в Таблице 1.

Таблица 1

Распределение вероятности потребления мощности для с 1908

с1908 2 3 4 5 б

пТактов 200 2000 20000 200000 20000

Мощность 0-1404 0-1557 0-1653 0-1653 0-1653

Инт. № 1 0 0 0 0 0

Инт. № 2 0 0 :.,0 - 0 0

Инт. № 3 0 0 0 0 0

Инт. № 4 0 0 0 Л 0 0

Инт >1° 5 0 0 0 0 0

Инт. № б 0 0 0 0 0

Инт. № 7 0 1 30 293 0.0015

Инт. № 8 0 4 73 731 0.00365

Инт. № 9 0 9 184 1855 0.0092

Инт. № 10 1 32 641 6399 0.03205

Инт. № 11 2 85 1325. . 13237 0.06625

Инт. № 12 7 169 2794 27884 0.1397

Инт. № 13 10 307 3677 36940 0.18385

Инт. № 14 22 336 4357 43603 0.21785

Инт. № 15 32 432 3672 36715 0.1836

Инт. № 16 37 324 2089 20809 0.10445

Инт. № 17 34 190 919 9185 0.04595

Инт. № 18 30 84 : 179 1761 0.00895

Инт. № 19 18 22 ; . so : 490 0.0025

Инт. № 20 7 5 v-:;10v 98 0.0005

В первом столбце, с четвертой строки указаны номера интервалов. В столбцах с 2 по 5 приведены количества попаданий в эти интервалы при разном количестве тест-векторов (тактов работы программы). Количество тактов и интервал мощности указаны соответственно во второй и третьей строке. Для схемы с1908 точность результатов устанавливается при 20000 тактах (столбец 4). Для этого случая высчитана плотность вероятности попадания значения потребляемой мощности в каждый интервал (столбец 6). Полученное распределение вероятности потребления мощности приведено в графическом виде на Рисунке 5.

Рисунок 5 Распределение вероятности потребления мощности

для схемы с 1908 Эксперименты были проведены для всех тестовых схем, для каждой были найдены значения количества тактов, при которых точность результатов устанавливалась.

Вероятностная модель мощности дает возможность получить распределение плотности вероятности мощности большой интегральной схемы в целом, используя распределения вероятностей составных частей схемы. В случае микроконвейерных схем составными частями являются комбинационные блоки микроконвейера. Наблюдаемое при этом существенное улучшение точности оценки мощности (по сравнению с точностью для составных частей) является проявлением общего математического принципа - закона больших чисел.Следует отметить, что вышесказанное применимо только для нормального распределения [А.Н.Ширяев.

Вероятность / -М.: Наука,1989. -640 е.].

Полученные распределения были проверены на подчинение

нормальному закону

1

где а- это среднеквадратичное отклонение, а математическое ожидание.Проверка подчинения выборки закону нормального распределения была проведена при помощи критерия согласия

Пирсона [М. ICendall, A.Stuart. The advanced theory of statistics / -NY: Macmillan Publishing, 1996. -469 р.], которая при количестве выборки п сводится к проверке попадания наблюдаемого значения статистики (Кнабл) в критическую область [KRp; +00)

_ v (nj-nyj)2 Л„абл - Ь пр .

где rij - вероятность попадания значения случайной величины в j-й интервал для теоретического закона распределения (в нашем случае - нормального), npj - вероятность попадания значений случайной величины в j-й интервал для эмпирического закона распределения. Граница критической области определяется по таблицам распределения х2 (хи-квадрата Пирсона) и параметрам выборки Ккр = х2 (к - г - 1; а)

где к - число интервалов выборки, г - число параметров предполагаемого распределения (в данном случае их два: среднеквадратичное отклонение а и средняя взвешенная хср), оцененных по данным выборки, а а-уровень значимости.

Высчитанное наблюдаемое значение статистики Пирсона для распределения плотности вероятности потребления мощности для схемы с1908 не попадает в критическую область

К„а6л = 0.01 < Ккр = 30.19101 следовательно, справедливо предположение о том, что данные выборки имеют нормальное распределение.

Во второй главе также вводится понятие последовательно-параллельных диаграмм троичных решений (SP-TDD). В отличие от двоичных диаграмм, в SP-TDD учитывается третье состояние сигнала - U, от слова undefmed (неопределенное). SP-TDD позволяет учитывать неопределенное состояние сигнала во время моделирования и сократить общее количество возможных тест-векторов, с условием сохранения их разнообразности. В данном случае оценка мощности осуществляется двумя распределениями: максимальных и минимальных значений. Максимальные и минимальные значения определяются

наихудшими и наилучшими случаями переключений вентилей в неопределенном состоянии.

В работе исследовалось повышение производительности моделирования и вероятностного анализа мощности за счет учета неопределенного состояния сигнала при БР-ТБО моделировании.

Этапы ЗР-ТББ моделирования приведены на Рисунке б.

Заменить каждый моделируемый вентиль его БР-ТБО представлением

^ и

Инициализировать состояние схемы в соответствии с нулевым входным вектором

Описание схемы

Количество тактов для моделирования

Количество неопределенностей

I) )

Инициализировать полную энергию интервалом [0,0]

Инициализировать тактовую энергию интервалом [0,0]

Определить новое состояние выхода вентиля, найдя в его ЭР-ТОО путь для нового состояния его входов

Определить интервальную оценку энергии, потребленной вентилем на данном такте

/ Для каждого вентиля, в V'топологическом порядке

Добавить интервальную оценку энергии, потребленной вентилем, к тактовой энергии

Добавить тактовую энергию к полной энергии

Для каждого входного вектора

По полной энергии и времени моделирования, вычислить интервальную оценку мощности

Вывести результаты

Рисунок 6 Блок-схема этапов моделирования мощности с использованием БР-ТБЮ

Полученные распределения вероятностей для минимальных и максимальных значений мощности для схемы с1908 приведены в Таблице 2. Таблица 2

Распределение вероятности потребления мощности для с 1908

с! 908 2 3 4 5 6

пТактов 20000 2000 2000 2000 2000

Мощность 0-1653 180-1038 180-1038 1041-2242 1041-2242

Инт. № 1 0 - ■ -3 0.0015 3 0.0015

Инт. № 2 0 1 0.0005 5 0.0025

Инт. № 3 0 18 0.009 24 0.012

Инт. № 4 0 24 0.012 37 0.0185

Инт. № 5 19 . 50 ■ 0.025 71 0.0355

Инт. № 6 313 90 -■:■ 0.045 106 0.053

Инт. № 7 334 :: ■.. 143; ; 0.0715 129 0.0645

Инт. № 8 704 ^ 190 /;;;: 0.095 ::;.мб2::. 0.081

Инт. № 9 1642 264 0.132 167 0.0835

Инт. № 10 2667 263 V 0.1315 229 0.1145

Инт. № 11 2944 ; 307 0.1535 246 0.123

Инт. № 12 2960 231 0.1155 200 0.1

Инт. № 13 2851 181 0.0905 202 0.101

Инт. № 14 2541 113 0.0565 151 0.0755

Инт. № 15 1465 53 0.0265 112 0.056

Инт. № 16 857 32 0.016 90 0.045

Инт. № 17 371 Г- 24 ■■:■■ 0.012 42 0.021

Инт. № 18 234 8 ■■■:■. 0.004 18 0.009

Инт. № 19 78 2 0.001 4 0.002

Инт. № 20 20 3 0.0015 2 0.001

тактов и интервал мощности указаны соответственно во второй и третьей строке. Во втором столбце приведены результаты 8Р-ВБО моделирования. В 3 и 5 столбцах результаты распределения минимальных и максимальных значений мощности, в 4 и б, соответственно, высчитанные плотности вероятностей.

При определенном количестве неопределенностей во входных векторах, результаты моделирования (средние значения

от минимальных и максимальных) с БР-ТЭВ с точностью несколько процентов совпадают с результатами моделирования с ЗР-ЕШБ, но за меньшее количество тактов - 2000, т.е. на порядок быстрее. Графическое представление распределений приведено на Рисунке 7.

с1908ТОО шт

с1908ТОР тах

014 .....

0.1: .......

0.1---

0.05 -----

киота»*

...............-....................................1..1...

11 ¡1 1 1 1 1 I 1 И1 III] .......................ша<-

_ 5 11 Г! 111 Ни г НИ!;

■ 11 11 11 1

ни 1.1.1-1. I 1 ■ _

113 4 5 5 7 5 9 101112 1314 15161? 1819 20

! :• 5 4 = 6 ; Е 5 10 Л13 14 15 1'617 и 1523

Рисунок 7 Распределения вероятностей потребления мощности для схемы с1908 (ЗРЛТЮ) Для определения необходимого значения количества неопределенностей (II) была предположена линейная зависимость и от параметров схемы (количество входов, выходов, вентилей). Используя эмпирические данные для четырех схем (Таблица 3), было вычислено уравнение регрессии методом наименьших квадратов [С.А. Айвазян. Прикладная статистика. Основы эконометрики. Том 2./-М.: Юнити - Дана 2001.- 432 е.].

Таблица 3

Найденные значения и для 4-х схем

Схема пВх пВых пй и

с432 36 7 252 13

с1908 33 25 1057 6

с1а 33 19 304 9

С7552 207 108 4043 5

В Таблице 3 использованы обозначения: пИ-количество вентилей, пВх-количество входов, пВых-количество выходов.

Целью ставилось вычисление коэффициентов множественной числовой регрессии к1( к2, к3; к4 из уравнения

и = кх + к2 х пС + к3 х пВх + к4 х пВых Согласно методу наименьших квадратов, вектор оценок коэффициентов Б получается из выражения: 5 = (Хт х X)-1 х Хт х где У-это матрица значений И, X - матрица значений параметров с добавлением единичного столбца, Хт - обратная матрица X. Таким образом были найдены коэффициенты регрессии у _ 18 дд _ о.13 X пВх - 0.23 х пВых - 0.00218 X пС

и были найдены значения и всех тестовых схем (Таблица 4).

Таблица 4

Вычисленные значения Ц для остальных 4-х схем

Схема пВх пВых и

с499 41 32 454 7.79854

с1355 41 32 590 2.32543

с3540 50 22 1983 1.89324

с6288 32 32 2416 2.52321

Вычисленные значения и были округлены и использованы для ЭР-ТОБ моделирования остальных тестовых схем. Во всех случаях, моделирование с использованием БРЛТЮ повышало производительность моделирования минимум на порядок (необходимое количество тест-векторов сокращалось минимум на порядок). Все полученные распределения подчинялись нормальному закону распределения.

Третья глава посвящена вопросам моделирования цифровых микроконвейерных схем, спроектированных в базисе стандартных ячеек.

Были проведены моделирование и оптимизация набора тестовых схем, содержащего некоторые из схем 18СА5-85, а также ряд фрагментов промышленных схем.

Эксперименты проводились на библиотеке стандартных КМОП вентилей СЕ1Х4321, реализующих произвольные Булевы функции с четырьмя, тремя и двумя входами, а также инвертором.

Оптимизация проводилась путем обработки 8Р-ВББ представления схемы и представляет из себя последовательность следующих основных шагов:

1. Экстракция БР-ВББ из транзисторной схемы;

2. Переупорядочение 8Р-ЕЮБ (транзисторов КМОП вентиля);

3. Слияние двух 8Р-ВББ (двух КМОП вентилей);

4. Декомпозиция 8Р-ВББ (КМОП вентиля);

5. Последовательно-параллельное сужение (разложение Шеннона);

6. Минимизация 8Р-ВББ (КМОП вентиля).

Данный алгоритм реализован в программе ОРТ1. Эта программа предназначена для структурной оптимизации (ресинтеза) комбинационных схем большого размера, а также комбинационных подсхем, выделенных в схемах, в целом не являющихся комбинационными [Методы анализа и оптимизации цифровых КМОП СБИС: дисс. докт. тех. наук: 05.13.12 / Глебов Алексей Львович. -М.,-2003. -252 е.].

Каждая из исходных схем, после отображения в базис стандартных ячеек, была преобразована в микроконвейерную схему посредством декомпозиции на четыре равные по размеру части и добавления пяти регистров необходимой разрядности. После этого:

> каждая комбинационная схема обрабатывалась отдельно

(Рисунок 8);

Логика контроля Логика контроля

Оптимизатор

Оптимизатор

Оптимизатор

Рисунок 8 Оптимизация микроконвейера без объединения

> перед обработкой комбинационные схемы объединялись попарно (Рисунок 9);

> перед обработкой объединялась вся комбинационная часть (Рисунок 10).

После обработки во втором и третьем вариантах все промежуточные регистры необходимой разрядности были снова добавлены в схему. Целью оптимизации ставилось уменьшения размера схемы (под размером в данном случае подразумевается количество транзисторов).

Результаты, полученные для 10-и тестовых схем, приведены в Таблице 5.

Таблица 5

Результаты оптимизации цифровых микроконвейерных схем,

схема исх. знач. 1 вариант 2 вариант 3 вариант

Р МП Р1 % МП1 Р2 % МПЗ РЗ % МПЗ

с432 794 8 768 -3.3 8 742 -6.5 6 736 -7.3 5

с1355 227 6 18 165 2 -27.4 9 1526 -32.9 6 1464 -35.7 5

с1908 267 4 24 213 8 -20.0 14 2052 -23.3 8 1585 -40.7 6

с!а 100 8 15 910 -9.7 11 830 -17.7 5 844 -16.3 3

с1а1 964 11 886 -8.1 7 896 -7.1 5 854 -11.4 4

ст_о 346 11 296 -14.5 8 306 -11.6 5 294 -15.0 5

ст_1 370 11 330 -10.8 8 328 -11.4 6 316 -14.6 5

ст_оп еэ 326 8 302 -7.4 6 314 -3.7 6 306 -6.1 5

ст_гег 05 322 7 308 -4.3 6 286 -11.2 6 310 -3.7 4

пе\Ус!Л 698 7 644 -7.7 5 648 -7.2 3 . 688 -1.4 2

--- -------..... —- - ии^лищии иш ГНУА^Ю

представлены соответственно в столбцах 4,6,7,9,10,12. Проценты уменьшения размера («%» в таблице) в результате оптимизации схем представлены в столбцах 5,8,11. В таблице под размером схемы (Р) подразумевается количество транзисторов, а под минимальным периодом (МП) понимается максимальная длина критического пути комбинационного фрагмента микроконвейера, вычисленная в предположении единичной задержки каждого логического вентиля. Из приведенной таблицы видно, что почти для всех тестируемых схем самым эффективным оказался метод оптимизации с полным объединением комбинационных частей

микроконвейера, который привел к уменьшению размера, в ряде случаев к значительному (до 40%) и увеличению быстродействия

схем (до 3,5 раз).

Для сравнения полученных результатов тестируемые схемы были синтезированы средствами компании Synopsys для логического синтеза Design Complier с использованием библиотеки стандартных ячеек saed90nm (lJnc} нок 11)

Рисунок 11 Схема cnt_0 в виде микроконвейера в Design Compiler

Результаты синтеза программой Design Compiler и сравнительный анализ с предложенным в работе методом для всех тестовых схем приведены в Таблице 6.

Сравнение было произведено по размеру схем (количеству транзисторов). В большинстве случаев оптимизация по предложенному алгоритму оказалась эффективнее на 3-13%.

Таблица 6

Сравнение полученных результатов с результатами синтеза __программой Design Compiler_

Схема Исходный размер (кол.транз.) Оптимизация по предложенному методу Синтез Design Compiler Сравнение

%

с432 794 736 784 6.122449

cl 3 55 2276 1464 1682 12.96076

cl 908 2674 1585 1824 13.10307

cla 1008 844 878 3.87243736

clal 964 ■ч- оо 896 4.6875

cnt_0 346 294 324 9.25925926

cnt_l 370 316 342 7.60233918

cnt_ones 326 306 292 -4.79452055

cnt_zeros 322 310 308 -0.64935065

nevvckt 698 688 660 -4.24242424

Полученные результаты оптимизации были оценены при помощи быстрого БР-ТЭБ моделирования мощности (Таблица 7).

Таблица 7

Результаты 8Р-ТББ моделирования микроконвейерных схем, _спроектированных в базисе стандартных ячеек_

Схема До оптимизации После оптимизации Сравнение в %

minP maxP minP maxP minP maxP

с432 81.6 274.667 71.576 248.215 12.28431 9.630571

с1355 372.188 720.596 148.884 391.575 59.99764 45.65957

cl 908 598.532 1651.436 188.617 790.7 68.48673 52.12046

cla 214.547 491.269 155.845 388.976 27.3609 20.8222

clal 219.151 615.42 177.097 525.547 19.18951 14.60352

cnt 0 28.365 191.95 20.3435 160.8 28.27957 16.22818

cnt 1 33.355 210.78 25.16 171.41 24.56903 18.67824

cnt ones 12.421 312.435 11.139 287.904 10.32123 7.851553

cnt zeros 21.566 229.712 20.214 218.756 6.269127 4.76945

newckt 56.546 389.342 55.183 382.203 2.410427 1.833606

Смещение границ распределений мощности составило до 68%, а снижение потребления мощности в среднем на 32%.

В четвертой главе проведено моделирование цифровых микроконвейерных схем, спроектированных в базисе ПЛИС/СБМК.

В качестве исходного набора был использован набор тестовых схем, описанных в третьей главе. Каждая из исходных схем, после отображения в базис ПЛИС / СБМК, была преобразована в микроконвейерную схему посредством упорядочения универсальных логических модулей (УЛМ). Была проведена структурная оптимизация цифровых схем в трех вариантах (Таблица 8)

Таблица 8

Результаты оптимизации цифровых микроконвейерных схем, спроектированных в базисе ПЛИС/СБМК_

исх.зкач. 1 вариант 2 вариант 3 вариа! IT

Схема P МП PI % МП1 P2 % МПЗ РЗ % МПЗ

с432 150 8 142 -5.3 8 137 -8.7 7 138 -8.0 5

с1355 482 18 301 -37.6 13 298 -38.2 9 299 -38.0 6

C190S 499 24 364 -27.1 21 353 -29.3 11 277 -44.5 8

cla 200 15 200 0 15 153 -23.5 6 157 -21.5 5

clal 139 11 139 0 11 139 0 11 139 0 И

cnt_0 68 11 58 -14.7 11 54 -20.6 9 54 -20.6 6

Cllt 1 73 11 53 -27.4 8 52 -28.8 8 53 -27.4 6

cnt_on es 51 8 48 -5.9 6 48 -5.9 6 48 -5.9 6

cnt_ze ros 50 7 48 -4.0 6 47 -6.0 6 49 -2.0 5

newck t 115 7 103 -10.4 5 109 -5.2 4 111 -3.5 2

В случае базиса ПЛИС/СБМК под размером схемы подразумевается количество поисковых таблиц LUT (Look Up Table). Как и в случае стандартных ячеек, вариант с полным

объединением показал лучшие результаты, и в некоторых случаях привел к сокращению размера схемы до 44.5 %.

Для сравнения полученных результатов исходные схемы были синтезированы программой логического синтеза ПЛИС Xilinx ISE. На Рисунке 12 приведен вид тестовой схемы ctn_0, синтезированный на ПЛИС XC2S200PQ208-5 семейства Spartan -III.

Рисунок 12 Микроконвейерная схема с1:п_0 в программе ХШпх 1БЕ

По сравнению с результатами ХШпх 18Е, для большинства схем предложенный метод был эффективнее на 5-12%. Только в случае сравнительно небольших схем результат оказался отрицательный, но следует отметить, что в случае использования ХШпх КЕ, в результатах не учтены специальные элементы, использованные на ПЛИС, такие как мультиплексоры и элементы входа-выхода. Результаты синтеза всех тестовых схем приведены в Таблице 9.

Таблица 9

Сравнение полученных результатов с результатами синтеза _программой ХШпх 1БЕ__

Схема Исходный размер (nLUT) Метод оптимизации микроконвейера Синтез Xilinx ISE Сравнение

%

с432 150 138 146 5.4794521

с1355 482 299 342 12.573099

с1908 499 277 308 10.064935

cla 200 157 157 0

clal 139 139 135 -2.962963

cnt_0 68 54 56 3.5714286

cnt_1 73 53 52 -1.9230769

cnt_ones 51 48 43 -11.627907

cnt_zeros 50 49 42 -16.666667

newckt 115 111 108 -2.7777778

Результаты оптимизации были оценены при помощи алгоритма быстрого моделирования мощности, основанного на Зр.-рОБ. Таблица 10

Результаты БР-ТОБ моделирования для микроконвейерных схем, _спроектированных в базисе ПЛИС/СБМК_

Схема До оптимизации После оптимизации Сравнен ие в %

minP maxP minP maxP minP maxP

с432 81.6 274.667 62.245 201.392 23.71936 26.67776

с1355 372.188 720.596 154.224 402.275 58.56288 44.17468

С1908 598.532 1651.436 238.104 862.65 60.218668 47.76364

cla 214.547 491.269 167.245 406.326 22.04738 17.29053

clal 219.151 615.4205 188.321 546.125 14.06793 11.25986

cnt 0 28.365 191.95 26.345 182.82 7.121452 4.756447

cnt 1 33.355 210.78 29.84 193.25 10.53815 8.316728

cnt ones 12.421 312.435 11.846 296.125 4.629257 5.220286

cnt zeros 21.566 229.712 20.684 220.241 4.089770 4.122989

newckt 56.546 389.342 55.654 382.235 1.577477 1.825387

Как видно из Таблицы 10, смещение границ интервальных значений составило до 65%, а потребление мощности снизилось в среднем на 27%. Следует отметить, что распределение после оптимизации так же являлось нормальным.

В заключении сформулированы основные результаты, полученные в рамках диссертационной работы:

1)Разработан и программно реализован алгоритм для моделирования цифровых схем на основе последовательно-параллельных диаграмм двоичных решений (SP-BDD), позволяющий проводить оценку и вероятностный анализ потребляемой при переключениях мощности цифровых схем.

2)Введено понятие последовательно-параллельных диаграмм троичных решений (SP-TDD), которые позволяют учитывать неопределенное состояние сигнала при моделировании. Разработан и программно реализован алгоритм для моделирования и анализа параметров цифровых схем на основе SP-TDD.

3)Предложен метод моделирования и оптимизации цифровых микроковейерных КМОП схем, основанный на использовании последовательно-параллельных диаграмм двоичных решений. Проведены моделирование и оптимизация цифровых микроконвейерных КМОП схем, спроектированных в базисах стандартных ячеек и ПЛИС\СБМК. Проведен сравнительный анализ полученных результатов с результатами синтеза программами Design Compiler компании Synopsys и XilinX ISE компании Xilinx. Доказана эффективность и конкурентоспособность предложенного метода.

4)Разработанные алгоритмы и методы внедрены в ЗАО «ПКК Миландр», ОАО «Ангстрем», а также включены в учебный процесс НИУ «МИЭТ».

5)По теме диссертации опубликовано восемь печатных работ, в том числе четыре работы в ведущих рецензируемых научных изданиях, рекомендованных ВАК для публикации основных научных результатов диссертации на соискание ученой степени кандидата наук.

Публикации

1 .Петросян, B.C. Метод оптимизации микроконвеиернои архитектуры, спроектированной в базисе ПЛИС / СБМК / В.С Петросян, A.A. Манукян // Научные аспекты инновационных исследований: сб. тезисов - Самара, 2013. -Том 1.-е. 26-29.

2.Петросян, B.C. Интервальная оценка потребляемой схемой мощности с помощью троичных диаграмм решений / B.C. Петросян // Актуальные проблемы современной науки в 21 веке: сб. тезисов. - Махачкала, 2013.-е. 26-28.

3.Глебов, А.Л. Моделирования цифровых КМОП схем с использованием диаграмм троичных решений /АЛ. Глебов, A.A. Миндеева, B.C. Петросян, A.M. Геворгян // Современные проблемы науки и образования. -2013. -№4. -Режим доступа:

http://www.science-education.ru/110-9967.

4.Петросян B.C. Метод оптимизации комбинационных схем микроконвейерной архитектуры, спроектированной в базисе стандартных ячеек / B.C. Петросян // Микроэлектроника и информатика-2013: сб. тезисов. - Москва, 2013.-е. 103.

5.Кононов, А.Н. Структурная оптимизация схем микроконвейерной архитектуры, спроектированной в базисе стандартных ячеек/ А.Н. Кононов, A.A. Миндеева, B.C. Петросян // Известия высших учебных заведений. Электроника. -2013. -

№5(103).-с 41-45.

6.Кононов, А.Н. Оптимизация микроконвеиернои архитектуры, спроектированной в базисе ПЛИС/СБМК / А.Н. Кононов, A.A. Миндеева, B.C. Петросян, A.A. Манукян //

фундаментальные исследования.-2013-№4(часть 5)-с. 1065-1068.

7.Петросян, B.C. Повышение производительности моделирования мощности цифровой схемы с помощью диаграмм троичных решений / B.C. Петросян // Микроэлектроника и информатика-2015: сб. тезисов. - Москва, 2015.-е. 97.

8.Петросян, B.C. Моделирование мощности цифровой КМОП схемы с помощью диаграмм решений / B.C. Петросян, А.Л. Глебов, A.M. Геворгян // Науковедение. - 2015. -№2(7). -Режим доступа: http://naukovedenie.ru/PDF/76TVN215 .pdf.

Подписано в печать:

Формат 60x84 1/16. Уч.-изд.л. V

Тираж/ООэкз. Заказ №

Отпечатано в типографии ИПК МИЭТ.

124498, г. Москва, г. Зеленоград, площадь Шокина, дом 1, МИЭТ