автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.15, диссертация на тему:Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса "Система на кристалле" с использованием высокоуровневых системных моделей

005011853

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«Московский государственный технический университет радиотехники, электроники и автоматики»

На правах рукописи ГУБАРЕВ Виталий Александрович

МЕТОДОЛОГИЯ ПРОЕКТИРОВАНИЯ КОНЕЧНЫХ ИЗДЕЛИЙ, ВКЛЮЧАЮЩИХ ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ И КОМПЛЕКСЫ, НА ОСНОВЕ СБИС КЛАССА «СИСТЕМА НА КРИСТАЛЛЕ» С ИСПОЛЬЗОВАНИЕМ ВЫСОКОУРОВНЕВЫХ СИСТЕМНЫХ МОДЕЛЕЙ

Специальность 05.13.15. Вычислительные машины, комплексы и компьютерные сети

Автореферат диссертации на соискание ученой степени доктора технических наук

Москва 2012

12 шр т

005011853

Работа выполнена на кафедре вычислительной техники Федерального государственного бюджетного образовательного учреждения высшего профессионального образования «Московский государственный технический университет радиотехники, электроники и автоматики» (МГТУ МИРЭА)

Ведущая организация: Федеральное государственное унитарное предприятие «Научно-исследовательский институт «Аргон» (ФГУП «НИИ «Аргон»)

Защита состоится 29 мая 2012 г. в 11 часов на заседании диссертационного

совета Д212.131.05 при МГТУ МИРЭА по адресу:

г. Москва, пр. Вернадского, д. 78, в ауд. Д 412.

С диссертацией можно ознакомиться в библиотеке МГТУ МИРЭА.

Отзывы на автореферат в двух экземплярах, заверенные печатью, просим

направлять по адресу: 119454, г. Москва, пр. Вернадского, д. 78.

Автореферат разослан 27 февраля 2011 г.

Официальные оппоненты:

доктор технических наук, профессор Новиков Евгений Станиславович

доктор технических наук, профессор Шевырев Александр Владимирович

доктор технических наук, профессор Зарудный Дмитрий Иванович

Ученый секретарь диссертационного совета Д212.131.05 кандидат технических наук, доцент

Е.Г. Андрианова

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы

В настоящее время идет сложный процесс микроминиатюризации отечественных конечных радиоэлектронных изделий, в котором участвуют создаваемые в системе сквозного проектирования радиоэлектронной продукции Центры системного проектирования (ЦСП) организаций-разработчиков конечных изделий и Центры проектирования кристалла (ЦПК, дизайн-центры) проектных организаций СБИС.

Успехи отечественных технологий микроэлектроники в создании современной электронной компонентной базы (ЭКБ) предоставляют возможность организациям, разрабатывающим конечные изделия, реализовать в сверхбольших интегральных схемах класса «Система на кристалле» (СБИС СнК), все электронные функциональные части (ФЧ) этих изделий, включая вычислительные машины (процессорные блоки, блоки памяти, интерфейсные узлы, цифровые блоки с «жесткой логикой») и комплексы. В то же время, функциональные части, предназначенные для реализации в СБИС СнК, не могут быть определены прежде, чем будут разработаны структура, алгоритмы и функциональная схема изделия. Поэтому СБИС СнК требуемой для разрабатываемого конечного изделия функциональности, если нет соответствующих готовых СБИС СнК, не может быть спроектирована заранее и её проектирование начинается уже в ходе разработки конечного изделия. В этом случае продолжительность проектирования СБИС СнК непосредственно входит в разработку конечного изделия и может определять её продолжительность в целом.

Практика показывает, что традиционное содержание технических заданий (ТЗ), которые получают ЦПК от организаций, разрабатывающих конечные изделия (требования по производительности, объемам памяти, интерфейсам и т.д.), не дает возможности передать проектировщику СБИС СнК достаточно полные сведения о функциональности проектируемого изделия (алгоритмы, коммуникационные протоколы, их взаимодействие), которую требуется реализовать в СБИС СнК. В ряде случаев по различным причинам передача алгоритмов сторонней организации нежелательна.

В результате после выдачи ТЗ следует продолжительный период (до 1-1,5 лет) дополнительного изучения функциональности будущей СБИС СнК инженерами ЦИК с участием специалистов организации-разработчика конечного изделия и ЯТЬ-описания СБИС СнК на одном из языков семейства УНОЬ/Уеп1о£., При этом не исключается риск получить СБИС СнК несоответствующей функциональности из-за неадекватного взаимопонимания специалистов заказчика и проектировщиков СБИС.

В современной мировой практике одним из способов уменьшения продолжительности проектирования СБИС СнК является создание специалистами организации-разработчика конечного изделия (заказчика) высокоуровневой системной модели («золотой модели») СБИС СнК, полностью описывающей функциональность конечного изделия или его частей, подлежащих реализации в СБИС СнК. Модели являются неотъемлемой составной частью ТЗ на проектирование СБИС СнК и передаются в его составе организации, проектирующей СБИС (дизайн-центру).

Высокоуровневые модели обычно создаются на объектно-ориентированном языке системного моделирования 8уз1ешС. В дальнейшем изложении такие модели называются БуБйтС-моделями.

На состоявшихся в последнее время совещаниях и конференциях1 специалистов ведущих отечественных организаций-разработчиков конечных изделий и предприятий, проектирующих СБИС, признано, что наличие БузгетС-модели в составе технического задания для проектной организации СБИС, может в значительной мере сократить время создания ШЪ-описания, как минимум вдвое (до 0,5 года), с одной стороны, и снизит риск - с другой.

Анализ доступной информации показал, что в зарубежных источниках не публикуются достаточные для практического применения методологические материалы, раскрывающие последовательность и содержание работ процесса и методов создания Бу^етС-моделей в организации-разработчике конечного изделия и их использования в дизайн-центрах.

V Совещание членов Сокш разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.

Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, апгуст 2007 г.

3-я, 4-« 5-я 6-я ежегодные конференции «Практические аспекты разработки отечественных СБИС класса «Система па кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007-2010 гг.

Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт, разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель» 2011г.

Отечественная методология сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, электронные функциональные части которых предусматривается реализовать в СБИС класса «Система на кристалле», еще не создана.

В настоящее время в отечественном дизайн-центре этап создания ЯТЬ-описанш СБИС СнК, в которой реализуется процессор сравнительно простой архитектуры, на языке Уеп1о§ с использованием стандартной библиотеки элементов может иметь продолжительность до одного года и стоимость 100 — 150 млн. руб.

Учитывая, что России в настоящее время в радиоэлектронной промышленности функционируют до 10 наиболее значительных проектных организаций СБИС СнК2, сокращение этапа создания ЯТЬ-описания СБИС СнК до 0,5 года даст экономию в целом по стране до 500-750 млн. руб., что может явиться значительным вкладом в развитие экономики и повышение ее обороноспособности.

В свете изложенного тема диссертации, посвященной разработке методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле» с использованием высокоуровневых системных моделей, сокращающей продолжительность проектирования СБИС СнК, является актуальной.

Объектом исследования является проектирование конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле».

Предметом исследования является методология проектирования СБИС СнК на основе создания высокоуровневых моделей электронных функциональных частей конечных изделий.

Цель исследования

Целью диссертационной работы является разработка методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», сокращающей продолжительность проектирования СБИС СнК за счет создания в

2 Бюллетени о состоянии с разработками, применением СФ-блоков и СБИС типа «система на кристалле и проектированием РЭА на основе СБИС СнК. ОАО «Российская электроника»,М,2006,2007 г.

организациях-разработчиках высокоуровневых системных моделей цифровых электронных частей изделия и их использования в проектных организациях СБИС для уменьшения времени логического проектирования СБИС СнК.

Задачи исследования

Для достижения поставленной цели в диссертации решаются следующие задачи:

1. Анализ современного уровня системного проектирования конечных изделий с применением СБИС СнК с целью выявления возможностей сокращения сроков проектирования СБИС СнК.

2. Теоретическое обоснование и разработка последовательности этапов и содержания работ методологии проектирования конечных изделий с созданием полнофункциональных высокоуровневых системных моделей с учетом распределения функций в создаваемой сети центров системного проектирования и центров проектирования кристалла.

3. Разработка структуры, организации функционирования, методов построения, и верификации Зу51ешС-моделей в организации-разработчике конечного изделия и использования в центрах проектирования кристалла

4. Разработка примеров практического построения Буя^тС-моделей.

Методы исследования

Задачи исследования решаются с использованием теории электронных вычислительных систем, компьютерных сетей, теории алгоритмов, современных достижений в области транзакционного моделирования, методов моделирования на высокоуровневом алгоритмическом объектно-ориентированном языке описания аппаратуры 8уз1ешС и технологий системного уровня проектирования сверхбольших интегральных схем класса «Система на кристалле» в современных САПР электроники.

Основные положения, которые выносятся на защиту

1. Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», сокращающая продолжительность проектирования СБИС СнК за счет создания в организациях-разработчиках высокоуровневых системных моделей цифровых частей изделия и их использования в проектных

организациях СБИС для уменьшения времени создания исходного ШЪ-описания СБИС СнК на логическом уровне проектирования.

2. Методы методологии:

- метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций;

- метод построения макроструктуры 8у51ешС-моделей в стиле блочного проектирования;

- метод моделирования времени выполнения алгоритмов в МОДУЛЯХ 5уз1ешС-моделей с учетом задержек, вносимых программным обеспечением;

- метод верификации 8уз1етС-моделей по технологии моделирования на уровне транзакций;

- метод использования 8уз1ешС-моделей в центрах проектирования кристалла для создания исходного ЛТЬ-описания проектируемой СБИС СнК.

Научная новизна

Создана методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», отличающаяся сокращением продолжительности проектирования СБИС СнК за счет создания на языке 8уз1етС в организациях-разработчиках высокоуровневых системных моделей цифровых функциональных частей изделия и использования моделей в проектных организациях СБИС для уменьшения времени создания исходного ИТЬ-описания СБИС СнК на логическом уровне проектирования.

Разработаны методы:

- метод формирования информационной нагрузки на 8уз1етС-модели в форме транзакций, использующий определяемый в программе модели объект «класс 8уз1ешС» в полях которого определены все переменные, представляющие характеристики нагрузки, а также константы и переменные, необходимые для моделирования функциональности;

- метод построения макроархитектуры 8у51ешС-моделей в стиле блочного проектирования, обеспечивающий конструирование модели как комбинации взаимосвязанных сложно-функциональных (СФ) блоков уровня транзакций (ТЪ-уровня) из библиотек САПР;

- метод моделирования времени выполнения алгоритмов, представленных в блоках 8уз1етС-моделей в явной аналитической форме и в

общей описательной (вербальной) форме, на основе понятий «элементарной операции» и «трудоемкости алгоритма» теории алгоритмов;

- метод функциональной верификации SystemC-моделей, обеспечивающий формирование проверочных тестов в форме транзакций на основе использования в качестве эталонов сценариев, создаваемых специалистами-разработчиками конечного изделия;

- метод использования SystemC-моделей в Центрах проектирования кристалла (ЦПК) для исходного RTL-описания проектируемой СБИС СнК, основанный на использовании библиотек, содержащих синтезируемые модели СФ-блоков TL-уровня и эквивалентные им модели RTL-уровня, которые входят в состав САПР, имеющихся в ЦПК.

Разработанные методология и методы не имеют аналогов в отечественном проектировании конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС СнК.

Практическая значимость работы и реализация результатов

По разработанной методологии разработаны по заказам ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» и ФГУП «НИИ вычислительных комплексов им. М.А. Карцева» под руководством и при непосредственном участии автора SystemC-модели многозадачного вычислительного комплекса, неблокирующего коммутатора сетевой технологии Ethernet и базового модуля первичной цифровой обработки (ЦОС) радиолокационного сигнала. Модели приняты заказчиками и используются в практической работе.

Результаты диссертационной работы положены в основу разработанного учебно-методического комплекса (курс лекций и лабораторный практикум), который используется в ОАО «Концерн радиостроения «Вега» для повышения квалификации специалистов 20-ти предприятий концерна в рамках работ по созданию базовых центров системного проектирования и в МГТУ МИРЭА в процессе обучения магистров по программе подготовки магистров 230100.06 «Элементы и устройства вычислительной техники и информационных систем».

Апробация

Основные положения и результаты диссертационной работы докладывались и получили положительную оценку на конференциях и совещаниях специалистов системных и проектных организаций:

- Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.;

- 3-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007г.;

- Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г.;

- 4-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2008 г.

- 5-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2009г.

- 6-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2010г.

- Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель»2011г.

Публикации

По теме диссертации опубликовано 16 печатных работ, в числе которых 8 статей в научных журналах, реферируемых ВАК РФ, и 8 работ в научных сборниках трудов МИРЭА и других изданиях. Общий объем публикаций -более 10 п.л.

Структура и объем работы

Диссертация состоит из введения, постановки задачи исследования, четырех глав, заключения и приложений, содержащих примеры использования возможностей языка 5уБ1етС и документы, подтверждающие внедрение основных результатов диссертации. Общий объем диссертации 148 страниц, включая 20 рисунков, 12 таблиц и список литературы из 68 наименований.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении определена и сформулирована проблема сокращения сроков проектирования СБИС СнК требуемой функциональности для разрабатываемых конечных изделий и обоснована актуальность темы диссертации.

В первой главе выполнен анализ современного уровня системного проектирования конечных изделий с использованием СБИС класса «Система на кристалле»: рассмотрены российские технологии и нерешенные в них вопросы, а также зарубежные технологии, относящиеся к теме диссертации. По результатам анализа сформулированы объект и предмет исследования, а также постановка задачи исследования - цель исследования, задачи, которые должны быть решены для достижения поставленной цели, и методы исследования.

Выполнение мероприятий, предусмотренных Федеральной целевой программой (ФЦП) «Развитие электронной компонентной базы и радиоэлектроники» на 2008 - 2015 годы, создает необходимые предпосылки для построения системы сквозного проектирования радиоэлектронной продукции по методологии «система - аппаратура - элементная база» с реализацией сквозного маршрута проектирования СБИС СнК.

Тем не менее, проблема сокращения продолжительности проектирования СБИС СнК функциональности, которая требуется для новых разрабатываемых конечных изделий, не решена.

Технологии системного СнК-проектирования зарубежной электронной промышленности используют результаты многолетних научных исследований. Разработана методология высокоуровневого синтеза (HighLevel Synthesis), обеспечивающая решение известной проблемы СБИС СнК, технологического разрыва (design gap), созданием SystemC моделей и повторным использованием IP-блоков. Так, использование фирмой STMicroelectronics методологии высокоуровневого синтеза повышает производительность СнК-проектирования по сравнению с проектированием с RTL-уровня не менее, чем в 5-10 раз.3

В то же время, в доступных зарубежных публикациях отсутствуют материалы, раскрывающие последовательность, содержание и методы проектирования самих SystemC моделей.

5 High-Level Synthesis. Philippe Coussy and Adam Morawiec editors,2008,XVI,ISBN: 978-1-4020-8587-1.

По результатам анализа сделан вывод, что актуальной задачей является исследование и разработка методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», сокращающей продолжительность проектирования СБИС СнК за счет создания в организациях-разработчиках высокоуровневых системных моделей и их использования в проектных организациях СБИС для сокращения времени создания исходного RTL-описания СБИС СнК на логическом уровне.

Во второй главе разработана методология проектирования конечных изделий, содержащих вычислительные машины (процессоры) и комплексы, на основе СБИС СнК.

Для сокращения продолжительности проектирования СБИС СнК функциональности, требуемой для разрабатываемого конечного изделия, методологией предусматривается логически согласованная последовательность работ в организации-разработчике конечного изделия и в проектной организации СБИС.

В организации-разработчике конечного изделия выполняются:

- определение цифровых функциональных частей изделия для реализации в СБИС СнК и разработка их функциональных схем;

- разработка макроархитектуры SystemC-модели;

- программирование модели на языке SystemC;

- верификация SystemC-модели, документирование и включение модели в техническое задание проектной организации.

В проектной организации (дизайн-центре, ЦПК) осуществляется перевод SystemC-модели в стиле блочного проектирования в исходное RTL-описание СБИС СнК.

Последовательность работ по методологии и результаты, которые должны быть получены, представлена на рис. 1.

На первом этапе принципиально важно выбрать Центр проектирования кристалла (ЦПК), который будет проектировать СБИС СнК. Критерием выбора является, наличие в САПР, используемых в ЦПК, двухуровневых библиотек СФ-блоков, включающих модели soft СФ-блоков уровня транзакций (TL) на языке SystemC и эквивалентных им блоков RTL-уровня.

Выполняются Выполняется

на предприятии-разработчике изделия в центре проектирования кристалла

Этап I Этап 4 Этап 5

Рис 1. Последовательность работ по методологии

Основным критерием выделения ФЧ является выполнение в ней в полном объёме одной или нескольких системных функций конечного изделия. Предложена классификация функциональных частей в порядке возрастания их функциональности: «Процессор», «Комплекс», «Система». Разработана методика выделения функциональных частей с использованием предложенной классификации, позволяющая принимать решения об аппаратной реализации ФЧ - средствами схемотехники, («жесткой» логики), программной -включением в СБИС СнК микропроцессоров (процессорных ядер), или применением в одной СБИС СнК обоих способов.

Функциональная схема ФЧ представляет собой графическое изображение этапов выполнения в выделенной ФЧ аппаратно и программно реализуемых системных функций в виде взаимосвязанных блоков с указанием для каждого блока функциональности - реализуемых алгоритмов, протоколов, входных и выходных данных и их описаний на исходном на языке программирования.

На рис.2, представлена обобщенная функциональная схема ФЧ типа «Система», выделенной для реализации в СБИС СнК двух трактов: специализированного, например первичной цифровой обработки сигнала, и универсального - для решения прикладных задач пользователя.

Последняя работа, выполняемая на первом этапе, - определение характеристик информационной нагрузки на ФЧ, выделенную для реализации в СБИС СнК. Состав характеристик нагрузки определяется на основании анализа системных функций проектируемого конечного изделия. Например, если в СБИС СнК реализуется информационно-расчетный тракт носимого АРМ пользователя компьютерной сети Ethernet, характеристиками информационной нагрузки могут быть количество типов, приоритетность, интенсивность решения прикладных задач, объемы их входных и выходных данных, длина кадров Ethernet, скорость их передачи, размер, в пикселях и частота фреймов и т.д. В SystemC-модели информационная нагрузка представляется на уровне транзакций по разработанному в диссертации методу, который описывается в главе 3.

На втором этапе создается макроархитектура SystemC-модели, показанная в обобщенном виде на рис 3, которая является основой для программирования модели.

ТРАКТ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Входные данные системны функци?

Выходные

данные системных функций

ОБОЗНАЧЕНИЯ:

Вх/Вых - входные и выходные данные обработки

сигнала в блоках алгоритмов Ь.-И; Тобр - время обработки сигнала в тракте

(например получение комплексного спектра); Т реш.зд, 1 - время решения ¡-и задачи; Ппр - производительность процессора.

ПРИМЕЧАНИЯ:

1) Может быть принято решение использовать ФЧ типа «Вычислитель»

2) Для получения требуемой производительности процессора может создаваться 5уйетС-Модель типа «Многозадачный вычислительный комплекс », см. Приложение 1.

Рис.2. Обобщенная функциональная схема ФЧтипа «Система» (пример)

МОДУЛЬ «ГЕНЕРАТОР»

Формирование информационной нагрузки

Характеристики информационной нагрузки

МОДУЛЬ N Алгоритм N СЬ П* ДТ*

трудоемкость выполнения алгоритма (функции) производительность функциональной части устройства ДТы — Задержка в МОДУЛЕ (время выполнения алгоритма) Т — Время выполнение системной функции

Алгоритм N

ИНТЕРФЕЙСНЫЙ БЛОК 1. Настройка модели (Пм время моделирования) 2, Результаты моделирования: Т = Р(ДТ|,ДТ2,...,ДТк); Т < Тд0,

Алгоритм системной функции выполняемой 5 МОДУЛЕ N

Задержки ДТ|, полученные в МОДУЛЯХ

Рис 3. Макроархитектура 8у51ешС-модели

Созданная по предлагаемой методологии 8у5(етС-модель представляет собой макроархитектурную поведенческую модель, абстрагированную от конкретных аппаратно-программных решений, описывающую на уровне транзакций функциональность и время выполнения системных функций электронных функциональных частей конечного изделия, которые должны быть реализованы в СБИС СнК.

Модель создается на высокоуровневом языке описания аппаратуры 8уз1етС. Далее по тексту прописными буквами обозначены базовые объекты языка 8уз1етС. Каждый МОДУЛЬ описывает в объявленных в нем ПРОЦЕССАХ выполняемые алгоритмы и время их выполнения конкретной части системной функции, например ввод, хранение, обработка, вывод данных и время их выполнения. Для передачи информации между МОДУЛЯМИ используются объекты 8у51етС ПОРТЫ и КАНАЛЫ. Через ПОРТЫ МОДУЛИ, а следовательно и определенные в них ПРОЦЕССЫ, имеют доступ к КАНАЛАМ.

Хотя 8уз1етСмодель абстрагирована от конкретных аппаратно-программных решений, в ее макроструктуру, разбиение на МОДУЛИ 8у51етС, обычно уже заложены представления системного специалиста об общетехнических принципах построения и функционирования изделия, функциональные части которого планируются к реализации в СБИС СнК. Например, вычислительная система представляется состоящей из системы ввода, вычислительного устройства, подсистемы памяти и системы вывода, сетевое устройство коммутатор - из подсистемы входных и выходных портов, подсистемы коммутации и т.д. Поэтому выделенные в структуре МОДУЛИ и ПРОЦЕССЫ в них представляют функциональность конкретных этапов вычислительного процесса.

Таким образом, макроархитектура 5у51етС-модели представляет собой совокупность МОДУЛЕЙ, связанных КАНАЛАМИ в соответствии с последовательностью выполнения этапов системных функций конечного изделия, выделенных для реализации в СБИС СнК.

Макроархитектура 8уз1етС-модели создается методом, разработанным в диссертации (глава 3), позволяющим конструировать модели в стиле блочного проектирования как комбинации взаимосвязанных сложно-функциональных (СФ) блоков уровня транзакций (ТЬ-уровня) из библиотек САПР. Это обеспечивает использование модели в центрах проектирования кристалла (ЦПК)

для решения задач перехода к логическому уровню проектирования (ГГГЬ-уровню). В диссертации разработан соответствующий метод, основу которого составляет процесс замены СФ-блоков ТЬ-уровня 8уз1етС-модели, эквивалентными СФ-блоками ЛТЬ-уровня, описанными на одном из языков семейства УНВЬ/Уеп1о^8у51етУеп^. Поскольку в СФ-блоках ИТЬ-уровня определены интерфейсы их интеграции в архитектуру БоС, например, в традиционную иерархию стандартных шин на кристалле, в результате в процессе замены макроархитектура 8уз1етС-модели детализируется и создается исходное описание архитектуры системы уже на ЛТЬ-уровне.

Время обработки заявки в конкретном МОДУЛЕ модели представляется в виде задержки ДТ - интервала модельного времени, который рассчитывается на основе характеристик информационной нагрузки и вводимых инкрементально задержек в интерфейсах и коммуникациях кристалла. Задержки ДТ и функциональность МОДУЛЕЙ являются исходными данными для проектной организации СБИС.

Для каждой заявки в процессе моделирования определяется время пребывания Т в системе как разность между моментами начала и завершения обработки транзакции. По времени Т системные специалисты имеют возможность, моделированием различных вариантов макроархитектуры судить о возможности достижения требуемого быстродействия (времени выполнения системных функций) изделия, создаваемого с использованием СБИС СнК.

На третьем этапе выполняется программирование Бу^етС-модели Модель программируется на высокоуровневом алгоритмическом языке 8у51ешС.

В приложении к диссертации приведены примеры основных приемов, использующих возможности языка Бу5!сгаС, примененных при программировании 8у51етС-моделей, представленных в главе 3.

В разработанной методологии предусматривается, наряду с использованием САПР, программирование системных моделей СБИС СнК на стандартном открыто распространяемом языке 8уз1етС версии 2.01.

Для создания 8у51етС-модели с использованием стандартного 8уз1етС в организации-разработчике конечного изделия не требуется иметь полный комплект средств дорогостоящих лицензионных САПР из числа поддерживающих 8уз1етС. 8у51етС-модель, запрограммированная на стандартном 8уз1етС, может быть принята как исполняемая спецификация в любом Центре проектирования кристалла, оснащенном САПР

производителей, входящих в сообщество OSCI (Open SystemC Initiative), сопровождающее SystemC, в том числе компаний Synopsys, Cadence, Mentor Grafhics.

На четвертом этапе производится верификация, документирование и включение SystemC-модели в техническое задание проектной организации СБИС. Разработанный в диссертации метод верификации представлен в главе 3 и заключается в представления знаний системных специалистов в формализованном виде в форме транзакций, обрабатываемых в модели, и являющихся проверочными тестами. Содержания тестов определяются сценариями плана верификации, которые разрабатываются системными специалистами. Поэтому, в конечном счете, полнота функционального покрытия при верификации SystemC-модели определяется глубиной и полнотой знаний этих специалистов.

На четвертом этапе разрабатывается также документация SystemC-модели, в том числе тесты и результаты верификации.

На пятом этапе верифицированная и документированная SystemC-модель, переданная в составе ТЗ Центр проектирования кристалла, используется для создания исходного RTL-описания СБИС СнК на логическом уровне проектирования. Разработанный метод использования SystemC-модели в соответствии с технологией блочного проектирования СнК для исходного RTL-описания проектируемой СБИС СнК представлен в главе 3.

В третьей главе описаны методы построения SystemC-моделей, которые используются для выполнения работ по методологии, разработанные с учетом возможностей средств системного уровня СнК-проектирования в САПР компаний Synopsys, Cadence и Mentor Grafhics, широко используемых в российских проектных организациях.

Одним из главных направлений развития средств системного уровня проектирования этих САПР является создание так называемых двухуровневых библиотек - семейства библиотек IP-блоков, содержащих синтезируемые модели уровня транзакций (TL-уровня) и эквивалентные им модели RTL-уровня и пополняемых IP-блоками с требуемыми характеристиками от других компаний. Другими словами, основные программные продукты системного уровня проектирования, используемых САПР, обеспечивают построение SystemC-моделей в стиле блочного проектирования.

Метод формирования информационной нагрузки на SvstemC-модель на уровне транзакций Г161 За единицу информационной нагрузки в SystemC-модели принята заявка - перечень всех характеристик нагрузки. В программе модели определяется класс Systeme (термин ООП),в полях которого определены все переменные, представляющие характеристики нагрузки, содержащиеся в заявке, а также константы и переменные, необходимые для выполнения ПРОЦЕССОВ, например, ограничения на задержки, число тактов выполнения элементарной операции и др. Результаты выполнения ПРОЦЕССОВ в МОДУЛЕ - измененные значения переменных, записываются в поля экземпляра класса SystemC, который передается по КАНАЛУ между МОДУЛЯМИ.

Созданный в МОДУЛЕ «Генератор» экземпляр класса SystemC, передаваемый в модели от МОДУЛЯ к МОДУЛЮ и обрабатываемый в них представляет собой транзакцию, реализованную в SystemC-модели.

Метод построения SvstemC-моделей в стиле блочного проектирования[ 11]. Эффективность метода в значительной степени зависит от наличия открытого для использования и пополнения банка (фонда) библиотек СФ-блоков, содержащих поведенческие синтезируемые блоки уровня транзакций (TL-уровня) и блоки RTL-уровня, работа которых верифицирована друг относительно друга. В последующем изложении такие библиотеки называются двухуровневыми. Проведенный в диссертации анализ показал, что в настоящее время наиболее продвинуты в отношении обеспечения метода блочного проектирования системные средства САПР компаний Synopsys, Mentor Grafhics, Synplicity и Adíes.

Последовательность выполняемых работ по построению SystemC-моделей в стиле блочного проектирования при наличии централизованного фонда библиотек СФ-блоков показана на рис.4а, и на рис. 4.6 - на период, когда такой фонд еще не создан, и проектная организация использует свои внутренние библиотеки СФ-блоков.

В случае использования централизованного фонда определение функциональных МОДУЛЕЙ SystemC-модели осуществляется с учетом имеющихся в общедоступном фонде библиотек «soft» СФ-блоков.

Поскольку в ЦПК в процессе проектирования также используются библиотеки централизованного фонда СФ-блоков, состав и функциональность

МОДУЛЕЙ Бз^етС-модели соответствуют возможностям центра по дальнейшему проектированию СБИС СнК.

а) при использовании централизованного фонда (банка) библиотек виртуальных СФ- блоков

Центр системного проектирования

б) при использовании в базовом центре проектирования внутренних библиотек СФ - блоков

Рис 4. Последовательность работ по построению 8у51сшС-моделей в стиле блочного проектирования

При использовании внутренних библиотек СФ-блоков, когда централизованный фонд виртуальных компонентов еще не создан, МОДУЛИ БузСетС-модели определяются только по результатам анализа функциональности (алгоритмов) изделия, планируемого к реализации в СБИС

СнК. Но перед включением модели в ТЗ проводится согласование с ЦПК применения состава и функциональности ее МОДУЛЕЙ. При необходимости МОДУЛИ системной модели могут быть заменены СФ-блоками (совокупностями СФ-блоков) из библиотек центра. В этом случае модель корректируется и выполняется моделирование. В результате моделирования уточняются времена выполнения системных функций изделия, их соответствие заданным (допустимым) и задержки в МОДУЛЯХ.

Методы моделирования времени выполнения функций (алгоритмов) изделия или его частей в МОДУЛЯХ SvstemC-моделей [21:

а) Аналитический метод основан на определении трудоемкости алгоритма - количества «элементарных» операций, задаваемых алгоритмом.

Значимыми «элементарными» операциями - инструкциями процедурных языков высокого уровня, на которых записываются алгоритмы, считаются:4 простое присваивание а*-Ь\ одномерная индексация a[i] (адрес (а)+ / длина элемента); арифметические операции: {*,/, +,—}, операции сравнения: (а){<,>,=,<, >}(Ь), логические операции (^Xor, and,not}(l2); и операции адресации в сложных типах данных: (namellname2);

Физическое время выполнения алгоритма в ПРОЦЕССЕ - задержка ДГ, может быть определено следующим образом:

ДГ = — Z т;к:,

/О ^

где: S - множество типов «элементарных» операций в алгоритме; f -тактовая частота синхронизации аппаратной платформы реализации IP-блока;

т - число тактов выполнения i-ой элементарной операции, > 1;

к. - количество i-ro типа «элементарной» операции в множестве S.

Количество «элементарных» операций может быть также определено программой-анализатором при реализации алгоритма на максимальном объеме входных данных на инструментальной ЭВМ [13]. Обычно используется модель обобщенной однопроцессорной машины с произвольным доступом к памяти (RAM). В этой модели все команды процессора выполняются последовательно;

4 Дж. Макконелл. Основы современных алгоритмов, Техносфера, М 2006.

одновременно выполняемые команды отсутствуют. Число тактов выполнения ¡-ой элементарной операции задается в программе-анализаторе.

б) Метод учета производительности используется при проектировании 5ув1ешС-моделей сложных изделий (например, вычислительных систем, функциональных частей комплексов средств автоматизации систем управления), когда аналитическая форма алгоритма их функционирования в целом может отсутствовать. В этих случаях большое значение приобретает опыт системных специалистов. Зу51ешС-модель создается вне связи с возможной реализацией, но, в ее структуру, МОДУЛИ БуБгетС - обычно уже заложены представления системного специалиста об общетехнических принципах построения и функционирования изделия, подлежащего реализации в СБИС СнК. Например, в самом первом приближении вычислительная система представляется состоящей из подсистемы ввода, обрабатывающего устройства и подсистемы вывода, сетевое устройство коммутатор - из подсистемы входных и выходных портов и подсистемы коммутации и т.д.

Поэтому выделенные в структуре ЗузЮтС-модели МОДУЛИ и ПРОЦЕССЫ в них представляют функциональность конкретных этапов реализации системных функций и ориентированы, в стиле блочного проектирования, на СФ-блоки уровня транзакций (ТЬ-уровня), которым есть эквивалентные блоки ЛТЬ-уровня. Определение задержек при этом возможно с использованием характеристик производительности соответствующих блоков ЯТЬ-уровня.

Определение операции устанавливается в соответствии с единицами измерения производительности функциональных блоков системной модели, моделирующих конкретный вид обработки.

Если известна частота синхронизации блока ЯТЬ-уровня, типы и количество операций по выполнению функции определенной в ПРОЦЕССЕ, задержка в ПРОЦЕССЕ может определяться следующим образом:

АГ =— 2 ЧгЩ ,

/о ^

где: количество тактов синхронизации, за которое выполняется i-я операция;

fi - тактовая частота синхронизации.

qt - число операций i -го типа;

•Si - множество типов и количества операций.

в) Учет задержек, вносимых операционными системами вычислительных средств предлагается выполнять инкрементально: добавлением в алгоритм обработки вычислительного процесса состояний, отражающих выполнение функций диспетчеризации ОС [3].

Для обработки новых состояний вычислительных процессов, имитирующих расходы ресурсов на диспетчеризацию, в соответствующие МОДУЛИ программы SystemC-модели добавляются три временные константы:

- задержка на выполнение ОС перед вводом данных;

- задержка на выполнение ОС перед выполнением вычислительного процесса;

- задержка на выполнение ОС перед выводом данных.

Первоначально значения задержек устанавливаются по результатам анализа доступных ОС или из библиотек виртуальных компонентов - soft" СФ и далее уточняются моделированием.

Метод верификации SystemC-модели моделей по технологии моделирования на уровне транзакций на основе анализа функционального покрытияИЗ!. Процесс функциональной верификации поэтому методу показан на рис 5.

Транзакции, представляющие проверочные тесты, поступают с выходов МОДУЛЕЙ в блок верификации транзакций, где сравнение значений характеристик их полей с контрольными определяет с точностью до МОДУЛЯ наличие ошибки. При обнаружении ошибки выполняется отладка модели.

Транзакции на выходе последнего МОДУЛЯ представляет результат выполнения проверочного теста.

Метод использования 8уз1етС-модели в соответствии с технологией блочного проектирования СнК предлагается для решения в центрах проектирования кристалла задач (дизайн-центрах) перехода к логическому уровню проектирования (ЯТЬ-уровню). Последовательность выполнения работ показана на рис.6.

Двухуровневые библиотеки СФ-блоков

СФ-блокить уровня

Собственные СФ- блоки

Системный уровень пройстирова!

Анализ исполняемой э^атомодели полученной в составе ТЗ

Тесты исполняемой

^зйэтСШОДеЛИ

Логический уровень проектирования

Этапы логического проектирования

Модификация ^тО модели на библиотечных СФ-блокахть-уровней

Верификация и уточнение модифицированной %аотС-модели

<

Верификация кхь модели

ТТ" . . Создание

кгьмодели

Рис 6. Использование 8уБ1етС-модели для перехода к ЯТЬ-уровню проектирования

Полученная в составе технического задания документированная исполняемая SystemC-модель модифицируется. Исходные МОДУЛИ модели заменяются модифицированными МОДУЛЯМИ, соответствующими библиотечным СФ-блокам или группам СФ-блоков.

Модифицированная модель верифицируется по тестам полученной в составе ТЗ системной модели. Из двухуровневых библиотек СФ-блоков САПР центра проектирования выбираются СФ-блоки RTL-уровня, эквивалентные модифицированным МОДУЛЯМ системной модели, из которых формируется RTL-модель логического уровня проектирования СБИС СнК. RTL-модель верифицируется по технологии моделирования на уровне транзакций по тестам исходной SystemC-модели.

Проведено экспериментальное применение метода на примере использования библиотеки DesignWare, интегрированной в САПР Synopsys. Выполнен перевод СФ-блока TL-уровня UART (Universal Asynchronous Receiver-Transmitter - универсальный асинхронный приёмопередатчик), описанного на языке SystemC, в эквивалентное RTL-описание на языке VHDL. Время перевода встроенными инструментальными средствами САПР Synopsys составило около 2-х минут. Декомпозиция объекта транзакции SystemC-модели до уровня сигналов и формирование перечня сигналов для коммутации архитектурных блоков описания RTL-уровня производится вручную и может занимать, по экспертным оценкам, до 6-ти часов на один КАНАЛ SystemC-модели. На этом основании можно полагать, что перевод SystemC-модели, содержащей до 20-ти МОДУЛЕЙ, одним квалифицированным инженером ЦПК займет около месяца рабочего времени с использованием предварительно подготовленной таблицы соответствия типов исходного и целевого языков.

В то же время, применение рекомендуемого метода использования SystemC-моделей для перехода к функциональному уровню проектирования (RTL-уровню) позволяет, очевидно, получить только исходное VHDL/Verilog описание. Синтезируемое RTL-описание формируется в проектной организации СБИС СнК в результате сложного итеративного процесса, целью которого является оптимизация по комплексу параметров, основными из которых могут быть:

-минимизация потребного количества транзисторов на кристалле;

-достижение необходимого быстродействия с обеспечением надежности и целостности данных;

-минимизация энергопотребления;

-обеспечение устойчивости к специальным воздействиям.

Эти параметры не могут быть учтены в макроархитектурной транзакционной SystemC-модели по самому определению её уровня абстракции, а необходимость их учета приводит к сложному процессу формирования из полученного исходного описания - синтезируемого VHDL/Verilog описания по технологии проектной организации СБИС СнК, исследование которой не входит в постановку задачи данной диссертации.

Тем не менее, получение исходного RTL-описания из SystemC-модели предлагаемым методом может быть целесообразным, когда необходимо выполнить проектирование в сжатые сроки без необходимости соблюдения строгих условий оптимизации.

Для модернизации существующих изделий SystemC-модели могут быть полезны проектной организации как инструмент оценки возможности реализации проекта в базисе освоенных технологий, а также для решения задач функциональной верификации.

В четвертой главе представлены описания SystemC-моделей, созданных по разработанной в диссертации методологи: многозадачного вычислительного комплекса, неблокирующего коммутатора компьютерной сети Ethernet, разработанных по заказу ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» и базового модуля первичной ЦОС радиолокационного сигнала по заказу ФГУП «НИИ вычислительных комплексов им. М.А. Карцева.

РЕЗУЛЬТАТЫ ДИССЕРТАЦИИ

1. Теоретически обоснована, разработана и практически апробирована методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», отличающаяся сокращением продолжительности проектирования СБИС СнК за счет создания в организациях-разработчиках высокоуровневых системных моделей на языке SystemC по логически согласованной последовательности методов и использования моделей в проектных организациях СБИС для уменьшения времени создания исходного RTL-описания СБИС СнК на логическом уровне проектирования.

2. Разработана последовательность этапов и содержание работ методологии проектирования конечных изделий с созданием высокоуровневых системных

моделей с учетом распределения функций в создаваемой сети центров системного проектирования и центров проектирования кристалла.

3. Разработаны методы:

- метод формирования информационной нагрузки на 8у5К'тС-модели в форме транзакций, использующий определяемый в программе модели объект «оасс 8уз1ешС», в полях которого определены переменные, представляющие характеристики нагрузки, а также константы и переменные, необходимые для моделирования функциональности;

- метод построения макроархитектуры 8уз1ешС-моделей в стиле блочного проектирования, обеспечивающий конструирование модели как комбинации взаимосвязанных сложно-функциональных (СФ) блоков уровня транзакций (ТЬ-уровня) из библиотек САПР;

- метод моделирования времени выполнения алгоритмов в блоках 8уз1етС-моделей, представленных в явной аналитической форме, и в общей описательной (вербальной) форме, на основе понятий «элементарной операции» и «трудоемкости алгоритма» теории алгоритмов;

- метод функциональной верификации 8уз1ешС-моделей, обеспечивающий формирование проверочных тестов в форме транзакций на основе использования в качестве эталонов сценариев, создаваемых специалистами-разработчиками конечного изделия;

- метод использования 8у51ешС-моделей в Центрах проектирования кристалла (ЦПК) для исходного МЬ-описания проектируемой СБИС СнК, основанный на замене СФ-блоков ТЬ-уровня Яу^етС-модели на эквивалентные им СФ-блоки ЯТЬ-уровня, которые входят в состав библиотек САПР, имеющихся в ЦПК.

4. Созданная по предлагаемой методологии Бу^етС-модель представляет собой макроархитектурную поведенческую модель, абстрагированную от конкретных аппаратно-программных решений, описывающую на уровне транзакций функциональность и время выполнения системных функций электронных функциональных частей конечного изделия, которые должны быть реализованы в СБИС СнК.

5. Яу^етС-модели обеспечивают организациям-разработчикам конечных изделий определение возможности выполнения системных функций изделия за требуемое время при различных вариантах макроструктуры СБИС СнК, а проектной организации - сокращение времени создания исходного ЯТЬ-описания СБИС СнК с использованием имеющихся в современных САПР библиотек

моделей soft СФ-блоков уровня транзакций (TL) на языке SystemC и эквивалентных им блоков RTL-уровня.

6. В настоящее время в отечественном дизайн-центре этап создания RTL-описания СБИС СнК на языке Verilog, в которой реализуется процессор сравнительно простой архитектуры с использованием стандартной библиотеки элементов может иметь продолжительность до одного года и стоимость 100 -150 млн. руб.

Учитывая, что России в настоящее время в радиоэлектронной промышленности функционируют до 10 наиболее значительных проектных организаций СБИС СнК, сокращение этапа создания RTL-описания СБИС СнК до 0,5 года даст экономию в целом по стране до 500-750 млн. руб., что может явиться значительным вкладом в развитие экономики и повышение ее обороноспособности.

7. Обоснована целесообразность программирования SystemC-моделей на предприятиях-разработчиках конечных изделий на стандартной открытой спецификации языка SystemC с использованием открыто распространяемых средств программирования без необходимости приобретения дорогостоящих зарубежных лицензированных программных продуктов и САПР.

8. По разработанной методологии под руководством и с непосредственным участием автора в 2005-2009г.г. по заказам ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» и ФГУП «НИИ вычислительных комплексов им. М.А. Карцева», разработаны, приняты заказчиками и используются в практической работе SystemC-модели многозадачного вычислительного комплекса, неблокирующего коммутатора технологии компьютерной сети Ethernet и базового модуля первичной ЦОС радиолокационного сигнала.

9. Результаты диссертационной работы положены в основу разработанного учебно-методического комплекса (курс лекций и лабораторный практикум), который используется в ОАО «Концерн радиостроения «Вега» для повышения квалификации специалистов 20-ти предприятий концерна в рамках работ по созданию базовых центров системного проектирования, а также в МИРЭА в процессе обучения магистров по дисциплине СДМ.01 « Технология проектирования устройств и систем ВТ средствами САПР», входящей в программу подготовки магистров 230100.06 «Элементы и устройства вычислительной техники и информационных систем».

ПУБЛИКАЦИИ ОСНОВНЫХ РЕЗУЛЬТОВ ДИССЕРТАЦИИ

1. Губарев В.А. Актуальные вопросы применения современной электронной компонентной базы в системах управления. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2006г. стр.116-123.

2. Губарев В.А. Моделирование времени выполнения алгоритмов в системных моделях цифровых устройств, реализуемых в СБИС класса «Система на кристалле». Нано и микросистемная техника, №11,М, 2009г.

3. Губарев В.А., Петухов Г.П., Волхонский А.Н.. Методы технологии создания системных моделей цифровых устройств, реализуемых в СБИС класса «Система на кристалле». «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1, М, 2009г.

4. Губарев В.А., Добрянский Ф.А., Солдатов Н.В, Петухов Г.П., Борисенко Н.В. Моделирование на системном уровне проектирования СБИС «Система на кристалле». Сборник трудов 55 научно-технической конференции, часть 1, МИРЭА, М., 2006г.

5. Губарев В.А., Воронков С.О. Об одном подходе решения проблемы автоматизированного перехода от высшего к низшему уровню проектирования СБИС. Сборник трудов 56 научно-технической конференции, часть 1, МИРЭА, М„ 2007г.

6. Губарев В.А. Моделирование времени работы алгоритмов в системных моделях «Система на кристалле» Сборник трудов 58 научно-технической конференции, часть 1, МИРЭА, М, 2009г.

7. Губарев В.А, Иванов Е.Л. Модернизация существующих цифровых устройств переводом на СБИС СнК. Сб. трудов 8-й научно-практической конференции «Современные информационные технологии в управлении и образовании», НИИ «Восход», МИРЭА, М, изд. «Проспект», 2009г.

8. Губарев В.А. Системное моделирование СБИС СнК и взаимоотношения заказывающих и проектных организаций. «Научный вестник МИРЭА» №1, М, 2008г.

9. Губарев В.А., Петухов Г.П. Системное моделирование цифровых устройств СБИС СнК. «Российская электроника. CHIP NEWS», №1, М,2009г.

10. Губарев В.А. Статья на специальную тему. Труды ФГПУ«НПО Агат». Спецфонд сс 18117, 2008г.

11. Губарев В.А. Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия «Общетехническая» (ОТ), вып. 2, М, 2010г,стр 132-140.

12. Губарев В.А., Воронков С.О., Системное моделирование устройств для реализации в СБИС СнК с применением программы-анализатора, Нано и микросистемная техника, №2, М, 2010г.стр 52-54.

13. Губарев В.А. Особенности верификации цифровых изделий, реализуемых СБИС класса «Система на кристалле». «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2010г.

14. Губарев В.А., Добрянский Ф.А. Классическая проблема перехода от алгоритма к схеме. Сборник трудов 54 научно-технической конференции, часть 1,МИРЭА,М., 2005г.

15. Иванов Е.Л., Губарев В.А. и др. Макет спецвычислителя обработки радиолокационной информации. Сборник трудов 52 научно-технической конференции, часть 3, МИРЭА, М, 2003г.

16. Губарев В.А., Воронков С.О., Формирование информационной нагрузки на 8у51ешС-модель в форме транзакций. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1,М, 2011г.

17. Губарев В.А., Воронков С.О., Антюфеев Г.В. Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия ЭВТ, вып. 2, М, 2012г., стр 138-146.

Подписано в печать: 24.02.12

Объем: 2,0 усл.п.л. Тираж: 100 экз. Заказ № 7069 Отпечатано в типографии «Реглет» 119526, г. Москва, Проспект Вернадского д. (495) 363-78-90; www.reglet.ru

Введение.

ГЛАВА 1. Анализ современного уровня системного проектирования конечных изделий на основе СБИС класса «Система на кристалле».

1.1. Системное проектирование конечных изделий на основе СБИС СнК в российских технологиях.

1.2. Зарубежные технологии системного уровня проектирования.

1.3. Постановка задачи исследования.

Выводы по главе.

ГЛАВА 2. Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС СнК.

2.1. Последовательность и содержание работ по методологии.

2.2. Структура и функционирование 8уз1ешС-модели.

Выводы по главе.

ГЛАВА 3. Методы построения 8уз1ешС-моделей.

3.1. Системный уровень проектирования в технологиях современных САПР электроники.

3.2. Метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций.

3.3. Метод построения макроструктуры модели в стиле блочного проектирования.

3.3.1. Использование централизованного фонда СФ-блоков.

3.3.2. Использование внутренних библиотек СФ-блоков.

3.4. Методы моделирования времени выполнения алгоритмов.

3.4.1. Аналитический метод определения задержек.

3.4.2. Метод учета производительности 1Р-блоков.

3.4.3. Учет задержек, вносимых операционными системам.

3.5. Метод верификации системных SystemC-моделей по технологии моделирования на уровне транзакций.

3.6. Документация модели - составной части технического задания для проектной организации.

3.7. Метод использования SystemC-моделей в центрах проектирования кристалла для создания RTL- описания СБИС СнК.

3.8.Использование стандартной открытой спецификации языка SystemC

Выводы по главе.

ГЛАВА 4. Практическое применение методологии.

4.1. Модель вычислительного комплекса.

4.2. Модель сетевого коммутатора.

4.3. Модель базового модуля первичной цифровой обработки сигнала

Вывод по главе.

Федеральной целевой программой (ФЦП) «Развитие электронной компонентной базы и радиоэлектроники на 2008-2015 годы» в качестве одного из приоритетных направлений определено развитие технологий создания электронных систем и комплексов. Планируется построить систему сквозного проектирования радиоэлектронной продукции, в которой на первом уровне будет проектироваться функционально-сложная электронная компонентная база (ЭКБ), на втором уровне -унифицированные электронные модули, а на третьем - конечные радиоэлектронные изделия [6].

Успехи отечественных технологий микроэлектроники в создании современной электронной компонентной базы (ЭКБ) предоставляют возможность организациям, разрабатывающим конечные изделия, реализовать в сверхбольших интегральных схемах класса «Система на кристалле» (СБИС СнК), все электронные функциональные части (ФЧ) этих изделий, включая вычислительные машины (процессорные блоки, блоки памяти, интерфейсные узлы, цифровые блоки с «жесткой логикой») и комплексы. В то же время, функциональные части не могут быть определены прежде, чем будут разработаны, как минимум, структура, алгоритмы и функциональная схема изделия. Поэтому СБИС СнК, если отсутствуют готовые СБИС СнК требуемой функциональности, не может быть спроектирована и изготовлена заранее и их проектирование начинается уже в ходе разработки конечного изделия. В этом случае продолжительность проектирования СБИС СнК является одним из этапов разработки конечного изделия и, как показывает практика, может определять её продолжительность в целом.

Традиционное содержание технических заданий (ТЗ), которые получают отечественные проектные организации ИС (дизайн-центры, ЦПК) от заказчиков-организаций, разрабатывающих конечные изделия (требования по производительности, объем памяти, интерфейсы и т.д., включая так называемые исходные данные), не дает возможности передать проектировщику СБИС СнК достаточно полные сведения о функциональности проектируемого изделия. В ряде случаев передача сторонней организации может оказаться невозможной.

В результате после выдачи ТЗ следует продолжительный период (до 1-1,5лет) изучения инженерами ЦПК функциональности части изделия, выделенной для реализации в СБИС СнК (ФЧ), с участием специалистов организации-разработчика конечного изделия. По мере изучения ФЧ разрабатывается её ЯТЬ-описание на одном из языков описания аппаратуры семейства УНБЬ\Уеп1о§. При этом не исключается риск получить СБИС СнК несоответствующей функциональности из-за неадекватного взаимопонимания специалистов заказчика и проектировщиков СБИС.

В современной мировой практике задача уменьшения продолжительности проектирования СБИС СнК решается созданием в организации-разработчике конечного изделия (заказчиком) поведенческой, уровня транзакций, модели функциональной части конечного изделия (процессора, комплекса, системы), подлежащей реализации в СБИС СнК, -высокоуровневой системной модели («золотой модели») СнК [2]. Модели обычно создаются на объектно-ориентированном языке системного моделирования 8уз1етС, полностью описывают функциональность будущей СнК и передаются в составе ТЗ на проектирование организации, проектирующей ИС.

В дальнейшем изложении такие модели называются 8у51ешС-мод елями.

Анализ доступной информации показал, что в зарубежных источниках не публикуются достаточные для практического применения методологические материалы, раскрывающие последовательность и содержание работ процесса и методов создания SystemC-мoдeлeй в организации-разработчике конечного изделия и их использования в дизайн-центрах.

На состоявшихся в последнее время совещаниях и конференциях1 специалистов ведущих отечественных организаций-разработчиков конечных изделий и предприятий, проектирующих СБИС, признано, что наличие 8уз1ешС-модели в составе технического задания для проектной организации СБИС, может в значительной мере сократить время создания ШЪ-описания, как минимум вдвое (до 0,5 года), с одной стороны, и снизит риск - с другой.

Таким образом, существует проблема необходимости сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, разрабатываемых на основе СБИС класса «Система на кристалле».

Пути решения этой проблемы за счет совершенствования отдельных этапов проектирования СБИС СнК, активно обсуждаются российскими Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.

Совещание «Опыт разработки СБИС типа «Система на кристалле» и путиповышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г. 3-я, 4-я 5-я 6-я ежегодные конференции «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007-2010 гг.

Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт, разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель» 2011г. исследователями. Так, И.Шагуриным и В.Стешенко с соавторами рассмотрены вопросы применения библиотек IP-блоков, построения рационального маршрута проектирования, выбора языка описания проекта для ввода в инструментальные средства САПР; И.Селиванов считает, что ручное преобразование алгоритмического описания проекта в описание на языках VHDL или Verilog является «узким» местом в традиционной технологии проектирования из-за неприемлемых затрат времени. В.Кравченко, Д.Радченко, А.Лоховым, А. Рабоволюком обсуждены методы сокращения сроков на основе технологий виртуального прототипирования и комплексной верификации, использующих средства системного уровня проектирования САПР фирм Synopsis, Mentor Graphics.

Наиболее систематизированно вопросы проектирования «систем-на-кристалле» рассмотрены В.Немудровым и Г.Мартиным, которые показали, что стили блочного и платформенного проектирования СБИС СнК являются эффективными способами сокращения продолжительности на уровне структуры процесса проектирования. Эти же авторы показали необходимость создания разработчиками радиоэлектронной аппаратуры высокоуровневой поведенческой системной модели СБИС СнК, которая «по-сути» является техническим заданием для разработчиков СБИС и позволит легко проводить синтез логической модели СБИС СнК» [2].

В России ведутся работы по формированию современной отечественной системы сквозного проектирования радиоэлектронной продукции. Предусмотрено создание разветвленной отраслевой и межотраслевой системы (до 50 дизайн-центров) центров системного проектирования (ЦСП) и центров проектирования кристалла (ЦПК) [7,8]. В организациях-разработчиках конечных изделий создаются Центры системного проектирования, которые должны формировать технические требования на проектирование СБИС, реализующих функции конкретного изделия, а дизайн-центры кристального уровня (ЦПК) - получать задания и проектировать эти СБИС [8]. Реализуются программы коренной модернизации микроэлектронных производств с освоением технологических норм 0,13 - 0,09мкм [4]. Действует Межотраслевой научный центр проектирования специализированных СБИС - ФГУП НИИ «Прогресс», которым, в частности, разработаны временные нормативные документы по созданию СБИС СнК, в том числе общие требования к разработке, маршруту проектирования, моделированию и верификации, разработан и динамически корректируется ведущими системными организациями перечень сложно-функциональных блоков (СФБ) и СБИС, предусмотренных к первоочередной разработке[5].

Тем не менее, в целом, для всех этапов сквозного маршрута проектирования СБИС СнК проблема сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, разрабатываемых на основе СБИС класса «Система на кристалле», ещё не решена.

В настоящее время, этап создания в отечественном дизайн-центре RTL-описания СБИС СнК, в которой реализуется процессор сравнительно простой архитектуры, на языке Verilog с использованием стандартной библиотеки элементов может иметь, продолжительность до одного года [9] и стоимость, по оценке специалистов, 100 - 150 млн. руб.

Поскольку в настоящее время в радиоэлектронной промышленности функционируют до 10 ведущих лизайн-центров [5], сокращение этапа создания RTL-описания СБИС СнК до 0,5 года даст экономию в целом по стране до 500-750 млн. руб., что может явиться значительным вкладом в развитие экономики и повышение ее обороноспособности.

Учитывая изложенное, в настоящей диссертации выполнены теоретические обоснования и разработка методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», с использованием высокоуровневых системных моделей, позволяющей сократить продолжительность создания. ЮХ-описания СБИС СнК на этапе логического проектирования.

Основные положения и результаты диссертационной работы докладывались и получили положительную оценку на конференциях и совещаниях специалистов системных и проектных организаций:

- Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.;

- 3-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007г.;

- Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г.;

- 4-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2008 г.

- 5-я ежегодная конференция «Практические аспекты разработки - отечественных СБИС класса «Система на кристалле», ОАО ОТИК,

Москва-Геленджик, апрель 2009г.

- 6-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2010г.

- Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель»2011г.

По теме диссертации опубликовано 17 печатных работ, в числе которых 8 статей в научных журналах, реферируемых ВАК РФ, и 9 работ в научных сборниках трудов МИРЭА и других изданиях. Общий объем публикаций - более 11 п.л.

Диссертация состоит из введения, постановки задачи исследования, четырех глав, заключения и приложения, содержащего примеры программрования 8уз1ешС-моделей и документы, подтверждающие внедрение основных результатов диссертации. Общий объем диссертации 163 страницы. Основная часть работы изложена на 127 страницах, включая 21 рисунков, 12 таблиц и список литературы из 73 наименований.

Выводы по главе

1. В настоящее время в российских проектных организациях наиболее распространены САПР электроники фирм Synopsys, Cadence, Synplicity, Mentor Grafhics и Adíes.

Анализ средств системного уровня проектирования этих САПР показывает, что в них используются библиотеки IP-блоков, содержащие синтезируемые модели уровня транзакций (TL-уровня) и эквивалентные им модели RTL-уровня, обеспечивающие построение 8уБ1етСмоделей в стиле блочного проектирования(такие библиотеки в диссертации называются двухуровневыми). По отношению к цели диссертации более продвинутыми представляются системные средства САПР компаний Synopsys и Mentor Grafhics.

2.Разработаны методы построения SystemC-моделей:

- метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций;

- метод построения макроструктуры SystemC-моделей в стиле блочного проектирования;

- методы моделирования времени выполнения алгоритмов: аналитический метод, метод учета производительности IP-блоков, метод учета задержек, вносимых операционными системами.

3. Показана возможность программирования SystemC-моделей на стандартной открытой спецификации языка SystemC без необходимости приобретения дорогостоящих лицензированных САПР. Приведен состав открыто распространяемых программных продуктов, который с этой целью может быть установлен на компьютерном оборудовании центра системного проектирования.

SystemC-модель, запрограммированная на стандартном SystemC, может быть принята как исполняемая спецификация в любом центре проектирования кристалла, оснащенном САПР от производителей входящих в SystemC сообщество (OSCI).

4. В обычной постановке модели младших уровней маршрута проектирования верифицируются по моделям старших уровней. . Над SystemC-моделями старших по иерархии моделей а, следовательно, эталонных моделей для их верифицикации не существует. Разработан метод верификации SystemC-моделей по технологии моделирования на уровне транзакций на основе анализа функционального покрытия. Особенность метода состоит в представлении тестов проверок по сценариям, созданным системными спецалистами организации разработчика конечного изделия, в виде проверочных транзакций на языке SystemC - в формате класса (термин ООП) SystemC, как это изложено в п.3.2. главы 3.

5. Разработан метод использования SystemC-моделей в центрах проектирования кристалла в стиле блочного проектирования для описания СБИС СнК на RTL-уровне. Метод основан на использовании двухуровневых библиотек СФ-блоков и заключается последовательной замене МОДУЛЕЙ SystemC-модели сначала библиотечными СФ-блоками TL-уровня и затем формирования из эквивалентных СФ-блоков RTL-уровня модели функционального уровня проектирования - RTL-модели. В результате макроархитектура SystemC-модели детализируется и создается описание архитектуры системы уже на RTL-уровне.

Предлагаемый метод позволяет получить исходное описание на RTL-уровне, которое может быть использовано для формирования синтезируемого RTL-описания с учетом необходимых параметров оптимизации. ИсходноеЯТЕ-описание может быть также полезно когда необходимо выполнить проектирование в сжатые сроки без необходимости соблюдения строгих условий оптимизации.

Экспериментальная проверка метода на примере перевода СФ-блока UART (Universal Asynchronous Receiver-Transmitter - универсальный асинхронный приёмопередатчик) TL-уровня, описанного на языке С++, в эквивалентное исходное RTL-описание на языке VHDL из двухуровневой библиотеки DesignWare, интегрированной в САПР Synopsys, позволяет считать, что перевод SystemC-модели, содержащей до 20-ти МОДУЛЕЙ, одним квалифицированным инженером ЦПК может занять около месяца рабочего времени с использованием предварительно подготовленной таблицы соответствия типов исходного и целевого языков.

6. Предложен состав документация модели как составной части технического задания для проектной организации СБИС.

ГЛАВА 4. Практическое применение методологии 4.1. Модель вычислительного комплекса

Модель разработана по заказу ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» (проект В-59, 2007г.) и предназначена для разработки проекта СБИС СнК, реализующей многозадачный вычислительный комплекс, обеспечивающий решение информационных и расчетных задач в режиме реального времени в составе малогабаритного носимого КСА.

Входными воздействиями являются наборы переменных, представляющих характеристики задач:

К - количество типов задач;

Рк - приоритет задачи к-го типа; к, к = 1,2.К - интенсивность потока задач к-го типа; кВХ - объем входных данных 1-й задачи к-го типа, байт;

С^,кВЫХ - объем выходных данных 1-й задачи к-го типа, байт;

Цк - длина исполняемого кода программы ¡-й задачи к-го типа (количество операций, определяемых в соответствии с п. З.4.2.);

Тусдоп- допустимое время решения ¡-й задачи к-го типа, сек.

Информационная нагрузка модели описывается методом, изложенным в п. 3.2. диссертации.

Функциональная схема вычислительного комплекса включает блоки, описывающие этапы вычислительного процесса в ЭВМ, функционирующей в мультизадачном режиме, подлежащих программной реализации в СБИС СнК - планировщик, диспетчер, прерыватель, и аппаратной реализации - ввод, обработчик, вывод, (рис.4.1., 4.2.). модуль « генератор формирование потока заявок

1 1 1 А

12 13

15 модуль « дескриптор» модуль « контекст»

- формирование дескрипторов процессор

- вычисление квантов

- вычисление объема требуемой памят^ Задержка- Т1

Т и в модуль « результат»

- формирование таблицы процессор

- выдача характеристик процессов модуль « диспетчер

- просмотр таблицы

- выбор процесса для обработки

10 модуль « прерыватель»

- обработка запросов на прерывание

- изменение состояний процессов

- выдача процессов на обработку

- анализ занятости обработчиков

Задержки- Т2, ТЗ, Т4 интерфейс с аппаратной частью

1 - дескрипторы процессов

2 - номер процесс^)

3 - сообщение о смене состояния процесса

4 - кол- во необработанных операц^йиост)

5- характеристики процесс^Этх, СЙвых, Уост, с1еКай)

6 - характеристики процессии, БО

7 - сообщение о выдаче следующего процесса

8 - характеристики процесс^, БО

9 - запросы на прерывания

10 - номер процесса для выдачи характеристик

11 - объем требуемой памяти

12 - диапазоны изменения характеристик заявок

13 - законы распределения случайных величин 14- интенсивность потока заявок

Т1 - время создания процесс^,9 - 2880 мкс)

Т2 - время удаления процессов - 102 мкс)

ТЗ - время переключения контекст(§,6 - 32 мкс)

Т4 - время перехода к подпрограмме обработки прерыван (0,1 - 132 мкс)

Диапазоны данных задержек заданы согласно .тШ

15- заявки

Рис. 4.1. Функциональная схема программной части комплекса

Исходя из анализа условий применения КСА - управление в реальном времени функционирования объектов управления - принято решение о реализации в модели дисциплины приоритетного вытесняющего планирования на основе алгоритма с относительными приоритетами и квантованием процессорного времени.

Интерфейс с программной частью

Рис. 4.2.Функциональная схема аппаратной части комплекса Память виртуальная.

Режим загрузки образов процессов - свопинг.

Назначение приоритетов - по алгоритму Корбато [63] с априорным назначением кванта времени процессу максимального приоритета. Прерывание - по таймеру и по ожиданию завершения операции ввода-вывода.

Модель мультизадачного вычислительного комплекса реализована в виде программы на языке SystemC (назначение КАНАЛОВ и схема программы показаны в таблице 4.1. и рис. 4.3 соответственно). Моделирование времени выполнения алгоритмов в ПРОЦЕССАХ произведено методом учета производительности IP-блоков (см.п.3.4.2.). Модуль Генератор (Generator) формирует входной поток заявок. Модуль Диспетчер (Dispetcher) организует очереди заявок и направляет заявки на обработку. Модуль Ресурсы (Obrabotchik) принимает заявки из модуля Диспетчер, перераспределяет их между модулями Ввод (Blockln), Обработчик (BlockObr), Вывод (BlockOut) и возвращает после обработки обратно в модуль Диспетчер. Модуль Ввод имитирует ввод данных. Модуль Обработчик имитирует выполнение операций с плавающей точкой. Модуль Вывод имитирует вывод данных.

Заключение.

Внедрение результатов диссертации Губарева В.А позволило обосновать и реализовать на ряде практических примеров методику решения задач перехода ог системного уровня проекта СБИС класса СнК к логическому уровню проектирования (ЛТЬ-уровню) на основе использования 8уз1ешС-модслсй в стиле блочного проектирования.

Акт составлен в 3-хэкземплярах.

Председатель комиссии

Члены комиссии

Е.Ф. Певцов с И.Е. Тарасов

X М И. Малето

1. В. H. Минаев, директор Департамента радиоэлектронной промышленности Минпромторга РФ. Радиоэлектронные технологии: состояние и перспективы развития, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 6/2009.

2. В. Немудров, Г. Мартин. Системы на кристалле, Проектирование и развитие. Техносфера, М, 2004.

3. High-Level Synthesis. Philippe Coussy and Adam Morawiec editors, 2008, XVI, ISBN: 978-1-4020-8587-1.

4. А.Е.Суворов, Итоги деятельности радиоэлектронного комплекса в 2007 году. ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2008.

5. Бюллетени о состоянии с разработками, применением СФ-блоков и СБИС типа «система на кристалле» и проектированием РЭА на основе СБИС типа СнК. ОАО «Российская электроника», М, 2006, 2007гг.

6. Ю.Борисов, А.Суворов. ФЦП «Развитие электронной компонентной базы и радиоэлектроники» на 2008 2015 годы, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 1/2008.

7. Концепция и стратегия развития электроники России. Круглый стол, приуроченный 10-ти летию журнала «Электроника: наука, технология, бизнес». ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2006.

8. А.Е.Суворов. Радиоэлектронная промышленность на подъеме, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 8/2007.

9. Б. Бабаян, А. Ким, Ю. Сахнин. Отечественные универсальные микропроцессоры серии «МЦСТ-R». ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2003.

10. НИИ СИ РАН. http://www.niisi.ni/rtl.htm.

11. ГУП НПЦ «Элвис» http://www.elvees.selec.ru.

12. Омский НИИ приборостроения, Россия, Омск. Http://www.oniip.ru.

13. David С., В. J. Donovan. System С: From the Ground UP. Kluwer academie publishers, New York -Moskov, 2004.

14. Systemc 2.0 User Guide (www.systemc.org)

15. OSCI TLM-2/0 Language Referense Manual, www. systemc. org/do wlo ad/standards.

16. Using Transaction-Based Verification in SystemC Cadence Berkeley Labs; Technical Report, CDNL-RT-2002-0601,June 2002.

17. Lukai Cai and Daniel Gajski. Trasaction Level Modeling in Level Desingn Centr for Embeded Computer Sistems University of California, Irvine, CA 92697, USA.

18. B.A. Губарев Актуальные вопросы применения современной электронной компонентной базы в системах управления. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М., 2006г.

19. А. Лохов, А. Рабоволюк. Комплексная функциональная верификация СБИС. «Электроника: Наука, Технология, Бизнес», №3 2007г.

20. С. Павлов. Финансовый анализ рынка EDA в 2008 году. «Электроника и электротехника» №7 2009г.

21. Алекс Толчек. Обзор современных САПР для ПЛИС. «CHIP NEWS», №Ю-11 2008г.

22. А. Иванов. Среда проектирования компании CADENCE. «Электроника: Наука, Технология, Бизнес»,№5 2003г.

23. А. Бухтеев. Synplicity синтез от А до Я. Электроника: Наука, Технология, Бизнес»,№7 2004г.

24. А. Лохов. Средства проектирования СБИС компании Mentor Graphics. «Электроника: Наука, «Электроника: Наука, 7 2003г.

25. А. Лохов, И. Селиванов. Система Catapult С Synthesis: С++ -FPGA.

26. Иван Селиванов. Маршруты высокоуровневого синтеза. «Современная электроника» №6 2007г.

27. А. Бухтеев. Система логического моделирования RIVERA, «Электроника: Наука, «Электроника: Наука,№8 2005г.

28. D&R Silicon IP Catalog (http://www.us.design-reuse.com./sip/).

29. В. Кравченко, Д. Радченко. Виртуальное прототипирование для аппаратно-программной верификации СБИС. «Электроника: Наука, Технология, Бизнес»,№7 2003г.

30. В.А. Губарев Моделирование времени выполнения алгоритмов в системных моделях цифровых устройств, реализуемых в СБИС класса «Система на кристалле». Нано и микросистемная техника", №11,2009г.

31. В.А. Губарев, Ф.А. Добрянский, Н.В.Солдатов, Г.П.Петухов,

32. Н.В.Борисенко. Моделирование на системном уровне проектирования СБИС «Система на кристалле». Сборник трудов 55 научно-технической конференции, часть 1, МИРЭА, Москва, 2006г.

33. N.Meghanathan. A Survey of Real-time Operating Systems (http://www.utdallas.edu/~natrajm/rtos.pdf)

34. Comparison Between VxWorks/x86 5.3.1, QNX 4.25 And pSOSystem/x86 2.2.6. Real-Time Magazine, 1999 (http://sslab.postech.ac.kr/zboard/data/PosRAIDproject/comp.pdf)

35. Интернет-сайт компании Wind River (http://www.windriver.com/)

36. LynxOS 3.0.1. Performance May the Best RTOS Win (http ://www.lynuxworks .com/)

37. K. Low, S. Acharya, M. Allen, E. Faught, D. Haenni, C. Kalbfleisch. Overview Of Real-Time Kernels At The Superconducting Super Collider Laboratoryhttp://accelconf.web.cern.ch/accelconf/p91/PDF/P AC 19911308.PDF)

38. Shahmil Merchant, Kalpen Dedhia. Performance Comparison of RTOS (http://wwwl .cs.columbia.edu/%7esedwards/classes/200 l/w4995-02/reports/shamil-kalpen.pdf)

39. Benjamin Ip. Performance Analysis of VxWorks and RTLinux

40. Интернет-сайт компании Microsoft (http://www.microsoft.com)

41. Bart Van Beneden. Examining Windows CE 3.0 Real-Time Capabilities (http://www.ddj.eom/l84404887)

42. QNX Neutrino RTOS v.6.2 Evaluation Report. Dedicated Systems Experts, 2002 (http://www.qnx.com/download/download/8123/ QNXNeutrino620EvaluationReport.pdf)

43. ThreadX Datasheet (http://www.ghs.com)

44. Real-Time Linux Benchmarks (http://www.mvista.com/products/realtimebenchmarks.html)

45. INTEGRITY RTOS Datasheet (http://www.ghs.com/download/datasheets/INTEGRITYRTOS.pdf)

46. AMX User's Guide, 2005 (http://www.kadak.com/manual/amx/amxugd.pdf)

47. AMX Timing Guide and Data for AMX 386/ET Multitasking Executive, 2002 (http://www.kadak.com/manual/amx/386et/timinggd.pdf)

48. Интернет-сайт компании MQX Embedded (http://www.psti.com/)

49. John Hogan. pSOSystem for Integrated Systems // Real-Time Magazine, №3, 1997 (http://www.realtime-info.be/magazine/97Q3/1997q3p014.pdf)

50. Интернет-сайт компании Freescale (http://www.freescale.com)

51. CPU World (http://www.cpu-world.com/)

52. ARM7TDMI 32-bit Core Product Letter (http://www.ee.nec.de)

53. М.В.Ульянов. Метод прогнозирования временных оценок программных реализаций на основе функции трудоемкости. «Информационные технологии», №5 2004г.

54. К.Максфилд. Проектирование на ПЛИС. М, Изд. дом «Додэко-XXI» 2007г.

55. David С., В. J. Donovan. System С: From the Ground UP. Kluwer academie publishers, New York -Moskov58. Systeme 2.0 User Guide

56. B.A. Губарев, C.O. Воронков Системное моделирование устройств для реализации в СБИС СнК с применением программы-анализатора, Нано и микросистемная техника, №2, М, 2010г.

57. Э.М.Кларк и др. Верификация моделей программ. М,2002г.

58. С.О.Воронков Подход к реализации синтеза модели с системного на логический уровень. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1, М., 2009г.

59. С.О.Воронков. В.А.Губарев Об одном подходе решения проблемы автоматизированного перехода от высшего к низшему уровню проектирования СБИС. Сборник трудов 56 научно-технической конференции, часть 1, МИРЭА, Москва, 2007г.

60. Основы теории вычислительных систем. Под ред. С.А. Майорова. Учеб. пособие для вузов. М., «Высш. школа», 1978г.

61. В.А.Губарев Моделирование времени работы алгоритмов в. системных моделях «Система на кристалле» Сборник трудов 58 научно-технической конференции, часть 1, МИРЭА, Москва, 2009г

62. В.А.Губарев Системное моделирование СБИС СнК и взаимоотношения заказывающих и проектных организаций. «Научный вестник МИРЭА» №1, М., 2008г.

63. А.Н.Волхонский, В.А.Губарев. Использование средств языка 8уз1етС для имитации параллельной обработки данных. «Научный вестник МИРЭА» №4, М., 2008г.

64. Дж. Макконелл. Основы современных алгоритмов. Техносфера, М., 2006 г.

65. В.А. Губарев Статья на специальную тему. Труды ФГПУ«НПО Агат». Спецфонд сс18117, 2008г.

66. В.А. Губарев Особенности верификации цифровых изделий, реализуемых СБИС класса «Система на кристалле». «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2010г.

67. В.А. Губарев Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия «Общетехническая» (ОТ), вып. 2, М, 2010г. стр 132-140.

68. В.А. Губарев, С.О.Воронков Формирование информационной нагрузки на 8уз1ешС-модель в форме транзакций. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1, М, 2011г.

69. В.А. Губарев, С.О. Воронков, Г.В.Антюфеев Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2012г. стр.138-146.