автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.13, диссертация на тему:Исследование и разработка методов синтеза тестов для коммуникационного оборудования микропроцессорных систем

Госкомитет Российской федерации по высшему образованию Дальневосточный государственный технический университет

Рг* ° 04

Л „. На ппавах пшппиг/л

С / ' ! ,

Верещагина Елена Александровна

ИССЛЕДОВАНИЕ И РАЗРАБОТКА МЕТОДОВ СИНТЕЗА ТЕСТОВ ДЛЯ КОММУНИКАЦИОННОГО ОБОРУДОВАНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Специальность 05.13.13. - Вычислительные комплексы, машины и сети

Азтореферзт

диссертации на соискание ученей степени кандидата технических наук

Владивосток 1996

Работа выполнена в Дальневосточном государственном техническом университете. г.Владивосток.

Научный руководитель - доктор технических наук

профессор С.Г.Шаршунов. Официальные оппоненты - доктор технических наук,

Ведущая организация - Междугородняя телефонная станция г. Владивостока

диссертационного совета К 064.01.11 в Дальневосточном государственном техничео университете (ДВГТУ) по адресу 690600, г.Владивосток, ул. Пушкинская 10.

С диссертационной работой можно ознакомиться в библиотеке Дальневосточное государственного технического университета.

профессор Ю.В.Малышенко кандидат технических наук доцент А.Х .Р аздобреев

Защита состоится

1996 г. в

часов

минут на заседа!

Автореферат разослан

1995 г.

Ученый секретарь специализированного совета

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Проблема тестирования современных цифровых систем не утрачивает своей актуальности с развитием и усложнением функций этах систем. Более того, с повышением степени интеграции компонентов систем создается ситуация, при которой затраты на создание адекватных тестовых программ могут превышать совокупные расходы на проектирование и изготовление компонентов. Зыход из этой парадоксальной ситуации видится в пересмотре самого подхода к троектированию цифровых устройств с явным акцентом на тестопригодность изделия. Но даже при такой концепции проектирования остаются весьма ак- туальными поиски 1С8ых подходов, методов и средств синтеза тестовых программ.

К достаточно сложным объектам цифровой вычислительной техники относят- ся ликропроцессорные системы (МПС), представляющие собой многокомпонентные >бъекты с различной структурой и организацией взаимодействия компонентов. В шогообразии методов и средств синтеза тестовых программ для подобного рода стройств можно выделить подход, ориентированный на структурные и структурно-зункциональные модели, который развивает традиционную методологию анализа и ннтеза тестов цифровых устройств. Этот подход еще не до конца исчерпал себя, но аиболее перспективным следует признать относительно новое направление разра-ожи методов и средств синтеза тестов на базе функциональных моделей объектов вотирования. Подход преимущественно ориентирован на синтез тестов для цифро-чх программно-управляемых устройств. В основе этого подхода лежит функцио-альная декомпозиция модели устройства с выделением механизмов, реализующих :новные функции и в совокупное™ покрывающих аппаратную часть устройства.

В объекте типа МПС с позиций тестового диагностирования целесообразно оделить совокупность компонентов, выполняющих основные функции по обработке ■■формации и реализованных в виде (микро) процессоров, (микро)контроллеров и зугих программно-управляемых устройств. Существует целый ряд работ, решающих >облему анализа и синтеза тестов для подобных устройств. Очевидно, что проблема ;эсь далеко не исчерпана в силу постоянного развития и совершенствования 'дмтектуры и организации вычислительных систем.

Другая часть оборудования МПС реализует функции взаимодействия мпонентов системы и с точки зрения формализации подходов к тестированию

практически не исследована. Оборудование, реализующее функции взаимодейс компонентов МПС, так называемое коммуникационное оборудование охваты широкий класс устройств: запоминающие устройства и устройства управл памятью, каналы авода-вывода, селекторы и распределители, шины и магистр ал аппаратура и т.д.

Приведенное разделение аппаратуры МПС является весьма условным, име достаточно примеров переплетения и взаимосвязи разделяемых функций в о, устройствах. Однако, предложенный вариант существенно проясняет проблеи облегчает процесс создания средств синтеза тестов. Таким образом, проб/ тестирования коммуникационного оборудования сложных систем является вес актуальной.

Цаль и основные задачи работа. Целью диссертационной работы явля исследование и разработка методов и средств синтеза . тестов коммуникационного оборудования микропроцессорных систем.

Для достижения цели диссертационной работы необходимо решить следую задачи:

построение общей модели коммуникационного оборудовг микропроцессорных систем на основе функционального подхода;

- разработка общих принципов построения тестов коммуникационного обор; вания микропроцессорных систем на основе функциональной декомпозиции модаг

- исследование и разработка моделей, методов и алгоритмов построения те< для механизмов памяти данных;

- исследование и разработка моделей, методов и алгоритмов построения те< для механизма арбитража приоритетов;

разработка практических рекомендаций по построению те< коммуникационного оборудования микропроцессорных систем и программ реализаций процедур построения тестов.

Основные результаты, представленные в диссертации, являются следств работы автора с 1985 года в качестве ответственного исполнителя в рал госбюджетных и хоздоговорных работ, выполненных в Институте автоматик! процессов управления ДВО РАН, в ДВФ НИИ "Аргон" и Дальнезссточ государственном техническом университете.

Методика исследований. Методологической базой исследований являк положения теории множеств, математической логики, теории автоматов, тес

графов; методов технической диагностики цифровых устройств; методология проектирования вычислительной техники и микропроцессорных систем.

Научная новизна работы заключается в разработке, обосновании и теоретическом исследовании методов построения тестпя для оборудования микропроцессорных систем. Сформулирована общая модель коммуникационного оборудования микропроцессорных систем, выделены группы функций и механизмов, разработаны обилие принципы построения тестов для - объектов данного типа. Исследованы и разработаны модели, методы и алгоритмы построения тестов для механизмов памяти, механизмов арбитража приоритетов.

Практическая ценность работы. Все исследования выполнялись с учетом последующей практической реализации разработок. Результаты исследований диссертационной работы позволяют научно обоснованно решать такие важные в практике создания тестовых программ задачи, как:

- выделение и независимое рассмотрение (как объектов диагностирования) механизмов, реализующих отдельные функции коммуникационного оборудования микропроцессорных систем;

- построение минимальных или близких к ним тестов для рассматриваемых механизмов в классе неисправностей, достаточно полно отражающих физические дефекты объекта диагностирования.

Задачи диссертационной работы, решались с учетом дальнейшей автоматизации процедур построения тестов.

Достоверность научных положений, выводов и практических рекомендаций подтверждена корректным обоснованием всех результатов, анализом математических моделей.

Реализация результатов работы Разработанные методики могут применяться к различным МПС, в частности к бортовым, автомобильным, телефонным и бытовым. В качестве примера в диссертации показано применение методики к МПС определителя номера абонента.

Программное обеспечение, реализующее часть методик, а именно тестовые процедуры памяти включено в программный пакет МОДУС-Т, использующийся в Дальневосточном государственном техническом университете в качестве средства исследований и обучения по направлению "Информатика и вычислительная техника" и специальности "ЭВМ, комплексы, системы, сети".

А

Агробачия Работы. Научные и практические результаты работы докладывал и обсуждались на:

- Республиканских научно-технических конференциях "Автоматизация контр! вычислительных устройств и систем (г. Винница, 1988 г.) и "Методы оценю повышения надежности РЭС" (г. Пенза, 1990 г.);

- Всесоюзной школе молодых ученых и специалистов "Актуальные пробле создания интеллектуальных САПР РЭА и БИС" (г. Ялта, 1989 г.);

- Всесоюзной школе-семинаре "Диагностирование, надежность, неразрушаюи контроль электронных устройств и систем" (г.Владивосток, 1990 г.);

- Международной конференции "Автоматизация проектирования дискрете систем" САС-00'95( г. Минск);

- Научно-технической конференции "Диагностика, информатика и метролог 95", (С.-Петербург);

- научных семинарах Института автоматики и процессов управления ДВО РА1 1985-1991 гг.

- научно-технических конференциях преподавателей и сотрудников ДВГП/ 1994- 1995 гг.

Публикации. Основные результаты опубликованы в 7 печатных работах.

Структура и объем диссертации. Диссертация состоит из введения, пяти гла! заключения, изложенных на 124 страницах; приложения на 15 страницах; в ключ; ссылки на 52 наименования отечественной и зарубежной литературы.

СОДЕРЖАНИЕ РАБОТЫ

В первой главе приводится характеристика современных микропроцессорн систем (МПС) как объектов диагностирования. Рассмотрены различные спосс построения моделей сложных цифровых устройств, как основы для построе> тестов. В технической диагностике существуют два исторически сложивши: подхода к диагностированию: с использованием структурных, либо функционал ы-моделей. Рассматриваются различные виды моделей: аналитическая, таблу функций неисправностей, автоматная, микрооперационная, модульная, мод« регистровых передач.

Показывается целесообразность применения к микропроцессорным систем функционального подхода, основанного на декомпозиции функций, выполняем устройством и сопоставлении этим функциям механизмов, как части аппарату]

реализующей ту или иную функцию. Задача построения теста всего устройства сводится к задачам построения тестов для каждого механизма. Тест механизма строится для достаточно общего класса дефектов, заданных функционально. Однако в случае соответствия механизма некоторой известной подструктуре допускается гозыожность использования (например, для построения более экономичного теста) информации о структуре и структурной модели дефектов.

Для каждого механизма выполняется, в основном, следующий порядок действий:

- анализ оборудования , соответствующего данному механизму;

- построение математической модели механизма:

- построение математической модели дефектов механизма:

- разработка процедур построения проверяющего теста механизма и обоснование полноты теста относительно сформулированных моделей дефектов.

Среди множества механизмов МПС выделяются особенности функционального тестирования механизмов памяти. Быстрое развитие полупроводниковой технологии и появление большого числа различных БИС ОЗУ привело к необходимости строгого формулирования модели дефектов и построения тестов на основе этой модели. Дальнейшая работа опирается на следующую модель функциональных неисправностей памяти:

1) .ч'снстантные неисправности;

2) неисправности перехода (т.е. одна или более ячеек не могут переключаться из 0 в 1 или из 1 в 0);

3) неисправности сцепления. Если при операции записи происходит изменение содержимого некоторой ячейки (сцепляющей) из 0 в 1 или из 1 в 0, то это приводит к изменению содержимого другой ячейки (сцепленной) из 1 в 0 или из 0 в 1 независимо от содержимого других ячеек. При этом не подразумевается, что если изменение содержимого ячейки С, изменяет содержимое ячейки С,, то изменение содержимого С/ изменяет содержимое С, Подобные неисправности обусловлены емкостными связями или токами утечки меэду ячейками;

4) неисправности кратного доступа. Предполагается, что адреса ячеек при записи и чтении выбираются одним дешифратором. При записи в ячейку С, происходит запись в произвольное множество ячеек ЕС, Чтение осуществляется из того же подмножества ХС;.

Предполагается, что наиболее оптимальным для проверки памяти в да классе неисправностей является маршевый тест, в котором над каждой яче памяти производится однотипная последовательность действий: чтение содержи ячейки с последующей записью несколько раз инверсного значения ; содержимого. Только после выполнения указанных действий над одной яче) происходит переход к следующей ячейке. Действия могут выполняться в прям обратном порядке адресов.

Далее дается характеристика аппаратуры коммуникации в микропроцессо| системах. На основании анализа, проведенного в главе формулируются I диссертационной работы.

Во второй главе предлагается модель коммуникационного обсрудовани разрабатываются общие принципы построения тестов коммуникацией оборудования микропроцессорных систем на основе функциональной декомпозь модели. Микропроцессорной системой (МПС) называется управляю! вычислительная или информационная цифровая система, построенная на оа-микропроцессоров (МП), и применяемая автономно или встроенная в управляв: объект. Микропроцессорная система включает в себя технические сред« (универсальные или специализированные микроэвм, микропроцессорные злеме и средства сопряжения с обслуживаемым объектом) и профайл микропрограммное обеспечение. В свою очередь микроЭВМ может включать в с микропроцессор, элементы памяти и развитый интерфейс. Объектом исследована данной работе является многокомпонентная, в общем неоднород микропроцессорная система (МПС), состоящая из совокупности процессор взаимодействующих между собой в процессе решения прикладных задач.

Коммуникационным оборудованием (КО) называется часть технических срер МПС, реализующая взаимодействие как отдельных компонентов МПС, так и в МПС с управляемым объектом.

Анализ КО, несмотря на большое разнообразие аппаратуры, позвол сформулировать следующие основные функции и соответствующие этим функщ группы механизмов КО:

1. Передача данных.

2. Маршрутизация данных.

3. Хранение данных и управление памятью.

4. Преобразование данных и управление преобразованием.

5. Взаимодействие компонентов.

Архитектура КО может рассматриваться как платформа, на которую отображаются перечисленные функции. Отдельная функция может перекрывать несколько устройств КО. Например, передача данных от источника к приемнику может осуществляться по шине, проходя через ряд мультиплексоров, концентраторов или буферных устройств. С другой стороны, отдельное устройство может выполнять несколько функций КО. Например, один связной процессор может полностью или частично реализовать все перечисленные функции.

Допускается, что в состав коммуникационного оборудования может входить чг-.ть аппаратуры, конструктивно (и даже функционально) принадлежащая компонентам МПС. Важно, что эта часть аппаратуры используется для выполнения функций КО. Например, общая память, разделяемая несколькими компонентами, конструктивно может располагаться в кристалле одного из компонентов Впрочем, эк.: касается и других элементов взаимодействия компонентов МПС. Однако обеспечение отмеченной аппаратурой совместного функционирования компонентов МПС делает целесообразным включение соответствующих механизмов в общую модель КО. За самими компонентами остаются те функции и механизмы, которые выполняют вычисления и обработку данных.

Перечисленные функции инвариантны к топологии связей компонентов, шинным стандартам и связным протоколам, используемым в МПС. Это позволяет, отвлекаясь от деталей реализации, сосредоточить основное внимание на существенных моментах проверки соответствующей аппаратуры. Естественно, что практическая реализация тестовых программ в кахдом конкретном случае потребует использования отмеченных характеристик МПС.

Фулкции коммуникационного оборудования анализируются с точки зрения уже разработанных моделей и процедур для микропроцессоров. Выделяются функции, которые имеют наибольшую схожесть: передача данных, маршрутизация данных, преобразование данных и управление преобразованием данных. Для каждой из этих функций даются краткие рекомендации по применению к ним методов, разработанных для микропроцессоров.

Дня специфических функций КО, таких как хранение и управление памятью и взаимодействие компонентов проводится анализ. Выделяются механизмы, проблема тестирования которых может быть решена в рамках функционального подхода. К

таким механизмам относятся в частности механизмы запоминающих устройств механизм арбитража.

В третьей главе рассматриваются проблемы тестирования такой вантой част КО как механизмы запоминающих устройств. Среди этих механизмов исследуютс механизмы многоразрядной памяти, памяти с раздельными дешифраторами дг чтения и записи , а также сдвиговый регистр как специфический вид памяти. Памя' является важнейшим элементом микропроцессорных систем. Как правило, оь представляет собой конструктивно или функционально законченный бло представляющий из себя сочетание собственно матриц памяти и некоторо! управления ими. Поэтому целесообразно рассматривать ее при тестировании к; единое целое, несмотря на то: что с точки зрения методики построения тестов К память может охватывать три функции: передачу данных, маршрутизацию данны хранение данных и управление памятью.

Безусловно, самым важным элементом запоминающих устройств является сан матрица памяти. Подавляющее число работ по тестированию памяти ра сматривают в качестве объекта одноразрядную память. Кроме того, при анали: неисправностей адресациии преимущественно рассматриваются модели с общь дешифратором. В диссертации решается задача тестирования ячеек многорг рядной памяти в рамках модели функциональных неисправностей. В многорг родной памяти под ячейкой будет подразумеваться совокупность элементов памят имеющих одинаковый адрес. Каждый такой элемент является разрядом ячейки.

Особый интерес представляет обнаружение неисправностей сцепления, многоразрядной памяти нет возможности при чтении и записи манипулировг отдельными разрядами, т.е. запись и чтение производятся сразу для нескольк разрядов (всей ячейки). Ввиду этого целесообразна рассматривать отдельно тест д выявления сцепления между разрядами различных ячеек памяти (для чего мои использоваться стандартный маршевый тест) и отдельно - для выявления сцеплен между разрядами одной ячейки. Особенностью такого сцепления является то, чтс случае записи на сцепленную ячейку кроме влияния изменения содержим« сцепляющей ячейки действует еще запись нового значения.

Пусть г, - значение ко разряда ячейки до операции записи; 2', - значен вновь записываемой информации; ¿¡, значение ко разряда, полученное в результ; сцепления с ¡-м разрядом той же ячейки. Значение 1-го разряда ячейки пае операции записи при наличии сцепления между ¡-м и ¡-м разрядами равно либо ;

либо Zij. Первый случай нас не интересует, т.к. в данном случае неисправность сцапления не существенна. Второй случай возможен при условии, что сцепление ячеек проявляется после операции записи. Будем считать, что проявление неисправности сцепления возможно при условии z¡ =£,. Для каждой пары разрядов i и i условием обнаружения неисправности является г'х г . Таким образом для ияждсй упорядоченной пары ячеек (i;j) необходимо 4 комбинации значений (ít;Q); (ff;1); (U;0\; (1!;1). Столько же комбинаций необходимо для пары (];i). Здесь 1f обозначает запись 1 в ячейку с нулевым содержимым и ^ - запись 0 в ячейку с содержимым 1.

По аналогии с тестом механизма передачи данных) следует считать, что наиболее экономными являются такие смены наборов, при которых изменяет cace значение половина разрядов. Таким образом, минимальное число тестсеых наборов для 4 типов неисправностей сцепления составит для одной ячейки q= 3 !одз п, где п - число разрядов в ячейке.

После каждой смены набора должна следовать операция чтения. Исходное состояние может быть любым. Общее число операций составит Q = 16 !одг п+1.

Например, тест для 4-разрядной ячейки памяти 0000, 0101, 0000, 1010, 0000, 0011, 0000, 1100, 1111, 1100, 1111 ООН, 1111, 0101, 1111, 1010, 1111

Когда память не выделена в отдельные БИС, а встроена в микропроцессор в качестве внутренней, она, как правило, имеет различные дешифраторы для чтения и записи, реализованные совокупностью мультиплексоров и демультиплексоров. В диссертации исследуется и этот, обычно не затрагивающийся аспект.

Обозначим через Зп(С, ) операцию записи ячейки С,, через Чт(С, ) - операцию чтения ячейки С,.

Пусть неисправен один из дешифраторов, При неисправном дешифраторе записи можно выделить следующие неисправности 3n(C¡) /3п0) (1) Зп(С,) /3n(ZC,) (2) причем в 1С, молят входить и C¡

Пусть C¡ ■*- предыдущее значение ячейки, а С, - вновь записываемая в нее информация. Тогда для обнаружения неисправности (1) необходимо обеспечить подачу операндов, удовлетворяющих условию

С.'©С, =1

Для неисправностей (2) условие обнаружения С; ©С,=1

Любая из подобных неисправностей приводит к появлению в ячейке С, операнда соответствующего ячейке С,.

Пг/а неисправно работающем дешифраторе чтения можно выделить следующие неисправности

4r(Cj )/Чт(0) (3)

Чт(С,) /Чт(1С,) (4)

Чт(С|) /Чт{С| +ZCj) (5)

причем объединение ячеек может происходить как по конъюнкции, так и по дизъюнкции.

При неисправности (3) в результате чтения будем иметь константу "0" ("1"). Условие обнаружения (4) аналогично условию обнаружения (2). Условие обнаружения для (5): С, ©(Ci vCj) =1 Ci e(CiACj)=i

Таким образом, для обнаружения всех неисправностей необходимо присутствие в тесте элементов Rff, Rft, RU, R^ где R - операция чтения ячейки.

Минимальный тест, обнаруживающий наряду с неисправностями сцепления, перехода и константными, все неисправности чтения и записи при одном неисправном дешифраторе, имеет вид

RWcWcWc/RWcRWc, R Wc Wc Wc, R Wc R Wc Общая длина теста 16N, где N - число ячеек памяти.

Далее рассматривается сдвиговый регистр с последовательной записью и чтением. Сдвиговый регистр широко используется в КО в качестве основы преобразований из параллельного кода в последовательный и наоборот, а также в схемах контроля данных. Физически такой регистр представляет собой объединение элементов памяти, поэтому к нему можно применить ту же модель дефектов, рассматривая его как одну многоразрядную ячейку памяти.

Выявление неисправностей перехода и константных неисправностей в таком объекте не представляет труда, а проблема обнаружения неисправностей кратного

доступа отпадает, т.к. ячейка всего одна. Поэтому в дальнейшем рассматриваются только неисправности сцепления.

Так как при сдвиге происходит изменение содержимого разряда регистра, то мы можем рассматривать сдвиг (далее для определенности речь будет идти только о сдвиге на один разряд зг.раво) как операцию записи нового содержимого в ячейку с учетом того, что новое содержимое каждого разряда регистра, за исключением самого левого является функцией содержимого предыдущего разряда.

Для обнаружения неисправностей сцепления в пределах одной ячейки предполагается организовать подачу для каждой пары разрядов О,ДО тестовых комбинаций:

(П;0);(У;0);(П;1);(У;1) \>], (о ,10 :(о ; (1 ;Гг); (1;')) \<\

Банду специфичности записи в сдвиговый регистр невозможно организовать пидачу комбинаций (Ц ; 0); (0 ;П); (1 ) (17 ;1) для смежных пар разрядов з и .

Рассмотрим вопрос о наиболее рациональном разделении разрядов на пары. Наборы в которых изменяется половина разрядов, обнаруживают наибольшее число неисправностей за один сдвиг. Однако при продвижении такого набора, например 0011 0011 00 , через сдвиговый регистр не все неисправности обнаруживаются.

При продвижении некоторой информации через п - разрядный сдвиговый регистр возможны следующие изменения содержимого разрядов.

1. Один разряд изменяет свое содержимое. Эти наборы могут быть представлены так: ....111 А 000...

....ооо иш...

2. Два разряда изменяют свое содержимое. Эти наборы могут быть представлены так: ...111 Л ..ООО.. У 111... (*)

..ООО 11..111.. 17 000... (**)

Обозначим число неизменяемых разрядов между стрелками через г. Очевидно, г+2--< п

3 Три и более разрядов изменяют свое содержимое. Эти наборы могут быть представлены так: 1117 000 .. 0 У 11.. 1 Ц 00,

00 У 111 .. 11700.. 0 1711.

4. Ни один разряд саое содержимое не изменяет.

В первом случае в наборах присутствуют комбинации либо (Л ;0) и (1; !Т ) Л1 (0;У ) и ;1) и отсутствуют комбинации (0;!)), (И; 0), (II ;1),( ).

В наборах (*) (**) присутствуют все комбинации, но не для всех разрядов. " для ¡-го разряда, имеющего значение (II), в (**) отсутствуют комбинации типа ( У для пар (г, ; (г, ; г^з) ....(г, ; ). Можно указать также другие отсутстЕ комбинации пар разрядов. Явным путем устранения этого недостатка и повышен числа обнаруживаемых неисправностей является уменьшение г до 0. Тестов наборы 111 11 (**) и ООО КО 00 (**■) в совокупности позволяют организовг подачу всех тестовых комбинаций, кроме указанных выше принцилиаль невозможных. Общее число сдвигов, а соответственно тестовых наборов Зп+2.

В четвертой главе рассматривается построение тестов механизма арбитра» Длл современных вычислительных систем характерно интенсивное взаимодейств] устройств различного функционального назначения: процессоров обработки и обме! данными, запоминающих устройств, каналов ввода-вывода, контроллеров внешн устройств и т.п. В используемых механизмах взаимодействия, таких как прерывани приостановка, захват шины, коммутация памяти и др., могут возникать ситуации когда несколько активных устройств одновременно запрашивают ресурсы одно! устройства. Это может быть процессор при прерываниях, память при ПДП или шина множественным доступом. В таких ситуациях обслуживание выполняется соответствии с принятой системой приоритетов. Рассматривается некоторь обобщенный механизм арбитража приоритетов, реализующий назначение соблюдение приоритетов запросов.

Перед аппаратными средствами, называемыми механизмом арбитраж; ставится задача: какое из нескольких одновременно выставивших запросы н обслуживание устройств, обслужить первым. При назначенных приоритетах входо) механизма можно считать произвольную совокупность запросов, а выходом наиболее приоритетный из них. Приоритеты запросов могут быть закреплен! постоянно (статический арбитраж), либо изменяться в процессе функционировав! МПС (динамический арбитраж), известны варианты распределения уровне! приоритетов в каждый момент очередного обслуживания. Запросы образуют п

разрядный вектор запросов на обслуживание 2=(2|,гг......2„), каждая компонент;

которого может принимать значение 0 или 1.

Ка,хдому устройству присваивается некоторый уровень приоритета Г (натуральное число), характеризующий порядок обслуживания данного устройства. Из

а=<Р^,РП,Рн,Р^,Р13,Р7»,Р:5,Р1Д,Р35,Р45)=<1,1,1,1,0,1,1,0,0,1).

Таким образом вектор О в случае полного попарного сравнения приоритете имеет ограниченное число состояний равное числу возможных распределен приоритетов п! и составляется из элементов матрицы Р. В общем случае 0=<р(Р).

При возможно произвольном числе одновременных запросов на обслуживав представляется наиболее удобным представить механизм арбитража в вир совокупности узловых схем. Каждый запросный сигнал встречается со кажды возможным конкурентным сигналом в одной из узловых схем. Вычисление функций каждом узле происходит независимо от других. Значения функций, вычисленные предыдущих узлах служат операндами для последующих вычислений. Порядс вычислений может быть произвольным. Такая обобщенная структура реализуе попарное сравнение уровней приоритетов и возможность настройки на любо распределение уровней.

а ^ й=а-ЬУа Ь"^"

Рис.1. Узел и функция арбитража для пары разрядов.

Возможно достаточно большое число конфигураций узловых схем определяемых порядком сравнения запросных сигналов. При этом казедой узлово1 схеме соответствует компонент вектора О. При п взаимодействующих устройства) число узлов в схеме, а следовательно длина вектора 0=С2 „. В рамках построенной выше модели механизма арбитража ограничимся следующей моделью дефектов. В механизме арбитража могут иметь место следующие неисправности:

1) любое изменение функции арбитража в одном из узлов;

2) постоянное значение 0 или 1 на любом количестве разрядов 1\.

Неисправности каждого типа рассматриваются отдельно. Для неисправностей

первого типа предлагается универсальный тест арбитража. Так как функция арбитража в каждом узле реализуется независимо от других, то для проверки механизма арбитража необходимо обеспечить полное множество наборов ( а, Ь, q ) для каждого узла.

При неизвестной внутренней конфигурации узлов арбитра тест может содержать следующие наборы для вектора 1\

1) для всех разрядов ¡: =0, ¡=1,п.

с

2) для каждого разряда I: я =1, всэ остальные разряды равны 0;

3) для каждой пары разрядов (¡.¡) а =1, щ =1, вез остальные разряды вектора 1 р^вны 0. Каждый вектор 1 подается при двух значениях вектора О: 0=(0, 0, ...0) и СН1. 1, -1)

Общая длина теста

1=<1+п+С:пГ 2=2 * С:„+ 2п+2

В диссертации доказывается полнота процедуры для неисправностей первого типа. Далее показывается, что при отсутствии изменения функции в узловых схемах для обнаружения любого числа константных неисправностей на входах 2 и выходах схемы (неисправности второго типа) необходимо и достаточно , чтобы в тест были включены следующие наборы:

1) для всех разрядов ¡: ъ =0, ¡=1,п.

2) для каждого разряда : а =1, все остальные разряды равны 0.

В пятой главе приведен пример построения тестов по данной методике для МПС определителя номера абонента. МПС построена на основе микропроцессора 230. Цифровая часть содержит также постоянную память, оперативную память, таймер и порт ввода вывода, реализованные на микросхемах КР580ВИ53 и КР580ВВ55А соответственно. Кроме того схема содержит ряд счетчиков, регистров и микросхем средней степени интеграции. МП 2Я0 имеет развитую систему управления прерываниями. Таким образом, тест на обьект в целом состоит из теста микропроцессора и теста интерфейсного оборудования.

Для объекта характерны основные функции как микропроцессоров, так и КО: преобразование данных, передача данных, маршрутизация, многоразрядная память, взаимодействие компонентов и арбитраж. Выделены соответствующие механизмы и построены тесты.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Дано определение коммуникационного оборудования микропроцессорных систем и построена его общая модель на основе функционального подхода;

2 Разработаны общие принципы построения тестов коммуникационного оборудования микропроцессорных систем на основе функциональной декомпозиции модели. Выделены основные функции коммуникационного оборудования. Проведен их анализ, выделены сходства и отличия от других функций микропроцессорных систем. Показана возможность применения функциональной методики к некоторым функциям коммуникационного оборудования общим для него и микропроцессоров;

3. Исследованы механизмы памяти и разработаны модели, методы алгоритмы построения тестов для механизмов многоразрядной памяти, памяти раздельным управлением для чтения и записи и сдвигового регистра.

4. Исследован механизм арбитража и разработаны модели, методы алгоритмы построения тестов для механизма арбитража приоритетов на основ узловых схем.

5. Разработаны практические рекомендации по построению теста коммуникационного оборудования микропроцессорных систем и программны реализаций процедур построения тестов. Программно реализованы процедурь построения тестов механизмов памяти в составе комплекса МОДУС-Т

П/БЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Кучина ЕА Построение функциональных тестов многоразрядных запоминающи) устройств //Методы и алгоритмы диагноза электронных устройств. Владивосток:ДВНи АН СССР, 1987, стр.33-43.

2. Кучина ЕА Исследование механизма арбитража с целью построения функциональных тестов //Диагностирование микроэлектронных устройств: модели, тесты организация. Владивосток, ДВО АН СССР, 1988, с. 118-128.

3. Кучина ЕА 3. Построение тестов поиска неисправностей механизма хранения и передачи данных программно • управляемых устройств//Методы и средства проектирования изделий вычислительной техники.Владивосток:ДВО АН СССР,1989, с. 35-49

4. Кучина ЕАОбнаружвние и поиск неисправностей в механизме выборки регистров программно-управляемых устройств//Диагностическое обеспечение РЭА на этапах проектирования и производства. Пенза, 1988, тезисы докладов, стр.105-106

5. Кучина ЕА Построение тестов поиска неисправностей программно-управляемых устройств//Автоматизация контроля вычислительных устройств Винница, 1988, стр.6560, материалы семинара

6. Верещагина ЕА, ШаршуновС.Г. Функциональный подход к тестированию коммуникационного оборудования в микропроцессорных системах. 1Г Международная конференция "Автоматизация проектирования дискретных систем" СА0-00'95 г. Минск, 1995,тезисы докладов,стр.62.

7. Верещагина ЕА, ШаршуновС.Г. "Функциональный метод тестирования коммуникационного оборудования в микропроцессорных системах" //Научно-техническая конференция "Диагностика, информатика и метрология-95", С.Петербург, 1995,тезисы докладов, стр.119-120.

Верещагина Елена Александровна

ИССЛЕДОВАНИЕ И РАЗРАБОТКА МЕТОДОВ СИНТЕЗА ТЕСТОВ ДЛЯ КОММУНИКАЦИОННОГО ОБОРУДОВАНИЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

Автореферат

1одписан к печати 15.04.96 г. Усл.пл. 0,8. Уч.-изд.л. 0,7. >ормат 60x84.25. Тираж 100. Заказ 19.

!здано в Дальневосточном государственном техническом университете. Владивосток, 1ушкинская 10.

Этпечатано участком оперативной печати Краевого Института усовершенствования чителей. Владивосток, ул.Станюковича 28-а