автореферат диссертации по электронике, 05.27.01, диссертация на тему:Интеграторы на переключаемых конденсаторах для широкополосных сигма-дельта модуляторов с большим динамическим диапазоном

На правах рукописи

ИНТЕГРАТОРЫ НА ПЕРЕКЛЮЧАЕМЫХ КОНДЕНСАТОРАХ ДЛЯ ШИРОКОПОЛОСНЫХ СИГМА-ДЕЛЬТА МОДУЛЯТОРОВ С БОЛЬШИМ ДИНАМИЧЕСКИМ ДИАПАЗОНОМ

Специальность 05.27.01 - твердотельная электроника, радиоэлектронные компоненты, микро - и наноэлектроника, приборы на квантовых эффектах

Автореферат диссертации на соискание ученой степени кандидата технических наук

Москва - 2005

Работа выполнена на кафедре «Телекоммуникационные системы» Московского государственного института электронной техники (технического университета)

Научный руководитель: д.т.н., профессор

Баринов В.В.

Официальные оппоненты: д.т.н., профессор,

Дорошевич К.К.;

к.т.н., доцент Рогаткин Ю.Б.

Ведущая организация: ГУП НПЦ «Элвис», г. Москва

Защита диссертации состоится « »_2005 г. в _

на заседании диссертационного совета Д 212.134.01 при Московском государственном институте электронной техники(техническом университете) по адресу: 124498 Москва, Зеленоград, МИЭТ.

С диссертацией можно ознакомиться в библиотеке Московского государственного института электронной техники.

Автореферат разослан «_»_2005 г.

Ученый секретарь д.т.н., профессор,

строев С. А.

т¥б

Общая характеристика работы Актуальность работы

В современных системах управления и технике связи подготовка аналоговых сигналов к цифровой обработке производится в аналого-цифровых преобразователях (АЦП), изготавливаемых главным образом по КМДП технологии. Одним из интенсивно развиваемых направлений в области АЦП является сигма - дельта АЦП, наиболее критичным элементом которого является дискретно-аналоговый сигма-дельта модулятор (СДМ). В состав СДМ в качестве базовых элементов входит семейство интеграторов, определяющих большинство характеристик СДМ.

Сам по себе СДМ является малоразрядным (от I до 5 разрядов) А - Ц преобразователем с передискретизацией, т.е. с частотой дискретизации, значительно (от 8 до более чем в I ООО раз) превышающей частоту Найквиста входного аналогового сигнала. После обработки цифрового сигнала с выхода СДМ в цифровом фильтре - дециматоре сигнал, избыточный по частоте дискретизации, преобразуется в многоразрядный (от 12 до 24 бит) код с частотой Найквиста. Концепция сигма - дельта АЦП наилучшим образом подходит для создания высокоразрядных АЦП на базе новейших субмикронных технологий, используя большое быстродействие элементов для увеличения разрядности с весьма мягкими требованиями (с точки зрения аналоговых схем) на величины коэффициентов усиления операционных усилителей и на точность отношения значений параметров компонентов, а, именно, при создании 16 - разрядных сигма - дельта АЦП достаточна относительная погрешность порядка десятых долей процента. Не менее важным достоинством сигма - дельта АЦП является возможность цифровой селекции каналов в цифровом фильтре -дециматоре, являющемся неотъемлемой составной частью АЦП.

Непрерывно увеличивающиеся скорости передачи и обработки информации, а также необходимость восприятия относительно слабых сигналов на фоне сильных требуют увеличения полосы частот сигнала с соответствующим увеличением частоты дискретизации АЦП а также высокого динамического диапазона 01?, т.е. отношения опорного напряжения Уге^ к приведенной ко входу среднеквадратичной величине

Упо, собственного шума. Одним из основных технических направлений для достижения этой цели является разработка широкополосных (полоса входного аналогового сигнала 10 МГц и более) сигма - дельта АЦП

на переключаемых конденсаторах (ПК) с высокой разрядностью (от 14 до 16 бит).

Известно, что ключевым параметром сигма - дельта АЦП является частота дискретизации, однако увеличение последней и, тем более, уменьшение потребления тока, неизбежно увеличивает уровень динамических нелинейных искажений. В связи с этим в настоящей диссертации в качестве показательного параметра, определяющего скоростные свойства интегратора на переключаемых конденсаторах при конкретном потреблении тока и конкретной частоте дискретизации /с, используется уровень нелинейных искажений.

В дальнейшем рассматриваются С ДМ, включающие интеграторы на переключаемых конденсаторах (ПК-интеграторы), спроектированные по КМДП технологии. В состав ПК-интегратора входят собственно ПК и операционный усилитель (ОУ). Поскольку нагрузками в схемах на базе ПК являются исключительно конденсаторы, то в качестве ОУ в быстродействующих СДМ используются однокаскадные операционные источники тока, управляемые напряжением (ОИТУН). В качестве ключей в большинстве случаев используются N - канальные транзисторы с применением «вольтодобавок» на их затворах.

Целью диссертационной работы является разработка методов, архитектур и электрических схем ОИТУН и узла вольтодобавки в составе интегратора на переключаемых конденсаторах для широкополосных сигма - дельта модулятора, позволяющих получить скоростные характеристики и динамический диапазон ПК-интегратора более высокие, а потребление тока - более низкое, чем при использовании самых быстродействующих известных из литературы однотипных функциональных узлов.

Сравнение характеристик предлагаемых и известных функциональных узлов производится в результате моделирования соответствующих интеграторов, спроектированных и оптимизированных по КМДП технологии с 0,35 мкм затворами и при подаче на их входы синусоидального сигнала одинаковых амплитуды и частоты. Критерием сравнения быстродействия является уровень нелинейных искажений. Критерием сравнения динамического диапазона служит расчет по предлагаемой аналитической модели полного шума «телескопического» ОИТУН, как самого быстродействующего из известных ОИТУН.

Достижение поставленной цели производится с помощью управления скоростями переходных процессов перезаряда конденсаторов в результате:

•V. ><;*- г(! > «»£•

1. Использования предлагаемого метода адаптивного управления динамическим режимным током в «телескопическом» ОИТУН, как наиболее быстродействующем из известных ОИТУН, вследствие чего дополнительно увеличивается его быстродействие при сохранении низких уровней нелинейных искажений, увеличивается динамический диапазон, а при сохранении быстродействия уменьшается потребляемый ток;

2. Предлагаемого метода формирования заданных начальных потенциалов в блоке вольтодобавки на затвор N - канального аналогового ключа и ускорения переходных процессов в узлах этого блока , вследствие чего уменьшаются длительности фронтов импульсов, увеличиваются их амплитуды и увеличивается частота выборки переключаемого конденсатора при сохранении низких уровней нелинейных искажений.

Научная новизна работы

1. Предложен метод адаптивного управления динамическим режимным током «телескопического» ОИТУН в составе ПК-интегратора, позволяющий увеличить быстродействие ПК-интегратора при одновременном уменьшении динамических нелинейных искажений, увеличении динамического диапазона и уменьшении потребления тока. Адаптивное форсирование режимного тока производится при непосредственном суммировании переменной составляющей входного сигнала с постоянной составляющей напряжения на затворах транзисторов - генераторов режимного тока. Показано, что если первая не превышает второй, то характеристики ОИТУН близки к характеристикам линейной системы;

2. На базе предлагаемого метода адаптивного управления динамическим режимным током «телескопического» ОИТУН предложены:

- аналитические модели переходных процессов в ПК-интеграторе;

- аналитические модели «прямого» шума на выходе ПК-интегратора и шума выборки на переключаемом конденсаторе;

- электрическая схема «телескопического» ОИТУН с адаптивным режимным током и активными каскодными транзисторами;

3. Предложен метод адаптивного управления потенциалами затворов активных каскодных транзисторов, и разработаны электрические схемы соответствующих вспомогательных усилителей;

4. Предложен метод улучшения скоростных характеристик блока вольтодобавки на затвор N - канального аналогового ключа, заключающийся в ускорении переходных процессов в узлах блока и формировании заданных начальных потенциалов на затворе N - канального аналогового ключа, а также модифицированная электрическая схема блока вольтодобавки.

Практическая значимость работы Результаты работы использовались:

1. В ОКР «Абонент» для разработки СФ блока «Пятиразрядный

сигма - дельта модулятор второго порядка для применения в широкополосных линиях связи», в состав которого входят «телескопические» ОИТУН с адаптивным динамическим режимным током и аналоговые N - канальные ключи с модифицированными узлами вольтодобавки. Указанный СФ блок создан в соответствии с нормативной документацией ШИЛГ 430109.001 РМ, ШИЛГ 430109.002 РМ, ШИЛГ 430109.003 РМ, ШИЛГ 430109.004 РМ, разработанной в ФГУП НИИМА «Прогресс»;

2. Для проектирования и изготовления по 0.35 мкм КМДП технологии тестового кристалла, содержащего 5 - разрядный сигма - дельта модулятор 2-го порядка;

Предложенный метод адаптивного управления динамическим режимным током в ОИТУН универсален и может быть использован для проектирования как сигма - дельта АЦП с непрерывной во времени обработкой сигнала, так и других типов АЦП (например, конвейерных). На защиту выносятся:

1. Метод адаптивного управления режимным током в «телескопическом» ОИТУН составе ПК-интегратора, обеспечивающий высокие быстродействие и динамический диапазон при низких нелинейных искажениях и потреблении тока, соответствующая электрическая схема ОИТУН, а также аналитические модели переходных процессов в ПК-интеграторе и полного «белого шума в ПК-интеграторе, включая как «прямой» шум, так и шум выборки;

2. Метод адаптивного управления потенциалами затворов активных каскодных транзисторов, и электрические схемы соответствующих вспомогательных усилителей;

3. Метод улучшения скоростных характеристик и электрическая схема модифицированного блока вольтодобавки на затвор N - канального аналогового ключа;

4. Методика использования «телескопического» ОИТУН с адаптивным режимным током для создания ПК-интеграторов в составе широкополосного СДМ с высоким динамическим диапазоном. Апробация работы

Результаты работы докладывались: • На седьмой международной научно-технической конференции «Актуальные проблемы твердотельной электроники и микроэлектроники», Дивноморское, Россия, сентябрь 2000 г.;

• На третьей международной научно-технической конференции, Зеленоград, ноябрь 2000 г.;

• На восьмой всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика», Зеленоград, апрель 2001 г.

Публикации

Основные результаты работы отражены в 11 печатных работах. Структура и объем диссертации

Диссертационная работа состоит из введения, четырех глав, заключения, списка цитируемой литературы из 64 наименований и приложений. Объем диссертации составляет 153 страницы текста и включает 47 рисунков и таблиц.

СОДЕРЖАНИЕ РАБОТЫ

Во введении дается обоснование актуальности темы диссертационной работы, описываются цели, структура диссертации и ее краткое содержание.

В первой главе кратко рассмотрены известные из литературы примеры реализаций интеграторов на ПК и описание принципов их работы, достоинств и недостатков.

Среди множества известных архитектур интеграторов на ПК в составе СДМ выделена архитектура, включающая ОИТУН с динамическим режимным током (ДРТ) и аналоговый N - канальный ключ с зависящей от сигнала вольтодобавкой на затворе.

Вторая глава посвящена теоретическому анализу процессов в ОИТУН с модифицированным методом управления адаптивным режимным током (APT) в составе быстродействующего интегратора на ПК. Быстродействие ПК-интегратора является ключевым параметром, определяющим большинство характеристик СДМ. С одной стороны, оно определяет частоту fc дискретизации СДМ и ширину fb ~ /с/(2х OS7?) частотной полосы сигнала, где OSR - коэффициент передискретизации. С другой стороны, имея в виду, что собственный шум практически определяется шумом выборки

Vn0l «-Jv^ - Jm ж kT/ipSR х Cj), то динамический диапазон определяется согласно соотношения:

DR=Vref _ Vref v I Clxfc

ynoi JmxkTj (OSR x Cj) геЦтхкТх 2 fb В выражении (1): к - константа Больцмана; Т - абсолютная

температура; С\ - емкость переключаемого конденсатора, одновременно являющегося конденсатором выборки; коэффициент m »1,2 -ь 2 учитывает вклад в общий шум выборки шума компонентов ПК-интегратора в такте интегрирования с учетом частотной полосы усиления ОИТУН. В выражении (1) подразумевается, что величина Vrej меньше максимальной величины АУ0м(тах) изменения напряжения на выходах любого из

функциональных элементов ПК-интегратора.

Таким образом, быстродействие элементов СДМ является приоритетным параметром, поскольку определяет значения его базовых параметров, т.е. полосу входного аналогового сигнала и динамический диапазон.

При уменьшении длины затвора L значение L ~ 0.5 мкм является критическим, поскольку дальнейшее уменьшение, например, в п раз, требует отхода от устоявшегося значения напряжения питания Vjj = 5 В, т.е. такого же уменьшения напряжения питания Vdd и, следовательно, опорного напряжения Vref . Как следствие, согласно (1), хотя бы сохранение неизменным значения DR, требуется увеличения произведения Cj х fc в и тока потребления п раз. Такое же соотношение является общим для переходных процессов во всех схемах выборки -хранения на базе операционных усилителей, частным случаем которых является ПК-интегратор.

Главной причиной, ограничивающей скорости переходных процессов в ОИТУН и, следовательно, частоту дискретизации ПК-интегратора, является динамическая нелинейность ОИТУН вследствие неуправляемой перезарядки емкости частотной коррекции постоянным режимным током дифференциального каскада (режим "slew rate") при «большом» входном сигнале, характерном для сигма - дельта модуляторов. Для устранения режима «большого сигнала» при обеспечении высокого быстродействия потенциально наилучшим решением является применение в ОИТУН концепции адаптивного режимного тока (APT), заключающейся в зависимости величины режимного тока от входного дифференциального напряжения.

Недостатки известных архитектур однокаскадных ОИТУН

с APT:

- Блоки, форсирующие режимный ток ОИТУН, потребляют значительный ток, сравнимый с током потребления основного усилителя;

- Момент форсирования режимного тока запаздывает относительно входного сигнала вследствие задержек в блоках управления форсированием режимного тока;

- Архитектуры усилителей сложны и на пути сигнала включают ряд токовых зеркал, в результате чего значительно уменьшаются скорости переходных процессов.

Нами предлагается метод управления адаптивным динамическим режимным током, при котором: ]. Архитектура однокаскадного «телескопического» ОИТУН является простейшей для достижения наилучших скоростных характеристик и наименьших собственных шумов;

2. При работе транзисторов - генераторов режимного тока в активном режиме (без отсечки) характеристики ОИТУН близки к характеристикам линейной системы. При работе с отсечкой продолжительность режима «большого» сигнала относительно мала, так как проходит при форсированном режимном токе.

3. Блоки, форсирующие режимный ток, не имеют собственного потребления тока и не имеют собственных задержек;

4. Низкое значение режимного тока в конце переходного процесса имеет следствиями минимальную полосу усиления ОИТУН и максимальную область изменения выходного напряжения, что, соответственно, уменьшает шумы выборки и увеличивает динамический диапазон;

5. Соответствующие значения режимных напряжений сток - исток транзисторов в ветвях ОИТУН как во время переходного процесса, так и в его конце, обеспечиваются адаптивным управлением потенциалами затворов активных каскодных транзисторов;

На рис. 1 приведена предлагаемая архитектура полностью дифференциального ПК-интегратора на базе «телескопического» ОИТУН с адаптивным ДРТ.

В интеграторе на рис. 1 изменение режимного тока происходит благодаря изменению потенциалов на затворах N - канальных транзисторов NOa и NQb и Р - канальных транзисторов МрОа, МрОЬ, Мр\а и Мр\Ъ. Два Р - канальных транзистора МрОс являются генера-

торами постоянных токов. На затвор транзистора МрОс подается потенциал Успт синфазной обратной связи.

Рис. 1. Упрощенная архитектура полностью дифференциального ПК-интегратора на базе «телескопического» ОИТУН с адаптивным динамическим режимным током (не показаны цепи синфазной обратной связи).

В дифференциальном каскаде с постоянным режимным током /0 при симметричном входном сигнале ± Vm(í) и квадратичных характеристиках ВАХ МДП транзисторов в пологой области для превышения надпоротом A Vm входных транзисторов выполняется соотношение:

= vmcm -VB-Vlh{n) = J-^-rfit) (2)

V Pin

В выражении (2): Дл - параметр крутизны входных транзисторов; Vincm - входное синфазное напряжение; Ув - потенциал узла В, являющегося общим истоком входных транзисторов дифкаскада; У,ь(п)

пороговое напряжение входных N - канальных транзисторов дифкаскада с учетом смещения подложки.

Выходное напряжение ^/(0=^,(0" (0 «телескопического» ОИТУН при условии равенства емкостей нагрузочных конденсаторов, т.е. Сц : Сi2 = Q, и пренебрежения большим выходным сопротивлением «телескопического» ОИТУН с активными каскодными транзисторами имеет вид:

You,(t) = f(W')"¡KinXbit))dt = ^ ~ &

Для того, чтобы в переходном процессе ОИТУН вел себя как линейная система, необходимо, чтобы разность токов транзисторов Мп\а и МпХЪ под знаком интеграла в (2) была бы пропорциональна первой степени величины входного сигнала т.е. чтобы выполня-

лось условие постоянства крутизны входных транзисторов:

gm(,n) = = const (4)

Режимный ток /о (г) ОИТУН является суммой токов транзисторов МпОа и МпОЬ. Если на их затворах к соответствующим постоянным синфазным потенциалам Уст(„) = Vto(n) + добавить переменные составляющие + Vm(t) и по абсолютной величине не превышающие постоянного режимного превышения над порогом A F0„(„) для этих транзисторов, то при равенстве параметров крутизны Рт для входных транзисторов и /%(„) дл* транзисторов МпОа и МпОЬ, получим соотношение:

8m(in) = Щ,

J

= 2A

A V ( \ + Vin

on(n) m

Щ

-V,l(<)

(5)

= 2/?,„ X AFon(„) = 2pin X AKm = const

Зависимость от времени напряжения У0ш(1)= ^outp(')~ ^ошп(1) при подаче на входы предлагаемого линейного ПК-интегратора симметричного ступенчатого входного сигнала ±АКШ имеет вид:

К^О) = - 2ДК„

1 + -

хе

-«„л-'

-1

(6)

Здесь: <оед = = 2Д„ х АК(Л/Се^ - эффективная (по

уровню -ЗдБ) полоса частот усилителя на конденсаторах; gm(,n) -

крутизна по затвору входного транзистора дифференциального каскада при отсутствии сигнала; Сед- =С| +С/п +(С^/С2ХС[ +СШ) - эффективная емкость в ПК-интеграторе; Ст - паразитная емкость на входе ОИТУН; С£ - емкость нафузки.

Следует отметить, что при использовании предлагаемого метода адаптивного управления режимным током значение Се^ увеличивается, что приводит к некоторому увеличению постоянной времени скорости изменения Уш.

В предположении, что если входные транзисторы и комплементарная пара Мр\а и Мр\Ь во время динамического режимного тока находятся в крутом режиме, напряжение сток - исток для вход-

ных N - канальных транзисторов, определяемое потенциалами истоков активных каскодных транзисторов Мп2а и Мп2Ь, почти не изменяется, и величина его близка к . В этом случае:

1ш1а(<) = РтЬпст ~ Кн(п) ~УВ + ~ У1{п)12

1Мп2а(?) ~ Рт ^У/пст " М„) -УВ~ */„('))* ЗД" 4(„)/2.

Согласно (4) потенциал Уь узла В постоянен, поэтому:

2 (7)

Из (7) следует, что и в этом случае во время импульса режимного тока ОИТУН проявляет себя как линейная система.

В реальных многокаскадных широкополосных СДМ скачки потенциала А Ут на входных затворах первого каскада в несколько раз выше величины Л^0„(„) транзисторов - генераторов режимного тока,

однако, хотя в первые моменты времени переходной процесс в ОИТУН отличается от экспоненциального, после вхождения транзисторов — генераторов режимного тока в активный режим, становится близким к экспоненциальному.

Блоки, посредством которых производится форсирование режимного тока в предлагаемом ОИТУН, представлены на рис 2 и являются простейшими из возможных, поскольку представляют собой разделительные конденсаторы Ср\ и Ср2, непосредственно включенные между выходами ОИТУН и затворами транзисторов - генераторов режимного тока. _

Рис 2. Архитектура формирователя сигналов Рп и Рр на затворы транзисторов - генераторов динамического режимного тока.

Ухпст Упс1

рп фшнетороспмриоро! адаптивного ршдшного тока

Постоянные составляющие на левых обкладках обоих конденсаторов равны входному синфазному потенциалу Ушст (для ОИТУН), а

на правых обкладках - постоянным составляющим Упс/ и Урс/ на затворах N и Р - канальных транзисторов соответственно:

^ = Кп + ЛРаиМ; УрЛ = У,р +^оп{р)

Здесь У1п и Уф - пороговые напряжения, а АУ0„(п) и &У0П(р) - превышения над порогами N - канальных и Р - канальных транзисторов соответственно.

Поддержание на обкладках разделительных конденсаторов необходимых постоянных зарядов производится переключаемыми конденсаторами С31 и Слевые обкладки которых подключаются к

входному синфазному потенциалу Утст , а правые -к потенциалам УП(1

и Урс1 соответственно N - канального и Р - канального диодов.

Изменяющийся характер режимного тока потребовал специальных архитектур вспомогательных усилителей, обслуживающих затворы активных каскодных транзисторов главного («телескопического» ОИТУН на рис. 1) усилителя. Такие усилители должны синфазно изменять потенциалы затворов каскодных транзисторов главного усилителя одновременно с изменением режимного тока, чтобы не допускать излишне низких напряжений сток - исток транзисторов - генераторов тока. Для этой цели предложено использовать недифференциальные варианты вспомогательных усилителей с разделительными конденсаторами на их входах из-за различия потенциалов на их входах и в истоках каскодных транзисторов главного усилителя.

Иллюстрация архитектуры критичного узла сопряжения главного усилителя с вспомогательным изображена на рис. 3.

Последовательное применение концепции разделительных конденсаторов (как в формирователе на рис. 2) позволило во вспомогательном усилителе для N - канального каскодного транзистора в качестве входного использовать Р - канальный, - и наоборот. В этом случае увеличение потенциала У,(мр2) истока каскодного транзистора (ввиду увеличения тока) ведет также к увеличению тока во вспомогательном усилителе, что позволяет быстрее регулировать потенциал затвора каскодного транзистора главного усилителя.

В изложенном выше аналитическом описании принципа работы ОИТУН с APT по умолчанию предполагались идеализированные модели транзисторов, архитектура и режимы работы ОИТУН с адаптивным режимным током. В реальном низковольтном ОИТУН в составе широкополосного СДМ при попытке разработки полной адекватной аналитической модели следует учитывать факторы:

1) подвижность носителей зависит от электрических полей;

2) наличие вспомогательных усилителей активных каскодов, работающих с динамическим или постоянным режимными токами;

Рис. 3. Иллюстрация архитектуры узла сопряжения главного усилителя с вспомогательным.

3) относительно большие значения нелинейных емкостей РЫ - переходов стоков - истоков транзисторов ОИТУН;

4) сложное поведение системы синфазной обратной связи во время динамического режимного тока.

В диссертации приведено решение нелинейного дифференциального уравнения с учетом выхода одного из транзисторов - генерато-

ров режимного тока из активного режима при отсутствии факторов 1) — 4). Даже в этом упрощенном случае громоздкий результат не является наглядным и не может служить инженерным инструментом. Проектирование ОИТУН с APT сводится к оптимизации размеров транзисторов.

На рис. 4 приведены кривые переходных процессов, полученные в результате моделирования усилителя на конденсаторах на базе предлагаемого ОИТУН.

Рис. 4. Результат моделирования переходных процессов. Сигнал ±1,0 В на входе усилителя на конденсаторах с Cj/C2 = 0,5.

(а): ток главного усилителя 5 мА; (б): ток главного усилителя 10 мА; А: адаптивный режимный ток; В: без адаптивного режимного тока.

Кривые «А» и «В» получены при моделировании одного ОИТУН, однако кривые «В» получены при разрыве связи от выходов ОИТУН к затворам транзисторов - генераторов режимного тока. Чем меньше постоянный ток главного усилителя, тем значительнее преимущество ОИТУН с APT, поскольку крутизна входного транзистора в показателе экспоненты Oiefft = (gm(,„)¡CeffV выражения (6) пропорциональна квадратному корню из постоянной составляющей режимного тока, а скорость переходного процесса в режиме «большого» сигнала в

ОИТУН с постоянным режимным током пропорциональна постоянному току, т.е. dVout ¡dt — Iq /С^ . Решение нелинейного дифференциального уравнения при учете режима отсечки транзисторов - генераторов режимного тока приводит к показателю экспоненты, равному

+ А)(и)^я ff (vn~ постоянная составляющая потенциала

на затворе транзистора - генератора режимного тока), т.е. также пропорциональному квадратному корню из постоянной составляющей тока.

На рис. 5 приведен результат моделирования нелинейных искажений входного синусоидального сигнала в результате переходных процессов ПК-интегратора с «телескопическим» КМДП ОИТУН с 0,35 мкм затворами (модель транзистора typical, Т=300 К).

120

ЮС

80

60

40

20

сигнала к суммарным i искажен»« (ДБ)

Рис. 5. Результат моделирования в Spectre нелинейных искажений в ПК-ингеграторе с С,/С2 = 0,5. (Al), (А2) - адаптивный, (Bl), (В2), (D - постоянный режимные токи. Амплитуда входного сигнала 0,5 В, напряжение питания 2,5 В; суммарный ток потребления вспомогательных усилителей активных каскодных транзисторов равен 8 мА. Ток потребления главного усилителя: для кривых (Al), (В1) - 5 мА; для (А2), (В2) -10 мА; для (D) - 20 мА.

Аналоговые ключи при моделировании приняты идеальными. Напряжение питания, равное 2,5 В, меньше номинального V^ = 3,3 В

для 0,35 мкм технологии. Емкость переключаемого конденсатора С] равна 10 пФ. Коэффициент пе]. к *. г пггги" г ОБИ минимальный и равен 8. При этом скачки потенциала на входах ОИТУН максимальны, и нелинейные искажения - также максимальны.

Третья глава посвящена описанию и исследованию N - канального аналогового ключа с предлагаемым нами модифицированным блоком вольтодобавки. Выбор концепции ключа с вольтодобавкой обусловлен возможностью такого ключа поддерживать во время переходного процесса его сопротивление, близкое к постоянному даже при небольших (менее 1,5...2 В) напряжениях питания и, в результате, перезаряжать переключаемый конденсатор с относительно небольшими нелинейными искажениями.

«ОДа

Рис. 6. Архитектура модифицированного блока вольтодобавки для N - канального аналогового ключа.

Модифицированный блок вольтодобавки, изображен на рис. 6. Цель модификации - уменьшение времени заряда переключаемого конденсатора и увеличение вследствие этого частоты дискретизации. Для модификации известного блока вольтодобавки использованы методы, во - первых, ускорения перезарядки критичных узлов ( апЬ и gsw ) и, во - вторых, предзаряда узла ^етс до потенциала питания благодаря узлу

локальной вольтодобавки. Пунктиром обведены элементы, введенные нами в известный из литературы узел вольтодобавки. По сравнению с известным, модифицированный блок вольтодобавки обеспечивает уменьшение длительности фронта импульса и увеличение длительности вершины, а также меньшую степень снижения амплитуды импульса при уменьшении напряжения питания, благодаря добавлению Р - канальных транзисторов: Мр\, ускоряющего перезарядку нижней обкладки конденсатора С} вольтодобавки и Мр4 , ускоряющего перезарядку затвора внутреннего Р - канального проходного ключа на транзисторе Мр2 .Перечисленные качества модифицированного блока вольтодобавки позволяют увеличить частоту следования импульсов при необходимой степени перезарядки конденсатора выборки.

Результаты моделирования на рис. 7 показали низкий уровень нелинейных искажений ПК-интегратора с использованием изображенного на рис. 6 блока вольтодобавки при УМа = 2,5 В и амплитуде входного синусоидального сигнала 1 В (при моделировании использовалась макромодель идеального операционного усилителя).

Отношение сигнала к суимаршм

2 4 6 8 10 12 Полоса частот входного сигнала (МГц)

Рис. 7. Результаты моделирования в Spectre нелинейных искажений N - канальных ключей: с модифицированным блоком вольтодобавки (А) и известного из литературы (В).

Как видно из графика, в основном режиме широкополосного С ДМ с £?£/? = 8 для частоты входного сигнала вплоть до 10 МГц уровень нелинейных искажений достаточно низок и пригоден для создания 16 - разрядных сигма-дельта модуляторов.

Четвертая глава посвящена описанию особенностей использования «телескопического» ОИТУН с адаптивным режимным током в составе интегратора на ПК в составе СДМ.

Применение концепции динамического режимного тока приводит к уменьшению значения ЬУ^ в конце переходного процесса, что

уменьшает полосу частот ПК-интегратора и, следовательно, уменьшает шум выборки, но одновременно увеличивает «прямой» шум ПК-интегратора, что в сочетании с относительно сокращенным диапазоном изменения напряжения на выходе «телескопического» ОИТУН может уменьшить динамический диапазон.

В связи с возможными проблемами с шумовыми свойствами предлагаемого ОИТУН при малых токах в ПК-интеграторе, были разработаны аналитические модели «прямого» шума на его выходе и шума выборки на переключаемом конденсаторе С]. Выражение для результирующей мощности «прямого» шума на выходе ПК-интегратора за период Тс = 1//с сигнала дискретизации fc в полосе частот /¡,«/с входного сигнала имеет вид:

4кТ{\+Ст/С2у

л

+ агс^

ёт(т)

(8)

8т(т)

4кТ{\ + (С1+Ст/С2)У | кТ^т{т)Н34\сх/С2У 3лС<#(2) 2яС<#(2) При аналогичных условиях выражение для результирующей мощности шума выборки на конденсаторе С| имеет вид:

-

щ =

кТ , *7>/?34/С

4С,(05Л) 6 х (95Л3

С\{С2 + С^

С2Ят(,п)

АкТ

3лС<#(2)

агс^

В выражениях (8) и (9) параметр /?34 есть сумма сопротивлений каналов двух ключей, через которые идет перезарядка переключаемого конденсатора при выборке сигнала.

Оценка мощностей шумов обоих типов по выражениям (8) и (9) показала, что низком (менее 1 мА) потребляемом токе «прямой» шум может превысить шум выборки, считающийся основным в ПК-интеграторах. С целью оценки эффекта модуляции - демодуляции для уменьшения «прямого» шума разработано аналитические выражения для передаточной функции Яс^(/х2л/"), воздействующей на «прямой» шум ПК-интегратора при использовании метода модуляции - демодуляции с частотой /сА = /с/2 . Мощность кД^ | «прямого» шума по-

V ЛгЛ

еле демодулятора представляется в виде:

Отношение сигнала к шуму выборки на выходе при 2,5 В представлено в Таблице 1.

Таблица 1

Характер ре- Полоса Режимный Диапазон Отношение

жимного тока частот ток напряже- сигнала к

сигнала усилителя ния на вы- шуму

(Мгц) (мА) ходе (В) выборки (дБ)

динамический 5 5 1,1 103

постоянный 5 10 0.7 96

При 057? не менее 8 цифровой фильтр - дециматор позволяет подавлять частотные составляющие, большие трети полосы /ь сигнала (четные гармоники подавляются полностью дифференциальной архитектурой СДМ), поэтому принципиально возможно почти в 3 раза расширить частотную полосу сигнала с приемлемым уровнем нелинейных искажений. Однако при этом увеличиваются динамические «недоработки» в переходных процессах, что формально можно отнести к уменьшению эффективного коэффициента усиления ОИТУН. В многокаскадных СДМ это приводит к «просачиванию» шумов квантования из первого

каскада на выход. «Просачивания» устраняется при использовании од-нокаскадной архитектуры СДМ (что приводит к проблемам устойчивости СДМ), при увеличении разрядности СДМ и(или) включении в его состав адаптивных цифровых фильтров. Результаты моделирования показали, что при 5 - разрядном квантователе и отсутствии адаптивного цифрового фильтра шум «просачивания» в трехкаскадном СДМ типа 2 -1-1 ниже уровня минус 95 дБ при эффективном коэффициенте усиления, не меньшем 6000, что, соответствует максимальной частоте входного синусоидального сигнала 5 МГц при общем токе потребления ОИТУН менее 20 мА.

Моделирование с целью выявления влияния изменения напряжения питания на нелинейные искажения ОИТУН при применении концепции APT показало, что сопутствующее изменению режимного тока изменение напряжения питания пренебрежимо мало влияет на уровень суммарных нелинейных искажений в ПК-интеграторе.

Пятая глава посвящена краткому описанию тестового кристалла и результатов его исследования. В состав кристалла входит 5 - разрядный сигма - дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с использованием метода APT.

Функциональная схема сигма * дельта модулятора приведена на рис. 8.

Аналоговый

Рис. 8. Функциональная схема 5 - разрядного сигма - дельта модулятора 2 - го порядка

Фотография топологии тестового кристалла приведена на рис. 9.

Рис. 9. Фотография топологии тестового кристалла. Пунктирными рамками выделены ОИТУНы и блоки вольтодобавки: А -полностью дифференциальный ОИТУН; V - блок вольтодобавки.

ОИТУН и блоки вольтодобавки рассчитывались на максимальную частоту ./¿(тах) сигнала не менее 2 МГц, что при ОБ7? = 8 определяло частоту дискретизации в 32 МГц. Результаты исследования выявили его работоспособность на частоте дискретизации вплоть до 40 МГц. Результаты исследования тестового блока ПК-интегратора выявили величину динамического диапазона в 93 дБ. Теоретический анализ дает величину не менее 100 дБ.

Заключение

1. Предложен метод адаптивного управления динамическим режимным током «телескопического» ОИТУН, как наиболее быстродействующего, позволяющий во время переходного процесса автоматически согласовывать характер изменения во времени режимного тока со всеми стадиями переходного процесса, т.е. адаптироваться под него, что способствует приближению характеристических параметров ОИТУН к

параметрам линейной системы. В результате более, чем в 2 раза увеличивается его быстродействие при том же среднем потребляемом токе и, соответственно, уменьшается потребление при том же быстродействии.

Небольшой режимный ток в конце переходного процесса позволяет увеличить диапазон изменения выходного напряжения и уменьшить шум выборки. По сравнению с использованием «телескопического» ОИТУН с постоянным током потребления динамический диапазон увеличивается не менее чем на 6 дБ.

Разработаны аналитические модели переходных процессов в ПК-интеграторе с адаптивным режимным током для различных условий. Разработана аналитическая модель и проведен расчет «прямого» шума и шума выборки в ПК-интеграторе с предложенным ОИТУН.

2. Разработаны метод улучшения скоростных характеристик и электрическая схема блока вольтодобавки на затвор N - канального проходного ключа, при которых уменьшаются длительности фронтов импульса вольтодобавки и увеличивается длительность вершины импульса.

3. Проведен анализ использования предлагаемого ОИТУН в СДМ для работы в условиях, типичных для широкополосных сигма - дельта модуляторов, изготовленных по КМДП технологии с 0,35 мкм затворами, с частотной полосой входного синусоидального аналогового сигнала до 5 МГц и динамическим диапазоном выше 90 дБ.

4. Практически реализован в рамках ОКР «Абонент» тестовый кристалл по КМДП технологии с 0,35 мкм затворами, содержащий 5 -разрядный сигма - дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с динамическим режимным током. Результаты исследования кристалла выявили его работоспособность на частоте дискретизации до 40 МГц.

Основные публикации по теме диссертации

1. Круглое Ю.В., Малышев И.В., Мочкин B.C. «Библиотеки программируемых аналоговых и аналогоцифровых элементов - основа новой методологии проектирования заказных БИС», Тезисы доклада на научно-технической конференции «Проблемы проектирования заказных и полузаказных СБИС», Киев, 3-6 окт. 1989 г., стр. 18-19.

2. Круглое Ю.В., Малышев И.В., Мочкин B.C., «Адаптивные аналоговые библиотечные элементы КМОП заказных БИС», Тезисы доклада на Всесоюзной школе-семинаре «Методы искусственного интеллекта в САПР», Гурзуф, 15-20 мая 1990 г., стр. 5.

3. Круглое Ю. В., Воробьев A.B., «Анализ и методы уменьшения нелинейности дискретно-аналогового модулятора с многоразрядным квантователем при малом коэффициенте передискретизации», Тезисы доклада на седьмой Международной научно-технической конференции: «Актуальные проблемы твердотельной электроники и микроэлектроники», Дивноморское, Россия, сентябрь 2000 г., стр. 55.

4. Круглов Ю. В., Воробьев A.B., «16 - разрядный сигма - дельта ЦАП для звукового диапазона частот», Тезисы доклада на седьмой Международной научно-технической конференции: «Актуальные проблемы твердотельной электроники и микроэлектроники», Дивноморское, Россия, сентябрь 2000 г., стр. 56.

5. Круглов Ю. В., «Оценка основных схемных конфигураций КМОП операционных усилителей в сигма-дельта модуляторе», Тезисы доклада на третьей Международной научно-технической конференции. Зеленоград, ноябрь 2000 г., стр. 389.

6. Круглов Ю. В., Воробьев A.B., «Моделирование нелинейности сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 234.

7. Ким И. С., Круглов Ю. В., «Исследование нелинейности интегратора в составе сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 241.

8. Круглов Ю. В., «Моделирование динамических нелинейных искажений операционных усилителей в составе интегратора на переключаемых конденсаторах», Тезисы доклада на четвертой Международной научно - технической конференции, МИЭТ, 19-21 ноября 2002 г., стр. 200.

9. Круглов Ю. В., «Аналоговые IP - модули», Известия вузов. Электроника, № 6,2003 г., стр. 27 - 31.

10. Лаврентьев М. В., Круглов Ю. В., «Выбор архитектуры многокаскадного сигма-дельта модулятора на основе сравнения «просачивающегося» шума квантования и физического шума», Известия вузов. Электроника, № 3,2005 г., стр. 40 - 45.

11. Лаврентьев М. В., Круглов Ю. В., «Подход к определению архитектуры и разрядности многокаскадных сигма - дельта модуляторов», Оборонный комплекс - научно - техническому прогрессу России, № 4, 2005 г., стр. 92 - 94.

Подписано в печать:

Формат 60x84 1/16. Уч. - изд. л . Тираж 70 экз. Заказ Я

Отпечатано в типографии ИПК МИЭТ (ТУ). 124498, Москва, МИЭТ(ТУ).

!

to

'$19 0 46

РНБ Русский фонд

2006-4 17376

i

Общая характеристика работы.

1. Примеры реализаций интеграторов на переключаемых конденсаторах и описание принципов их работы.

1.1. Архитектуры, электрические схемы и характеристики КМДП ОИТУН, наиболее часто применяемые в интеграторах на переключаемых конденсаторах.

1.1.1. Быстродействие однокаскадных КМДП ОИТУН.

ОИТУН с постоянным режимным током.

Увеличение быстродействия ПК интеграторов применением метода динамического режимного тока в КМДП ОИТУН

ОИТУН с динамическим режимным током, не зависящем от сигнала .26 Двухкаскадный ОИТУН с внешним управлением динамическим режимным током.

Однокаскадный ОИТУН с внешним управлением динамическим режимным током и изменяемой архитектурой.

ОИТУН с динамическим режимным током, зависящем от сигнала с адаптивным режимным током).

Двухкаскадный КМДП операционный ИТУН с адаптивным режимным током.

Однокаскадный ОИТУН с внешним по отношению к дифкаскаду узлом управления адаптивным режимным током.

Псевдодифференциальный ОИТУН.

Зависящая от сигнала модуляция напряжения питания в усилителях с адаптивным режимным током.

Однокаскадные усилители класса АВ.

Однокаскадный усилитель класса АВ для относительно высокого напряжения питания.

Однокаскадный усилитель класса АВ для относительно низкого напряжения питания.

Однокаскадный ОИТУН типа «Супер - Класс АВ».

1.1.2 Выбор архитектур вспомогательных усилителей для активных каскодных транзисторов.

1.2. Архитектуры, электрические схемы и характеристики аналоговых проходных ключей, наиболее часто применяемые в интеграторах на переключаемых конденсаторах.:.

1.2.1. Некоторые особенности стандартного КМОП ключа.

1.2.2. Проводимость N - канального ключа с вольтодобавкой.

Выводы.

2. Операционный ИТУН с модифицированным методом управления адаптивным режимным током в составе быстродействующего интегратора на ПК.

2.1 Принцип работы операционного ИТУН с модифицированным методом управления адаптивным режимным током.

2.2 Вспомогательные усилители активных каскодных транзисторов.

2.3 Вопросы приближения характеристик ОИТУН с адаптивным режимным током к характеристикам линейной системы.

2.3.1 Переходные процессы в ПК интеграторе на базе «телескопического»

ОИТУН с адаптивным режимным током.

2.4. Результаты моделирования нелинейных искажений.

Выводы.

3. N - канальный проходной ключ с модифицированным блоком вольтодобавки.

Выводы.

4. Применение «телескопического» ОИТУН с адаптивным режимным током в интеграторе на ПК в составе СДМ.

4.1 Расчет суммарного шума на выходе ПК интегратора.

4.1.1 Составляющие спектральной плотности и мощности приведенного ко входу «прямого» шума ПК интегратора.

4.1.2 Составляющие спектральной плотности и мощности приведенного ко входу шума выборки ПК интегратора.

4.2 Уменьшение «прямого» шума ПК интегратора с динамическим режимным током применением метода модуляции - демодуляции.

4.3 Динамический диапазон ПК интегратора и сигма - дельта модулятора.

Выводы.

5. Краткое описание тестового кристалла и результатов его тестирования. 112.

5.1. Стенд проверки работоспособности тестового кристалла.

Актуальность работы

В современных системах управления и технике связи подготовка аналоговых сигналов к цифровой обработке производится в аналогоцифровых преобразователях (АЦП), изготавливаемых главным образом по КМДП технологии. Одним из интенсивно развиваемых направлений в области АЦП является сигма -дельта АЦП, наиболее критичным элементом которого является дискретно-аналоговый сигма-дельта модулятор (СДМ). Последний сам по себе является малоразрядным (от 1 до 5 разрядов) А - Ц преобразователем с передискретизацией, т.е. с частотой дискретизации, значительно (от 8 до 512 раз) превышающей ® частоту Найквиста входного аналогового сигнала. После обработки цифрового сигнала с выхода СДМ в цифровом фильтре - дециматоре сигнал, избыточный по частоте дискретизации, преобразуется в многоразрядный (от 12 до 24 бит) код с частотой Найквиста. Концепция сигма - дельта АЦП наилучшим образом подходит для создания высокоразрядных АЦП на базе новейших субмикронных технологий, используя большое быстродействие элементов для увеличения разрядности с весьма мягкими требованиями (с точки зрения аналоговых схем) на величины коэффициентов усиления операционных усилителей и на точность отношения значений параметров компонентов, а, именно, при создании 16 - разрядных сигма - дельта АЦП достаточна относительная погрешность порядка десятых долей процента. Не менее важным достоинством сигма - дельта АЦП является возможность цифровой селекции каналов в цифровом фильтре - дециматоре, являющемся неотъемлемой составной частью АЦП.

В состав СДМ входит семейство интеграторов, которые являются важнейшими его элементами. Интеграторы в составе сигма - дельта модуляторов могут быть выполнены как на базе схем на переключаемых конденсаторах (ПК), так и на базе схем, обрабатывающих непрерывный во времени сигнал. Последние могут работать на более высоких частотах, потребляют меньшую мощность, и в некоторых случаях их собственный шум не содержит шума выборки, но, во -первых, при отсутствии шума выборки они очень чувствительны к фазовому шуму сигнала дискретизации и, во - вторых, имеют значительную нелинейность передаточной характеристики. Сигма - дельта модуляторы на базе ПК уступают им в скорости и потребляют больший ток, но менее чувствительны к фазовым шумам сигнала дискретизации и имеют наименьшую нелинейность.

Непрерывно увеличивающиеся скорости передачи и обработки информации требуют увеличения полосы частот сигнала и, соответственно, увеличения частоты дискретизации АЦП. Требования к качеству связи, особенно беспроводной, породили необходимость восприятия относительно слабых сигналов на фоне сильных, что требует А - Ц преобразования как с высоким динамическим диапазоном DR, т.е. отношением опорного напряжения Vrej- к приведенной ко входу среднеквадратичной величине Vnoi собственного шума. Одним из основных технических направлений для достижения этой цели является разработка широкополосных (полоса входного аналогового сигнала 10 МГц и более) сигма - дельта АЦП на переключаемых конденсаторах с высокой разрядностью (от 14 до 16 бит).

Известно, что ключевым параметром сигма - дельта АЦП является частота дискретизации, однако увеличение последней неизбежно увеличивает уровень динамических нелинейных искажений, тем более, если при этом уменьшать потребление тока. В связи с этим в настоящей диссертации в качестве показательного параметра, определяющего скоростные свойства ПК интегратора при конкретном потреблении тока и конкретной частоте дискретизации /с, используется уровень нелинейных искажений.

В дальнейшем рассматриваются СДМ, спроектированные по КМДП технологии.

Базовым элементом СДМ на базе ПК является интегратор на переключаемых конденсаторах (ПК интегратор), включающий ПК и операционный усилитель (ОУ). Поскольку нагрузками в ПК схемах являются исключительно конденсаторы, то в качестве ОУ в быстродействующих СДМ используются однокас-кадные операционные источники тока, управляемые напряжением (ОИТУН). В качестве ключей в большинстве случаев используются N - канальные транзисторы с применением «вольтодобавок».

Целью диссертационной работы является разработка методов, архитектур и электрических схем ОИТУН и узла вольтодобавки в составе интегратора на переключаемых конденсаторах для широкополосных сигма - дельта модулятора, позволяющих получить скоростные характеристики и динамический диапазон интегратора более высокие, а потребление тока - более низкое, чем при использовании самых быстродействующих известных из литературы однотипных функциональных узлов.

Сравнение характеристик предлагаемых и известных функциональных узлов производится в результате моделирования соответствующих интеграторов, спроектированных и оптимизированных по КМДП технологии с 0,35 мкм затворами и при подаче на их входы синусоидального сигнала одинаковых амплитуды и частоты. Критерием сравнения быстродействия является уровень нелинейных искажений. Критерием сравнения динамического диапазона служит расчет по предлагаемой аналитической модели полного шума «телескопического» ОИТУН, как самого быстродействующего из известных ОИТУН.

Достижение поставленной цели производится с помощью управления скоростями переходных процессов перезаряда конденсаторов в результате:

1. Использования предлагаемого метода адаптивного управления динамическим режимным током в «телескопическом» ОИТУН, как наиболее быстродействующем из известных ОИТУН, вследствие чего дополнительно увеличивается его быстродействие при сохранении низких уровней нелинейных искажений, увеличивается динамический диапазон и при сохранении быстродействия уменьшается потребляемый ток;

2. Предлагаемого метода формирования заданных начальных потенциалов в узле вольтодобавки на затвор N - канального аналогового ключа и ускорения переходных процессов внутри этого узла, вследствие чего уменьшаются длительности фронтов импульсов, увеличиваются их амплитуды и увеличивается частота выборки переключаемого конденсатора при сохранении низких уровней нелинейных искажений. ф Научная новизна работы

1. Предложен метод адаптивного управления динамическим режимным током «телескопического» ОИТУН в составе ПК интегратора, позволяющий увеличить быстродействие ПК интегратора при одновременном уменьшении динамических нелинейных искажений, увеличении динамического диапазона и уменьшении потребления тока. Адаптивное форсирование режимного тока производится при непосредственном суммировании переменной составляющей входного сигнала с постоянной составляющей напряжения на затворах транзисторов - генераторов режимного тока. Показано, что если первая не превышает второй, то характеристики ОИТУН близки к характеристикам линейной системы;

2. На базе предлагаемого метода адаптивного управления динамическим режимным током «телескопического» ОИТУН:

- предложены аналитические модели переходных процессов в ПК интеграторе при различных соотношениях между режимными потенциалами в «телескопическом» ОИТУН и интервалами изменения напряжений на затворах транзисторов - генераторов режимного тока;

- предложены аналитические модели «прямого» шума на выходе ПК интегратора и шума выборки на переключаемом конденсаторе;

- на базе разработанных аналитических моделей электрической схемы «телескопического» ОИТУН с адаптивным режимным током и упрощенф ной архитектурой предложена электрическая схема «телескопического»

ОИТУН с адаптивным режимным током и активными каскодными транзисторами;

3. Предложен метод адаптивного управления потенциалами затворов активных каскодных транзисторов, и на базе этого метода разработаны электрические схемы соответствующих вспомогательных усилителей;

4. Предложен метод улучшения частотных характеристик блока вольтодо-бавки на затвор N - канального аналогового ключа, заключающийся в формировании заданных начальных потенциалов в узле вольтодобавки на затвор N - канального аналогового ключа и ускорении переходных процессов внутри этого узла; 5. На базе предложенного метода улучшения частотных характеристик блока вольтодобавки модифицирована его электрическая схема.

Практическая значимость работы

Результаты работы использовались:

1. В ОКР «Абонент» для разработки СФ блока «Пятиразрядный сигма -дельта модулятор второго порядка для применения в широкополосных линиях связи», в состав которого входят «телескопические» ОИТУН с адаптивным динамическим режимным током и аналоговые N - канальные ключи с модифицированными узлами вольтодобавки. Указанный СФ блок создан в соответствии с нормативной документацией ШИЛГ 430109.001 РМ, ШИЛГ 430109.002 РМ, ШИЛГ 430109.003 РМ, ШИЛГ 430109.004 РМ, разработанной в ФГУП НИИМА «Прогресс»;

2. Для проектирования и изготовления по 0.35 мкм КМДП технологии тестового кристалла, содержащего 5 - разрядный сигма - дельта модулятор 2 - го порядка;

Предложенный метод адаптивного управления динамическим режимным током в ОИТУН универсален и может быть использован для проектирования как сигма - дельта АЦП с непрерывной во времени обработкой сигнала, так и других типов АЦП (например, конвейерных).

На защиту выносятся:

1. Метод адаптивного управления режимным током в «телескопическом» ОИТУН, обеспечивающий высокое быстродействие при низких нелинейных искажениях и высокий динамический диапазон, электрическая схема «телескопического» ОИТУН с модифицированным методом адаптивного управления режимным током в составе ПК интегратора для работы в СДМ с высоким динамическим диапазоном, а также

Ф 2. Аналитические модели переходных процессов в ПК интеграторе при различных соотношениях между режимными потенциалами в «телескопическом» ОИТУН и интервалами изменения напряжений на затворах транзисторов - генераторов режимного тока;

3. Аналитическая модель полного «белого шума, на выходе ПК интегратора, включающая как «прямой» шум, так и шум выборки;

4. Метод адаптивного управления потенциалами затворов активных каскод-ных транзисторов, и электрические схемы соответствующих вспомогательных усилителей;

5. Метод улучшения частотных характеристик, архитектура и электрическая схема модифицированного блока вольтодобавки на затвор N - канального аналогового ключа;

6. Методика использования «телескопического» ОИТУН с адаптивным режимным током для создания ПК интеграторов в составе широкополосного СДМ с высоким динамическим диапазоном.

Апробация работы

Результаты работы докладывались:

• На седьмой международной научно-технической конференции «Актуальные проблемы твердотельной электроники и микроэлектроники», Дивномор-ское, Россия, сентябрь 2000 г.;

• На третьей международной научно-технической конференции, Зелено-ф град, ноябрь 2000 г.;

• На восьмой всероссийской межвузовской научно-технической конференции студентов и аспирантов.

Публикации

Основные результаты работы отражены в 11 печатных работах. Структура и объем диссертации

Диссертационная работа состоит из введения, четырех глав, заключения, списка цитируемой литературы из 64 наименований и приложений. Объем дис-Ф сертации составляет 153 страницы текста и включает 47 рисунков и таблиц.

Выводы

1. Предложена аналитическая модель для оценки шумов, как «прямого», так и шума выборки, в ПК интеграторе на базе «телескопического» ОИТУН, имеющего максимальное быстродействие среди всех КМДП однокаскадных ОИТУН, но минимальный диапазон изменения напряжения на его выходе.

2. Показано, что при использовании принципа динамического режимного тока, динамический диапазон выше не менее, чем на 6 дБ, в сравнении с вариантом использования «телескопического» ОИТУН с тем же быстродействием, но с постоянным режимным током.

5. Краткое описание тестового кристалла и результатов его тестирования.

Настоящая глава посвящена краткому описанию тестового кристалла и результатов его исследования.

В состав тестового кристалла входит 5 - разрядный сигма - дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с использованием метода APT.

Функциональная схема сигма - дельта модулятора приведена на рис. 5.1. Аналоговый

Рис. 5.1. Функциональная схема 5 - разрядного сигма - дельта модулятора 2 -го порядка

Фотография топологии тестового кристалла приведена на рис. 5.2.

Пунктирными рамками выделены ОИТУНы и блоки вольтодобавки: А -полностью дифференциальный ОИТУН; V - блок вольтодобавки.

ОИТУН и блоки вольтодобавки рассчитывались на максимальную частоту Л(тах) сигнала не менее 2 МГц, что при OSR = 8 определяло частоту дискретизации в 32 МГц. Результаты исследования выявили его работоспособность на частоте дискретизации вплоть до 40 МГц. Результаты исследования тестового блока ПК интегратора выявили величину динамического диапазона в 93 дБ. Теоретический анализ дает величину не менее 100 дБ.

Рис. 5.2. Фотография топологии тестового кристалла.

5.1. Стенд проверки работоспособности тестового кристалла

В соответствии с ТЗ на ОКР «Абонент» была разработана функциональная схема стенда для проверки работоспособности и лабораторных исследований тестового кристалла. Функциональная схема стенда приведена на рис. 5.3. Объектом лабораторных испытаний является сигма-дельта модулятор DA1.

На основании функциональной схемы стенда разработана электрическая принципиальная схема и топология печатной платы стенда с ВЧ и НЧ разъемами, с возможностью установки на ней испытываемой микросхемы, с цепями питания и с тактовым генератором. Схема электрическая принципиальная приведена на рис. 5.4. Эскизная топология печатной платы приведена на рис. 5.5.

55ПЯГ

En 1 A

En/2 в

Формирование входного сигнала

- d -►

Тактовый генератор

Rref21 Rref11

Rref12 gnda

Rref22 VDD VSS

Vdda VSSA

Vssa VDDA

GENrref VSSA

In- 1n+

Vreft- Vref1 +

ADCrref - VDDA

MC testout+

С on

ADCin+ testin+

ADCJn- ADCref+ testout- Vref2on Vref2+ lestjn- VSS

ADCref- VDD

Reset Out4

OutO

Out1

-в

-а

-с -а -А зз

32

25

Логический анализатор

-А -1

Е=750мВ

Е=2,25В

Рис. 5.3 — Функциональная схема стенда для проверки работоспособности и лабораторных исследований тестового кристалла.

ООО

2 3 4

Рис. 5.4 - Электрическая принципиальная схема стенда

Gnda Г

ЖУ7 о о о о о ск>

Рис. 5.5 - Топология печатной платы стенда

Генератор тактовой частоты выполнен на логической микросхеме KP1533JTH1. Схема электрическая принципиальная представлена на рис. 5.6. Частота генерации задается кварцевым резонатором и в зависимости от необходимой величины тактовой частоты может изменяться путем замены кварцевого резонатора в пределах от 0.5МГц до 50 МГц.

DA1 -КР1533ЛН1;

DA2 - КР1533ТМ2;

Rl, R2 - С2-33-0,125-1кОм±Ю%;

С1 -К10-17-6-М4 7-1 On Ф±10 %;

ZQ1 - Кварцевый резонатор 29.870 KDS 8D. .

Рис. 5.6 - Схема электрическая принципиальная генератора тактовой частоты

Примечание: корпус устройства соединяется с выводами «7» микросхем DA1 и DA2, а шина питания соединяется с выводами «14» микросхем.

Заключение

1. Предложен метод адаптивного управления динамическим режимным током дифференциального каскада ОИТУН, позволяющий во время переходного процесса автоматически согласовывать характер изменения во времени режимного тока со всеми стадиями переходного процесса, т.е. адаптировать под него, что способствует приближению характеристических параметров ОИТУН к параметрам линейной системы и наибыстрейшему завершению переходного процесса в заранее заданном стационарном режиме. В результате в среднем в 2 раза увеличивается его быстродействие при том же среднем потребляемом токе и соответственно уменьшается потребление при том же быстродействии.

Предложено использовать "телескопический" ОИТУНс адаптивным режимным током. По сравнению с таким же ОИТУН, но с постоянным током, динамический диапазон увеличивается не менее, чем на 6 дБ.

Разработаны аналитические модели переходных процессов в ОИТУН для различных условий.

Выведены аналитические выражения для суммарного шума на выходе ПК интегратора с предложенным ОИТУН.

2. Разработаны архитектура и электрическая схема блока вольтодобаьки на затвор N - канального проходного ключа, позволяющие перед началом переходного процесса устанавливать в критические узлы необходимые начальные потенциалы, в результате чего уменьшается длительность переднего фронта импульса вольтодобавки, увеличивается длительность вершины импульса и в меньшей степени снижается амплитуда импульса при уменьшении напряжения питания.

3. Проведен анализ использования «телескопического» ОИТУН в сигма -дельта модуляторе и в результате моделирования продемонстрирована возможность его работы в условиях, типичных для широкополосных сигма - дельта модуляторов, изготовленных по КМДП технологии с 0,35 мкм затворами, с частотной полосой входного аналогового сигнала до 5 МГц и динамическим диапазоном выше 90 дБ.

4. Практически реализован в рамках ОКР «Абонент» тестовый кристалл по КМДП технологии с 0,35 мкм затворами, содержащий 5 — разрядный сигма -дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с динамическим режимным током. В сигма - дельта модуляторе использован способ управления динамическим током, не зависящий от сигнала, при котором ОИТУН ведет себя как система, близкая к линейной. Результаты исследования кристалла выявили его работоспособность на частоте дискретизации до 40 МГц.

1. Steven R. Norsworthy, Richard Schreier, Gabor C. Temes. "Delta-Sigma Data Converters. Theory, Design, and Simulation", Wiley 1.terscience, 1997, 476 p.

2. D. Johns and K. Martin, "Analog Integrated Circuits Design", New York: Wiley, 1997, 706 p.

3. P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design", Oxford University Press, 2002, 784 p.

4. P. Balmelli, and Q. Huang, "A 25 MS/s 14 - b 200mW ЕД Modulator in 0.18 - pm CMOS", IEEE J. Solid - State Circuits, vol. 39, no. 12, December 2004, pp. 2161-2169.

5. E. H. Dagher, P. A. Stubberud, W. K. Masenten, M Conta and Т. V. Dinh,

6. A 2 GHz Analog - to - Digital Delta - Sigma Modulator for CDMA Receivers With 79 - dB Signal - to - Noise Ratio in 1.23 MHz Bandwidth", IEEE J. Solid - State Circuits, vol. 39, no. 11, November 2004, pp. 1819 - 1828.

7. R. Jiang and T. S. Fiez, "A 14 bit AS ADC With 8 xOSR and 4 - MHz Conversion Bandwidth in a 0.18 - pm CMOS Process" IEEE J. Solid - State Circuits, vol. 39, no. 1, January 2004, pp. 63 - 74.

8. R.H.M. van Veldhoven, B. J. Minnis, H. A. Hegt and A. H. M. van Roermund, "A 3.3-mW ЕД Modulator for UMTS in 0.18-pm CMOS With 70-dB Dynamic Range in 2-MHz Bandwidth" IEEE J. Solid State Circuits, vol. 37, no. 12, December 2002, pp. 1645 - 1652.

9. K. Vleugels, S. Rabii and B. A. Wooley, "A 2.5-V Sigma-Delta Modulator for Broadband Communications Applications", IEEE J. Solid State Circuits, vol. 36, no. 12, December 2001, pp. 1887 - 1899.

10. S. K. Gupta and V. Fong, "A 64 MHz Clock - Rate SA ADC With 88 - dB SNDR and - 105-dB IM3 Distortion at a 1.3-MHz Signal Frequency" IEEE J. Solid - State Circuits, vol. 37, no. 12, December 2002, pp. 1653 - 1661.

11. L. J. Breems, R. Rutten, and G. Wetzker, "A Cascaded Continious-Time ZA Modulator With 67-dB Dynamic Range in 10-MHz Bandwidth" IEEE J. Solid -State Circuits, vol. 39, no. 12, December 2004, pp. 2152 2160.

12. H. Aboushady and M.M. Louerat. "Systematic Approach for Discrete-Time to

13. Continuous-Time transformation of Modulators", submitted to IEEE International Symposium on Circuits And Systems, May 2002.

14. S. Yan and E. Sanchez Sinensio, "A Continious - Time £A Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth", IEEE J. Solid - State Circuits, vol. 39, no. 1, January 2004, pp. 75 - 86.

15. R. Gregorian and G. C. Temes, "Analog MOS Integrated Circuits for Signal Processing", New York: Wiley, 1986,

16. T. Cho and P. R. Gray, "A 10 b, 20 Msamples/s, 35 mW pipeline A/D Converter", IEEE Journal of Solid-State Circuits, vol. 30, no. 3, March 1995, pp. 166- 172.

17. A. M. Abo, P. R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter", Journal of Solid-State Circuits, vol. 34, no. 5, May 1999, pp. 599 606.

18. T. L. Brooks, D. H. Robertson, D. F. Kelly, A. Del Muro and S. W. Harston, "A Cascaded Sigma-Delta Pipeline A/D Converter with 1.25 MHz Signal Band -width and 89 dB SNR", Journal of Solid-State Circuits, vol. 32, no. 12, December 1997, pp. 1897 1906.

19. M. Dessouky and A. Kaiser, "Very Low-Voltage Digital-Audio AS Modulator with 88-dB Dynamic Range Using Local Switch Bootstrapping", IEEE J. Solid -State Circuits, vol. 36, no. 3, March 2001, pp. 349 355.

20. A. K. Ong, V. I. Prodanov and M Tarsia, "A Method for Reducing the Variation in "On" Resistance of a MOS Sampling Switch", submitted to IEEE International Symposium on Circuits And Systems, 2000, May 28 31, Geneva, Switzeland, pp. V-437 - V-440.

21. K. Gulati and H.-S. Lee, "A High Swing CMOS Telescopic Operational Amplifier", IEEE J. Solid - State Circuits, vol. 33, no. 12, December 1998, pp. 2010-2019.

22. T. Burger and Q. Huang, "A 13.5-mW 185-Msample/s AZ Modulator for UMTS/GSM Dual Standard IF Reception", IEEE Journal of Solid-State Circuits, vol. 36, no. 12, December 2001, pp. 1868 - 1878.

23. K. Bult and G. J. G. M. Geelen, "A fast settling CMOS Op Amp for SC

24. Circuits with 90-dB DC Gain", IEEE Journal of Solid-State Circuits, vol. 25, no. 6, December 1990, pp. 1379 1384.

25. Т. C. Choi, R. T. Kaneshiro, R. W. Brodersen, P. R. Gray W. B, Jett and M. Wilcox, "High-Frequency CMOS Switched-Capacitor Filters for Communications applications", IEEE Journal of Solid-State Circuits, vol. sc-18, no. 6, December 1983, pp. 652 664.

26. Крошьер P., Рабинер JI. Интерполяция и децимация цифровых сигналов: Методический обзор//ТИИЭР, 1981.-t.69, №3, с. 14-69.

27. М. A. Copeland and J. М. Rabaey, "Dynamic Amplifier for M.O.S. Technology", Electronics Letters, 1979, pp. 301 302.

28. B.J. Hosticka, "Dynamic CMOS Amplifiers", IEEE Journal of Solid-State Circuits, vol. SC 15, no. 4, August 1980, pp. 887 - 894.

29. Feng Wang, Ramesh Harjani, "Design of Modulators for Oversampled Converters", Kluwer Academic Publishers, 1998.

30. D. B. Kasha, W. L. Lee and A. Thompsen, "A 16 mW, 120 - dB Linear Switched - Capacitor Delta - Sigma Modulator with Dynamic Biasing, IEEE Journal of Solid-State Circuits, vol. 34, no. 7, July 1999, pp. 921 - 926.

31. Круглов Ю. В., Воробьев А.В., «Моделирование нелинейности сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 234.

32. Ким И. С., Круглов Ю. В., «Исследование нелинейности интегратора в составе сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 241.

33. M.G. Degrauwe, J. Rijmenants, Е. A. Vittoz and Н. J. de Man, "Adaptive Biasing CMOS Amplifiers", IEEE Journal of Solid-State Circuits, vol. SC 17, no. 3, June 1982, pp. 522 - 528.

34. L. G. A. Gallewaert and W. M. C. Sansen,' "Class AB CMOS Amolifiers with High Efficiency", IEEE Journal of Solid-State Circuits, vol. 25, no. 3,1. June 1990, pp. 684 690.

35. K. De Langen and J.H. Huijsing, "Compact Low Voltage Power - Efficient Operational Amplifier Cells for VLSI", IEEE Journal of Solid-State Circuits, vol. 33, no. 10, October 1998, pp. 1481 - 1496.

36. S. L. Wong and С. A. T. Salama, "An Efficient CMOS Buffer for Driving Large Capacitive Loads", IEEE Journal of Solid-State Circuits, vol. sc-21, no. 3, June 1986, pp. 464-469.

37. K L. Lee and R. G. Meyer, "Low-Distortion Switched-Capacitor Filter

38. Design Techniques", IEEE J. Solid State Circuits, vol. SC-20, no. 6, December 1985, pp. 1103 - 1113.

39. C.-K. Wang, R. Castello and P. R. Gray, "A Scalable High-Performance Switched-Capacitor Filter", IEEE J. Solid State Circuits, vol. SC-21, no. 1, February 1986, pp. 57 - 64.

40. R. Harjani, R. Heineke and F. Wang, "An Integrated Low Voltage Class AB CMOS OTA", IEEE Journal of Solid-State Circuits, vol. 34, no. 2, February 1999, pp. 134-142.

41. Feng Wang and Ramesh Harjani, "Design of Modulators for Oversampled Converters", Kluwer Academic Publishers, 1998.

42. S. Baswa, A. J. Lopez Martin, J Ramirez - Angulo and R. G. Caevajal, "Low -Voltage micropower super class AB CMOS OTA" Electronics Letters, vol. 40, February 2004, pp. 216 -217.

43. S. Baswa, A. J. Lopez Martin, R. G. Caevajal and J Ramirez - Angulo, "Low -voltage power efficient adaptive biacing for CMOS amplifiers and buffers", Electronics Letters, vol. 40, February 2004, pp. 217 - 219.

44. A. J. Lopez Martin, S. Baswa, J. Ramires - Angulo and R. G. Carvajal, "Low - Voltage Super Class AB CMOS OTA Cells With Very High Slew Rate and Power Efficiency", IEEE Journal of Solid-State Circuits, Vol. 40, May 2005, pp. 1069- 1077.

45. B. Y. Kamath, R. G. Meyer and P. R. Gray, "Relationship Between Frequency Response and Settling Time of Operational Amplifiers", IEEE Journalof Solid-State Circuits, vol. sc 9, December 1974, pp. 347 - 352.

46. K. Bult and Govert J. G. M. Geelen, "A Fast Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain", IEEE Journal of Solid-State Circuits, Vol. 25, December 1990, pp. 1379 - 1384.

47. W. Sansen and Z. Y. Chang, "Feedforward Compensation Techniques for High Frequency Cmos Amplifier", IEEE Journal of Solid-State Circuits, Vol. 25, December 1990, pp. 1590 - 1595.

48. D. Flandre, A. Viviani, J.-P. Eggermont, B. Gentinne and P. G. A. Jespers, "Improved Synthesis of Gain Boosted Regulated - Cascode CMOS Stages

49. Using Symbolic Analysis and gm/ID Methodology", IEEE Journal of Solid-State Circuits, vol. 32, no. 7, July 1997, pp. 1006-1012.

50. M. Das, "Improved Design Criteria of Gain Boosted CMOS OTA With High - Speed Optimization", IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 49, no. 3, March 2002,pp. 204 207.

51. B. J. Sheu and C. Hu, "Switch Induced Error Voltage on a Switched Capacitor", IEEE Journal of Solid-State Circuits, vol. sc - 19, no. 4, August 1984, pp. 519-525.

52. G. Wegmann, E. A. Vittoz and F. Rahali, "Charge Injection in Analog MOS Switches", IEEE Journal of Solid-State Circuits, vol. sc 22, December 1987, pp. 1091 - 1097.

53. U. Chiakapati and T. S. Fiez, "Effect of Switch Resistance on the SC Integrator Settling Time", IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 46, no. 6, June 1999, pp. 810 - 816.

54. M. Keskin, "A Novel Low Voltage Switched - Capacitor Input Branch", IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 50, no. 5, May 2003, pp. 315 - 317.

55. D.-Y. Chang and U.-K. Moon, "A 1.4-V 10-bit 25-MS/s Pipelined ADC Using Opamp-Reset Switching Technique", IEEE Journal of Solid-State Circuits, vol. 38, no. 8, August 2003, pp. 1401-1404.

56. L. Wang and S. H. K. Embabi, "Low Voltage High - Speed Switched -Capacitor Circuits Without Voltage Bootstrapper", IEEE Journal of Solid-State Circuits, vol. 38, no. 8, August 2003, pp. 1411-1415.

57. Y. Geerts, M. S. J. Steyaert, W. Sansen, "A High-Performance Multibit AS CMOS ADC", IEEE Journal of Solid-State Circuits, vol. 35, no. 12, December 2000, pp. 1829-1840.

58. Лаврентьев M. В., Круглов Ю. В., «Выбор архитектуры многокаскадного сигма-дельта модулятора на основе сравнения «просачивающегося» шума квантования и физического шума», Известия вузов. Электроника, № 3, 2005 г., стр. 40 45.

59. Лаврентьев М. В., Круглов Ю. В., «Подход к определению архитектуры и разрядности многокаскадных сигма дельта модуляторов», Оборонный комплекс - научно - техническому прогрессу России, № 4, 2005 г., стр. 92 - 94.