автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Автоматизация проектирования конфигурируемого цифрового DDS-модулятора на основе динамически реконфигурируемых ПЛИС

11а правах рукописи

Мурсаль Салим Насар

АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ КОНФИГУРИРУЕМОГО ЦИФРОВОГО ШЖМОДУЛЯТОРА НА ОСНОВЕ ДИНАМИЧЕСКИ РЕКОНФИГУРИРУЕМЫХ ПЛИС

Специальность 05.13.12-сис1смы авгомашзированнош проектирования

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Владимир - 2005

Рабош выполнена на кафедре "КТР'ЭС" Владимирскою государе гвенного у ниверси тега.

Научный руководить:

Официальные ошюиеты:

доктор 1СХИИЧССКИХ наук, профессор

Руфицкий Михаил Всеволодович

доктор технических наук, профессор Жигалов Илья еньевич доктор технических наук, профессор Назаров Александр Викторович

Ведущая организация:

ОАО Владимирский завод " Электроприбор"

Защита сосюи1ся " " июля 2005г. в 14 часов на заседании диссертационного совета Д.212.025.01 Владимирскою государс!венною университета по адресу: 600000,1. Владимир, ул. Горькою, 87.

С диссертацией можно ознакомиться в библиотеке ВлГУ. Автореферат разослан "_" июня 2005г.

Ученый секретарь диссертационно! о совета доктор технических наук, профессор

Р.И. Макаров

V 'Ч

</Cô86

Общая характерист ика работы

Актуальность работы. Характерной особенностью разработки и производства современных и перспективных электронных средств (ЭС) является непрерывное увеличение их функциональных возможностей, улучшение технических характеристик и надежности, снижение сюимости, ногребляемой мощности и размеров. Разрабатывать ЭС в этом случае позволяют современные сис1емы автоматизированного проектирования (САПР), а программируемые логические интегральные схемы (ПЛИС) и стандартные я )ыки описания аппаратуры (Hardware Description Languages-HDL) становятся

Увеличеиие частотного диапазона ЭС, использование различных видов модуляции, возрастание требований к стабильности частоты и скорости перестройки приводя! к юму, что одним из ключевых частей ЭС становятся задающие синтезаторы частоты. Под термином многокрагао конфигурируемого ООЯ-модулятора понимается многофункциональный модулятор, ядром которого является прямой цифровой синтезатор несущей частоты или се|ки часют (ЦСЧ) в форме >енератора с числовым программным управлением ^ОЯ-ЫСО).

Апнарашая реализация многократно конфигурируемого 1)08-модудя гора с различными функциями может обеспечиваться одним из трех способов:

• средствами стандартной дискретной цифровой ло1 ики;

• заказными СБИС;

• программируемыми логическими интефальными схемами (ПЛИС).

Однако проектирование посредавом дискретной цифровой логики не все!да

возможно в рамках '«данных о! рапичений. Кардинально проблема габаритов, быстродействия, упрощения конструкций печатных ила! и их надежности решается с помощью заказных СБИС. Использование же полностью заказных и

ключевыми элементами в новых методологиях проектирования.

нолузаказных ИС на основе БМК нецелесообразно из-за высокой сюимости характеристик проектируемого DOS модулятора по причине малой серийности.

В последние годы произошел резкий прорыв как в (схнолшии изготовления ПЛИС, 1ак и в разработке инструмешальных средств для проектирования и выпуска цифровых устройств на их основе. А технологический прорыв характеризуется резким увеличением числа ■эквивалентных логических вентилей, размещаемых на одном кристалле (до 10 млн. вентилей), повышением рабочей частоты (до 400 МГц) с резким одновременным снижением как удельной, так и абсолюшой сюимосш.

Основным свойством ПЛИС, позволяющим сочетав достоинства специализированных ВИС и стандартных логических ИС, является возможноеib производить многократную динамическую реконфигурацию (ДР) в процессе функционирования.

Решение задач проектирования DDS-модулятора с различными функциями и выбора алгоритмов для разных типов модуляции на базе ДР ПЛИС позволяет получить большой набор функций, оптимальный для каждою конкретного ЭС. Данный метод является гибким при модификации, позволяет улучшить технические возможности системы без конструктивных изменений. Изменение конфигурации ПЛИС непосредственно в системе ISP (In System programmable) во многих случаях более эффективно, чем применение более сложных и дорогих процессоров для получения той же производительности. Кроме этого, такие ЭС могут быстро и с малыми затра1ами подвергаться модернизации.

Целью диссертационной работы - является повышение функциональных возможностей и сокращение времени проектирования ЭС с цифровыми синтезаторами на основе разработки алгоритмов автоматизированною проектирования конфигурируемого DDS- модуляюра на базе динамически реконфигурируемых ПЛИС.

* г .*:'• <*#" t

Л ■ * * .V 3 |

- » Д- ». » 2 ,

Для достижения поиановленной цели необходимо решшь следующие задачи:

• провес i и анализ современных синтезаторов частоты и методов их синтеза;

• разработать и исследовать меюд автоматизированною проектирования конфшурируемого DDS модулятора на основе ДР аппаратных средств;

• разработал, магемашческую модель конфшурируемого DDS модуля юра иа базе ПЛИС;

• синтезировать алгоритм работы моделей конфи|урируемою DOS модул я юра на основе VHDI,;

• iipoBecin апробацию алгоршмов на примере специализированной эксиершой САПР конфигурируемою DDS модулятора.

Научная новизна работы заключается в разрабо!ке мсшдики и алгоритмов автоматизированного проектирования конфигурируемого DDS- модуляюра на базе ПЛИС. В работе:

1. Предложена методика авюмашзированного проектирования конфигурируемого DDS модулятора на базе ПЛИС.

2. Сишезирована обобщенная структурная схема DDS-модуляюра, пригодная для реализации средствами САПР.

3. Разработана струюурная схема экспертом САПР-DDS.

4. Предложены и исследованы модели конфигурируемою DDS- модулятора и алгоритм их синтеза.

Практическая ценность работы заключается в следующем:

Разработала экспертная САПР для сишеза VI 11)1, моделей DDS-модулягора, коюрая позволяет

• сократии. сроки проектирования специализированных DDS за счсг средств автоматизированной подготовки описаний проект;

• расширить функциональные возможности существующих СЛПР-ПЛИС за счет автматизированного ситеча файла описаний высокого уровня проекта и перепрограммирования ПЛИС;

• повысить гибкое! ь проектирования и модернизации 1Ю8 модуля юров за счет использования ранее разработанных или создания новых моделей в виде описаний высокого уровня и возможностей изменения конфигурации используемой 11ЛИС.

Апробация работы. Разработанные в диссертации модели, алгоритмы и методика проектирования цифровою [Юв-модулятора на базе ПЛИС использовалисьв учебном процессе на кафедре «Конструирование и технология радиоэлектронных средств» и кафедре «Защита информации» Владимирского I осударе1 венного университета.

Публикации. Основные результаты, полученные в диссертации, изложены в 6 публикациях.

В заключении приведены основные результаты работы.

В приложениях приведены дополнительные материалы.

Структура и объем диссертации. Диссертация состоит из введения, четырех глав и заключения, изложенных на (126) страницах и иллюстрированных (42) рисунками и (6) таблицами, а также списка литературы из (116) наименований.

КРАТКОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обосновывается актуальность работы, формулируется научная новизна, цели и основные задачи исследования.

В первой главе проводится обзор и анализ существующих методов синтеза частоты, типов синтезаторов и их основных характеристик. По резульгашм выполненного анализа определяются типовые схемы и рассматриваю 1ся основные особенности вариантов реализации ГЮЯ модуля юров на различной

элементной базе и современные меюды проектирования, а также формулируются цель и задачи диссертации.

Па основании проведенного в главе анализа показано, что основным элементом модулятора является сишезаюр частоты. В настоящее время основными методами синтеза частоты являются:

- еишез частоты на основе ФА11Ч (косвенные синтезаторы КСЧ);

- синтез частоты на основе DDS (прямые цифровые сишезагоры), и выявил, чю на основе высоких 1ехнических харакюристнк технолоши прямою цифрового синтеза (высокое разрешение но частоте и фаге, бысфый переход на другую частоту или фа)у, малый шаг перестройки но часюю, 1Ц|фроной интерфейс, простота и возможность программною управления параметрами) в форме lenepaiopa с числовым upoi раммнмм управлением (DDS-NCO) можно реализовать многократно колфш урнруемый DDS - модуля юр.

Аппаратная реализация многократною конфигурируемого DDS- модулятора с различными функциями требует максимально гибкой элементной базы и более современных средства проектирования.

Современные средства систем автоматизированною проектирования (САПР) noiROJimoi pemaib эту задачу, а программируемые лошчсские инторалышс схемы (ПЛИС) и стандартные языки описания аппаратуры (Hardware Description I.anguages-HDI.) становжся ключевыми элемешами в методологии проектирования.

Па основе проведенного в главе анализа формулируется направление исследования, заключающееся в разрабо!ке методов и алгоритмов автоматизированного проектирования конфигурируемого DDS-модулятора на основе динамически реконфигурирусмых ПЛИС. Ставятся задачи работы.

Вторая глава посвящена вопросам уточнения математической модели DDS модулятора с учетом принятой структурной схемы, используемой элементной базы и методов проекшрования. Исследукяся основные принципы построения конфигурируемого цифровою модуля юра на базе ПЛИС;

разрабатываем» структура автоматизированной системы проектирования конфигурируемого цифрового модулятора на базе ПЛИС. Определены математические критерии для динамически реконфигурирусмого 1)08 модулятора на базе ПЛИС.

Метод прямого цифрового синтеза позволяет генерировать цифровым способом множество сишезируемых часют N = Sf/&f + l из одною исючника опорной частоты; где: <?/ = /„-/, - диапазон синтезируемых частот; /н -верхняя синтезируемая час юта; /, - нижняя синтезируемая часюта; Д/ -возрастающая разрешающая способность частоты А/^/„/2". Выходная частота определяется как: /т=/лд«/2", 1де: ]м - шкювая часЮ1а |

синхронизации системы в герцах; л = 1о82[/,а//у]-разрядносгь слова настройки системы в битах; ЛО = /,,„.2"//1(, - величина приращения фазовою аккумуляюра на каждом тактовом цикле. Для многоканальных 0138:

(UJ »channels)/ 2"); <4,, =[f„r/{fjnthamds)].

P = s/b- количес1во входных битов поисковой таблицы (LUI), )де S -Требуемая (предла|аемая) выходная спектральная чисюш в децнбеллах. V = 1' (samples)- размер поисковой таблицы (LUT). Фазовые и амплитудные шумы определяются:

С2

где >" - квадрат дисперсии паразитных составляющих, вызванных фазовым шумом; иг - амплитуда выходного сигнала синтезатора частоты; <У,2- квадра! дисперсии фазового шума; /V, = 2"ф - число дискреюв кванювамия фазы на интервале 2п.

1\ = lOlg(2ä2ju\) = 20ig[(7V. - l)V6 J',

с 2

где - -дисперсия амплитудного шума на выходе сишезагора частоты; N„ = Та- число дискретов квантования амплитуды.

л.-г.., (Acoslrrfj (кюччпая\ 1

При DUS- BI SK, модуля юра S{i) -= I J1 ^

[ A cos 2л /21 - двоичнаяО )

(А cos tu J --deomiuBii} При DDS-BPSK модуляюра £(<) = < }

IA cos(ft>0/ + я)- двоичная® j

При DDS-DQSK модулятора S(1SK (/) fiУ, cos

<и„м (2ш И)^ 4

Временные критерии эффективного применения апнаратпою ГЮЯ модулятора на динамически реконфигурируемых Г1ЛИС определяется:

= 1//,)Н.

1дс: I, - «1IраIы времени на процесс реконфшурирование, с; / - тактовая частот конфигурационного автомата ПЛИС, Гц; I, - время инициализации внутренних структур ПЛИС, с; и№ - число логических блоков (ЛБ) в ПЛИС; - объем конфигурационных данных одною ЛБ, бит. Для повышения быстродействия функции должно выполняйся следующее условие:

£ 'и + С!, +<„„)», < К + ('/+'„,)" ( 1-1 п, п

где !с - время конфигурирования, с; // - время пересылки информации на РСП,

с; 1„, - время выполнения операции с номощыо РСП, с; п- число выполненных

операций без реконфигурирования; г - номер подфункции; р - общее число

подфункций алюритма. Условие целесообразности использования апнарашой

реализации вычисления функции определяется:

*х'с- +('/+'„,)*"

п

где I, - время программною выполнения операции; к - /„Д - коэффициент, показывающий сокращение эффективного времени ожидания завершения

конфигурирования. Гхли РСП на протяжении всего времени функционирования ДРВ использует только одну конфигурацию, то условие йшимальносш разбиения анпаратно реализуемой функции на подфункции буде! иметь следующий вид:

£ ((а.+'»> }"> < + >

Общим критерием оценки использования ло)ичсской емкости ДРВ можо служить среднее значение коэффициента для каждой из конфшурацин:

*»„,„.„=< 2 К,, !Уитк) N.

hiauji

Критерии оптимального выбора элементной базы (ПЛИС) в зависимости от временных параметров системы соответствует минимальное значение функции:

min(f') =

"» X Kl, * - +1.

..L./ '

xk+(—xnM)

Лд

К....... '

!ДС '.„I, = С/ /.»)",» -среднее время выполнения операции; ndi - среднее значение числа 1 актов, необходимых для выполнения различных операций; nUMj -среднее число операций, выполняемых до следующего конфигурирования Стоимость ПЛИС определяется: С —К/АхС№, где С№ - стоимость эквивалентного логического вентиля.

В грс1ьей главе выполняется разработка САПР-DOS на ба»е ПЛИС, включающая рафабшку обобщенной структурной схемы экспертной сиоемм процесса авюма1И1ироваиного синтеза VHDL-моделсй многокрашо конфи! урируемо!о DDS-модулягора; разработка алгоритма поиска ПЛИС с фебуемыми параметрами быстродсйсшия; разработка алюршма синю ¡а VIIDI.-модели проектируемого DOS на основе VI IDL-модедей, а 1акжс разрабатываю 1ся принципы включения разработанной жепергной САПР в

базовую САПР-НЛИС и синтез конфшурационных моделей mhoi окра i ною DDS-модулятора на базе языка VI1DL.

Для проектирования различных моделей специализированного конфигурируемого DDS-модуляюра заданными хараjciеристиками на основе ПЛИС возникает необходимость создания системы экспертной САПР-DDS (рис. 1). Работа экспертной системы конфигурируемого DDS-модулятора разделена на два укрупненных этапа.

1. Анализ исходных данных:

а) выбор структуры DDS-модуля гора;

б) выбор компонентов DDS-модулятора:

• фазовый аккумулятор;

• sin/cosin ПЗУ;

• обрабатывающий блок, соответствующий выбранному виду модуляции;

в) выбор параметров компонентов DDS-модулятора:

• фазовый аккумулятор;

• sin/cosin ПЗУ;

• разрядность фазового аккумулятора в битах; n = log2[/,4/A/J;

• разрядность слова настройки системы в битах; Л# = fM2"¡fM ;

• множество синтезируемых част от; N -Sfjtsj ti;

• диапазон синтезируемых частот в Герцах; Sf = /„ -/,;

• разрешающая способность частхпы в Герцах ;Л/ - fdJ2";

• адрес sin ROM в битах; (Р).

2. Синтез VHDI.-модели проектируемого DDS путем композиции

библиотечных компонентов DDS в виде VFIDL-модулей:

а) составление структурного описания на VHDL аппаратного

обеспечения на основе выбранных и разработанных узлов;

б) результатом экспертного этана является УЬЮЬ-модель прос тируемого 008-модулятора;

в) в случае положительного результага моделирования проекта выполняется автоматизированный синтез VI ШЬ-моделей специализированного ГЮБ-модулятора в промышленной САПР.

Рис. 1. Экспертная CAIIP-DDS

Таким образом, процесс авюмашзированною синтеза VHDL-моделей специализированных I)DS состош из двух взаимосвязанных этапов, каждый из которых может быть авгомагазирован. Oicyicrane решения на одном из этапов означает невозможность реализации данного задания при проектировании для указанных исходных данных R результате сущсс 1вуст возможность его нрофаммной реализации в виде двух поднрофамм, объединенных общей управляющей программой-оболочкой.

Разработанная обобщенная структурная схема САПР DDS и шноритм программной реализации процесса авюматизированиого синтеза VHDL-модеяей DDS позволяют реализовагь специализированную САПР- DDS на основе существующей САНР-ПЛИС.

В конце третьей 1лавс представлены алгоритмы работы предложенных моделей конфш урируемого DDS-модуляюра на основе VHDL.

В четвертой главе проводи 1ся исследование разрабоганных моделей миоюкрагно конфигурируемого DDS модуля юра и алгоритмов, лежащих в основе экспертной САПР автоматизированного проектирования.

На основании разрабоганных конфшурационных моделей конфигурируемого DDS модулятора и шниритма работы экспертной САПР синтеза VHDL - моделей приводятся результат проектирования для различных конфшурационных схем DDS-модулятора в САПР-ШШС MAX+PLUS И.

Но результатам работы САПР-ПЛИС MAX+PLUS II и Quartos II из файлов-отчетов формируется массив входных данных для экспертной системы, содержащий следующую информацию:

- логическую емкость (V,b), Таблица 1

-занимаемую каждой конфигурацией DDS,

для различных семейств ПЛИС (см. Рис. 2 и Табл. 1);

- среднее время выполнения операции (tc„ic) для каждого проектируемого модуля DDS (см. Рис. 3 и Табл. 2);

Улб

ьлсжт

1-П1ХЖ i-mmm

«•дгекиис

Рис. 2

ПК DQM

Хеифягурмрм ПЛИС

DDS PSK FSK DQM

АСЕХ1К 248 3SS 349 377

FLEX10K 245 358 48 377

Cyclone 231 33В 329 357

АРЕХ20КС 231 33» 329 357

Е

■

3 г- 2 г- 2

т Г 714 Г

МП.

а

сом

Многое

Рис.3

Кисп.лАср

П£Х1*К Суекям

Рис.4

Тябпиня 7

АСЕХ1К 0,573

и-ехюк 0,572

Сускию 0,107

АРЕХ20КС 0,037

ТаблицаЯ

008 Р8К гак ООМ

АСЕХ1К РЦЕХЮК 0,010638 0,010204 0,010309 0,020833

0,027027 0,02631В 0,025641 0,002469 0^52632 0,011364

Сус1опв 0,002469 0,002469

АРЕХ20КС 0,004202 0,004651 0,004184 0,013333

коэффициент использования логической емкости (Кмп „1Л Кем. Рис. 4 и Табл. 3) й стоимость. ПЛИС разных семейств.

На Рисунке 5. и в Таблице 4 показаны выходные

данные экспертной

системы, соответствующие приведенным выше входным параметрам.

Выходными данными экспертной системы явлется

целевая функция

Цтеям функция Р(тт)

1-АСЕК1К

2- Р1ЕХ10К } Сускет*

АРЕХИЖС

гтГ" Р" " Л

2|—

1

Рис. 5

Р8К СОМ

Конфигурации ПЛИС

Таблица 4

008 РЗК РЗК ООМ

АСЕХ1К 0,384315 0,368629 0,372429 0,752618

Н.ЕХ10К 1,870762 1,828794 1,585082 3,253589

Сус1опв 0,477674 0/477674 0,477674 2,198388

АРЕХ20КС 2,271179 2,514142 2,261676 г 7,207207

оценки эффективности реализации ДРВ с набором конфигураций DDS для различных семейств ш1иС.

Как видно из графика на Рис. 5, наиболее подходящим семейством для реализации заданного набора конфигураций DDS яляется АСЕХ. Данный факт яляется неочевидным при использовании САПР-ПЛИС

MAX+PIJJS II и Quartus II без экспертной сисгемы разработки DDS на базе динамической реконфигурации.

Дело в том, что для каждой отдельно взятой конфигурации DDS согласно Рис.4.2. и Таблице 4.3., наиболее оптимальным с точки зрения производительности является семейство ПЛИС Cyclone. Это логично, так как оно на данный момент является одним из последних и наиболее нроизкоджельных среди сравниваемых в жепершой сиоеме семейс1в ПЛИС. Однако, учитывая необходимость обеспечения динамической реконфигурации в разрабатываемой системе, минимизации времени загрузки конфигураций и оптимизации используемой лотческой емкости, выбор даннр!"о семейства явлется нецелесообразным. Согласно разработанной математической модели и методике проектирования, семейство ПЛИС Cyclone является одним из менее предпочштельных ввиду малого коэффициента использования логической емкости, что и позволяет оценить экспертная система DDS. Наиболее сбалансированным и оптимальным решением в данном случае, согласно Рис.4.4. и Таблице 4.5. будет выбор семейства ПЛИС АСЕХ, если упор делается на оптимизацию функции динамической реконфигурации и общую сбалансированноеib системы, а не на достижение любой ценой максимальной производительное ги.

По результатам работы можно сделать следующие выводы:

1. Проведенный анализ современных методов синтезаторов частоты показал, что в настоящее время основными методами синтеза частот).! являются синтез чаеюты на основе ФАПЧ (косвенные синтезаторы КСЧ) и синтез

частоты на основе DDS (прямые цифровые синтезаторы). Высокие технические характеристики технологии прямого цифрового синтеза (DDS-NCO) в форме генератора с числовым программным управлением позволяет реализовать мно1 окра rao конфигурируемый DDS - модулятор.

2. Аппаратная реализация многократно конфигурируемого DDS- модуля topa на базе ДР ПЛИС показала, что ПЛИС позволяет получить большой набор функций, оптимальный для каждою применения при малой требуемой логической емкости Т1ЛИС.

3. Разработана структурная схема многократно конфигурируемого DDS-модулятора, пригодная для реализации средствами автоматизированного синтеза, и для нее разработана математическая модель и критерии автоматизированного проектирования динамически реконфигурируемого DDS на основе ПЛИС.

4. Предноженная -экспертная САПР многократного конфигурируемого DDS -модулятора на базе ПЛИС позволяет повысить гибкость проектирования и модернизации DDS за счет использования ранее разработанных или создания новых моделей DDS в виде описаний высокого уровня и возможностей изменения конфигурации используемой ПЛИС.

5. Разработанная методика включения разработанной экспертной САПР в маршрут проектирования промышленной САПР ПЛИС позволяет сократить сроки проектирования специализированных DDS.

6. Разработанные конфигурационные примеры многократного конфигурируемо!о DDS-модулятора и синтез их алгоритмов работы на базе VHDL позволяют расширить функциональные возможности существующей САПР-ПЛИС.

7.Апробация разработанной экспертной САПР показала, что ее использование позволяет создать оптимальное или близкое к оптимальному решению при реализации наборов конфигурации ВОЯ на базе ПЛИС, значительно сократи, время проектирования новых 01)8 и использовать при этом возможности существующей САПР-ПЛИС, расширяя тем самым ее возможности.

8.Разработанные в диссф1ации модели, ал1 ори I мы и методика проектирования ПОЯ цифровою модулятора на базе ПЛИС внедрены и использовались в учебном процессе на кафедрах КТРГ)С (кафедра конструирования и гехполо!ий радиоэлектронных средств) и защиты информации.

Основные материалы диссертации опубликованы в следующих работах:

!. Мурсаль С. Н. Обзор элементной базы ПЛИС //Сборник научных фудов преподавателей, аспирантов и ма1исфантов «Элекфоника, информатика и управление», вып. 4. - Владимир: ВлГУ, 2003. - С. 68-72.

2. Мурсаль С. П. Аппаратная реализация конфшурируемого 008 -сишезатора частот на базе ПЛИС //Межвузовский сборник научных трудов«Методы и устройства передачи и обработки информации», вып. 5. - Санк 1-Петербур|: 2004. - С. 53-56.

3. Мурсаль С. Н. Переход к 1Г01, проектирования //Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып. 5,- Владимир: ВлГУ,2004.-С.61-65.

4. Мурсаль С. Н. Автоматизация многократно конфигурируемого 008 цифровою модулятора на базе ДР ПЛИС //Сборник научных фудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып.5.- Владимир: ВлГУ, 2004.- С77-80.

5. Mursal S.N. FPGA flexibility //Материалы 3-й Международной научно-технической конференции. Владимир. 10-11декабря 2004 г. - Владимир: Вл1"У 2004. - С. 48.

6. Mursal S.N. Expert CAD system for configurable DDS-modulator. Journal of Hadramout university, vol. 5, № 8, June 2005, pp. 72-80.

ЛР № 020275. Подписано в печать 31.05.05 Формат 60x84/16. Бумага для множит, техник«. Гарнитура Тайме. Печать на ризографе. Усл. печл. 0.93. Уч.-издл. 0,98. Тираж 100 экз. Заказ ¿66 Редакциоино-издательский комплекс Владимирскою государе гвеимного университета. 600000, Владимир, ул. Горького, 87.

II

1

»12431

РНБ Русский фонд

2006-4 10086

СПИСОК ИСПОЛЬЗУЕМЫХ СОКРАЩЕНИЙ.

ВВЕДЕНИЕ.

1. АНАЛИЗ ОСОБЕННОСТИ СОВРЕМЕННЫХ СИНТЕЗАТОРОВ ЧАСТОТЫ И МЕТОДЫ ИХ ПРОЕКТИРОВАНИЯ.

1.1. Особенности применения синтезаторов частоты в составе электронных средств и их основные характеристики.

1.1.1. аналоговый синтез (DAS).

1.1.2. Косвенные синтезаторы частоты (КСЧ) частоты на основе фазовой автоподстройки частоты (ФАПЧ).

1.1.3.Цифровой синтез частоты.

1.2. Анализ типовой схемы и элементной базы DDS.

1.3. Анализ современных методов и средств проектирования.

1.4. Постановка цели и задачи исследований.

2. МАТМАТИЧЕСКОЕ ОБЕСПЕЧЕНИЕ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ САПР-DDS.

2.1. Разработка математических моделей компонентов DDS с учетом структурной схемы синтезатора.

2.2. Основные принципы построения конфигурируемого цифрового модулятора на базе ПЛИС.

2.3. Разработка структуры автоматизированной системы проектирования конфигурируемого цифрового модулятора на базе ПЛИС.

2.4. Разработка математических критериев для динамически реконфигурируемого DDS-цифрового модулятора на базе

ПЛИС.

2.4.1. Временные критерии эффективного применения аппаратного DDSHa динамически реконфигурируемых ПЛИС.

2.4.2. Критерии выбора элементной базы (ПЛИС) в зависимости от временных параметров системы.

2.5. Выводы по главе 2.

3. РАЗРАБОТКА СТРУКТУРЫ САПР-DDS И АЛГОРИТМОВ РЕАЛИЗАЦИИ ЕЕ КОМПОНЕНТОВ 3.1. Разработка обобщенной структурной схемы процесса автоматизированного синтеза VHDL-моделей специализированных

САПР-DDS.

3.2. Разработка алгоритма поиска ПЛИС с требуемыми параметрами быстродействия.

3.3. Разработка алгоритма синтез VHDL-модели проектируемого DDS на основе VHDL-модулей.

3.4. Разработка принципа включения разработанного DDS в маршрут проектирования базовой САПР-ПЛИС.

3.5. Синтезировать конфигурационные модели многократного DDS цифрового модулятора на базе языка VHDL.

3.5.1. Конфигурация DDS-CORE.

3.5.2. Конфигурация DDS-FSK модулятора.

3.5.3. Конфигурация DDS-PSK модулятора.

3.5.4. Конфигурация DDS-DQSK модулятора.

3.6. Выводы по главе 3.

4. ЭКСПЕРИМЕНТАЛЬНАЯ ЧАСТЬ

4.1. Результаты разработки VHDL-описаний DDS моделей и апробация экспертной системы DDS.

4.2. Выводы по главе

Актуальность работы. Характерной особенностью разработки и производства современных и перспективных электронных средств (ЭС) является непрерывное увеличение их функциональных возможностей, улучшение технических характеристик и надежности, снижение стоимости, потребляемой мощности и размеров. Разрабатывать ЭС в этом случае позволяют современные системы автоматизации проектирования (САПР), а программируемые логические интегральные схемы (ПЛИС) и стандартные языки описания аппаратуры (Hardware Description Languages-HDL) становятся ключевыми элементами в новых методологиях проектирования.

Увеличение частотного диапазона ЭС, использование различных видов модуляции, возрастание требований к стабильности частоты и скорости перестройки приводят к тому, что одним из ключевых частей ЭС становятся задающие синтезаторы частоты. Под термином многократно конфигурируемого DDS-модулятора понимается многофункциональный модулятор, ядром которого является прямой цифровой синтезатор несущей частоты или сетки частот (ЦСЧ) в форме генератора с числовым программным управлением (DDS-NCO).

Аппаратная реализация многовато конфигурируемого DDS-модулятора с различными функциями может быть обеспечиваться одним из трех способов:

• средствами стандартной дискретной цифровой логики;

• заказными СБИС;

• программируемыми логическими интегральными схемами (ПЛИС).

Однако, проектирования посредством дискретной цифровой логики не всегда возможно в рамках заданных ограничений. Наиболее кардинально проблема габаритов, быстродействия, упрощения конструкций печатных плат и их надежности решается с помощью заказных СБИС. Использование же полностью заказных и полузакзных ИС на основе БМК нецелесообразно с точкой зрения стоимостных характеристик проектируемого DDS модулятора из-за малой серийности.

В последние годы произошел резкий прорыв как в технологии изготовления ПЛИС, так и в разработке инструментальных средств для проектирования и выпуска цифровых устройств на их основе. А технологический прорыв характеризуется резким увеличением числа эквивалентных логических вентилей, размещаемых на одном кристалле (до 10 млн. вентилей), повышением рабочей частоты (до 400 МГц) с резким одновременным снижением как удельной, так и абсолютной стоимости.

Основным свойством ПЛИС, позволяющим сочетать достоинства специализированных БИС и стандартных логических ИС является возможность производить многократную динамическую реконфигурацию (ДР) в процессе функционирования.

Решение задачи проектирования DDS-модулятора с различными функциями и выбора алгоритмов для разных типов модуляции на базе ДР ПЛИС, позволяет получить большой набор функций, оптимальный для каждого конкретного ЭС. Данный метод является гибким при модификации, позволяет улучить технические возможности системы без конструктивных изменений. Изменение конфигурации ПЛИС прямо в системе ISP (In System programmable) во многих случаях более эффективно, чем применение более сложных и дорогих процессоров для получения той же производительности. Кроме этого такие ЭС могут быстро и с малыми затратами подвергаться модернизации.

Целью диссертационной работы - является повышение функциональных возможностей и сокрашение времени проектирования ЭС с цифровыми синтезаторами на основе разработки алгоритмов автоматизированного проектирования конфигурируемого DDS-модулятора на базе динамически реконфигурируемых ПЛИС.

Для достижения постановленной цели необходимо решить следующие задачи:

• провести анализ современных синтезаторов частоты и методов их синтеза;

• разработать и исследовать метод автоматизированного проектирования конфигурируемого DDS-модулятора на основе ДР аппаратных средств;

• разработать математическую модель конфигурируемого DDS-модулятора на базе ПЛИС;

• синтезировать алгоритм работы моделей конфигурируемого DDS-модулятора на основе VHDL;

• провести апробацию алгоритмов на примере специализированной экспертной САПР конфигурируемого DDS модулятора.

Научная новизна работы заключается в разработке методики и алгоритмов автоматизированного проектирования конфигурируемого DDS-модулятора на базе ПЛИС. В работе:

1. Предложена методика автоматизированного проектирования конфигурируемого DDS-модулятора на базе ПЛИС.

2. Синтезирована обобщенная структурная схема DDS-модулятора, пригодная для реализации средствами САПР.

3. Разработана структурная схема экспертная САПР-DDS.

4. Предложены и исследованы модели конфигурируемого DDS- модулятора и алгоритм их синтеза.

Практическая ценность работы заключается в следующим: Разработана экспертная САПР для синтеза VHDL моделей DDS, которая позволяет:

• сократить сроки проектирования специализированных DDS за счет средств автоматизированной подготовки описаний проекта;

• расширить функциональные возможности существующих САПР-ПЛИС за счет автоматизированного синтеза файла описаний высокого уровня проекта и перепрограммирования ПЛИС;

• повысить гибкость проектирования и модернизации DDS-модуляторов за счет использования ранее разработанных или создания новых моделей в виде описаний высокого уровня и возможностей изменения конфигурации используемой ПЛИС.

Апробация работы: Разработанные в диссертации модели, алгортмы и методика проектирования цифрового DDS-модулятора на базе ПЛИС использовались на кафедре «Конструирования и технологии радиоэлектронных средств» и кафедре «Зашиты информации» Владимирского государственного университета.

Структура и объем диссертации. Диссертация состоит из введения, четырех глав и заключения, изложенных на 126 странициях и иллюстрированных 42 рисунками и 6 таблицами, а также списка литературы из 116 наименований.

4.2. Выводы по главе 4

1. Предложена экспертная САПР многократно конфигурируемого DDS-модулятора на базе ПЛИС позволяет повышение гибкости проектирования и модернизации DDS за счет использования ранее разработанных или создания новых моделей DDS в виде описаний высокого уровня и возможностей изменения конфигурации используемой ПЛИС.

2. Апробация разработанной экспертной САПР показала, что ее использование позволяет создать оптимальное решение или близкое к оптимальному при реализации наборов конфигурации DDS на ПЛИС. Данный факт яляется неочевидным при использовании САПР ПЛИС MAX+PLUS II и Quartus II без экспертной системы разработки DDS на базе динамической реконфигурациии.

ЗАКЛЮЧЕНИЕ

По результатам работы можно сделать следующие выводы:

1. Проведен анализ современных методов синтезаторов частоты показал, что в настоящее время основными методами синтеза частоты являются: синтез частоты на основе ФАПЧ (косвенные синтезаторы КСЧ) и синтез частоты на основе DDS (прямые цифровые синтезаторы).

Анализ выявил, что на основе высоких технических характеристик технологии прямого цифрового синтеза (DDS-NCO) в форме генератора с числовым программным управлением можно реализовать многократно конфигурируемый DDS модулятор.

2. Аппаратная реализация многократного конфигурируемого DDS-модулятора на базе ДР ПЛИС, показала, что ПЛИС позволяет получить большой набор функций, оптимальный для каждого применения при малой требуемой логической емкости ПЛИС.

3. Разработана структурная схема многократного конфигурируемого DDS-модулятора, пригодная для реализации средствами автоматизированного синтеза и для нее разработана математическая модель и критери автоматизированного проектирования динамически реконфигурируемого DDS на основе ПЛИС.

4. Предложена экспертная САПР многократного конфигурируемого DDS-модулятора на базе ПЛИС позволяет повышение гибкости проектирования и модернизации DDS за счет использования ранее разработанных или создания новых моделей DDS в виде описаний высокого уровня и возможностей изменения конфигурации используемой ПЛИС.

5. Разработана методика включения разработанной экспертной САПР в маршрут проектирования промышленной САПР ПЛИС позволяет сокращение сроков проектирования специализированных DDS.

6.Разработаны конфигурационные примеры многократного конфигурируемого DDS-модулятора и синтез их алгоритм работы на базе VHDL, позволяют расширение функциональных возможностей существующей САПР-ПЛИС.

7. Апробация разработанной экспертной САПР показала, что ее использование позволяет создать оптимальное решение или близкое к оптимальному при реализации наборов конфигурации DDS и значительно сократить время проектирования новых DDS-модулятора и использовать при этом возможности существующей САПР-ПЛИС, расширяя тем самым ее возможности.

8.Разработанные в диссертации модели, алгортмы и методика проектирования цифрового DDS-модулятора на базе ПЛИС внедрены и использовались на кафедрах КТРЭС и зашиты информацы.

1. Авдеев Е.В., Еремин А.Т., Норенков И.П., Песков М.И. Системы автоматизированного проектирования в радиоэлектронике: Справочник/ Под ред. И. П. Норенков. - М.: Радио и связь, 1986. - 368 е., ил.

2. Антонов А.П, Мелехин В.Ф, Филиппов А.С "Обзор элементной базы фирмы Altera" С-Петербург, 1997-142с.

3. Армстронг Дж.Р. Моделирование цифровых систем на языке VHDL. М Мир. 1992.

4. Бадулин С.С., Барнаулов Ю.М. , Бердышев В.А. и др; Под ред. С.С.Автоматизированное проектирование цифровых устройств/ М.: Радио и связь, 1981.-240с, ил.

5. Берже Ж.М, Фонкуа А, Мажино С. и др. «VHDL 92. Новые свойства языка описания аппаратуры VHDL". М: Радио и связь, 1995- 256 стр.

6. Бибило П.Н. Синтез логических схем с использованием языка VHDL- М: COJIOH-P, 2002 384 с.

7. Бибило. П.Н. Основы языка VHDL- М: Солон-Р, 2002-224с: ил

8. Волков А.Н, Руфицкий М.В. Проектирование электронных средств на основе программируемых логических интегральных схем: классификация, технология изготовления, маршрут проектирования. Владимир: ВлГУ, 2002. 112 с.

9. Воробьев Н.В. Риски сбоя в комбинационных cxeMax//Chipnews, № 2.1998, с. 26-30.

10. Воробьев Н.В. Методы анализа комбинационных схем на риски сбоя// Chipnews , №3, 1998, с.42-44.

11. Деньдобренко Б. Н., Малика А. С. Автоматизация конструирования РЭА: Учебник для вузов. М.: Высш. Шк., 1980. - 384 е., ил.

12. Голуб В. Приёмопередатчик GJRF10 фирмы Gran Jansen AS // Chip News. 1998. №4. С. 30-32. 4

13. Голуб B.C. Эквивалентная схема системы ФАПЧ // Изв. вузов. Радиоэлектроника. 1994. т. 37. № 8. С. 54-58.

14. ГОСТ Р50 754-95. Язык описания цифровых систем VHDL. М.: Госстандарт, 1995.

15. Жодзишского М.И. Цифровые Радиоприемные Системы Справочник. Москва. Радио и Связь. 1990.С.68-80

16. Коноплев Б.Г, Савостин С.Н, Скоредов О.Б, Астахов А.И. ЦНИИ Электроника Кремниевые компиляторы как средство проектирования СБИС. Зарубежная электронная техника. Сборник обзоров, №7(314).-М:

17. Котов В. С. Синтезаторы частоты, основные на сложении импульсных последовательностей // Радиотехника. 1971. № 5. С.64-68.

18. Курейчик В.М. Математическое обеспечение конструкторского и технологического проектирования с применением САПР: Учебник для вузов.-М.: Радио и связь, 1990-352 с: ил.

19. Ланцов. В.Н. Проектирование ПЛИС на VHDL 'Учебное пособие' Владимир, ВлГУ, 2000,120 с.

20. Лазер И.М., Шубарев В.А. Устойчивость цифровых микроэлектронных устройств. -М; Радио и связь, 1983.-216 с .

21. Левин В.А. и др. Синтезаторы частот с системой импульсно-фазовой автоподстройки. М: Радио и связь. 1989.

22. Логические матричные схемы семейства МАСН фирмы Atmel/ ChipNews, №3, 1998, с.7-10.

23. Лихтциндер Б. Я, Кузнецов. В. Н. Микропроцессоры и вычислительные устройства в радиотехнике: Учебное пособие- Киев: Выше школа. Главное издательство, 1988-С 79-85.

24. Манасевич В. Синтезаторы частот. Теория и проектирование: Пер. с англ./ Под ред. А. С. Галина М: Связь, 1989- 384с.

25. Малафеев С.И., Малафеева А.А., Мамай B.C. и др.Микроконтроллеры PIC16C8X. Архитектура, программирование и применение: Учеб. пособие. Владим. гос. ун-т; Владимир, 1999. 180 с.

26. Мурсаль С. Н. Обзор элементной базы ПЛИС. Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып. 4. Владимир: ВлГУ, 2003. - С. 68-72.

27. Мурсаль С. Н. Переход к HDL проектирования. Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып. 5. Владимир: ВлГУ, 2004.С.61-65.

28. Мурсаль С. Н. Аппаратная реализация конфигурируемого DDS синтезатора частот на базе ПЛИС. Межвузовский сборник научных трудов«Методы и устройства передачи и обработки информации», вып. 5. Санкт-Петербург: 2004.-С. 53-56.

29. Мурсаль С. Н. Автоматизация многократно конфигурируемого DDS цифрового модултора на базе ДР ПЛИС. Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып. 5. Владимир: ВлГУ, 2004.-С.77-80.

30. Норенков И. П., Маничев В. Б. Основы теории и проектирования САПР: Учеб. для вузов по спец. " Вычислительные маш., компл., сист., и сети". М.: Высш. Шк., 1990. - 335 е., ил.

31. Назаров А.В, Фомин А.В, Дембицкий Н.Л. и др. Автоматизация проектирования матричных КМОП БИС. Под ред. А.В. Фомина А.В. Радио и связь, 1991.256 с

32. Особенности применения различных типов ПЛИС/ Электроника и компоненты, №4,1997, с. 14-15.

33. Петренко А.И, Лошаков В.И, Тетельбаум А.Я, Шрамченко Б.Л. Автоматизированное проектирование СБИС на базовых кристаллах. Радио и связь, 1988-160с

34. Привалов А. А, Руфицкий М.В, Федотов М.Ю. Математические основы проектирования динамически реконфигурируемых систем обработки информации // Сборник трудов Всероссийской научно-технической конференции «Электроника», 2002, С.53-54.

35. Пухальский Г.И, Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник М: Радио и связь, 1990.-304 с.

36. Разевиг В.Д. Новости САПР в электронике /PC WEEK/ RE,18-24 марта 1997.-No 10(84).С.44-46.

37. Реутов Д. В., Руфицкий М.В. Оптимизация выполнения функций с помощью реконфигурируемого сопроцессора // Сборник трудов Всероссийской научно-технической конференции «Электроника», 2002. С. 22-23.

38. Ростислав Грушвицкин, Александр Мурсаев, Евгений Угрюмов «Проектирование систем на микросхемах программируемой логики», Санкт -Петербург, «БХВ Петербург», 2002, 606 стр

39. Руфицкий М.В., Федотов М.Ю. Архитектура подсистемы конфигурирования ПЛИС для поддержки динамического реконфигурирования. Электроника, информатика и управление. Владимир ,2000. С.158-163.

40. Руфицкий М.В., Федотов М.Ю. Оценка эффективности применения динамически реконфигурируемого сопроцессора // электроника, информатика и управление: Сб. науч. тр. Вып.2- Владимир, 2001.-С. 59-64.

41. Стариков. О. Метод ФАПЧ и принципы синтезирования высокочастотных сигналов. Chip News.2001. No 6.С.42-44.

42. Стариков. О. Базовая схема, конструктивные блоки и шумовые характеристики ФАПЧ синтезаторов частоты. Chip News.7 (60), сентябрь, 2001.С.14-18.

43. Стариков. О. Прямой Цифровой Синтез Частоты и его применение. ChipNews. Март 2002. С.56-64.

44. Слик А.А. Реконфигурирование устройства ПЛИС в системе // Сборник тезисов Всероссийской научно-технической конференции «Реконфигурируемые электронные средства в системах обработки информации», 2002. С. 32-33.

45. Слик А.А. Применение ДР ПЛИС и перспективы их развития // Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление», вып. 3. Владимир: ВлГУ, 2002. - С. 61-63

46. Соловьев В.В. Проектирование функциональных узлов цифровых систем на программируемых логических устройствах. Минск. Би лору екая наука, 1996. -136 с.

47. Соловьев В.В., Васильев А.Г. программируемые логические интегральные схемы и их применение -Минск: Билоруская наука; 1998.

48. Соловьев В.В. Сложность реализации устройств логического управления на ПЛИС.//Известия РИА. Теория и Системы управления.- 1995, № 5,с.248-256.

49. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем. Москва 2001.

50. Сотенко О. Программируемые логические матричные ИС с повышенным уровнем интеграции/ ChipNews № 25, 1996, с. 14-18.

51. Стешенко В.Б. EDA «Практика автоматизированного проектирования радиоэлектронных устройств». Москва, Нолидж, 2002,764с

52. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учебное пособие для спец. ЭВМ вузов.-М.: Высшая школа. 1987.-318 с.

53. Федотов М. Ю. Сравнительный анализ режимов ДР-ПЛИС. Сборник научных трудов преподавателей, аспирантов и магистрантов «Электроника, информатика и управление» вып. 2. Владимир: ВлГУ, 2001. - С. 64-69

54. Фомин А.А. и др. Аналоговые и цифровые синхронно-фазовые измерители и демодуляторы. — М.: Радио и связь. — 1987.

55. Шахгильдян В.В. Радиопередающие устройства, Москва. Радио и Связь. 2003.С 247-257.

56. Шахгильдян В.В. Системы фазовой синхронизации с элементами дискретизации М.: Радио и связь. — 1989.

57. Шапиро Д. Н, Паин А. А. Основы теории синтеза частот.- М.: Радио и связь, 1981.- 264с. 193-200.

58. Шипулин С, Храпов В. Применение ПЛИС в радиотехнике/ Радиолюбитель, №12, 1995, с.38-40.

59. Шипулин С, Храпов В. Особенности проектирования цифровых схем на ПЛИС/Chipnews, №5,1996, с.40-43.

60. Шипулин С, Храпов В. Новые семейства программируемой логики фирмы А11ега/ Электронные компоненты, №3, 1998, с.23-24.

61. Шипулин С, Губанов Д., Стешенко В, Храпов В. Тенденции развития ПЛИС и их применение для цифровой обработки сигналов/ Электронные компоненты, №5, 1999.

62. Altera Digital Library, 2001.

63. Analog Devices. A Technical Tutorial of Digital Signal Synthesis. 1999.

64. ANSI/IEEE Std 1076-1987. IEEE Standard VHDL Language Reference Manual, New York: IEEE publication No. SHI 1957.

65. ANSI/IEEE Std 1076-1993. IEEE Standard VHDL Language Reference Manual, New York: IEEE publication No. SHI6840.

66. Ashenden P.J. The VHDL. Cookbook. -Univ. of Adelaide, South Australia, 1990.-112p.

67. ADF4250 ADF4252 Fractional-N Freq-uency Synthesizers. Preliminary Data Sheet. Analog Devices Inc. Norwood. MA. 2001.

68. Bellaouar A, O'brecht M.S., Fahim A.M., and Elmasry M.I., "Low-power direct digital frequency synthesis for wireless communications," IEEE Journal of Solid-State Circuits, vol. 35, no. 3, March 2000, pp. 385-390.

69. Brendan Daly. Comparing Integer-N and Fractional-N Synthesizers. Microwaves &RF, 2001.

70. Curtin M., O'Brien P. Phase-Locked Loops for High-Frequency Receivers and Transmitters. Part 1. Analog Dialogue 3. 1999.P 3,5,7.

71. Curtin M, O. Brien P. Phase Locked Loops for High-Frequency Receivers and Transmitters. Part 2. Analog Dialogue. 1999.P 5-33.

72. Curtin M, O. Brien P. Phase Locked Loops for High-Frequency Receivers and Transmitters. Part 3. Analog Dialogue. 1999.P 7-33.

73. Cofigurable logic Data Book.- Atmel Corporation, 1997.

74. Configurable Logic Design and Application Book. Atmel, 1999.

75. Dean R. Becker, High Quality, All-Digital RF Frequency Modulation Generation with DDS. AN-543.

76. Douglas L. Perry-4th ed. VHDL: Programming by Example. Mc Graw-Hill.

77. Dachroth M, Hoppe M, Meuth B, and Steiger, U. H. High-Speed Architecture and Hardware Implementation of a 16-bit 100-MHz Numerically Controlled Oscillator. Proc. Of ESSCIRC'98, (Den Haag, 1998), 456 459.

78. Data Book and design Guide.-Xilinx, 2002.

79. Digital Library Altera, 2002.

80. ErtlR. and Baie J. Increasing the Frequency Resolution of NCO-System Using a Circuit Based on a Digital Adder. IEEE Transactions on circuits and systems: Analog and Digital Signal Processing, vol. 43, №. 3, March 1996.

81. Flanagan M. J. and Zimmerman G. A Spur-reduced digital sinusoid synthesis, IEEE Trans. Common., vol. 43, pp. 2254-2262, July 1995.

82. Fague D. OthelloT.M. A New Direct-Conversion Radio Chip Set Eliminates IF Stages // Analog Dialogue, Analog Devices, 1999, Vol. 33, No. 10.

83. Goldberg B. G. Eisenson H. "Frequency Synthesizer Strategies for Wireless," Microwave Journal, June 1993, 24, 26, 31, 34, 36, 39-40.

84. Green W.T, B. Kean: Digital Phase Locked Loops Move into Analog Territory, Electronic Design, 1992

85. Horowitz P, Hill W. The Art of Electronics. Second Edition. Cambridge University Press. 1989.

86. IEEE Standard Interpretations: IEEE Std 1076-1987, IEEE Standard VHDL Language Reference Manual // IEEE Std 1076/INT-1991, New York: IEEE publication No. SH14894.

87. Internet-издание книги: Lehmann G., Wunder В., Selz M. Schaltungsdesign in VHDL, Karlsruhe-Erlangen, 1994.

88. Jack Smith, Modern Communication Circuits, McGraw-Hill, New York, 1986.P.383-406

89. Krassin E. Preiswertes VHDL design system. Systeme., 1997. #4, p. 3-5.

90. Kroupa V.F. Direct Digital Frequency Synthesizers, IEEE Press, 1999.

91. Langlois. J. M. and Al-Khalili D., "ROM size reduction with low processing cost for direct digital frequency synthesis," Proceedings of the IEEE Pacific Rim Conference on Communications, Computers and Signal Processing, August 2001, pp. 287-290.

92. Mehrgardt S. Noise spectra of digital sin-generators using the table lookup method. IEEE Trans.Acoust., Speech, Signal Processing. Vol.ASSP-31, pp. 10371039, Aug. 1983.

93. Madisetti A, Kwentus A.Yand A. N. Willson, Jr., "A 100-MHz, 16-b, direct digital frequency synthesizer with a 100-dBc spurious-free dynamic range," in IEEE Journal of Solid-State Circuits, vol. 34, no. 8, August 1999, pp. 1034-1043.

94. Mixtd-signal and DSP design techniques. Handbook. Analog Devices. 2000.

95. Mursal S. N. FPGA flexibility. Материалы 3-й международной научно-технической KOH4>epeHiym.New Design Methodologies. Владимир. 10-11 декабря 2004 г./ Владим.гос. ун-т. Владимир, 2004. - С48.

96. Navabi. Z. "VHDL: analysis and modeling of digital systems". McGraw-Hill,1993,375p.

97. Neil Weste, Kamran Eshraghian. Principles of CMOS VLSI Design: Systems Perspective 2nd ed. Singapore. 1994. - 703 c.

98. Nicholas H.T and Samueli H. An Analysis of the Output spectrumof DDS in the Presence of phase accumulator truncation, in Proc. 41 Annu. Frequency Control Symp. (USERACOM), May 1987, pp.495-502.

99. Nicholas H.T., Samueli H. and B. Kim В., "The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects," Proceedings of the 42nd Annual Frequency Control Symposium, 1988, pp. 357-63.

100. Nicholas H.T and Samueli H. A 150 MHz DDS in 1.25-Mm CMOS with-90 dBc spurious performance. IEEE J. Solid-State Circuits, vol. 26, ppl959-1969, Dec. 1991.

101. Palomaki K.I. and Niitylahti J. "Direct digital frequency synthesizer architecture,"Proceedings of the 34th Asilomar Conference on Signals, Systems and Computers, Oct. 29th Nov. 1st., 2000, pp. 1639-1643.

102. Perry D.L. VHDL, second edition.- McGraw-Hill, 1995. 390 p.

103. Reinhart V, K. Gould К., K. McNab K., and M. Bustamante M., "A Short Survey of Frequency Synthesizer Techniques," Proceedings of the 40th Annual Frequency Control Symposium 1986, Philadelphia, PA, May, 1986, pp. 355-.365

104. Saul P. H. and Taylor D. G. A high speed direct synthesizer. IEEE J. Solid-state, vol. 25,215-219, Feb. 1990.

105. Sodagar A.M. and Lahiji G.R "ROM architecture for less sine-output direct digital frequency synthesizers. Proceedings of the 2000 IEEE/IEA International Frequency Control Symposium and Exhibition, 7-9 June 2000, pp. 284-289.

106. Shahdad M. VHSIC hardware description language., Computer. 1985. V. 18. №2 .p.94-103.

107. Skahil K. VHDL for Programmable Logic. Addison-Wesley,19996.P.593.

108. Sung Mo Kang, Yusuf Leblebici. CMOS Digital Integrated Circuits Analysis and Design. WCB/McGraw-Hill. 1999.-658 с

109. Tan L. K., and Samueli H., "A 800 MHz Quadratur Digital Synthesizer with ECL-Compatible Output Drivers in 0.8 \im CMOS", IEEE J. Solid State Circuits, vol. 30, (1995), 1463-1473

110. Tan L. K. and Samueli H., "A 200 MHz quadrature digital synthesizer/mixer in 0.8 CMOS, IEEE Journal of Solid-State Circuits, vol. 30, no. 3, March 1995, pp.

111. Vankka J, Waltari M, Kosunen M. and Halonen К. A. I,"A direct digital synthesizer with an on-chip D/A converter," in IEEE Journal of Solid-State Circuits, vol. 33, no. 2, February 1998, pp. 218-227.

112. William Gosling, ed., Radio Receivers, Peter Peregrines, London, 1986.

113. Xilinx Logic Core. DDS (V4.00- V4.2). DS26 March 28.2003.

114. Yamagishi A. Ishikawa M. Tsukahara T. and Date S. "A2-V, 2-GHz low-power direct digital frequency synthesizer chipset for wireless communication," in IEEE Journal of Solid-State Circuits, vol. 33, February 1998, pp. 210-217.