автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.06, диссертация на тему:Автономные системы управления на базе динамически реконфигурируемых процессоров для промышленных роботов

На правах рукописи

Павельев Сергей Александрович

АВТОНОМНЫЕ СИСТЕМЫ УПРАВЛЕНИЯ НА БАЗЕ ДИНАМИЧЕСКИ РЕКОНФИГУРИРУЕМЫХ ПРОЦЕССОРОВ ДЛЯ ПРОМЫШЛЕННЫХ РОБОТОВ

Специальность 05.13.06 — Автоматизация и управление технологическими процессами и производствами (промышленность)

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

2 6 СЕН 2013

Москва-2013

005533353

Работа выполнена в Федеральном государственном бюджетном образовательном учреждении высшего профессионального образования «Московский государственный университет приборостроения и информатики» на кафедре «Автоматизированные системы управления и информационные технологии».

Научный руководитель Круг Петр Германович

д.т.н., профессор кафедры ИТ-7 МГУПИ, г. Москва

Официальные оппоненты: Марсов Вадим Израилевич

д.т.н., профессор кафедры «Автоматизация производственных процессов» МАДИ, г. Москва

Боголюбов Дмитрий Петрович к.т.н., доцент кафедры Кибернетики МИЭМ НИУ «Высшая школа экономики» г. Москва

Ведущая организация: Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Национальный исследовательский университет «МЭИ», г. Москва

Защита состоится 09 октября 2013 г., в 10-00 часов, на заседании диссертационного совета Д 212.126.05 при Федеральном государственном бюджетном образовательном учреждении высшего профессионального образования «Московский автомобильно-дорожный государственный технический университет» (МАДИ) по адресу: 125319, Москва, Ленинградский проспект, 64.

С диссертацией можно ознакомиться в библиотеке МАДИ.

Автореферат разослан «09» сентября 2013 г.

Отзывы на реферат в двух экземплярах, заверенные печатью организации, просим направлять в адрес диссертационного совета университета, а копии отзывов присылать по электронной почте: uchsovet@madi.ru.

Учёный секретарь /"»л

диссертационного совета Д 212.126.05 А и-Ы,

к.т.н., доцент * Михайлова Н.В.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы

В настоящее время автономные системы управления (АвСУ) и промышленные роботы в частности, реализованные с применением искусственного интеллекта, все шире внедряются в различных отраслях промышленности, транспорта и в задачах, где непосредственное участие человека невозможно или связано с высоким риском. На практике, нередки случаи, когда вследствие изменения условий работы, изменения целей АвСУ и способов их достижения, возникает необходимость в модификации интеллектуальных алгоритмов. Если АвСУ используется в удаленной или труднодоступной местности (на большой глубине, в космосе и т.п.), непосредственный доступ к ней может быть сопряжен с существенными финансовыми и временными затратами или вовсе невозможен. Дистанционная модификация интеллекта позволяет решать эту проблему и повышать эффективность использования АвСУ.

Анализ научно-технической литературы (Д.А. Поспелов, М.А. Гаврилов, В.М. Глушков, В.А. Горбатов, C.B. Емельянов, A.A. Красовский, Б.Н. Петров, Я.З. Цыпкин и др.; Т. Sato, H. Watanabe, К. Shibata, M. Vorbach, R. Becker, M. Motomura, A. DeHon, J. Wawrzynek, J.P. Cardoso, M. Weinhardt, S. M. Trimberger, J. Hauser, J. Wawrzynek, T.J. Callahan, J.R. Hauser, J. Wawrzynek, C.K. Wakabayashi, M. Xu, F.J. Kurdahi и др.), нормативно-технической документации и других материалов показал, что существующие в настоящее время технологии повышающие живучесть систем, функционирующих автономно в течение продолжительного времени, не являются достаточно эффективными на всем пространстве возможных ситуаций. В то же время, высокая стоимость аналогов, реализуемых на основе технологий дублирования и резервирования функциональных узлов, не позволяет их внедрять с приемлемой степенью рентабельности, а, следовательно, они не способны решать проблему увеличения жизненных циклов АвСУ в целом. Кроме того, данный подход не предусматривает возможности изменения целей задания промышленных роботов, повышая живучесть только в случае выхода из строя отдельных частей оборудования.

Актуальность задачи реконфигурирования аппаратных средств также обуславливается возрастающим несоответствием между сроком жизненного цикла автоматизированных устройств (например, используемых в интеллектуальных зданиях, автомобилях, технологических процессах) и стремительной скоростью развития информационных и коммуникационных технологий (ИКТ). Функциональный срок жизненного цикла автоматизированных устройств, как правило, достаточно продолжителен и достигает от 5 до 50 лет. Однако, ИКТ развиваются гораздо быстрее, претерпевая существенные изменения в рамках 0.5-5 лет. Таким образом, технологии, используемые в автоматизированных устройствах, могут устаревать, а все возможности новых технологий используются ими не в полной мере или даже не используются вовсе. На сегодняшний день

возможно лишь обновление программного обеспечения автоматизированных устройств, и даже оно затруднено в системах, выполняющих критически важные функции. Обновление аппаратных средств производится лишь тогда, когда продолжение использования старых устройств становится невозможным, затраты на их обслуживание становятся неприемлемыми и, следовательно, требуется замена всего автоматизированного устройства, что обычно обходится для производителей и пользователей очень дорого.

В таких условиях перспективной элементной базой для интеллектуальных АвСУ являются программируемые логические интегральные схемы (ПЛИС), которые представляют собой платформу для создания реконфигурируемых высокопроизводительных цифровых схем и устройств, проектируемых с минимальными материальными и временными затратами. Наличие у современных ПЛИС режимов изменения внутренней структуры в реальном масштабе времени позволяет создавать на их основе устройства с быстрой перестройкой выполняемых функций.

Разработка и последующее внедрение метода дистанционной модификации интеллекта АвСУ, реализуемого на основе технологий реконфигурируемых вычислений и ПЛИС, является, безусловно, актуальной научной задачей, решение которой по предварительным оценкам позволит повысить срок жизненного цикла автономных систем управления в некоторых задачах применения на 15-20%.

Настоящая работа посвящена решению этих задач. Разрабатываемые и исследованные в диссертации модели могут быть использованы при разработках искусственных автономных систем управления.

На основании изложенного тема диссертации является актуальной.

Цель и задачи работы

Целью диссертационной работы является разработка метода динамического реконфигурирования путей данных для их обработки в автономных системах управления, способного обеспечить адаптивное поведение в сложной, изменяющейся со временем внешней среде. Для достижения поставленной цели было необходимо решить следующие задачи:

1. Исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них процессов. Анализ адаптивных свойств поведения автономных систем, которое обеспечивается такими системами управления.

2. Создание концепции дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС для осуществления автоматического обновления аппаратных средств автономных систем управления.

3. Разработка системы управления для динамически реконфигурируемых процессоров

4. Разработка архитектуры динамически реконфигурируемого процессора для автономной системы управления.

Научная новизна

1. Разработан метод надежного дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС с многодоменной архитектурой.

2. Создана математическая модель динамически реконфигурируемых процессоров (БИР).

3. Разработка компилятора для динамически реконфигурируемых процессоров с учетом оптимизации аппаратной архитектуры и функционального уровня моделирования. Динамически реконфигурируемый процессор имеет новую программируемую архитектуру, которая позволяет осуществлять переключение каналов с временным мультиплексированием.

4. Осуществлено распараллеливание процесса вычислений на основе создания графа управления потоками данных (СОРС), который описывает каждый шаг на основе заданных ограничений. Распараллеливание процесса вычислений дало возможность работать с каналами передачи данных не только в двух пространственных измерениях, но и во времени.

5. Решена задача балансировки каналов передачи данных путем объединения максимального использования ресурсов в любом канале, не превышая его допустимый максимум.

Практическая ценность работы заключается в том, что на основе научных результатов, полученных в диссертационной работе предложена концепция построения интеллектуальных систем управления роботами и другими сложными динамическими объектами. Сформулированы ключевые положения, составляющие ее ключевую основу. Предложенная концепция позволяет осуществлять простое и автоматическое обновление аппаратных средства устройства, что существенным образом сокращает затраты производителя/поставщика услуг. Создана среда разработки для динамически реконфигурируемого процессора, используемого в автономных системах управления. Созданное алгоритмическое и программное обеспечение, позволяющее оперативно осуществлять реконфигурацию потоков данных, защищено свидетельством о программном обеспечении и внедрено на ряде предприятий приборостроения, что подтверждается соответствующими актами внедрения.

Методы исследования:

В работе использовались методы математического моделирования, теории программирования, параллельных вычислений, математической логики, теории графов, передачи данных.

На защиту выносятся:

1. Концепция дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС, которая подразумевает надежную загрузку новых схем ПЛИС в активное устройство на основе метода реконфигурирования ПЛИС с многодоменной архитектурой. Многодоменная архитектура ПЛИС вместе с методом надежного реконфигурирования

предоставляют возможность обновления программного и аппаратного обеспечения непосредственно во время функционирования устройства.

2. Метод реконфигурирования включает следующие процедуры, выполняемые между сервером реконфигурирования и модулем реконфигурирования: аутентификация, инициализация, самопроверка, реконфигурирование и проверка состояния.

3. Динамически реконфигурируемый процессор (ЭИР), имеющий новую программируемую архитектуру, которая позволяет осуществлять переключение каналов передачи данных с временным мультиплексированием (контекст), состоящий из многих оперативных единиц, единиц хранения и проводных соединений между ними, что позволяет ОЯР выполнять очень сложные параллельные вычисления.

4. Интерфейсный инструмент для компиляции потока данных для динамически реконфигурируемого процессора.

Реализация результатов.

Разработанные программные средства входят в состав программного обеспечения, которое используется для исследования модели дистанционного перепрограммирования нечеткого интеллекта промышленных роботов, реализуемого на основе ПЛИС «ФАР-ИНТЕЛЛЕКТ». На данное программное обеспечение получено свидетельство о государственной регистрации программ для ЭВМ РОСПАТЕНТ № 2012613946 от 27.04.2012 г. Данный программный продукт используется в научно-исследовательских работах в Московском государственном университете приборостроения и информатики. Разработанные методические принципы реконфигурации интеллекта в автономных системах использованы в учебном процессе при подготовке специалистов по ГОСВПО 230102 на кафедре «Автоматизированные системы управления и информационные технологии» Московского государственного университета приборостроения и информатики.

Достоверность полученных результатов. Достоверность полученных результатов подтверждена:

-экспериментальными данными и математическим моделированием предложенных методов на ПЭВМ;

-разработкой действующих программных средств, подтвержденных свидетельствами об официальной регистрации;

-результатами использования этих программ на ведущих организациях и предприятиях страны.

Апробация работы. Наиболее важные результаты докладывались на Всероссийской конференции «Проведение научных исследований в области информационно-телекоммуникационных технологий» (г. Москва), XIV Всероссийской научно-технической конференции НИТ-2011 (г. Москва), Всероссийской конференции «Проведение научных исследований в области информационно-телекоммуникационных технологий» (г. Москва), международной молодежной конференции «Информационные системы и технологии» (г. Москва), научно-технической конференции «Проблемы автоматизации и управления в технических системах» (г.Пенза), на

Российско-австрийском семинаре по информационно-коммуникационным технологиям (г. Вена, Австрия).

Публикации. По материалам диссертационной работы опубликовано девять научных работ, в том числе две в журналах, входящих в перечень ВАК, а также получено свидетельство о государственной регистрации программ для ЭВМ РОСПАТЕНТ № 2012613946 от 27.04.2012 г.

Структура диссертации. Диссертация состоит из введения, четырех глав, заключения, списка литературы из 246 наименований и 0 приложений.

Основная часть диссертации содержит - 191 страницу машинописного текста, включая 93 — рисунка и 1 — таблицы.

Во введении обоснована актуальность проблемы, сформулированы цели и задачи работы, перечислены ее основные результаты и область их применения, отмечена практическая ценность и научная новизна, а также представлены положения, выносимые на защиту.

В первой главе рассмотрены технологии, применяемые в задачах реконфигурации интеллекта автономных систем управления и промышленных роботов (рисунок 1)._

Элементная база еычисгхтелей, применяемых для реализации рекснфигурируемого иктеплеяа

иит«грал»мы« Вычислители не Вычислители е ресонфигури- инфорыеционныыи Вычислители с гибридной Цифровые процессоры Другие процессоры

Способы рвализафм интеллектуальных методов управления

Адапиаиые нечеткие Иоусстмтые Экспертгеие системы Управление по прецедентам Другие

Условия реконфигурации интеллекта

с---«- Иэыеиете условий

оборудования Стал части оборудования

Уровни управления реконфигурацией интеллекта

Стрвтепиесжий Тжткчесний Операционный

Рисунок 1. Классификация технологий, применяемых в задачах реконфигурации интеллекта Указана важность выбора элементной базы, которая определяет масштаб минимального элемента конфигурации в системе. Доказано, что для системы на базе стандартных микропроцессоров такой масштаб будет наиболее крупным (отдельный микропроцессор), в то время как программируемые логические интегральные схемы (ПЛИС) предоставляют возможность наиболее глубокой реконфигурации на уровне отдельных логических вентилей. Другие варианты используемой элементной базы занимают промежуточное положение. Проведен сравнительный масштаб минимального элемента конфигурации в системе в зависимости от выбора элементной базы, который представлен на рисунке 2. В зависимости от спектра решаемых задач может быть выгодно использование различных масштабов элементов конфигурации. Наиболее универсальным решением в

таком случае являются системы на базе вычислителей с гибридной архитектурой.

Мм сопроцессоры

Я

-из»

Крупны« масштаб

вычислители на

Прогр» ьиим рувмы«

ииформа цион нм*

"Т

1Лемий масштаб

Рисунок 2. Уровень миниатюризации систем в зависимости от выбора элементной базы

Свои ограничения вносит способ реализации интеллекта в автономной системе управления. Так, реконфигурируемый интеллект на базе искусственной нейронной сети может быть более эффективно реализован при помощи ПЛИС, допускающих наиболее детальные изменения в конфигурации.

На основе проведенного в диссертации анализа сделан вывод, что для автономных систем с реконфигурируемым интеллектом, в частности для промышленных роботов, важную роль играет также реализация управления реконфигурацией системы, так как решение о реконфигурации может приниматься автоматически в соответствии с заданным набором критериев. Управление реконфигурацией системы, таким образом, должно осуществляться собственным интеллектуальным алгоритмом, в общем случае отличным от используемого основным интеллектом АвСУ. Выбор реализации интеллектуального управления реконфигурацией системы может определяться ожидаемыми условиями ее работы, доступными вычислительными ресурсами и общей степенью автоматизации системы.

Среди условий реконфигурации интеллекта АвСУ выделены такие общие группы, как смена миссии системы, изменение условий внешней среды и изменение способов достижения поставленной цели, среди которых выделен аварийный отказ части оборудования и штатную смену части аппаратного или программного инструментария. Наибольшая степень автоматизации системы достигается при учете всех перечисленных условий.

Управление реконфигурацией интеллекта АвСУ может осуществляться на стратегическом уровне, подразумевающем постановку общих целей в ходе работы системы, тактическом уровне управления, подразумевающем выбор оптимального способа решения конкретной цели, и операционном уровне, подразумевающем генерацию управляющих команд средств взаимодействия системы с внешней средой. В общем случае, чем выше уровень управления реконфигурацией интеллекта, тем крупнее может быть масштаб минимального элемента конфигурации. Кроме того, для разных уровней управления могут быть применены различные способы реализации интеллектуальных методов управления реконфигурацией.

Обоснован выбор методов для решения задачи реконфигурации интеллекта в автономных системах управления.

В заключительной части главы поставлена задача создания механизма реконфигурации интеллекта и предложены пути её решения.

Вторая глава посвящена автономной системы управления на основе разработки архитектуры процессора, состоящего из набора реконфигурируемых вычислительных элементов, объединенных друг с другом и входными и выходными буферами данных при помощи гибкой управляющей логики (рисунок 3).

Входные данные

С

"I

Входные буферы данных

ш \

а управления информационными потоками

ТГ'И

ж

Вычисли- Вычисли- Вычисли-

тельный тельный тельный

блок блок блок

ш

я логика управления информационны*

ш:

3

Выходные буферы данных

1Г,

Рисунок 3. Архитектура процессора с реконфигурируемыми информационными потоками Реконфигурирование под выполнение конкретной задачи осуществляется посредством формирования соответствующего информационного потока с использованием одного или нескольких вычислительных элементов и настройки управляющей логики входных и выходных буферов на прием и выдачу данных, обрабатываемых данным потоком (рисунок 4).

=>

Рисунок 4. Пример конфигурации информационного потока с управлением данными

Реконфигурирование выделенных вычислительных блоков позволяет, с одной стороны, достичь высокой степени гибкости и производительности за счет создания оптимальной аппаратной структуры вычислителя для решения конкретных задач, а с другой стороны, обеспечивает простоту масштабирования системы в широких пределах и высокую надежность за счет реконфигурирования ее отдельных модулей, не затрагивающего работу системы в целом.

Создана математическая модель динамически реконфигурируемых процессоров (ОЯР).

Пусть система команд динамически реконфигурируемого процессора (ОЯР) представляет собой множество, включающее в себя все команды, доступные в течение некоторого промежутка времени мк:

А*

где а?' - команда ЭЯР под номером /', п(Ык) - общее число команд в системе команд. Тогда, проводя анализ обобщенной структурной схемы ЭИР, имеем, что А"' сА,А =

Предполагая постоянство системы команд контроллера О ИР, можно утверждать следующее: А - А„„„ и

гДе Асот, = К™/ }"0 " набор команд контроллера О ИР с мощностью М;

= набоР команд ЭЯР, который адаптируется к решаемым

задачам и мощность которого равна И-М-1.

Адаптивность ВИР заключается в том, что из всего множества команд Б ЯР выбирается некоторое подмножество

Аы> =

аЛар! ),=о '

которое будет действительно в течение промежутка времени А1к и где р(А1к)<Ы-М

Таким образом, система команд ОЯР, действительная в течение некоторого промежутка времени, представляет собой объединение двух подмножеств:

Подмножество А"Хл системы команд О ЯР, формируется следующим образом

адар! * Лсж1ар1

где /•'-преобразование, которое заключается в поиске для некоторого вектора решаемых задач Т бинарного маскирующего вектора № с длиной, равной мощности множества А^р, Ш = ||м>,|, je(0,N-Mгде и- е {ОД},..

В общем виде преобразование ^ является трудно формализуемым, поскольку его вид определяется множеством факторов (например, количеством доступных команд ОКР, реализованных в виде конфигурационных файлов для ПЛИС, их функциональным назначением и техническими характеристиками, системой команд управляющего модуля).

Одна из основных функций компилятора для ЭЯР сводится к генерации вектора, длина которого равна мощности А^,

где Т - вектор решаемых задач; t -дискретное время; - вектор, в котором формализованы технические характеристики реально доступных команд DRP; Аст, - вектор, в котором формализованы технические

характеристики управляющего модуля.

Как видно из формулы, векторная функция / является функцией

1

дискретного времени, у которого минимапьныи шаг равен величине ——, где

J Ctrl

far-тактовая частота контроллера DRP.

В качестве формализованного представления вектора решаемых задач Т может применяться входное описание проекта на языке программирования высокого уровня (например, C/C++ или Java) или/и языке описания аппаратных средств (например, VHDL или Verilog).

В работе сделан вывод, что классические процессоры являются лишь частным случаем DRP, имеющим существенные ограничения в функциональных возможностях.

Третья глава посвящена разработке компилятора для DRP с учетом оптимизации аппаратной архитектуры и функционального уровня моделирования. Динамически реконфигурируемый процессор (DRP) имеет новую программируемую архитектуру, которая позволяет осуществлять переключение каналов с временным мультиплексированием. Каждый канал передачи данных рассматривается как "Контекст", состоящий из многих оперативных единиц, единиц хранения и проводных соединений между ними. Это позволяет DRP выполнять очень сложные параллельные вычисления.

Тем не менее, эти новые процессоры должны быть конкурентоспособными с существующими сериями ПЛИС, которые имеют следующую архитектуру:

■CPLD (Complex Peogeammable Logic Device), устройства, использующие для хранения конфигурации энергонезависимую память (.Flash или EEPROM)\

■FPGA (Field Peogeammable Gate Аггау), устройства, использующие для хранения конфигурации энергозависимую память, которая требует инициализации после включения питания.

Следует отметить, что в высокопроизводительных системах управления наиболее употребимыми в настоящее время являются устройства FPGA, обладающие существенно большей логической емкостью и аппаратными ресурсами для выполнения основных вычислительных операций.

Компилятор играет важную роль в этом. Указываются две основные проблемы в разработке компиляторов для DRP: во-первых, среда программирования должна поддерживать параллельный способ организации вычислений, во-вторых, чтобы конкурировать с ПЛИС, компилятор должен быть удобным в использовании и иметь возможность динамического

повторного использования ресурсов, там самым обеспечивать высокую эффективность.

Остаются традиционные проблемы, такие как области ограничений, а также использования ресурсов по горизонтали и по вертикали (с временным мультиплексированием).

т

Высокоуровневый синтез

I

I

«...

_. /к

Z^7 ir

2

z:

Мультиконтекстные модули Verilog

ч___у

т

т

Инструмент технологии отображения

т

Маршрутизатор

т

Интегрированная среда разработки

Итеративный оптимизатор

Генератор тестов

Визуализация | алгоритма

Визуализация состояний

Визуализация маршрутов

Код STC

ъ

Код РЕ

J

"Г" т

Встроенный отладчик

"4

Симулятор Verilog

Рисунок 5. Поток компиляции и среда разработки для DRP.

В диссертации разработан интегрированный управляющий компилятор для DRP. Разработанный компилятор включается в систему, как показано на рисунке 5, она включает в себя высокоуровневый (поведенческий) синтез (HLS), инструмент технологии отображения, маршрутизатор, отладчик и интегрированную среду разработки (IDE) с графическим пользовательским интерфейсом.

В диссертации определена область эффективности и соответствия требованию высокого уровня синтеза.

Проведено сравнение нескольких контекстов DRP и контекста реконфигурируемых устройств, таких как FPGA, хотя эти две архитектуры кажутся разными, производительность была практически одинаковой, по двум причинам. Во-первых, использование логики арифметических операций

в зависимости от архитектурных особенностей ПЛИС и DRP, во-вторых, возможность распараллеливания процесса вычислений. Основной характеристикой DRP является его высокая эффективность за счет динамического переключения контекста. Компилятор должен заполнить контекст не только в двух пространственных измерениях, но и по времени. Все ресурсы в равной степени должны использоваться в контекстах. Но в большинстве случаев их трудно сбалансировать. Эта задача в диссертации решена путем объединения контекстов максимального использования ресурсов в один контекст, не превышая допустимый максимум для этого контекста.

DRP является крупнозернистым, мультиконтекстным,

реконфигурируемым ядром, которое может быть интегрировано с приложением специализированных интегральных схем (ASIC). Большинство других реконфигурируемых архитектур, в том числе FPGA, являются трудно управляемыми. Архитектуры разработанного DRP представляет собой самостоятельный конечный автомат, состоящий из нескольких оперативных единиц хранения, элементов обработки (РЕ) и связей между ними. DRP достаточно быстро и удобно управляем. Изменение, которое происходит в течение одного тактового цикла (менее наносекунды) называется "переходным состоянием контроллера (STC)".

DRP состоит из произвольного количества элементов ("плитки"). Разработанный DRP состоит из восьми элементов на чипе. Как показано на рисунке 6, каждая плитка состоит из 64 ЭО, STC, а также одно-или двухпортовой встроенной памяти по всему краю, VMEM, которая имеет размер в 8-бит, 256-слово памяти синхронизированы с одним входом данных и двумя выходами данных. И разрядность и глубина может быть расширена с помощью четырех единиц, не занимая любую РЕ. Главный контроллер перехода (STC), расположенный в центре плитки, контролирует контекст и переходные состояния на основе внутренней таблицы переходных состояний. Разработанный DRP может выполнять несколько процессов одновременно. Каждый РЕ (рисунок 7) имеет 8-битное арифметико-логическое устройство (ALU), блок обработки данных (DMU) для 8-разрядных сдвига и 1-битных операций логики, 8-разрядный регистр файл блока (РФС), 8-битный триггерный блок (ФФУ), и провода переключателей. До 16 различных кодов конфигурации может храниться на чипе. Дополнительные коды можно скачать на лету из внешней памяти.

Разработан интерфейсный инструмент для компиляции потока на основе языка Си. Инструмент извлекает случаи параллелизма путем создания графа управления потоками данных (CDFG), который описывает каждый шаг на основе заданных ограничений. В отличие от микропроцессоров, тактовая частота DRP меняется, так как каждый ресурс имеет свою собственную задержку.

НМЕМ НМЕМ НМЕМ НМЕМ

УМЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМ ЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМ ЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

Главный контроллер перехода

УМ ЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

УМЕМ РЕ РЕ РЕ РЕ РЕ РЕ РЕ РЕ УМЕМ

НМЕМ НМЕМ НМЕМ НМЕМ

КИ

Рисунок 6. Структура плитки в О ИР Шина флагов Шина данных

Вх. флаг

5 я

З ю

Ш

. КС

иэ

л

Р

и

и

<и

Си

Г<

Вых. флаг

Рисунок 7. Архитектура элемента обработки (РЕ)

Блок-схема высокоуровневого (поведенческого) синтеза НЬБ показана слева на рисунке 8. ;

Рисунок 8. Блок-схема высокоуровневого (поведенческого) синтеза НЬБ для АвСУ.

Структура построена так, чтобы сократить время синтеза. Язык С (или объектно-ориентированного языка-ЕЮЬ) переводится в управление графа (СРв). Оптимизируя СРв, получен СОБС. Планирование, распределение путей данных, модуль контроля синтеза и распределения обрабатываются с помощью СЭРв. Модуль списка состояний вектора планирования (СУЬБ) использует алгоритм эффективного распределения ресурсов в соответствии с заданными ограничениями. Выполняется ликвидация избыточности.

Дополнительные возможности для ОЯР:

Использование крупнозернистой структуры

- РЕ уровень декомпозиции для сумматора, вычитания, сравнения.

- Инструкции для битового уровня манипуляции

Задержка и ограничение области на уровне РЕ

- выбор входов задержки

- область ограничения

- устройства задержки

- регистры для хранения информации

Для достижения наилучшей эффективности мульти-контекста

- использование распределения для наилучшего использования РЕ

Использование контекста на основе конечного автомата

- мультиплексор для регистров

- специализированный язык описания аппаратуры

Установлено, что из-за большого числа РЕ в ЭИР шаги обработки данных различны, что является отдельной задачей

Для достижения более высокой эффективности обработки элементов осуществлен синтез техники, называемой многоступенчатым-распределением. Если верхний предел числа элементов обработки ограничен в шаге, то операция, которая превышает предел, переходит к следующему шагу. Тем не менее, шаг может быть изменчивым, не достигая предела.

Устройство синхронизации позволяет запоминать установившиеся связи после определения адреса входного сигнала, тем самым не ограничивать число элементов обработки в шаге.

Техника многоступенчатого распределения помогает уменьшить число контекстов на основе объединения РЕ на одном шаге. Работа метода идентична работе мультиплексора. Разработанная техника ОЯР позволяет хранить больше шагов, чем число контекстов, которая ограничена размером конфигурация памяти в РЕ. Особое внимание уделяется времени задержки.

В четвертой главе описана реализация и апробация разработанных методов и алгоритмов.

Число оперативных единиц, выделенных в каждом контексте показаны на рисунке 9. Расчеты производились используя следующие четыре правила распределения.

• Одноступенчатое распределение (ББА).

Дает много оперативных единиц для выполнения операций добавление, сравнение и выбор при 8, 9 и 10 контекстах и незначительное количество в других случаях.

• Многоступенчатое распределение (MSA).

Приводит к сокращению общего числа контекстов примерно вдвое по сравнению с одноступенчатым распределением, хотя общее число оперативных единиц увеличивается.

• Одноступенчатое распределение с эксплуатационными ограничениями блока (SSA + ОК).

По сравнению двумя вышеперечисленными способами, происходит ограничение числа оперативных подразделений до 128 (число единиц в двух плитках), но увеличивается и число контекстов, связанных с такими операциями как добавление, сравнение и выбор (контекст 8 до 12),. Это происходит из-за введенных ограничений. Наблюдается уменьшение пиков.

Многоступенчатое распределение с эксплуатационными ограничениями блока (MSA + ОК).

Ограничение количества единиц до 128 за контекст, дает среднее число оперативных единиц без увеличения числа контекстов. Это случай дает лучшие результаты с точки зрения баланса между управляющей и вычислительной частью «производительность / площадь».

250

200 -

150

я

S

а

э 100

50

<— SSA

- л- - - MSA

- - о - - SSA + OK

MSA + ОК

0

0 5 10 15

Контекст

Рисунок 9. Количество оперативных единиц, используемых в контексте

декодера Витерби. Разработано программное обеспечение на основе полученных диссертации результатов.

Программное обеспечение позволяет автоматизировать выполнение различных этапов разграничения потоков данных в информационно-измерительной системе: определение нечетких множеств

Для оценки эффективности использовались два критерия контекст и площадь. Чтобы оценить контекст, введен коэффициент использования контекста

С,„ =С/16

где С -число контекстов, 16- число контекстов, которые могут быть сохранены в памяти на разработанном DRP. Если Crau > 1, то все контексты не могу храниться одновременно. Так как неиспользованные контексты доступны для будущих расширений или для других приложений, нижняя скорость лучше. Правила MSA самый низкий уровень контекста использования (рисунок 10).

Данные результаты были получены с учетом использования

OPF

максимального количества РЕ в контексте. Пусть ' - число оперативных единиц, выделенных в контексте /". Коэффициент оперативно работающих единиц определяется следующим образом и представлены в правой части рис. 10

Т[оРЕ,

ОРЕ = -

Стах{ОРЕ,}

Чем выше скорость, тем эффективнее использование площади. Объединяя несколько шагов распределения и эксплуатационные ограничения блока (MS А + ОК) дает лучшие результаты с точки зрения «производительность / площадь».

SSA + OK MSA

SSA + OK MSA + ОК

Рисунок 10. Коэффициент использования контекста (слева) и коэффициент оперативно работающих единиц (справа).

На рисунке 11 показана связь между задержкой по оценкам разработанного ЭИР и задержкой, полученной путем статического анализа (Р&Я) и задержкой ограничения. Близкое совпадение между результатами показывает, что разработанный метод работает хорошо. Насыщение кривой НЬБ указывает, что задержки имеют установившийся режим 50

Ограничение, не Рисунок 11. Зависимость задержки от ограничения

Пропускная способность зависит как от задержки, так и от числа циклов, необходимых для обработки данных. Цикл определяется по количеству запланированных шагов и последовательности конечных состояний (FSM). Зависимость между ограничением задержки и пропускной способностью схемы приведена на рисунке 12. Благодаря особой тщательности при установке мультиплексоров, многоступенчатое распределение (MSA) не влияет на пропускную способность цепи. Как показали исследования, задержка ограничения около 30 не дает лучшую пропускную способность.

SSA

—4-- ■ MSA

- ■ О- ■SSA + ОК

-MSA + ОК

20

30

40

50

60

70

Ограничение, не

Рисунок 12. Пропускная способность в зависимости от задержки

ограничении

Увеличение пропускной способности увеличения схемы распараллеливания.

можно дооиться за счет

ОСНОВНЫЕ РЕЗУЛЬТЫ РАБОТЫ

1. Проведено исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них процессов. Проведен анализ адаптивных свойств поведения автономных систем, которое обеспечивается такими системами управления.

2. Создана концепция дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС для автоматического обновления аппаратных средства автономных систем управления. Для автономной системы управления создан динамически реконфигурируемый процессор, который модифицирован под конкретную задачу, и может быть встроен в ПЛИС. Тем самым обеспечивается конфигурация информационного потока при управлении данными.

3. Разработана архитектура динамически реконфигурируемого процессора для автономной системы управления.

4. Разработана система управления для динамически реконфигурируемых процессоров.

5. Проведена апробация полученных результатов, которая показала высокую обоснованность и адекватность использования контекстов при организации автономных систем управления.

ОСНОВНЫЕ ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

Статьи в журналах, рекомендованных ВАК.

1. Павельев С.А., Круг П.Г. Реконфигурируемый интеллект на базе программируемых логических интегральных схем. Промышленные АСУ и контроллеры. №5, 2011. сс.43-49.

2. Павельев С.А., Ивченко В.Д., Круг П.Г., Матюхина Е.Н. Применение технологий реконфигурации интеллекта в автономных системах управления и мобильных роботах. Промышленные АСУ и контроллеры. №11, 2012. сс. 33-38

Публикации в других изданиях

3. Павельев С.А., Круг П.Г. Интеллектуальные методы проектирования систем на основе программируемых логических интегральных схем. Сб. тезисов Всероссийской конф. «Проведение научных исследований в области информационно-телекоммуникационных технологий». Москва, 2010. сс. 129132.

4. Павельев С.А., Круг П.Г. Реконфигурация интеллекта автономных систем управления, реализуемого на основе программируемых логических интегральных схем. Сб. трудов XIV Всероссийской научно-технической конференции НИТ-2011 - М.: МГУПИ. 2011, сс.147-152.

5. Павельев С.А. Технологии реконфигурирования интеллекта автономных систем для информационного общества. Сб. тезисов межд. молодежной конф. «Информационные системы и технологии». Москва. МТУСИ.2012. сс. 69-72.

6. Павельев С.А. Реконфигурация интеллекта в автономных системах управления и мобильных роботах Российско-австрийский семинар по информационно-коммуникационным технологиям. Российский дом науки и культуры. Вена, Австрия. 1-2 октября 2012 г.

7. Павельев С.А., Катаева М.С., Круг П.Г., Лупачев А.А., Яковицкий C.B. Интеллектуальная система раннего оповещения о возможности возникновения техногенных катастроф на компрессорных станциях газовых и нефтяных трубопроводов. Сб. тезисов Всероссийской конф. «Проведение научных исследований в области информационно-телекоммуникационных технологий». Москва, 2010. сс. 133-135.

8. Павельев С.А., Игнатов А.С., Катаева М.С., Круг П.Г. Обзор интеллектуальных алгоритмов регулирования автомобильных потоков в

черте крупных городов. Сб. трудов межд. научн.-техн. конф. «Проблемы автоматизации и управления в технических системах» в 2-х т. Пенза: Изд-во ИГУ, 2011 - сс.81-85.

Авторские свидетельства, патенты, информационные карты и алгоритмы

9. Павельев С.А., Ивченко В.Д., Круг П.Г., Матюхина E.H. Программный комплекс исследования модели дистанционного перепрограммирования нечеткого интеллекта мобильных роботов, реализуемого на основе ПЛИС «ФАР-ИНТЕЛЛЕКТ». Свидетельство о государственной регистрации программы для ЭВМ №2012613946 от 27.04.2012 г. РОСПАТЕНТ, 2012.

Подписано в печать: 02.09.2013 Объём: 1 п. л. Тираж: 100 экз. Заказ № 422 Отпечатано в типографии «Реглет» 119526, г. Москва, ул. Бауманская, д. 33, стр. 1 +7(495)979-98-99, ww.reglet.ru

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

Московский государственный университет приборостроения и информатики

(МГУПИ)

На правах рукописи

04201362052 Г

Павельев Сергей Александрович

АВТОНОМНЫЕ СИСТЕМЫ УПРАВЛЕНИЯ НА БАЗЕ ДИНАМИЧЕСКИ РЕКОНФИГУРИРУЕМЫХ ПРОЦЕССОРОВ ДЛЯ ПРОМЫШЛЕННЫХ РОБОТОВ

Специальность 05.13.06 - Автоматизация и управление технологическими процессами и производствами (промышленность)

Диссертация на соискание ученой степени кандидата технических наук

Научный руководитель: д.т.н., проф.

Круг П.Г.

Москва-2013

Содержание

Список условных сокращений и обозначений......................................... 3

Введение....................................................................................................... 5

1. Исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них процессов. Анализ адаптивных свойств поведения автономных систем, которое обеспечивается такими системами управления........... 10

2. Создание концепции дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС для осуществления автоматического обновления аппаратных средств автономных систем управления...................................................................................... 64

3. Разработка системы управления для динамически реконфигурируемых процессоров............................................................. 92

4. Разработка архитектуры динамически реконфигурируемого процессора для автономной системы управления................................... 145

Заключение.................................................................................................. 175

Список использованной литературы......................................................... 176

Список условных сокращений и обозначений

АВУ - адаптивное вычислительное устройство АЛУ - арифметико-логическое устройство АО - алгоритмическое обеспечение АСД - адаптивное сжатие данных АЦП - аналого-цифровой преобразователь ДРВ - динамически реконфигурируемый вычислитель ДР ПЛИС - динамически реконфигурируемая программируемая логическая интегральная схема

ДРС - динамически реконфигурируемая система обработки информации

ДРМ - динамически реконфигурируемый модуль

ЗУ - запоминающее устройство

КВУ - комплементарное вычислительное устройство

НРС - нормальное рабочее состояние

ОЗУ - оперативное запоминающее устройство

ООП - объектно-ориентированное программирование

ОП - оперативная память

ОСРВ - операционная система реального времени ПД - память данных

ПЗУ - постоянное запоминающее устройство ПК - память конфигураций

ПЛИС - программируемая логическая интегральная схема

1111 - память программ

111111 - память программ процессора

ПТФ - прямые тригонометрические функции

ПЦОС - процессор цифровой обработки сигналов

РСП - реконфигурируемый сопроцессор

РУМ - резервный управляющий модуль

СБИС - сверхбольшая интегральная схема

СНАС - самонастраивающаяся адаптивная система

СНР - состояние неработоспособности

СОАС - самоорганизующаяся адаптивная система

УО - устройство обработки

УАСД - устройство адаптивного сжатия данных

ЦАП - цифро-аналоговый преобразователь

ЦСП - цифровой сигнальный процессор

ЭВМ - электронно-вычислительная машина

ЭВС - электронно-вычислительное средство

CISC - Complete (Complex) Instruction Set Computer

DISC - Dynamic Instruction Set Computer

DMA - Direct Memory Access

DPMC - Dual-Port Memory Controller

DSP - Digital Signal Processor

EAB - Embedded Array Block

FIFO - First Input First Output

FPGA - Field Programmable Gate Array

FRAM - Ferromagnetic Random Access Memory

HPI - Host-Port Interface

I2C - Inter-IC bus

ISA - Industrial Standard Architecture

JPEG - Joint Photographic Experts Group

JTAG - Joint Test Automation Group

LZW - Lempel-Ziv-Welch encoding

MAC - Multiplication and Accumulation

MIMD - Multiply Instruction Multiply Date

MPEG - Motion Pictures Experts Group

NOP - No Operations

PAM - Programmable Active Memories

PCI - Peripheral Component Interconnect

PE - Processing Element

RAM - Random Access Memory

RISC - Reduced Instruction Set Computer

RLE - Run-Length Encoding

RTOS - Real-Time Operating System

RTCP - Real-Time Control Protocol

RTP - Real-time Transport Protocol

RTSP - Real-Time Streaming Protocol

SCU - Standby Control Unit

SDRAM - Synchronous Dynamic Random Access Memory

SISD - Single Instruction Single Date

SIMD - Single Instruction Multiply Date

SPI - Serial Peripheral Interface

SPIHT - Set Partitioning in Hierarchical Trees

SRAM - Static Random Access Memory

VHDL - Very high speed integrated circuits Hardware Description Language

Введение

В настоящее время автономные системы управления (АвСУ) и промышленные роботы в частности, реализованные с применением искусственного интеллекта, все шире внедряются в различных отраслях промышленности, транспорта и в задачах, где непосредственное участие человека невозможно или связано с высоким риском. На практике, нередки случаи, когда вследствие изменения условий работы, изменения целей АвСУ и способов их достижения, возникает необходимость в модификации интеллектуальных алгоритмов. Если АвСУ используется в удаленной или труднодоступной местности (на большой глубине, в космосе и т.п.), непосредственный доступ к ней может быть сопряжен с существенными финансовыми и временными затратами или вовсе невозможен. Дистанционная модификация интеллекта позволяет решать эту проблему и повышать эффективность использования АвСУ.

Анализ научно-технической литературы (Д.А. Поспелов, М.А. Гаврилов,

B.М. Глушков, В.А. Горбатов, C.B. Емельянов, A.A. Красовский, Б.Н. Петров, ЯЗ. Цыпкин, Т. Sato, H. Watanabe, К. Shibata, M. Vorbach, R. Becker, M. Motomura, A. DeHon, J. Wawrzynek, J.P. Cardoso, M. Weinhardt, S. M. Trimberger, J. Hauser, J. Wawrzynek, T.J. Callahan, J.R. Hauser, J. Wawrzynek,

C.K. Wakabayashi, M. Xu, F.J. Kurdahi и др.), нормативно-технической документации и других материалов показал, что существующие в настоящее время технологии повышающие живучесть систем, функционирующих автономно в течение продолжительного времени, не являются достаточно эффективными на всем пространстве возможных ситуаций. В то же время, высокая стоимость аналогов, реализуемых на основе технологий дублирования и резервирования функциональных узлов, не позволяет их внедрять с приемлемой степенью рентабельности, а, следовательно, они не способны решать проблему увеличения жизненных циклов АвСУ в целом. Кроме того, данный подход не предусматривает возможности изменения целей задания промышленных роботов, повышая живучесть только в случае выхода из строя отдельных частей оборудования.

Актуальность задачи реконфигурирования аппаратных средств также обуславливается возрастающим несоответствием между сроком жизненного цикла автоматизированных устройств (например, используемых в интеллектуальных зданиях, автомобилях, технологических процессах) и стремительной скоростью развития информационных и коммуникационных технологий (ИКТ). Функциональный срок жизненного цикла автоматизированных устройств, как правило, достаточно продолжителен и достигает от 5 до 50 лет. Однако, ИКТ развиваются гораздо быстрее,

претерпевая существенные изменения в рамках 0.5-5 лет. Таким образом, технологии, используемые в автоматизированных устройствах, могут устаревать, а все возможности новых технологий используются ими не в полной мере или даже не используются вовсе. На сегодняшний день возможно лишь обновление программного обеспечения автоматизированных устройств, и даже оно затруднено в системах, выполняющих критически важные функции. Обновление аппаратных средств производится лишь тогда, когда продолжение использования старых устройств становится невозможным, затраты на их обслуживание становятся неприемлемыми и, следовательно, требуется замена всего автоматизированного устройства, что обычно обходится для производителей и пользователей очень дорого.

В таких условиях перспективной элементной базой для интеллектуальных АвСУ являются программируемые логические интегральные схемы (ПЛИС), которые представляют собой платформу для создания реконфигурируемых высокопроизводительных цифровых схем и устройств, проектируемых с минимальными материальными и временеными затратами. Наличие у современных ПЛИС режимов изменения внутренней структуры в реальном масштабе времени позволяет создавать на их основе устройства с быстрой перестройкой выполняемых функций.

Разработка и последующее внедрение метода дистанционной модификации интеллекта АвСУ, реализуемого на основе технологий реконфигурируемых вычислений и ПЛИС, является, безусловно, актуальной научной задачей, решение которой по предварительным оценкам позволит повысить срок жизненного цикла автономных систем управления в некоторых задачах применения на 15-20%.

Настоящая работа посвящена решению этих задач. Разрабатываемые и исследованные в диссертации модели могут быть использованы при разработках искусственных автономных систем управления.

На основании изложенного тема диссертации является актуальной.

Цель и задачи работы

Целью диссертационной работы является разработка метода динамического реконфигурирования путей данных для их обработки в автономных системах управления, способного обеспечить адаптивное поведение в сложной, изменяющейся со временем внешней среде. Для достижения поставленной цели было необходимо решить следующие задачи:

1. Исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них

процессов. Анализ адаптивных свойств поведения автономных систем, которое обеспечивается такими системами управления.

2. Создание концепции дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС для осуществления автоматического обновления аппаратных средств автономных систем управления.

3. Разработка системы управления для динамически реконфигурируемых процессоров

4. Разработка архитектуры динамически реконфигурируемого процессора для автономной системы управления.

Научная новизна

1 .Разработан метод надежного дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС с многодоменной архитектурой.

2. Создана математическая модель динамически реконфигурируемых процессоров (ЭКР).

2. Разработка компилятора для динамически реконфигурируемых процессоров с учетом оптимизации аппаратной архитектуры и функционального уровня моделирования. Динамически реконфигурируемый процессор имеет новую программируемую архитектуру, которая позволяет осуществлять переключение каналов с временным мультиплексированием.

3. Осуществлено распараллеливание процесса вычислений на основе создания графа управления потоками данных (СОБС), который описывает каждый шаг на основе заданных ограничений. Распараллеливание процесса вычислений дало возможность работать с каналами передачи данных не только в двух пространственных измерениях, но и во времени.

4. Решена задача балансировки каналов передачи данных путем объединения максимального использования ресурсов в любом канале, не превышая его допустимый максимум.

Практическая ценность работы заключается в том, что на основе научных результатов, полученных в диссертационной работе предложена концепция построения интеллектуальных систем управления роботами и другими сложными динамическими объектами. Сформулированы ключевые положения, составляющие ее ключевую основу. Предложенная концепция позволяет осуществлять простое и автоматическое обновление аппаратных средства устройства, что существенным образом сокращает затраты производителя/поставщика услуг. Создана среда разработки для динамически реконфигурируемого процессора, используемого в автономных

системах управления. Созданное алгоритмическое и программное обеспечение, позволяющее оперативно осуществлять реконфигурацию потоков данных, защищено свидетельством о программном обеспечении и внедрено на ряде предприятий приборостроения, что подтверждается соответствующими актами внедрения.

Методы исследования:

В работе использовались методы математического моделирования, теории программирования, параллельных вычислений, математической логики, теории графов, передачи данных.

На защиту выносятся:

1. Концепция дистанционного реконфигурирования программно-аппаратных средств на базе ПЛИС, которая подразумевает надежную загрузку новых схем ПЛИС в активное устройство на основе метода реконфигурирования ПЛИС с много доменной архитектурой. Многодоменная архитектура ПЛИС вместе с методом надежного реконфигурирования предоставляют возможность обновления программного и аппаратного обеспечения непосредственно во время функционирования устройства.

2. Метод реконфигурирования включает следующие процедуры, выполняемые между сервером реконфигурирования и модулем реконфигурирования: аутентификация, инициализация, самопроверка, реконфигурирование и проверка состояния.

3. Динамически реконфигурируемый процессор (ОЫР), имеющий новую программируемую архитектуру, которая позволяет осуществлять переключение каналов передачи данных с временным мультиплексированием (контекст), состоящий из многих оперативных единиц, единиц хранения и проводных соединений между ними, что позволяет ОКР выполнять очень сложные параллельные вычисления.

4. Интерфейсный инструмент для компиляции потока данных для динамически реконфигурируемого процессора.

Реализация результатов.

Разработанные программные средства входят в состав программного обеспечения, которое используется для исследования модели дистанционного перепрограммирования нечеткого интеллекта промышленных роботов, реализуемого на основе ПЛИС «ФАР-ИНТЕЛЛЕКТ». На данное программное обеспечение получено свидетельство о государственной регистрации программ для ЭВМ РОСПАТЕНТ № 2012613946 от 27.04.2012 г. Данный программный продукт используется в научно-исследовательских работах в Московском государственном

университете приборостроения и информатики, в Национальном исследовательском университете «Московский энергетический институт». Разработанные методические принципы реконфигурации интеллекта в автономных системах использованы в учебном процессе при подготовке специалистов по ГОСВПО 220102 на кафедре «Автоматизированные системы управления и информационные технологии» Московского государственного университета приборостроения и информатики.

Достоверность полученных результатов. Достоверность полученных результатов подтверждена:

-экспериментальными данными и математическим моделированием предложенных методов на ПЭВМ;

-разработкой действующих программных средств, подтвержденных свидетельствами об официальной регистрации;

-результатами использования этих программ на ведущих организациях и предприятиях страны.

Апробация работы. Наиболее важные результаты докладывались на Всероссийской конференции «Проведение научных исследований в области информационно-телекоммуникационных технологий» (г. Москва), XIV Всероссийской научно-технической конференции НИТ-2011 (г. Москва), Всероссийской конференции «Проведение научных исследований в области информационно-телекоммуникационных технологий» (г. Москва), международной молодежной конференции «Информационные системы и технологии» (г. Москва), научно-технической конференции «Проблемы автоматизации и управления в технических системах» (г.Пенза), на Российско-австрийском семинаре по информационно-коммуникационным технологиям (г. Вена, Австрия).

Публикации. По материалам диссертационной работы опубликовано девять научных работ, в том числе две в журналах, входящих в перечень ВАК, а также получено свидетельство о государственной регистрации программ для ЭВМ РОСПАТЕНТ № 2012613946 от 27.04.2012 г.

Структура диссертации. Диссертация состоит из введения, четырех глав, заключения, списка литературы из 246 наименований и 0 приложений.

Основная часть диссертации содержит - 191 страницу машинописного текста, включая 93 — рисунка и 1 — таблицы.

1. Исследование технологий автономных систем управления на базе реконфигурируемых блоков и детальное изучение происходящих в них процессов

1.1. Проблема производительности многопроцессорных систем

Многопроцессорные вычислительные системы (МВС) предназначены для решения сложных задач, для чего от МВС требуется очень высокая производительность. Существует несколько путей достижения высокой производительности многопроцессорных вычислительных систем.

В настоящее время успехи развития МВС обеспечиваются в основном за счет роста технологических возможностей, в частности за счет уменьшения топологических размеров при изготовлении кремниевых микросхем, вследствие чего повышается плотность компоновки вентилей на одном кристалле и возрастает скорость работы процессоров.

Помимо технологических путей повышения производительности вычислительных систем существуют алгоритмические, программные и архитектурные методы. Алгоритмические методы сводятся к построению более эффективных математических методов решения задач. Программные методы состоят в разработке программ, обеспечивающих эффективное использование вычислительных систем, включая память, каналы связи и т.п.

Наконец, важнейшим направлением повышения производительности вычислительных систем являются архитект