автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.13, диссертация на тему:Структурные методы совершенствования подсистем накопителей на магнитных дисках ЭВМ

ВВЕДЕНИЕ . €

Раздел I. АНАЛИЗ СУЩЕСТВУЮЩЕГО ПОЛОЖЕНИЯ В ОБЛАСТИ

ОРГАНИЗАЦИИ ПОДСИСТЕМ НМД

1.1. Идеология построения подсистем накопителей на магнитных дисках . S

1.2. Критерии оценки производительности подсистем НМД №

1.3. Известные пути повышения производительности подсистем НМД.

1.3.1. Развитие накопителей на магнитных дисках Z

1.3.2. Методы оптимизации очередей НМД.

1.3.3. Методы оптимизаций очереди информационного канала.

1.3.4. Применение независимого канала для команд

1.3.5. Другие методы повышения производительности подсистем НМД.

1.4. Недостатки существующей организации подсистем НМД

1.4.1. Неполное использование возможностей аппаратуры подсистем.

1.4.2. Большие накладные затраты для управления подсистем НМД.

1.4.3. Неудовлетворительное значение показателя "стоимость-использование"

1.4.4. Трудности внедрения новых НМД в вычислительные системы.

1.5. Тенденции развития организации подсистем НМД . £

1.6. Постановка задачи.S

Раздел 2. ОРГАНИЗАЦИЯ ПРОЦЕССОВ В ПОДСИСТЕМЕ НМД.

2.1. Подход к созданию модели.

2.1.1. Основные процессы, имеющие место при выполнении операций ввода-вывода с НМД.

2.1.2. Модель функционирования НМД в составе ЭВМ

2.1.3. Обобщенная модель подсистемы НМД.742.2. Организация известных подсистем НМД.

2.2.1. Подсистемы с независимым каналом для команд

2.2.2. Подсистемы с дисциплиной очереди канала

FiFO.

2.2.3. Подсистемы с дисциплиной очереди канала

SLTF .842.3. Разработка новой архитектуры подсистемы НМД.9о

2.3.1. Подсистемы с динамическим распределением управления между несколькими информационными каналами.

2.3.2. Подсистемы из НМД с дисковым процессором too

2.3.3. Дальнейшее развитие предложенной архитектуры подсистем НМД с дисковым процессором

2.3.4. Практическая реализуемость подсистем НМД с дисковым процессором.ИЗ

2.4. Выводы по разделу.И

Раздел 3. ИССЛЕДОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ ПОДСИСТЕМ НМД

3.1. Подход к исследованию производительности подсистем

3.I.I. Выбор критериев оценки подсистем НМД.

3.1.2. Особенности известных аналитических моделей подсистем НМД.

3.2. Построение вероятностной модели подсистем НМД с различной организацией

3.2.1. Переход от сетей Петри к системам массового обслуживания с конечным источником.

3.2.2. Построение аналитической модели

3.2.2.1. Общая модель для средней длины очереди

3.2.2.2. Общая модель для максимальной скорости передачи.1№

3.2.2.3. Применение общих моделей к подсистемам НМД с различной организацией

3.2.3. Точность построенной аналитической модели

3.3. Исследование производительности подсистем НМД . 18S

3.3.1. Подсистемы с дисциплинами FiFO и SLTF

3.3.2. Подсистемы с независимым каналом для команд

3.3.3. Подсистемы НМД с дисковым процессором.

3.3.4. Подсистемы НМД с динамическим распределением управления.

3.4. Направление дальнейших исследований.

3.5. Выводы по разделу.

Раздел 4. ОСОБЕННОСТИ РЕАЛИЗАЦИИ ДИСКОВЫХ ПРОЦЕССОРОВ

4.1. Идеология построения дисковых процессоров.1&

4.2. Структурная схема дисковых процессоров.

-54.3. Особенности конкретного применения структурной схемы дисковых процессоров .192.

4.4. Перспективы дальнейших разработок дисковых процессоров

4.5. Выводы по разделу.

Повышение производительности вычислительных систем (ВС) одновременно с понижением их стоимости является основной задачей развития вычислительной техники. В этом плане, накопители на магнитных дисках (НМД) и подсистемы, построенные на их основе, относятся к наиболее важным компонентам ВС.

Во-первых, НМД применяются в качестве расширения оперативной памяти (ОП) систем и на них сохраняются все постоянные файлы операционной системы (ОС), файлы потребителей и временные файлы для ассемблирования, трансляции, сортировки и т.д. Вследствие этого НМД составляют вместе с ОП и центральным процессором (Щ) ядро вычислительных систем, которое преимущественно определяет их производительность.

Во-вторых, цена периферийного оборудования на современном этапе составляет около 80% стоимости ВС /92/, а главная ее часть определяется НМД и аппаратными средствами для их подключения к системе. Таким образом подсистемы НМД оказывают большое влияние на общую стоимость ВС.

Технология производства НМД непрерывно совершенствуется, причем плотность записанной информации увеличивается в 4 раза каждые 5 лет /70/. Вместе с этим понижается удельная цена единицы запомненной информации. Сегодняшний уровень продольной плотности 600-800 бит/мм, который достигается за счет применения тонкопленочных покрытий или головок /31/, далеко не является предельным. Метод вертикальной магнитной записи позволяет повысить плотность информации как минимум на порядок. Ожидается, что в первых серийных НМД с вертикальной записью будет достигнута плотность 1200-1600 бит/мм, причем скорость передачи данных для больших накопителей будет 6 МВ/с Д4, 35/. В дальнейшем появятся НМД с продольной плотностью 4000-10000 бит/мм.

В отличив от самих накопителей, организация подсистем НМД за истекшее время мало изменилась и на современном этапе отстает как от уровня технологии НМД, так и от развития электронных устройств ВС. В последние годы производительность процессоров увеличивается за счет совершенствования элементной базы и их архитектуры. В соответствии с этим повышаются требования к производительности дисковой памяти в ВС. Совершенствование самих накопителей не обеспечивает достаточно быстрый рост производительности подсистем, потому что время доступа уменьшается сравнительно медленнее. Существующая организация подсистем НМД ориентирована на минимизацию их электронного оборудования, причем обеспечивается только частичный параллелизм внутри самих подсистем. Поэтому, в случаях ЭВМ высокого быстродействия потребности в высокой производительности дисковой памяти удовлетворяются путем параллельного подключения к ЭВМ нескольких подсистем НМД, что требует наличия большого числа высокоскоростных каналов для непосредственного доступа к ОП этих машин. Принимая во внимание нынешний уровень скорости передачи НМД 3 МВ/с и будущие ее значения 6 МВ/с и выше, такой подход экономически нецелесообразен или даже практически неприменим. В связи со всем сказанным, очевидно, сегодня существует необходимость в новой организации подсистем, позволяющей достигать более высокой их производительности при меньшем числе каналов и накопителей в ВС.

Новые решения в области архитектуры подсистем НМД особенно важны для электронной промышленности HP Болгарии, поскольку она имеет специализацию в рамках СЭВ по производству НМД и является их крупнейшим поставщиком в СССР и остальные страны социалистического содружества. Значимость и актуальность этой проблемы увеличивается тем, что на настоящем этапе развития вычислительной техники уже намечаются некоторые изменения в организации подсистем НМД, связанные с использованием интеллектуальных периферийных устройств в будущих ВС и с стандартизацией их интерфейсов. Основная идея этих изменений состоит в том, что за счет увеличения аппаратно реализованных функций в подсистемах можно заменить командами высокого уровня большинство детальных программ для НМД, вследствие чего облегчается внедрение новых накопителей в ВС. В этом плане, вопросы новой организации подсистем НМД, нацеленной на повышение их производительности, надо решить именно сейчас, чтобы сочетать переход к интеллектуальным НМД с повышением производительности подсистем и избежать новых изменений в будущем.

В настоящей работе делается попытка увеличить производительность подсистем НМД за счет повышения параллелизма внутри самих подсистем до максимально возможного его уровня.

3,5. Выводы по разделу

1. Построена аналитическая модель, отличающаяся: тем, что единым методом, основанном на теории массового обслуживания с конечным источником, получаются максимальная скорость передачи и средняя длина очереди подсистем НМД с различной организацией. Она может быть использована для: сравнительного анализа разных подсистем НМД, а также для оценки при выборе подсистем НМД.

2. Получена количественная оценка производительности подсистем НМД с дисковым процессором и буферной памятью, которая показывает, что при прочих равных условиях максимальная скорость передачи подсистемы повышается на 26-55% по отношению к подсистемам с известной дисциплиной SL TF.

3. Получена количественная оценка производительности подсистем с динамическим распределением управления между несколькими информационными каналами, которая показывает, что в случае двух каналов, использующих дисциплину SLTF, и при прочих равных условиях максимальная скорость передачи повышается на 10-16%.

4. улучшение технических параметров самих НМД оказывает меньшее влияние на производительность подсистем, чем применение более совершенных способов их организации.

5. Выявлены перспективные направления, заключающиеся в совершенствовании алгоритмов оптимизации очередей НМД и информационных каналов для дальнейшего повышения производительности предложенных подсистем НМД со встроенной буферной памятью.

-18S-Раздел 4

ОСОБЕННОСТИ РЕАЛИЗАЦИИ ДИСКОВЫХ ПРОЦЕССОРОВ

Преимущества подсистем НМД со встроенными дисковыми процессорами выявлены в двух предыдущих разделах. Их реализация, однако, является крупной задачей, которая кроме разработки подобных НМД требует также переработки операционных систем и создания необходимых устройств системы ввода-вывода, которые должны составлять информационный канал дисковых подсистем с дисциплиной BUFF и ее вариантами. В рамках данной работы уже на настоящем этапе возможна и целесообразна разработка определенных структур дисковых процессоров.

В этом разделе обсуждаются некоторые особенности реализации ДСТ и предлагается структурная схема, основанная на применении микро-ЭВМ на процессорных секциях. Оригинальность этой структуры признана Институтом изобретений и рационали-заций (ИИР) в Софии и на нее выдано авторское свидетельство per. № 57053/18.6.82. На ее основе построен ряд конкретных устройств при выполнении научно-исследовательских и опытно-конструкторских тем государственного плана Центрального института вычислительной техники (ЦИИТ) в Софии, а именно:

- "НМД емкостью 100 MB для СМ ЭВМ - СМ 5404",

- "НМД емкостью 80 MB для СМ ЭВМ - СМ 5412",

- "Система конечных испытаний (СКИ) для НМД емкостью 80 MB СМ 5412".

4.1. Идеология построения дисковых процессоров

Анализ существующего состояния технологии ИС вн. 1.5 показывает, что микропроцессорное устройство управления, являющееся главной частью дискового процессора, может быть скомпоновано из небольшого числа ИС. С другой стороны, необходимая буферная память в ДП может быть реализована всего на нескольких ИС (например, для памяти емкостью 4 кВ достаточно иметь две ИС типа 1809РУ1). Из этого следует, что цена отдельных компонентов ДП и все производственные расходы могут быть достаточно низкими.

Разработка устройств, управляющих работой НМД, однако, попрежнему остается сложной задачей. Ее решение требует участия высококвалифицированных специалистов, а также значительного периода времени для создания проекта, конкретизации решений, построения, отладки и испытаний опытных образцов и т.д. При этом расходы на разработки могут быть значительными /27/ и даже превышать производственные затраты. Кроме этого следует учесть задержки внедрения новых НМД в ВС из-за разработки ДП, что тоже является неблагоприятным фактором. Таким образом, есть достаточно оснований предполагать, что по мере развития технологии НМД и повышения скорости пе Ев дачи данных трудности подобного характера будут нарастать.

В этом смысле, а также учитывая непрерывное расширение номенклатуры НМД в странах социалистического содружества, целесообразно при разработке дисковых процессоров придерживаться следующей основной пели: создавать структуры ж устройства, которые как в принципе, так и на уровне конкретных решений могли быть использованы для более широкого круга НМД, а также для более широкого класса задач, в том числе для некоторых нестандартных применений.

В соответствии с этой основной целью разработки ДП их структура должна соответствовать следующим двум требованиям:

1. Структура ДП должна обладать гибкостью. Это требование относится к функциональным возможностям ДП. С одной стороны, структура ДП должна обеспечивать возможность иг: легкой перестройки для управления различными накопителями, отличающимися своей емкостью, скоростью передачи данных, числом цилиндров, магнитных головок и секторов, а также своими малыми интерфейсами, которые, в частности, могут быть и внутренними, т.е. неявно существовать в НМД в качестве интерфейса между запоминающим модулем и встроенным ДП. С другой стороны, гибкость структуры ДП должна учитывать системные аспекты НМД -обеспечивать возможность подключать НМД к более широкому кругу ЭВМ в соответствии с их программным обеспечением, а также в определенных пределах изменять формат информации на дорожках. Это касается состава команд ДП и алгоритмов их выполнения, а также определяется физическим интерфейсом, при помощи которого ДП НМД подключается к устройствам информационного канала. При этом наиболее важной является алгоритмическая гибкость дисковых процессоров.

2. Структура ДП должна обеспечивать возможность построения конкретных устройств, отличающихся минимальной ценой, габаритами и потребляемой мощностью. Это необходимо, чтобы ДП могли без существенных изменений быть использованы для больших НМД ЕС ЭВМ, для мини-НМД, встраиваемых в стандартную стойку СМ ЭВМ или же для микро-НМД, используемых в персональных компьютерах или интеллектуальных терминалах.

Эти два требования практически исключают возможность построения ДП только на основе ИС низкой и средней степени интеграции. На настоящем этапе существуют два возможные подхода к разработке ДП:

1. Разработка на основе однокристального микропроцессора. Поскольку эти микропроцессоры не обладают достаточным быстродействием, то в случав НМД с высокой скоростью передачи данных они остаются вне основного тракта данных. Функции, требующие высокого быстродействия - сравнение идентификатора или ключа блока данных, подсчет числа байтов в промежутках между подблоками и в самих подблоках информации в соответствии с форматом дорожки НМД и т.п. приходится реализовать обычными ИС. При этом теряется гибкость ДП, поскольку эту часть аппаратуры необходимо изменить при использовании, например, другого формата дорожки, а она практически составляет основную часть схем ДП.

2. Разработка на основе комплекта процессорных секций. В этом случав микро-ЭВМ может непосредственно выполнять все функции управления форматом дорожки, исправления и обнаружения ошибок в данных, сравнения по идентификатору или по ключу и т.д. Часть схемы, построенная на обычных ИС, остается относительно неизменной, поскольку она включает регистры сдвига для параллельно-последовательного преобразования данных или для генерации и проверки циклического избыточного кода, а изменение формата дорожки к ней не относится. Таким образом, на этом пути получаем ДП, применимые для более широкого круга задач.

4.2. Структурная схема дисковых процессоров

В связи с определенными в п. 4.1 требованиями к структуре ДП при решении ряда задач ЩИТ по комплексной прозсрамме разработки и внедрения в производство НМД большой емкости для СМ ЭШ была создана структурная схема ДП для НМД с параллельным интерфейсом передачи данных.

Структурная схема дискового процессора показана на рис. 4.1. ДП может подключаться к двум информационным каналам с помощью блоков передатчиков-приемников ИНТФА и ИНТФБ. Функции двухканального переключателя реализованы в блоке управления интерфейсами (БУИ), который разрешает конфликты при одновременном обращении к ДП со стороны контроллеров А и Б. Управление работой ДП осуществляется через управляющие регистры, в которые ЭШ заносит необходимую информацию о требуемой операции ввода-вывода. Управляющие регистры реализованы при помощи ОЗУ, регистров ошибок (РгОш) и секторного счетчика (СС). Их содержание доступно контроллерам, подключенным к интерфейсам А и Б, а также микро-ЭВМ, управляющей работой ДП. Для параллельно-последовательного и последовательно-параллельного преобразования данных применяется регистр сдвига, параллельные входы и выходы которого подключены к буферу ДП. В ДП также имеется схема для контролирующего и корректирующего кода (СККК), состоящая из регистра сдвига с обратной связью. Управление накопителем (запоминающий модуль) осуществляется при помощи нескольких регистров (РгУпр), выходные сигналы которых передаются накопителю через блок связи с накопителем (ИНТФ-БМД).

Центральное место в этой структуре занимает микро-ЭШ, построенная на процессорных секциях. Она содержит блок процессорных секций (ЦПЭ), блок микропрограммного управления (ШУ), конвейерный регистр микрокоманды (PiMK) и мик]х>прог

Выходные данные

I I

Рис. 4.1. Структурная схема дискового процессора. раммнуго память (МПЗУ). Особенностью является наличие ПЗУ для констант, в котором записаны все необходимые константы с разрядностью, соответствующей разрядности блока ЦПЭ. Б результате этого решения минимальное время цикла возрастает, т.е. не используется в известной степени быстродействие микрэ-ЭВМ, но зато обеспечивается гибкость структуры. В частности, основные микропрограммы ДП, управляющие работой при чтении, записи или коррекции считанных данных в соответствии с определенным форматом дорожки, могут оставаться без изменения, при условии, что в ПЗУ для констант будет заменено содержимое определенных ячеек, в которых хранятся такие величины как число байтов в подблоках и промежутках между ними, число секторов, головок, цилиндров и др. Адреса этих ячеек ПЗУ для констант фиксированы для подобных устройств, создаваемых на основе этой структурной схемы.

В ЕМУ реализована возможность условного перехода по внешним признакам, основная часть которых получается от запоминающего модуля (НМД), а остальные - от пульта управления и индикации. Наличие пульта является еще одной особенностью предложенной структуры. С его помощью можно осуществлять автономную работу ДП с целью форматирования пакета дисков НМД, диагностики некоторых ошибок запоминающего модуля или же самого ДП, что особенно важно для первоначальной настрэйки НМД со встроенным ДП в процессе производства, а также для устранения отказов в условиях эксплуатации НМД без участия ЭВМ. Подобные возможности реализованы во многих устройствах с микропрограммным управлением. Основная тактовая последовательность микро-ЭВМ получается при помощи схемы импульсов синхронизации (СИС) на основе тактов синхронизации, получаемых от накопителя при записи и чтении.

4.3. Особенности конкретного применения структурной схемы дисковых процессоров

Соответствие описанной структурной схемы требованиям разработки дисковых процессоров было проверено на практике путем реализации на ее основе нескольких конкретных устройств. При помощи этих устройств были решены проблемы настройки и испытаний опытных образцов НМД СМ 5404 и СМ 5412 в ЦИИТ и Объединенных заводах запоминающих устройств в Старой Заторе и были выполнены соответствующие темы государственного плана.

Накопители СМ 5404 и СМ 5412 отличаются по числу цилиндров, головок, секторов, по емкости НМД и скорости передачи данных. Они также отличаются и по своим интерфейсам. СМ 5412 имеет стандартный интерфейс для НМД типа СМД /8/, а СМ 5404 - интерфейс "Массовая память", причем он подключается к СМ ЭШ как показано на рис. 1.7. Внутри СМ 5404 существует нестандартный интерфейс "адаптер-запоминающий модуль", при помощи которого встроенное в НМД управляющее устройство (адаптер) управляет запоминающим модулем емкостью 100 MB.

Предложенная в п. 4.2 структурная схема была использована для создания нескольких разных адаптеров интерфейса "Массовая память", при помощи которых к СМ ЭШ подключались для настройки и испытаний запоминающий модуль НМД СМ 5404 и НМД СМ 5412. По набору своих команд, по функциональным возможностям и по формату данных на дорожке НМД адаптеры соответствугот существующим в номенклатуре фирмы DEC НМД емкостью 100 и 80 MB, обозначаемым RPOt/OS и РМ02/03. При этом, независимо от различий в составе команд, формате дорожки, в интерфейсах СМД и "адаптер-запоминающий модуль", основная часть аппаратуры и микропрограмм микропроцессорных адаптеров оставалась без изменения, что подтверждает гибкость предложенной структуры и ее применимость для задач подобного типа.

Для выполнения тем плана ЦИИТ были разработаны: "Микропроцессорный вариант адаптера НМД 100 MB - СМ 5404", "Технологический адаптер интерфейса МАССОВАЯ ПАМЯТЬ для НМД 80 MB -СМ 5412" и "Диагностический адаптер интерфейса МАСС0:ВАЯ ПАМЯТЬ для СКИ СМ 5412".

Микропроцессорный адаптер для СМ 5404 построен :на 6 печатных платах и содержит в общем 320 ИС. Он может быть встроен в свободных позициях кассеты запоминающего модуля СМ 5404. При этом отпадает необходимость существования передатчиков и приемников интерфейса "адаптер-запоминающий модуль" (ИНТФ-НМД на рис» 4.1). Адаптер реализован на комплекте биполярных секций серии К589. Микропрограммная память содержит всего 512 слов. Длина микрокоманды - 36 битов. Управление адаптера для СМ 5404 осуществляется основными микропрограммами ЧТЕНИЕ ЗАГОЛОВКА, ЗАПИСЬ ЗАГОЛОВКА, ЧТЕНИЕ ДАННЫХ, ЗАПИСЬ ДАННЫХ, ПРОВЕРКА И КОРРЕКЦИЯ ДАННЫХ И МОДИФИКАЦИЯ АДРЕСА, а также вспомогательными микропрограммами ПОЗИЦИОНИРОВАНИЕ, ЮЗВРАТ К НУЛЕВОМУ ЦИЛИНДРУ, СМЕЩЕНИЕ, СБРОС СМЕЩЕНИЯ, ЗАГРУЗКА НОМЕРА ГОЛОВКИ И ПОИСК СЕКТОРА. С их помощью эмулируются НМД RP04-/0S и RP06 , причем достигается полная прэграммная совместимость на уровне операционных систем без изменения драйверных программ. Работа накопителя 100 MB с микропроцессорным адаптером проверялась под управлением операционных систем ДОС РВ и ТМОС, а также со всеми программами системной дагностики и с обслуживающими программами форматирования пакета, обнаружения и отметки дефектных секторов и т.д. При этом не было обнаружено несоответствий. Кроме этого, 6 из десяти самостоятельных тестов НМД RP04- проходили без изменения, а два из остальных - с незначительными изменениями.

При разработке адаптеров для СМ 5412 практически не изменялась аппаратная часть микропроцессорного адаптера СМ 5404. ^ На тех же платах было добавлено несколько разрядов в РгУпр, необходимых для точного соблюдения протоколов по интерфейсу сад, а также несколько новых разрядов в РгОш для достижения более полного соответствия с аналогом ВМ02/03. Кроме того, была специально разработана плата передатчиков и приемников интерфейса СМД. Все основные микропрограммы адаптера СМ 5404 использовались без изменения, а вспомогательные были разработаны заново. Как технологический, так и диагностический адаптер для СМ 5412 обладают полной программной совместимостью по отношению к ОС и соответствующим системным программам и частичной программной совместимостью по отношению :к набору самостоятельных тестовых программ RM02/03 . Диагностический адаптер, который применяется в СКИ для СМ 5412 является несколько усовершенствованным вариантом технологического адаптера. Так как СМ 5412 имеет двухканальный переключатель интерфейса СМД, в диагностическом адаптере добавлена вторая плата интерфейса СМД, логика для выбора интерфейса СЭД, а также микропрограммы для проверки команд резервирования и освобождения НМД по интерфейсам СМД, записи и поиска адресного маркера и сдвига окна декодирования данных. При этом, емкость микропрограмм увеличилась до 768 слов.

Во всех трех адаптерах имеется возможность автономной диагностики, а также возможность автономного форматирования пакета. Для более детальной диагностики запоминающего модуля НМД СМ 5404 на производстве был разработан "Системный имитатор для запоминающего модуля СМ 5404". В нем также используется основное ядро аппаратуры микропроцессорного адаптера СМ 5404. Поскольку имитатор может работать только в автономном режиме, были исключены платы, соответствующие блокам ИНТФА, ИНТФБ и БУИ на рис, 4.1. Пульт был усовершенствован путем применения клавиатуры и семисегментных индикаторов. К микропрограммам были добавлены микропрограммы для преобразования двоично-десятичного кода в двоичный и наоборот, микропрограммы для обслуживания клавиатуры и для отметки дефектных секторов на пакете НМД. Общая емкость МП ЗУ составила 768 слов.

4.4. Перспективы дальнейших разработок дисковые процессоров

Результаты конкретных реализаций показывают, что предложенная структура ДП применима для широкой группы НМД. С учетом того, что 50$ печатных плат и ИС микропроцессорного адаптера для СМ 5404 предназначены для реализации интерфейсных функций (ИНТФА, ИНТФБ и БУИ) можно предполагать, что при применении интерфейсов интеллектуальных НМД /2, 5/ габариты, цена и потребляемая мощность устройств, разработанных на основе этой структуры уменьшатся. Тем не менее, область применения этой структуры остается ограниченной рамками больших НМД и некоторых мини-НМД в основном из-за сравнительно высокой мощности, рассеиваемой в микро-ЭШ, построенных на биполярных секциях.

В последние годы появились некоторые специализированные БИС и комплекты БИС, которыми можно заменить целые функциональные узлы в структуре на рис. 4.1 /29, 43, 44/. Это создает возможность для дальнейшего уменьшения количества аппаратуры и цены ДП. Еще более важно то, что при помощи подобных специализированных комплектов БИС можно перейти к применению МОП микропроцессоров в ДП НМД. При этом, функции, требующие высокого быстродействия реализуются комплектом специализированных БИС, а общее управление осуществляется обычным микропроцессором /106/. Это позволит значительно уменьшить потребляемую мощность и размеры ДП и встраивать их практически во всех НМД. Кроме этого, применение специализированных комплексов БИС для управления НМД является единственным перспективным подходом для обеспечения необходимого быстродействия ДП будущих НМД со скоростью передачи данных 6 МВ/с и выше. Следовательно, уже сейчас актуальной является проблема создания комплекта быстродействующих специализированных БИС для управления НМД. При ее решении целесообразно произвести и детальный анализ возможностей известных комплектов подобных бис, предлагаемых фирмами National /2<э/, Western, Dtyitae ( lVi)iioo/90/и WDioio - Ш ioii, 1012, 1014, 1015 и 1510), Adaptec AIC-ЗОО /43/ и. AIC-I00 /44/, S&ugazt Associates /Юб, 27/ и др.

-1914.5. Выводы по разделу

1. Создана структурная схема дисковых процессоров, которую можно применять для решения ряда задач в области НМД большой емкости, что достигается за счет использования микро-ЭШ на основе процессорных секций, обеспечивающей необходимую гибкость.

2. Выявлены перспективы развития встроенных в НВД дисковых процессоров и с учетом тенденций в технологии производства НМД и ИС обоснована необходимость разработки коглплекта быстродействующих специализированных БИС для управления НМД.

-198-ЗАКЛКЯЕНИЕ

1. Разработана модель подсистем НМД, основанная на аппарате интерпретированных сетей Петри, которая отличается своей простотой, компактностью и наглядностью и может быть использована для создания аналитических или имитационных моделей разных подсистем.

2. Предложена структура подсистем НМД с динамическим распределением управления накопителями между несколькими информационными каналами, отличающаяся тем, что каждый НМД подключен к каждому из каналов и управление операцией вЕода-вы-вода с НМД в каждой ее части может осуществляться любым из каналов, причем повышение производительности подсистемы достигается за счет уменьшения ограничений на параллельное протекание процессов.

3. Предложена структура подсистем НМД, отличающаяся тем, что в каждый НМД встроен дисковый процессор, необходимый для выполнения команд ввода-вывода высокого уровня и состоящий из микропроцессорного УУ и буферной памяти. Эта структура характеризуется предельным уровнем параллелизма выполнения основных этапов операций. В результате подсистема из т. НМД и к информационных каналов может одновременно обслуживать т+К заявок ввода-вывода.

4. Построена аналитическая модель подсистемы НМД, основанная на теории систем массового обслуживания с конечным источником, отличающаяся тем, что с ее помощью можно оценить максимальную скорость передачи данных и среднюю длину очереди подсистем, состоящих из различного числа НМД и информационных каналов при различных дисциплинах обслуживания информационного канала.

5. Получены сравнительные оценки повышения производительности подсистем НМД за счет применения предложенных структурных решений. Показано, что на современном уровне развития накопителей максимальная скорость передачи данных подсистем в случав использования НМД со встроенными дисковыми процессорами увеличивается на 26-55$, а в случае использования динамического распределения управления между двумя информационными каналами - на 10-16$.

6. Создана универсальная структура дисковых процессоров, ориентированная на решение конкретного класса задач и рассчитанная на реализацию с помощью микро-ЭВМ на основе! комплекта процессорных секций, обеспечивающей необходимзи гибкость.

1. Адаме В., Смит С. Сравнение комплексов микропроцессорных секций. Часть 1.и II. Электроника, т. 51, 1978, Л> 16,с. 25-34 и № 17, с. 32-43.

2. Аллен А.Д. Разумный периферийный интерфейс, реализующий усовершенствованный вариант двух-уровневой архитектуры "главный-подчиненные". Электроника, т. 55, 1982, № 17, с. 46-55.

3. Балашов Е.П., Атанасов Д.Х. Накопители информации с подвижным магнитным носителем. Л.: Энергоиздат, 1982. -208 с.

4. Джермейн К. Программирование на IBM/360. М.: Мир, 1971. - 872 с.

5. Джонсон Б. Программируемый стандартный интерфейс. Электроника, т. 55, 1982, № 16, с. 42-48.

6. Донков Д.В. Анализ на функционирането на външните запо-мнящи устройства при информационните системи с директна връзка. София: 1976, Автореферат диссертации на соискание ученой степени к.т.н.

7. Ивченко Г.И., Каштанов В.А., Коваленко И.Н. Теория массового обслуживания. М.: Высшая школа, 1982. - 256 с.

8. Интерфейс накопителей на магнитном диске типа СМД. Нормативный материал МПК по ВТ. Редакция 6-83.

9. Интерфейс управляющий модуль-накопитель на сменных магнитных дисках емкостью 100 MB для подсистемы 200 MB.

10. Руководящий технический материал. Редакция 1-79, 50 с.

11. Каган Б.М., Каневский М.М. Цифровые вычислительные машины и системы. Изд. 2-е перераб. -М.: Энергия, 1973, 680 с.

12. Катцан Г. Вычислительные машины системы 370. М.: Мир, 512 с.,1974.

13. Кениг Д., Штойан Д. Методы теории массового обслуживания. М.: Радио и связь, 1981, 128 с.

14. Конвей Р.В., Максвелл В.!., Миллер Л.В. Теория расписаний. -М.: Наука, 1975, 300 с.

15. Мануель Т. Тенденция к уменьшению габаритов и повышению плотностей записи дисковых накопителей. Электроника,т. 55, Jfc 8, 1982, с. 27-29.

16. Мануель Т. Вертикальная запись способ повышения плотности записи в накопителях на магнитных дисках. Электроника, т. 55, 1982, № 8, с. 80-82.

17. Маньяр М., Раллапалли К. Специальный прибор для прочистки данных дискового накопителя при помощи кода Фай-ра. Электроника, т. 54, 1981, № 9, с. 29-33.

18. Маразас Г. Микропроцессоры как контроллеры ввода-вывода. Электроника, т. 51, 1978, № 3, с. 36-42.

19. Иейтик Р. Запоминающие устройства большой емкости. Направление разработок. ТИИЭР, т. 60, 1972, № 3, с. 21-51.

20. Медник С., Донован Дж. Операционные системы. М.: Мир, 1978, 792 с.-10220. Новиков С.А., Петухов С.У. Прикладные вопросы теории массового обслуживания / Под ред. Гнеденко Б.В. М.: Советское радио, 1969, 340 с.

21. Обретенов А., Димитров Б., Даниелян Е. Масово обслуж-ване и приоритетни системи на обслужване. София: Наука и изкуство, 1973, 383 с.

22. Риордан Дж. Вероятностные системы обслуживания. М.: Связь, 1966, 184 с.

23. Самнер Д. Универсальный компактный контроллер д.тя винчестерских дисковых накопителей. Электроника, т„ 54, 1981» № 6, с. 72-80.

24. Саттон Д. Винчестерский накопитель со сменной дублирующей кассетой. Электроника, т. 55, 1982, № 8, с, 35-41.

25. Сидерис Дж. Конкурирующие стандарты на интерфейсы для разумных внешних устройств. Электроника, т. 55, 1982, № 9, с. 98-100.

26. Сидерис Дж. Интерфейсы для программируемых внешних устройств. Электроника, т. 55, № 16, 1982, с. 40-42.

27. Скурос Т. Одноплатный контроллер, управляющий различными дисковыми накопителями и накопителями на магнитной ленте. Электроника, т. 54, 1981, & 10, с. 67-72.

28. Спэт Б., Райхл Л. Программируемый комбинированный контроллер-адаптер для внешних ЗУ. Электроника, т. 53, 1980, № 14, с. 44-50.-2.0329. Стаут Т., Кариналли К., Эванс М., Йоргенсон Дж.,

29. Титц Г. Четыре быстродействующие ИС для реализации аппаратных функций винчестерского накопителя. Электроника, т. 55, 1982, № 12, с. 26-35.

30. Таненбаум Э.С. Многоуровневая организация ЭВМ. М.: Мир, 1979, 549 с.

31. Таранто Дж. Новые уровни плотности записи благодаря тонкопленочным дискам. Электроника, т. 55, 1982, № 8, с. 29 -35.

32. Тодоров М.Б. Оценка на ефективността на изчислителните системи чрез моделиране. София: 1980. Автореферат диссертации на соискание ученой степени к.т.н.

33. Уошбурн Ж. Обеспечение гибкости и совместимости средств ввода-вывода миникомпьютера. Электроника, т. 50, 1977, № 6, с. 51-57.

34. Феррари Д. Оценка производительности вычислительных систем. М.: Мир, 1981, 576 с.

35. Фишер Р.Д., Таранто Д. Вертикальная магнитная запись. Электроника, т. 55, 1982, № 19, с. 33-39.

36. Флорес А. Организация вычислительных машин. М.: Мир, 1972, 428 с.

37. Флорес А. Программное обеспечение. М.: Мир, I&7I, 520 с.

38. Флорес А. Внешние устройства ЭВМ. М.: Мир, 1977 , 552 с.

39. Цикритизис Д., Бернстайн Ф. Операционные системы. М.:1. Мир, 1977, 336 с.

40. Цонев Б., Йорданов Л., Мутафов Г., Тачев А., Христов И., Величков В. Интелатентно запомнящо устройство за микро-процесорни системи. НТК с международно участие: ИТ»83, "Микропроцесорни системи" Пловдив, ноември 1983. Сборник доклади.

41. Abate J., Dubner Н., Weinberg S.B. Queueing Analysis of the IBM 2314 Disk Storage Facility. Journal of the ACM, Vol. 15, No 4, (Oct. 1968), p.p. 577-589.

42. Abate J., Dubner H. Optimizing the Performance of a DrumLike Storage. IEEE Transactions on Computers, Vol. C-18, No. 11, (Nov. 1969), p.p. 992-997.

43. Adaptec, Inc. Dual Port Buffer Controller AIC-300. Technical description. 11 p.p.

44. Adaptec, Inc. The Winchester Controller Chip AIC-10Q. Technical description 15 p.p.

45. Agerwala Т., Mynn M. Comments on Capabilities, Limitations and "Correctness" of Petri Nets. The 1st iinnual Symposium on Computer Architecture, 1973, The I3SEE Inc., 1973, p.p. 81-86.

46. Agerwala Т., Choed-Amphai Y. The Synthesis Rule for Concurrent Systems. Proceedings of the 15th Design Automation Conference, Las Vegas, June 1978, p.p. 305-311.

47. Agerwala T. Putting Petri Nets to work. Compute.?, Vol. 12, No. 12, (Dec. 1979), p.p. 85-94.

48. Ahern 6.R., Dishon X., Snively R.N. Design Innovations of the IBM 3830 and 2835 Storage Control Units. IBM

49. Journal of Research and Development, Vol. 16, No. 1 (Jan. 1972), p.p. 11-18.

50. Bard Y. Performance Criteria and Measurement of a TimeSharing System. IBM Systems Journal, Vol. 10, No. 3, 1971, p.p. 193-216.

51. Bard Y. A Model of Shared DASD and Multipathing. Communications of the ACM, Vol.23, No. 10 (Oct. 1980), p.p. 564-572.

52. Baxter A.Q. Measurements of Input/ Output Behavior. Proc. 1976 IEEE Southeastcon, Reg. 3 Conf., 1976,Clem-son, South Carolina, 1976, p.p. 197-181.

53. Benett D.X. Increasing Disk Densities with Perpendicular Recording. nini-Micro Systems, Vol. 16, No. 2, 1983, p.p. 189-192.

54. Beretvas T. Performance Tuning-; of 0S/VS2MVS. IBM Systems Journal, Vol. 17, No. 3, 1978, p.p. 290-313.

55. Boehm B.W. Software and Its Impact: A Quantitative Assessment. Datamation, (May 1973), p.p. 48-59.

56. Bonn Т.Н. Mass Storage: A Broad Review. Proceedings of the IEEE, Vol. 54, 1966, p.p. 1861-1870.

57. Borovits I., Ein-Dor Ph., Cost-Utilization: A Measure of System Performance. Communications of the ACM, Vol. 20, No. 3, (March 1977), p.p. 185-191.

58. Brenner F.H. On Designing Generalized Hie Recods for Management Information Systems. APTPS, Proceedings of the FJCC 1967, Vol. 31, p.p. 291-303.

59. Brown D.T., Eibsen R.L., Thorn C.A. Channel and Direct Access Device Architecture. IBM Systems Journal, Vol. 11,

60. No. 3, 1972, p.p. 186-199.

61. Burton D.Ph., Dexter L. Handle jiC I/O Efficiently to Synchronize Programm Execution with I/O Operation. Electronic Design, Vol. 26, No. 1$, 1978, p.p. 70-76.

62. Buyer's Guide to Hard Disk Drives. Microcomputing, Vol. 7, No. 5, 1983, p.p. 42-46.

63. Cantrell T., Nakajima Y. DMA Controller Takes Aim at 16-bit Systems. Electronic Design, Vol. 31, No. 22, (October 27, 1983), p.p. 185-188, 190, 192, 194.

64. Case R.P., Padegs A. Architecture of the IBM System / 370. Communications of the ACM, Vol. 21, No. 1, (Jan.1978), p.p. 73-96.

65. Cory Ch., III Smart Approaches to Magnetic Peripheral Integration. Computer Design, Vol. 21, No. 11, (Nov. 1982), p.p. 137-138, 140, 142, 144.

66. Coffman E.G. Jr. Analysis of a Drum Input/Output Queue under Scheduled Operation in a Paged Computer System. Journal of the ACM, Vol. 16, No. 1, (Jan. 1969), p.p. 73-90.

67. Colin A. Intel 3000 and AM 2900 Microprocessors A Comparison. Microprocessors, Vol. 1, No. 5, 1977, p.p. 287-293.

68. Conclin P.P., Rodgers D.P. Advanced Minicomputer Designed by Team Evaluation of Hardware/Software Тэ?а-deoffs. Computer Design, Vol. 17, No. 4, (April 1978), p.p. 129-137.

69. Cox F.B. Peripheral Controller Technology. An Overview. Computer Technology Review, Vol. 1,No.1,1981,p.p.107-110.

70. Denning P.J. Effects of Scheduling on Pile Memory Operations. Proceedings of the 1967 SJCC, AFIPS, Vol. 30, p.p. 9-21.

71. Denning P.J. Equipment Configuration in Balanced Computer Systems. IEEE Transactions on Computers, Vol.' C-18, No. 11, 1969, p.p. 1008-1114.

72. Disk Market Overview. Peripherals Digest. Mini-Micro Systems, Vol. 16, No. 5, 1983, p.p. 70-71.

73. Dugan R.J. System/370 Extended Architecture: A jProgram View of the Channel Subsystem, SIGARCH Newsletter, Vol. 11, No. 3» Tbe 10th Annual International Symposium on Computer Architecture. June 13-17* 1983» p.p. 270-276.

74. Devore E.W., bander D.H. Switching in a Compute.? Complex for I/O Flexibility. AFIPS, Proceedings of the NEC 1964, Vol. 20, p.p. 445-447.

75. Eufinger R.J. Integrating Peripherals into Processing Systems. Computer Design, Vol. 17, No. 12, 1978., p.p. 77-83.

76. Parrel J. Mating Micros to the IEEE-488 Bus Doe»n't Take Many Connections. Electronic Design, Vol. 26, No. 24, 1978, p.p. 152-157.

77. Ferdinand a.E. An Analysis of the Machine Interference Model. IBM Systems Journal, Vol. 10, No. 2, 1971, p.p. 129-142.

78. Mfe D.W., Smith J.L. Transmission Capacity of Disk Storage Systems with Concurrent Arm Positioning, ttcrr Transactions on Electronic Computers, Vol. EC-14, (Aug. 1965), p.p. 575-582.

79. Fletcher J.G., Fernbach S., Dubois P.J. Boer G.L. Computer Storage Structure and Utilization at a Large Scientific Laboratory. Proceedings of the IEEE, Vol. 63, No.8, (Aug. 1975)» P.P. 1104-1113.

80. Frank H. Analysis and Optimization of Disk Storage Devices for Time Sharing Systems• Journal of the ACM, Vol. 16, No. 4, 1969, p.p. 602-620.

81. Fuller S.H. An Optimal Drum Scheduling Algorithm. IEEE Transactions on Computers, Vol. C-21, No. 11, (Nov. 1972) p.p. 1153-1165.

82. Fuller S.H., Baskett F. An Analysis of Drum Storage Units. Journal of the ACM. Vol. 22, No. 1, (Jan. 1975), p.p. 83-105.

83. Goldman S. Sloppy Controller Speeds Access with a Cache. Mini-Micro Systems, Vol. 16, No. 2, (Febr. 1982), p.p. 231-236.

84. Gotlieb C.C. MacEwen G.H. Performance of Movable-Head Disk Storage Devices. Journal of the ACM, Vol. 20, No. (Oct. 1973), p.p. 604—623.

85. Hanson M.L. Input/Output Techniques for Computer Communication. Computer Design, Vol. 8, No. 6, (June 1969), p.p. 42-47.

86. Haughton K.E. Design Considerations in the IBM 3340disk file. Computer Peripherals-Benefactor or Bottleneck. COMPOON^, Feb. 26-28, 1974, New iork, the IEEE Inc., 1974, p.p. 281-283.

87. Haughton K.E. An Overview of Disk Storage Systems. Proceedings of the IEEE, Vol. 63, No.8, (Aug.1975), p.p.1148-1152.

88. Heiririch R.P. Average Motion Times of Positioners in Random Access Devices. IBM Systems Journal, Vol.

89. No. 1, (March 1965), p.p. 124-133.

90. Jackson P.J.IEC/IEEE Data Transmission Bus Interfaces. Mullard Tech. Commun., Vol. 14, No. 138, p.p. 290-298.

91. Jackobson P.A., Lazowska E.D. Analyzing Queneing Networks with Simultaneous Resource Possession. Communications of the ACM, Vol., 25, No. 2, (Peb. 1982), p.p. 142-151.

92. Jackob L. Winchesters for Multiuser/Multitask Applications. AFIPS, Proceedings of the 1983 NCC, Vol. 52, 1983, p.p. 523-529.

93. Jaworski J. Controller for Hard Disks Handles Pour Drives at Once. Electronic Design, Vol. 28, No. 22, (October 25, 1980), p.p. 111-115.

94. Johan D.P. Mendenhall C.E. Autonomous Pault Diagnosis for Disk Drive Using an Internal Microprocessor. USPa-tent 4268905/May 19, 1981.

95. Juliussen J.E. Why is Peripheral Interfacing; so Expensive. COMPCON»76, Sept. 7-10, 1976, p,p. 274-276.

96. Kaneko R., Такanamy S. Nakanishi H., Oguchi S. Development of 800 Mega Byte Disk Drive. Review of the Electrical Communication Laboratories, Vol. 28, No.5-6, (May-June 1980), p.p. 368-380.

97. Кор H. Very Smart Hard Disc Controller Offloads Host Microcomputer. Electronics, Vol. 53, No. 25, 1980, p.p. 140-145.

98. Kuck D.J. The Structure of Computers and Computations, Volume 1-Computer Architecture. John Wiley & Sons, 1978.

99. Lavingston S.H. , Thomas G., Edwards D.B.G. The MU5 Multicomputer Communication System. IEEE Transactions on Computers, Vol. C-26, No.1 , 1977» p.p. 19-28,

100. Little J.B.C. A Proof for the Queneing Formula: L«>W. Operations Research, Vol. 9, No. 3» 1961, p.p. 383-387.

101. Louie G. Disk Controller Uses New Bipolar Microcopmuter LSI Components, Application Note, AP-7, Intel Co.1975» 98-031A, 9 p.p.

102. Major J.B. Processor, I/O Path and DASD Configuration Capacity. IBM Systems Journal, Vol. 20, No. 1, 1981, p.p. 63-85.

103. Manocha T. Analysis of An Input/Output Subsystem with Seek-Type Direct Access Devices. COMPCON'72, Digest of papers, IEEE Inc. 1972, p.p. 155-158.

104. Matheson W. A Computer Input/Output System Based on the HP Interface Bus. Newlett-Packard Journal, Vol. 30, No. 7, 1979, p.p. 9-13.

105. McDermott J. jiC and Minis Will Grow with Multiprocessing, Smart Peripherals. Electronic Design, Vol,» 26, No. 1, 1978, p.p. 40-42.

106. McLaughlin Larger Disks: Greater Capacities, Greater Choice. Mini-Micro Systems, Vol. 16, No. 7, (June 1983), p.p. 197-202.

107. Meyer H. Korpi J. Intelligent Systems Interface Eases Peripheral Integration. Electronic Design, Vol. 29, No. 16, (Aug. 20, 1981), p.p. 97-ЮЗ.

108. Miller R.E. A Comparison of Some Theoretical Models of Parallel Computation. IEEE Transactions on Computers, Vol. C-22, No. 8 (Aug. 1973), p.p. 710-717.

109. Misunas D. Petri Nets and Speed Independent Design. Communications of the ACM. Vol. 16, No. 8, (Aug. 1973), p.p. 474-481.

110. Mitsuya Y., Kogure K., Oguchi S. Mechanisms for 3*2 GByte Multi-Device Disk Storage. Review of the Electrical Communication Laboratories. Vol. 30, No. 1, (Jan. 1982).

111. Moore L. The Vanishing Disk Interface. Computer Design, Vol. 19, No. 6, (June 1980), p.p. 111-116.

112. Nakanishi H., Mizukami M. High Track Density Head Positioning Using Sector Servo. Digests of INTERMAG'83, April 5-8, 1983, IEEE 1983 CH 1895-^/83/0000-CC-5.

113. Noaks D.R. , Rutaro-Mutoro A.E., Haskins R.A. E-Net Structures Their Application and Simulation in parallel Processor Architecture. Proceedings of the European Computing Congress, September 1976, London, p.p. 101-114.

114. Noe J.D., Nutt G.J. Macro E-Nets for Representation of Parallel Systems. IEEE Transactions on Computers, Vol. C-22, No. 8, (Aug. 1973), p.p. 718-727.

115. Nutt G.J. Evalution Nets for Computer System Performance Analysis. AFIPS, Proceedings of the 1972 .?JCC, Vol. 41, p.p. 279-286.

116. Olson J. Peripheral Controller Selection: The Koy to Performance. Computer Technology Heview, Vol.1, No.1, 1981.

117. Parnas D.L. On the Criteria To Be Used in Decomposing Systems into Modules. Communications of the ACM,, Vol. 15, No. 12, (Dec. 1972;, p.p. 1053-Ю58.

118. Parnas D.L., Siewiorek D.P. Use of the Concept of Transparency in the Design of Hierarchically Structured Systems. Communications of the ACM, Vol. '18, No. 7, (July 1975), p.p. 401-408.

119. Patil S.S., Dennis J.B. The Description and Realization of Digital Systems. C0MPC0N*72, Digest of papers, the IEEE Inc., 1972, p.p. 223-226.

120. PDP11 Peripherals Handbook. Digital Equipment Corporation, Maynard, Massachusetts, 1980.

121. Peterson J.L. Petri Nets. Computing Surveys, Vol. 9, No. 3, (Sept. 1977), p.p. 223-252.

122. Peterson J.L. Petri Net Theory and the Modeling of Systems. Englewood Cliffs, No. 7, Prentice Hall, Inc., 1981, 290 p.

123. Pieper J., Grossi E.G. LSI Streamlines Instrument Interface with Standard IEEE-488 Bus. Electronics, Vol.-11352, No. 9, 1979, p.p. 145-150.

124. Protopapas D.A. Unite Queueing Approximation Techniques for Analysis of Computer Systems. AFTPS, Proceedings of the 1981 NCC, Vol. 50, p.p. 423-429.

125. Eadosevich J.D. Choice of Correct JCL Entries Important to Gain RPS Benefit. Computerworld, Vol. 10, No. 11, (March 15» 1976), p. 24.

126. Reisman R.R. The Scheduling of Disk Operations Using RPS. Computer Peripherals Benefactor or Bottleneck. Digest of papers from C0MPC0N*74, Feb. 26-28, 1974, New York, The IEEE Inc. 1974, p.p. 147-150.

127. Rinder R. The Input/Output Architecture of Minicomputers (A Survey). Datamation, Vol. 16, No. 5» (May 1970)» p.p. 119-124.127.- Risko P.D. New Horizons for Magnetic Bulk Storage Devices. AFIPS, Proceedings of the 1968 FJCC, Vol. 33, p.p. 1361-1368.

128. Roman A. Trends in Small Winchester Disk Driven. Mini-Micro Systems, Vol. 16, No. 2, 1983, p.p. 167-172.

129. Shapiro R.M., Saint H. A new Approach to Optimization of Sequencing Decizions. Annual Review of Automatic Programming, Vol. 6, No. 5» 1970, p.p. 257-288.

130. Smiley Ch.R.Jr. Digital Data Systems Work Faster When a Storage Buffer is Used. Electronic Design, Vol. 20, (Nov. 23, 1972), No. 24, p.p. 150-153.

131. Schardt R.M. An MVS Tuning Approach. IBM Systems Journal, Vol. 19, No. 1, 1980, p.p. 102-119.

132. Shepard G.B. A SASI-Compatible Intelligent Dish: Drive. Mini-Micro Systems, Vol. 15, No. 6 (June 1982), p.p. 259-260, 263.

133. Smith A.J. On the Effectiveness of Buffered and Multiple Arm Disks. The 5th Annual Symposium on Computer Architecture, Conference proceedings, 197S, p.p. 242248.

134. Stritter E.P., Baskett P. Measured File Size Distributions and Optimum Block Sizes for VSAM. Computer Peripherals Benefactor or Bottleneck. Digest of papers from COMPCON'74, Feb. 26-28, 1974, New York, p.p. 151-154.

135. Teory T.J., Pinkerton T.B. A Comparative Analysis of Disk Scheduling Policies. Communications of the ACM, Vol. 15, No. 3, (March 1972), p.p. 177-184.

136. Teory T.J. Properties of Disk Scheduling Policies in Multiprogrammed Computer Systems. AFIPS, Proceedings of the 1972 FJCC, Vol. 41, p.p. 1-12.

137. Thurber к.J. et al. A Systematic Approach to the Design of Digital Bussing Structures. AFIPS, Proceedings of the 1972 FJCC, Vol. 41, p.p. 719-740.

138. Waters S.J. Estimating Magnetic Disk Seeks. The Computer Journal, Vol. 18, No. 1, p.p.12-17.

139. Watson D. Instrument Interface Bus Implemented with FPLAS. Electronic Engineering, Vol. 49, No. 592, (May 1977), p.p. 57-59, 61.

140. Wickham R.F. Projections of Data Proceessing Mcsmory Usage. Proceedings of the IEEE, Vol. 63, No. 8, (Aug. 1975), P.P. 1096-1103.

141. Wilhelm N.C. Performance Improvements in Disc Drives with Rotational Position Sensing. Computer Peripherals-Benefactor or Bottleneck. Digest of Papers from COMPCON1 74, Feb. 26-28, 197^, New York, p.p. 143-146.

142. Wilhelm N.C. An Anomaly in Disk Scheduling: A Comparison of FCFS and SSTF Seek Scheduling. Communications of the ACM, Vol. 19, No. 1, (Jan. 1976),p.p. 13-17.

143. Wilhelm N.C. A General Model for the Performance of Disk Systems. Journal of the ACM, Vol. 24, No. 1, (Jan. 1977), p.p. 14-31.

144. Williams T. Cache Memory Makes a Hit by Processing I/O Data Quickly. Electronic Design, Vol. 28, No. 22, (Oct. 25, 1980), p.p. 38-39.

145. Tencharis L. Disk Drives Pack Answers for Direct—Access Storage. Electronic Design, Vol. 28, No. 2:2, (Oct. 25, 1980), p.p. 79-92.

146. Yencharis L. Controllers Get the Most out of Winchester-to-Host Interface. Electronic Design, Vol. 29, No. 16, (Aug. 20, 1981), p.p. 85-89,1. ПРШЮКЕНИЕ I

147. Примерные алгоритмы работы НМД с дисковым процессором и информационного канала

148. А. Накопитель на магнитных дисках

149. Ожидание выдачи команды информационным каналом, а/ есть выдача команды переход к п. 2. б/ нет выдачи команды - переход к п. I.

150. Принятие команды. Логическое отключение НМД от информационного канала. Переход к п. 3.

151. Позиционирование магнитных головок. Переход к п. 4.

152. Поиск начала требуемого блока. Переход к п. 5.

153. Проверка состояния буферной памяти НМД. а/ "буфер свободен" -переход к п. 6б/ "буфер занят" переход к п. 4

154. Проверка наличия запросов в очереди.а/ есть запросы выдача команды к НМД и переход к п. I-219б/ нет запросов переход к п. 2.

155. Проверка наличия накопителей, требующих обслуживания информационным каналом сигналом "внимание"а/ есть сигнал "внимание" переход к п. 3 б/ нет сигнала "внимание" - переход к п. I.

156. Очистка сигнала "внимание" выбранного НМД. Переход к п. 5.

157. Считывание данных из буферной памяти выбранного НМД и их передача в ОП ЭВМ. По окончании операции установка признака "буфер свободен" и сброс признака "буфер занят" в выбранном НМД. Переход к п. I,