автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Разрядно-параллельные процессорные элементы обработки массивов числовых данных в нетрадиционных системах счисления

кандидата технических наук
Дканмураев, Анвар Ахметнашаевич
город
Таганрог
год
1997
специальность ВАК РФ
05.13.05
Автореферат по информатике, вычислительной технике и управлению на тему «Разрядно-параллельные процессорные элементы обработки массивов числовых данных в нетрадиционных системах счисления»

Автореферат диссертации по теме "Разрядно-параллельные процессорные элементы обработки массивов числовых данных в нетрадиционных системах счисления"

РГ1} ил

...II »'-:•,/

шзшстерство окцего и профессионального образования

российской федерации таганрогский государственный радиотехнический университет

На правах рукописи Дляниурзаеп Аквар Ахметпаиаевич

УДК 610.22

разряд 50* параллельные процессорные элементы обработки пассивов чисвовых данных в нетрадиционных системах счисления

Специальность: 05.13.05 - Зло«сити И устройства вычислительно* техники и систем управления

Автореферат

диссертации на оаисяаниэ ученой степени кандидата технических наук

Таганрог - 1997

Работа выполнена в Дагестанском государственном техническом университете

НАУЧНЫЙ РУКОВОДИТЕЛЬ: доктор технических наук, профессор Исмаилов Ш-М.А.

НАУЧНЫЙ КОНСУЛЬТАНТ: доктор технических наук, доцент Хачумов В.М.

ОФИЦИАЛЬНЫЕ ОППОНЕНТЫ: доктор технических наук, профессор Золотовский В.Е. кандидат технических наук, с.н.с. Гречишников А.И.

заседании специализированного совета Д 063.13.01 Таганрогского государственного радиотехнического университета по адресу: 347928, г.Таганрог, ГСП-17а, пер. Некрасовский, 44.

С диссертацией можно ознакомиться в библиотеке университета

ВЕДУЩЕЕ ПРЕДПРИЯТИЕ: Научно-исследовательский центр электронно-вычислительной техники

Защита состоится

»1

.1997 г. в _час. на

Автореферат разослан ".

I*

1997 г.

Ученый секретарь специализированного совета к.т.н., доцент

Чефранов А.Г.

1. ОБЗДАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность. Среди различных научно-технических задач, ресаемих на ЭВМ, с каждым годом все больший удельный вес приобретают вычислительные задачи большого объема, которые часто встречаются в аэродинамике, метеорологии, машинной графике и обработке изображений, ядерной физике и физике плазмы. К таким задачам могут Сыть отнесены задачи искусственного интеллекта, числового моделирования непрерывных по-^ лей в реальном масштабе времени и многие другие. В связи с этим считается необходимым создание ЭВМ с производительностью в миллиарды операций в секунду. Определяющим требованием при построении"таких ЭВМ является практическая независимость времени вычислений от числа одновременно обрабатываемых операндов.

Повышение быстродействия вычислительных устройств наряду с использованием прогрессивных интегральных технологий и скоростных табличных методов вычислений идет в направлении временного и пространственного распараллеливания алгоритмов и структур этих устройств. Данная проблема рассматривалась в райотахИ.В.Прангишвили, Я.И.Фета, Б.Н.Малиновского, В.Мур-тафа, Г.Е.Пухова. Однако отсутствие соответствующей элементной базы приводило к необходимости организации попарной обработки массивов числовых данных (МЧД), что неизбежно снижало эффективность распараллеливания и приводило к увеличению аппаратурных затрат.

Дополнительным резервом роста производительности ЭВМ служит оптимизация способов кодирования МЧД. Так, представляется целесообразным использование в параллельных ЭВМ не только двоичной системы счисления (СС), главный недостаток которой наличие "длинных" межразрядных переносов, а некоторого комплекса, включающего как позиционные, так и непозиционные системы счисления. Особого внимания заслуживают коды Фибоначчи (КФ), золотой пропорции (КЗП), БО-двоичные коды, система счисления в остаточных классах (СОК), двоичная комплексная система счисления по основанию (-1+1). Их применение

способствует значительному сокращению времени реализации арифметических операций над потоком числовых данных за счет 0 их выполнения в наиболее рациональной СС. Кроме того они позволяют решать вопросы надежности и точности обработки данных, которые приобретают все большее значение, особенно когда это касается алгоритмов и структур ориентированных на параллельную обработку больших массивов информации. Вопросы совместного использования кодов Фибоначчи и золотой пропорции рассматривались, например, в работах А.П.Стахова, В.А.Лужецкого, Ю.М.Вишнякова, Н.А.Соляниченко, и др. ученых. Однако и здесь авторы пользовались классическими арифметическими узлами, ориентированными на попарную обработку, что существенно снижало производительность разработанных устройств.

Компромиссным решением, возникших противоречий, является применение в одном устройстве комплекса систем счисления (КОС) с использованием таблично-алгоритмических принципов обработки информации и разрядно-параллельных правил вычисления, при которых аргументами операции выступают не сами числа, а их разрядные срезы, состоящие из одноименных разрядов чисел, имеющих одинаковые весовые коэффициенты. Такой подход был рассмотрен в работах О.Г.Кокаева и Ш-М. А.Исмаилова.

Таким образом вопросы совершенствования алгоритмических и структурных способов повышения быстродействия арифметических устройств, использующих разрядно-параллельные способы обработки информации в КСС, представляет собой сложную научную проблему, решение которой имеет важное народнохозяйственное значение.

Цель работы. Совершенствование алгоритмических и структурных способов повышения производительности арифметических устройств и специализированных процессорных элементов на их основе, за счет использования разрядно-параллельних методов в сочетании с таблично-алгоритмическими способами обработки , информации в комплексе систем счисления.

В соответствии с поставленной целью основные задачи ра-

боты формулируются следуквдим образом:

- анализ способов параллельной обработки информации с учетом способов ее кодирования в вычислительном устройстве СВУ);

- повышение производительности ВУ параллельной обработки числовых данных;

- разработка алгоритмических основ разрядно-параллельных вычислений в КСС;

- исследование структурной организации разрядно-параллельных арифметических устройств в КСС;

- разработка способов комплексирования арифметических устройств, использующих КСС;

- разработка разрядно-параллельного процессорного элемента (РППЭ), функционирующего в КСС.

Предметом исследования являются алгоритмические и структурные способы повышения производительности РУ, на базе РППЭ, в основу которых положены таблично-алгоритмические принципы обработки МЧД, в КСС включающем КФ, КЗП, Б0-двоичную СС, СОК и двоичную комплексную СС по основанию (-1+1).

Методы исследования. При решении поставленных задач использованы методы теории множеств, теории графов, теории-чисел, алгебры логики, теории матриц и теории вычислительных-систем. Решение опирается на иерархическую схему "Задача -способ - алгоритм - структура - интерпретация" с оценкой временных и аппаратурных затрат.

Научная новизна выполненных исследований определяется разработкой способов разрядно-параллельных вычислений и принципов построения процессорных элементов в нетрадиционных СС:

- разработаны алгоритмы и структуры процессорных элементов для выполнения операций разрядно-параллелького сложения, вычитания, умножения в КФ, КЗП, БО-двоичной СС, в СОК и двоичной комплексной ОС по основанию (-1+1), отличающихся высокой производительностью, надежностью, точностью и многофункциональностью.

- предложены способы и алгоритмы прямых и обратных

о -

преобразований числовых данных в КСС, а также соответствующие им структуры устройств.

- предложен способ рациональной организации вычислительных процессов решения задач обработки МЧД в рассмотренном КСС.

Практическая ценность. 1. Синтезированы разрядно-параллельные суммирующие модули в КФ, КЗП, 5Р-двоичной СС, в СОК и двоичной комплексной СС по основанию (-1 + 1) с возможностью их микроэлектронного исполнения.

2. Разработанные на основе этих модулей вычитатели, умножители. пребразователи МЧД, обладают следующими преимуществами:

- высокой производительностью, из-за отсутствия потерь на обмен с СВУ и применения разработанных для массива чисел правил сложения, вычитания, умножения;

- большой точностью, т.к. результат вычислений не ограничен определенной разрядной сеткой;

- повышенной информационной надежностью;

- итеративностью структур.

Реализация результатов работы. Диссертационная работа выполнялась в рамках госбюджетных тематик Дагестанского государственного технического университета: "Математические и технические аспекты организации массовой обработки числовой информации в процессорных элементах с изменяемой системой счисления" (1992-1995 гг.), и темы "Способы, алгоритмы и структуры специализированных вычислительных устройств параллельной обработки потоков данных и их применение для задач машинной графики" (1997-2001 гг.) в соответствии с приказами Министерства общего и профессионального образования Российс-якой Федерации.

Результаты исследований используются в учебном процессе Дагестанского государственного технического университета по специальностям 22.01 и 21.01.

Апробация работы. Основные результаты работы докладывались и обсуждались на: Всероссийской научно-техническая конференция "Информационно-управляющие системы и' специализиро-

' ванные вычислительные устройства для обработки и передачи данных" (г.Махачкала, 1996); Всероссийском симпозиуме "Математическое моделирование и компьютерные технологии" ( Кисловодск, 1997); Международном симпозиуме "Мониторинг и прогнозирование чрезвычайных ситуаций" (Махачкала, 1997).

Публикации. По материалам диссертационной работы опубликовано 10 печатных работ, в том числе 3 патента, 5 тезисов докладов и 2 статьи.

Структура и объем работы. Диссертационная работа состоит из введения, 4 глав, заключения и списка литературы. Общий объем' диссертации -210 стр. Она изложена на 147 страницах основного машинописного текста, содержит 35 рисунка, 38 таблиц и включает библиографию из 1В0 наименований.

СОДЕРЖАНИЕ ДИССЕРТАЦИИ

Во введении обоснована актуальность темы диссертации, проведен краткий анализ места и. роли существующих ВУ с точки зрения элементной базы их реализации, определены цели и задачи исследований, выделены новые научные и практические результаты, выносимые на защиту, представлена структура и краткое содержание диссертационной работы.

В первом разделе рассматриваются особенности вычислительных задач большого объема, характеристики существующих и предлагаемых в перспективе высокопроизводительных вычислительных средств (ВС), ориентированных на их решение.

Известны несколько подходов увеличения быстродействия элементарных устройств обработки (ЭУО). реализованных на основе последних достижений интегральной технологии, например систолические матрицы, транспьютеры, МП с сокращенным набором команд. Особый интерес из предлагаемых направлений увеличения производительности ЗУО представляют разрядно-параллельные устройства,г основанные на таблично-алгоритмических принципах обработки информации.

Под разрядно-параллельной обработкой 1Щ понимается обработка информации параллельно по словам и последовательно по разрядам , а под разрядным срезом (РС) - совокупность од-

поименных разрядов чисел, имсющйх одинаковый весовой коэффициент.

В работе» рассматриваются разрядно- п;1раллсльные способы и алгоритмы, позволягшие увеличить быстродействие НУ и предлагаются два основных подхода их структурной организации.

Первый основан на использовании новых ЗУО, выполняющих операции параллельного суммирования с применением разрядно- параллельных принципов обр,Лотки потоков числовых данных.

Второй сьязан с возможностью организации быстродействующих ВУ для решения задач в КСС. Оба подхода анализируются во взаимосвязи и показывается целесообразность их совместного использования для построения высокопроизводительных ВС.

Исходя из проведенного в работе анализа параллельных вычислений и структур, определены следующие основные требования к построению разрядно-параллельного арифметического устройства:

- применение таблично-алгоритмических методов для организации разрядно-параллельных вычислений;

- раздельное выполнение функций хранения и обработки РС потока числовых данных, опирающиеся на идею "трубопровода данных";

- получение линейной зависимости аппаратурных и временных затрат на обработку аргументов от размерности массива обрабатываемых данных;

- выполнение групповых скалярных операций в сочетании с векторными;

- возможность организации вычислений в КСС.

Второй раздел посвящен разработке разрядно-параллельных алгоритмов и устройств выполнения арифметических операций в "фибоначчиевой", двоичной, системе счисления в остаточных классах, двоичной комплексной СС по основанию (-1+1) и в кодах золотой пропорции, базирующихся на таблично-алгоритмических методах обработки информации по правилу: параллельно по словам и последовательно по разрядам (разрядно-параллельные алгоритмы).

Одним из главных преимуществ разработанных разрядно-па-

раллельных устройств, по сравнению с традиционными ЗУО, является применение идеи "трубопровода данных" ("первый на входе - первый на выходе"): на последовательном выходе этих устройств результат появляется сразу после подачи первого РС (в первом рабочем такте). Исключение составляют разрядно-параллельные сумматоры КФ и кодов представленных в СОК. Для них характерна некоторая задержка Уплх. связанная О спецификой этих кодов. Величина задержки для разрядно-параллельного сумматора "кодов Фибоначчи, при рапличном числе слагаемых N. приведена в табл. 1

Таблица 1

N n с 3 5 I* 13 21 34 55 144 233 377I610

Vmax о 2 4 6 6 8 3 10 10 12 12 j 14

Алгоритм разрядно-параллельного сложения массива чисел, представленных в "Фибоначчиевой" СС (ФСС), можно записать в следующем виде. Исходные данные:

1. <t" 1,f2.....fj,...,fN> - множество слагаемых,

представленных в ФСС, где

) i i } fJ - ГпГп-1 ... П ... Г1,

rjeiO, D-i-ый двоичный разряд j-ro слагаемого, 3-1, ...N, 1-1,..,n, п - разрядность исходных суммируемых чисел.

Z. Значения Xjnax и Vnwx, которые определяют максимальную зону распространения переносов, при сложении в i-м разрядном срезе одноименных разрядов чисел, имеющих одинаковые весовые коэффициенты.

3. Вычеты Z-K»Z-(k+i>+Z-(k+2), где к-0,..,Упах. (Zo-0. Z-i-1. Z-2--1, Z-3-2, 2-4**3, Z-s-5 иг. д.) Результат: N

Сумма 3 - L ft, где S представлена в ФСС, в следующем виде: j -1

S - SbSo-1 ... Sv ... S\, s^/ Е { 0,1 >. Q - П + Xmax.

АЛГОРИТМ

1°. Начало.

2°. Установить: Р® - 0.

3°. Определить ♦ Хтвх + Уяах * 1. Ч1-Утах + 1.

4°. Цикл 1-1,4.

4.1. Чтение разрядньи срезов гь 3-1,N и определение

N 1

31* " Е.Г1" 51+Х1314Х1-1 ••• ... Б1-у1.

1-1

4.2. Определить Р® - Б!® + РФ.

4.3. Определить V • 1 - (Ушах+1).

4.4. Определить Бу - разряд результата.

Конец цикла.

5°. Определить промежуточное Б.

6°. Цикл 1-1,41.

6.1. Определить V - 1 - (Ушах+1).

6.2. Если Бу - 1. то Б - Б +

Конец цикла.

7°. Конец.

Общее число тактовых импульсов, которое необходимо подать для получения окончательного результата на последовательном выходе разрядно-параллельього сумматора КФ равно: ТОСЬКВ " п + *пах + Ушах + 1.

Идея "трубопровода данных" находит широкое применение в конвейерных структурах (КС), так как при этом достигается максимальная загруженность системы. Структура линейного конвейерного умножителя N операндов приведена на рис. 1. Она содержит регистры сомножителей Х}-/1П.. .х^х*1, которые

Рис. 1

' - и -

обозначены как Рг1 - РгИ и разрядно-параллельные умножители двух операндов У* - Уц-1. построенные на основе разрядно-па-раллельных сумматоров.

Максимальное число рабочих тактов, необходимое для умножения N БО-двоичных кодов с разрядностью п, в линейной КС (рис. 1) определяется по следующей формуле: Тоубэ - п*Л-1.

Диаграмма работы конвейерного умножителя 513-двоичных кодов для N-4, п-3 показана на рис.2. Окончательный результат г»2дгв...21 операции умножения формируется на выходе блока Уц-1-

21 22 2з 24 Z5 ZQ 27 Z8 2fl

Уз | I-;-1

у2 ■■ |---1 .

Yl '• I-:-1

12 3

XI Xi XI

-t—Т—T—I—l—l—

I—I—I—I—I—I-

0 1 2 3 4 5 6 7 8 9 10 11 12 Рис. 2

При использовании в качестве блока Yj разрядно-параллельного умножителя КФ максимальное число рабочих тактов будет равно:

TOY® - ymax+(N-2)-(n-2+ymax)+(N-l)-(n-2)+n, где Ушах - величина максимального переноса в младшие разряды (для П<10, Утах=5).

В третьем разделе на основе рассмотренных разрядно-параллельных процессорных элементов обработки ПЧД исследуются вопросы построения алгоритмов и устройств прямых и обратных преобразований в принятом КСС. Предлагаемые алгоритмы и устройства позволяют в несколько'раз ускорить преобразования по сравнению с существующими способами.

Рассмотрим алгоритм преобразования КЗП в КФ.

ПУСТЬ fan " ГпГп-1 ... П ... Г0.Г-1Г-2 ... r-j ... г-щ -преобразуемый КЗП, где rjci 0,1 }, r-jei 0,1>, 1-Ю,п, j«l,m.

Обозначим через fj и fjL соответственно "целую" и "дроб-

_ in ^

- It -

ную" части fan: где:

fi ; (i)

fu " rnrn-l ... П . . ,

f Д " 0.Г-1Г-2 ... Г-j

ro;

_ - - - . ■ r-m.

Гц также можно разложить на целую и дробную части:

Гц - fu + f£, (2)

Подставляя (2) в (1), получим:

■ fan - fg ♦ (ffl + ПЬ- (3)

Согласно записи (3) преобразование fan в <ЮС будет сводиться к преобразованию Гц, так как в этой СС можно представить только натуральные числа. Следовательно результат преобразования

f«M • Гцф + (fj i fi). (4)

где fцф код полученный в результате преобразования fu в GOC, будет представлять собой модифицированный КФ. который содержит кроме целой и дробную часть.

Для КЗП справедливы следующие равенства: й1 -'<*"1»1, a2+c(**z«3, аР-л~3*4, а4+<*~4-7, «5-<Г5.Ц

где а-С1+1/5)/2 - основание КЗП. Согласно (5) принимает только целые значения, если

^ - Г+ - Г- . - 0,Г10гэ0 ... Гп-10 - 0,0гг0г4 ... 0гп. (б) Тогда для Гц можно записать:

- ^ - (Г* - Г-) -- гпГп-1 ... го - 0.Г10ГЭ0 ... Гп-10 + 0,0гг0г4 ...-0гп.(7) Согласно равенствам (5) величина Гц представляется как код с весами равными числам Люка, образующим последовательность: 1 1 3 4 V 11 18 29 47 76 123 199 322 521...

В табл. 2 каждому элементу последовательности Люка (ГШ поставлены в соответствие веса КФ. Согласно этой таблице, для преобразования Гц в ФСС необходимо код (ц сложить с сдвинутым на два разряда вправо кодом Г таблица 2

п 0 1 2 3 4 5 6 7 8 9 10 11

Разряды ГШ 1 1 3 4 7 11 18 29 47 76 123 199

Веса КФ 1 1 2 3 5 8 13 21 34 55 89 144

Веса КФ 1 1 2 3 5 8 13 "21 34 55

Модифицированный КФ Г фи можно определить, выполнив опе-р;щии сложения и вычитания:

Г<гм - Гцф Гд + " Г-. Чтобы избежать операции вычитания необходимо код ГЭп до преобразования представить в виде, для которого п-1, в этом случае:

Г+ - 0,10гз0г5 ... Огп-1. Применим к (Ч свойство развертки КЗП, тогда:

(Ч - 0.01Г31Г5 ... 1Гп-111. При такой записи {+ происходит уничтожение кода следовательно для Г £ можно записать:_ _

Гд - О.ОГ-2ГЭГ4Г5 ... ГП_1ГП1.

Предложенный подход позволяет:

1) унифицировать представления КФ и КЗП, т. к. модифицированный КФ содержит дробную часть, идентичную дробной части КЗП; *

2) сохранить для модифицированного КФ все основные свойства обычного КФ (возможность свертки и развертки, представление в минимальной форме и т.д.).

В четвертом разделе исследуются способы обработки ПЧД с применением разработанных структур. Приведены сравнительные оценки эффективности алгоритмов и структур, реализующих конкретные арифметические выражения.

Приведены формульные зависимости временных и аппаратурных затрат операционных устройств, ориентированных на разрядно- параллельную обработку данных.

На основании таблиц и графиков показано, что по сравнению с параллельным сумматором кодов Фибоначчи, в разрядно- параллельном сумматоре кодов Фибоначчи обеспечивается значительный выигрыш в скорости обработки (примерно в 3 раза) и в затратах оборудования (примерно в 1.5 раза); быстродействие разрядно-параллельного двоичного сумматора, примерно в 30 раз, выше чем у известного ассоциативного параллельного процессора (АПП), а аппаратурные затраты в 5 раз меньше

чем у АПП; быстродействие разрядно-параллельного БО-двоичного вычитателя, примерно в 3 раза, выше чем у разрядно-параллельного двоичного вычитателя.

Рассмотренные характеристики показывают, что каждая СС обладает рядом достоинств. Поэтому целесообразно объединить разработанные устройства в один процессорный элемент (ПЭ).

В работе представлена структура ПЭ, функционирующего в КСС. Она состоит из устройства управления, коммутаторов V операционных блоков, которые выполняют операции, соответственно в КФ, КЗЛ, СОК, классической двоичной СС, 20-двоично| СС и в двоичной комплексной СС по основанию (-1+1). Базовыми элементами являются разрядно-параллельные сумматоры, на основе которых построены преобразователи, вычитатели, умножители, устройства вычисления различных функций в указанных СС. На вход ПЭ поступает ПЧД, и устройство управления, в зависимости от кода операции, пересылает данные в один из блоков. При этом, операция сложения; выполняется в СОК, операция алгебраического сложения в ББ-двоичной СС, элементарные функции - в двоичной СС. Если к обрабатываемой информации предъявляются повышенные требования по надежности и есть необходимость выполнения арифметических операций старшими раз-' рядами вперед, то.используются КФ или КЗП. Обработка графической информации производится в двоичной комплексной СС по основанию (-1+1). -

Основные результаты и выводы по работе:

1. Показана целесообразность разработки эффективных алгоритмов выполнения операции суммирования массива чисел, наиболее часто встречающейся в практике параллельных вычислений.

2. Определен состав комплекса СС, включающий КФ, КЗП, СОК, классическую двоичную СС, БО-двоичную СС и двоичную комплексную СС по основанию (-1+1). • • ' • "

3. Предложена обобщенная структура разрядно-параллельного процессорного элемента, функционирующего в комплексе систем счисления и использующего таблично-алгоритмические методы обработки потоков числовых данных.

4. Разработаны алгоритмические основы построения раа-рядно-параллельных (РП) процессорных элементов обработки потеков числовых данных в комплексе систем счисления, включающие:

- алгоритм РП суммирования КФ;

- алгоритм РП суммирования КЗП;

- алгоритм РП суммирования SD-двоичных кодов;

- алгоритм РП суммирования комплексных чисел, представленных в двоичном коде;

- злгеритм Fn суммирования в СОК;

1 РП алгоритмы выполнения операции алгебраического сложения;

- РП алгоритмы выполнения операции умножения чисел;

- алгоритмы прямых и обратных преобразований потоков числовых данных в КСС вида {К-Тк—>КЗГО, <2<—>SD>, <2—>ССК>; ■

5. Приведены аналитические формульные зависимости временных и аппаратурных затрат разработанных структур.

6. Приведены сравнительные оценки эффективности разработанных алгоритмов и структур.

7. На основе полученных оценок для каждой из рассмотренных СС определен класс задач, наиболее эффективно решаемых в данной СС.

ОПУБЛИКОВАННЫЕ РАБОТЫ ПО ТЕМЕ ДИССЕРТАЦИИ:

1. Патент N 2034328, МКИ G 06 F 7/49. Суммирующее устройство по модулю /Исмаилов Ш-М.А., Джанмурзаев A.A., Курба-нов Э.Н. "(Россия); заявл. 01.03.93; Опубл. 30.04.95, Бюл. N 12.

2. Патент N 2047898,МКИ G 06 F 7/49. Параллельный сумматор кодов Фибоначчи. /Исмаилов Ш-М.А., Аминов Э.Ф., Джанмурзаев A.A., Курбанов Э.Н., (Россия); заявл. 19.05.93; Опубл.. 10Л1.95.'Бюл. N31. '

3. Патент. N 2С59285, МКИ G Об F 7/49. Суммирующее устройство./Джанмурзаев A.A., Исмаилов Ш-М.А., (Россия).- заявл. 02.11.93; Опубл. 27.04.96, Бюл. N 12.

4. Джанмурзаев A.A. Разрядно-параллельный алгоритм и структура вычитателя в кодах Фибоначчи: Тез. докл. Всероссийской научн.-техн. конф. "Информационно-управляющие системы и специализированные вычислительные устройства для обработки и передачи данных". -Махачкала: ДГТУ, 1996.

5. Джанмурзаев A.A., Салах Тальха Бабикер. Разрядно-па-раллельное алгебраическое устройство обработки .чисел в эна-коразрядной системе счисления: Тез. докл. Всероссийской научн.-техн. конф. "Информационно-управляющие системы и специализированные вычислительные устройства для обработки и передачи данных". -Махачкала: ДГТУ, 1996.

6. Джанмурзаев A.A., Садах Тальха Бабикер. Разрядно-параллельный алгоритм и структура умножителя в SD-кодах: Тез. докл. Всероссийской научн.-техн. конф. "Информационно-управляющие системы и специализированные вычислительные устройства для обработки и передачи данных". -Махачкала: ДГТУ, 1996.

. 7. Исмаилов Ш-М.А., Джанмурзаев A.A., Абдулмеджидов P.A. Разработка алгоритма и структуры умножителя в кодах Фибоначчи: Тез. докл. на Всероссийском симпозиуме "Математическое моделирование и компьютерные технологии". Т. 1. -Кисловодск: КИЭП, 1997.

8. Джанмурзаев A.A., Исмаилов Ш-М.А., Кокаев О.Г. Разрядно- параллельные вычислительные устройства для обработки предвестниковой информации: Tee. докл. Международного симпозиума "Мониторинг и прогнозирование чрезвычайных ситуаций". -Махачкала: ДГТУ, 1997.

9. Абдулмеджидов P.A., Джанмурзаев A.A., Исмаилов Ш-М.А. Алгоритм и устройство преобразования кодов золотой пропорции. //Вестник ДГТУ. Технические науки. Bbm.Nl. 1997.

10. Исмаилов Ш-М.А., Джанмурзаев A.A. Коды Фибоначчи и их использование в специализированных устройствах. //Вестник ДГТУ. Технические науки. Bun.Nl. 1997. »