автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Разработка подсистемы САПР тестопригодного проектирования СБИС и МЭА

На правах рук триг

РЫБАКОВ Василий Владимирович

РАЗРАБОТКА ПОДСИСТЕМЫ САПР ТЕСТОПРИГОДНОГО ПРОЕКТИРОВАНИЯ СБИС И МЭА

05.13.12 - Системы автоматизированного проектирования

Автореферат

диссертации на соискание ученой степени кандидата технических наук

Москва - 1997

Работа выполнена в Московском Государственном Институте Электронной Техники (техническом университете)

Научный руководитель : кандидат технических наук, доцент

Кривошапко В.М.

Официальные оппоненты : доктор технических наук, профессор

Баринов В.В.

начальник отдела АО "Ангстрем", кандидат технических наук Бутов A.C.

Ведущая организация : Институт проблем управления РАН

Защита состоится "_"_ на заседании

диссертационного совета Д 053.02.01 Московского

Государственного Института Электронной Техники

(технического университета) (Москва, 103498)

С диссертацией можно ознакомиться в библиотеке МИЭТ,

Автореферат разослан "_"_ 199 г.

Ученый секретарь диссертационного совета

--------------------ОПИАЯ"ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы

Современное развитие микроэлектроники характеризуется двумя тенденциями : постоянным уменьшением геометрических размеров изделий и ростом их сложности. Это приводит к резкому усложнению процесса диагностирования микрозлектронной аппаратуры (МЭЛ). Традиционный подход к осуществлению диагностирования, базирующийся лз концепции создания преимущественно внешней по отношению v объекту подсистемы диагностирования, испытывает все возрастающие трудности, становясь в ряде случаев принципиально неприменимым. В этих условиях возрастает Лжтуаяьиооть разработки и использовать новых методов решения задачи диагностирования МЭА, основанных на методах обеспечения тестопригодности и самотестируемости СБИС и МЭА. Эффективное решение в этой области должно обеспечивать масштабируемость системы диагностирования при переходе с уровня компонентов {СБИС' ' на уровень систем (МЭА), стандартизацию способов доступа к разнородным средствам обеспечения диагноз?ируемости, а также выравнивание технического уровне системной логики МЭА и средств, используемых для ее диагностики. ВсГ'Ч этим требованиям отвечает методология обеспечения .(-(<с;опригодности, предлагаемая системой международных стандартов IEEE 1149.x.

Современный период развития отечественной микроэлектроники характеризуется расширением применения зарубежных СБИС и ультраСБИС. Это означает, что в отечественной МЭА возникают потребности и возможности совместного использования отечественной и импортной элементной базы.' При этом возможности эффективного Построений надежной МЭА в значительной степени определяются совместимйстьо отечественных и импортных СБИС, в том числе по критериям и правилам тестопригодности.

Техническая актуальность разработки отечественной комплекса средств • поддержки обеспечения тестопригодности определяется несколькими моментами :

- отсутствием отечественного аналога разработанной системы ;

- высокой стоимостью к отсутствием методической поддержки зарубежных программно-аппаратных комплексов, решавших схожие задачи ; ...

- значительными техническими проблемами и высокой стоимостью реализации тестирования современных печатных плат в условиях применения только традиционных методов, основанных на обеспечении прямого физического доступа к тестовым точкам.

Цель и задачи работы

Целью дмааарк&циокной работ является исследование методов построения тестопригодных микроэлектронных систем и разработка подсистемы САПР для обеспечения тестопригодности МЭА.

Б ходе выполнения работы ставились и решались следующие аад««и : - ''

1. Совместный анализ структуры современной МЭА и задач ее тестирования.

2. Анализ существующих методов и стандартов обеспечения тестопригодности.

3. Разработка методики перехода от традиционной схемотехнической модели МЭА к имеюпей меньшую сложность специализированной модели тестопригодной МЭА.

4. Разработка алгоритмического обеспечения тестирования тестопригодных печатных плат.

5. Разработка программно-аппаратного комплекса средств обеспечения тестирования, программирования и отладки МЭА, отвечающей требованиям стандарта IEEE 1149.1 (JTAG).

Методы исследования

В ходе выполнения работы . использовались методы технической диагностики, теория множеств, теория графов, методы структурного программирования.

Научная новизна рэзультатса работы

Разработана методика перехода от традиционной схемотехнической модели МЭА, имеющей квадратичную сложность от интегральной площади компонентов аппаратуры, к специализированной системе моделей тестопригодной МЭА, сложность которых растет линейно от площади схемы.

Разработан алгоритм тестирования межсоединений 0ТДЯ~_ _ тестопригодных печатных плат, обеспечивающий минимальную по ср^внензш с из2£;схьы«и аналогами длину теста"при г^'гр■ -диагностических способностей.

Впервые показана возможность построения полного теста обрывов межсоединений ЛТАС-тестопригодной печатной платы при отсутствии информации о структуре ее рабочих межсоединений (известны лишь типоноыиналы установленных на плате .ТТАС-СБИС и порядок их объединения в структуру граничного сканирования платы).

Практическая значимость и результаты внедрения работы

Практическая значимость представляемой работы складывается из следующих моментов :

- Разработана система экспресс-оценки и сравнительного анализа Д£лличных конструктивных решений встроенных в СБИС средсти обеспечения тестопригодности.

Разработан специализированный тестер межсоединений на печатных платах, осуществляющий автоматическое построение комплексного т.еста. по заданному структурному описанию объекта тестирования.

-* Разработана первая версия комплексной система отладки и тестирования микроэлектронных изделий на ■базе встроенных в аппаратуру стандартных средств ЛА<3.

Разработана и апробирована оригинальная систем.! методического обеспечение тестопригодного проектирования и тестирования МЭА.

Результаты диссертационной работы применялись

при создании и тестировании печатных плат цифровой аппаратуры передачи данных (НИИ "Такт", г.Пермь);

при разработке систем медицинской диагностики на Сазе персональных компьютеров (малое предприятие "Аист", г.Москва!}

- при разработке проекта отраслевого стандарта "Микросхемы интегральные. Обеспечение качества в процессе разработки. Требования к системе качества разработки и порядку ее аттестации" (ЦНИИ-22 МО РФ, г.Мытшод),

Средства созданной подсистемы САПР использовались ;

при оценке эффективности применения средств обеспечения тестопригодности в БМК, разрабатываемых и производимых АО "Ангстрем" (г.Зеленоград);

- в учебном процессе МГИЗТ (ТУ) (г.Зеленоград).

На защиту выносятся:

Впервые разработанная отечественная подсистема САПР, обеспечивающая создание тестопригодной МЭА, соответствующей требованиям стандарта IEEE 1149.1 (JTAG),

- Методика перехода от схемотехнической модели МЭА к имеющей меньшую сложность специализированной модели тестопригодной МЭА для задач тестирования.

- Впервые предложенный метод построения полного теста обрывов ме«соединений JTAG-теогопригодной печатной платы при отсутствии информации о структуре ее рабочих межсоединений и диагностическая процедура, позволяющая локализовать эти обрывы с точностью до вывода JTAG-СБИС.

Структура и объем диссертационной работы

Диссертационная работа содержит введение, три главы, заключение, список литературы (87 наименований) и приложение. Полный об-ъем работы - 163 страницы, в том числе 13 таблиц и 48 рйсунков.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

bo вяаданмм кратко рассматривается современное положение в области ашгнсгтнровлния МЭА и формулируется цель работы.

Вярвея гягда посвящена гостаьовке задач работы и роик-нтп- ча.ти этих- эадач,- связанной сгнаяизом ¿бъвктов исолеловлт'я и уетогоз их диагностирования. При этои анализ литературных 1,1 ннь>:-проводится но следующим направлениям :

- обоснойанма виЗора объект? исследования;

- соьи-гстный анализ объектов !: задач тестирования в ранках

!'ЭА I

о^обиение информация о не т>.. х и ^т-и1;..^ ■

обеспечения тестопригодности МЭА.

ГЮ -а основного гп^д^т1

дальнейшего исследования выбрана цифровая печатная плата, а в качастзга базового метода обеспечения ее тестопригодности - метод, рекомендуемый стандартом ДТАС. Этот метод предполагает замену прямого физического доступа к тестовым точкам на косвенный последовательный доступ посредством структуры граничного сканирования. Высокая эффективность применения такого подхода подтверждена опытом ведущих мировых производителей МЭА.

На с.скояе анализа пинка средств почляр/'кч гэс'спригэднооти П;-",

необходимость разраостки СООТ^еТСТЕуЮ^ПК :>Тр... . .

г'ре^чт Л 3: необходимость сбуелаал^йасто;; до^т^.ч с-^нс- г- ■

с:о;' с :"ьимеющихся зарубежных аналогов {главным ооразе*.: 3.1 счет

г ,. отсто программного обеспечом^ч) и отсутствием к их структуре > / '

-релстя методической 1Юдлер.::кп, необходимых от'-1 '?<:■; " : пользователям.

Етарая гласа посвящена . разработка эффективного

алгоритмического обеспечения тестирования ЛМ-тестопригоо""у

ц^рорыч печатных плат ■ на 1-тх ог.невг;. При -^тс.-и

рассмзтриеамтск : ,

- методика перехода от обычно используемой схемотехнической модели МЭА к более эффективной при решении поставленных эадач специализированной иопепч

- ¡модели нежесехи-нений и их . !•■> ^е:''.и:'.<_: -для урог>нн чот :ч плат; ,

- структура и состчз разработанного алгоритма комгпек'-м' тестирования ОТАЗ-тестопригодн^х печатных ил-чт диагнсст;';

способность применяемых тестов;

новый метод тестирования межсоединений печаткой платы в условиях отсутствия информации об их структуре; '

возможные маршруты * тестирования печатных плат с использованием средств обеспечения тестопригодности. *

Специализированная модель тестопригодной МЭА, Высокая сложность традиционных схемотехнических моделей МЭА и ее компонентов обуславливает актуальность разработки методик перехода к специализированным моделям меньшей .сложности, обеспечивающих приемлемую адекватность при решении конкретных типов задач в процессе создания и эксплуатации КЭА. В частности, при решении гзадач ЛАС-тестирования МЭА можно перейти к специализированной модели тестопригодной печатной платы, основными компонентами которой являются (рис.1) :

- совокупная системная логика установленных на плате ЛАС-СБИС;

- сгруппированные по критерию принадлежности к конкретному регистру граничного сканирования ЛАв-выводы ?'

- совокупность портоа тестового доступа СБИС на плате ;

. - множества ячеек, включенных в организованные на плата каналы граничного- сканирования ;

- потоки тестовых данных ;

структуры данных, характеризующие • отдельные компоненты системы тестирования..

Информация, необходимая для формирования всех упомянутых компонентов модели, должна быть извлечена из исходной принципиальной сх^мы платы.

Для каждого4 множества ячеек, образующих конкретный канал граничного сканирования, в модели предполагается наличие структуры данных в виде массива, содержащего слова состояний ячеек. При формировании полного перечня возможных полей слова состояния ячейки учитывались особенности построения ЛАй-совместимой тестовой логики. Л частности, принималось во внимание то, что г.ру направленным ЛАй-выводам соответствуют три ячейки граничного сканирования - входная, выходная и управляющая. Поэтому любой лвунлпрапленный вырод в рамках предлагаемой модели рассматривается

кзк совокупность оконного и выходного аьщодсв, а также канала., управления. Тристабильким JTAG-виводам соответствуют по две ячейки граничного сканирования, одна из которых контролирует канат, управления, определяющий находится или кет данный логический ьыьоц а третьем состоянии. При этом учитывается, что в реальных СБИС возможна случаи, когда состояние одного канала управление определяет поведения нескольких драйвероЕ- i-ызодов.

Наряду с признаками тристабильности или двунаправленное™ соответствующего JTAG-вывода слово состояния тчгйшг . содз^л.*... ' Uiiiopiiauwij о аом, является ли данная яччйкг входной ши: ьыхмихы», а тзкг-.е о том, является ли соответствующий ячейке- вывод задействованным в построении системной логики платы. В каждом из полей слова состояния может находиться 1 или 0. При этом 1 в соответствующем поле означает наличие соответствующего признака, а О - его отсутствие. Например, слово состояния 010110 соответствует выходной ячейке тристаОильного двунаправленного вывода, а 100001 -ячейке неиспользуемого обычного зхода.

Помимо рассмотренного выше описания структуры регистров гранично о сканирования в модели может быть выделена структура данных, содержащая информацию о взаимссвлзаниости JTAG-ьыводов чер; i внешние межсоединения СБИС на плате. Эта структура данных Формируется в вида набора списков связности выходных выводов СБИС на плате. Каждая запись (строка) такого списка содержит указание на один из входных пыводоа, с которым связан рассматриваемый выходной вывод, формат записи содержит ;

- указание на СБИС, которой принадлежит входной вывод;

- название и порядковый номер этого вывода в Data Sheet СБИС;

- идентификатор регистра граничного сканирования, которому принадлежит входной выгод ;

- Порядковый номер входного вывода а регистре граничного сканирования.

Таким образом, рассматриваемая структура данных содержит одновременно информацию как о системной, так и о тестовой логике • тестируемой плати. В структуре модели присутствуют такха несколько потоков данник. ЭТИ ПОТОКИ оЗвСД#.чивгуот взаимодействие отдельных

тек. ¡тау„, ТЮ - ¡ТМ5)„.

Мкеш.

Ц.гг>*я а структур«

Сологугшость доргов тестового ¿остуда, присутствующих ш плате

1ярш Оа*ро»

ГмЫс Х-ЛЗЬ о

ДОМ

•"Г

т

\ 1

э-

Сотокугагя сасгашы лепца упздоаяеи&га 1т ыевм ЛАО-СвНС

г \ I_(

Вовиввлкетто

2нс**

» -г

— — —

4-2

... •Ж.1 _

Паямядат-т«

Рг*с,1 Модель СГГАС-тестопригоякой печатной платы

компонентов модели и, вместе с тем, отображает_____реально -

существующие в аппаратуре информационные потоки.

Помимо снижения сложности на порядок, описанная модель обеспечивает проведение эффективной декомпозиции объ^м^ тестирования и выделение подсистемы аппаратных средств, участвующей в реализации конкретной тестовой процедуры без потери целостного представления об объекте. Она также позволяе* определить необходимый и достаточный объем информации об объекте,

требующийся для реализации отдельных тестовых процедур, и ущ__ы-ох

построение эффективных тестовых последовательностей.

Модели межсоединений и их неисправностей. При тестировании печатных плат важно определиться с моделью межсоединения. Обычно под межсоединением понимается эквипотенциальная сеть соединенных проводников, имеющая ряд входов (драйверов, определяющих состояние сети) и выходов. При этом вход сети может быть представлен либо выходным выводом одного из кристаллов либо входным выводом внешнего разъема платы. Выходу сети может соотьетствовать входной вывод кристалла или выходной вывод внешнего разъема платы.

В оошем случае состояние межсоединения может определяться несколькими независимыми входами (драйверами), принадлежащими ра'?/1(1чным микросхемам. Учитывакяцие этот факт модели сетей /Псйсоединений с несколькими формирователями состояния позволяют гписать встречающиеся на реальных печатных платах монтажные объединения нескольких логических сигналов. Вместе с тем, применение- ЛАй-средств позволяет логически декомпозировать такие сложные межсоединения в процессе тестирования на ряд межсоединений, каждое из которых имеет один формирователь. Кроме того, в основной массе случаев • в процессе ■ нормального функционирования платы одновременная активизация более одного драйвера, связанного с конкретным межсоединением, запрещена во избежании возникновения конфликтов. Поэтому разработка алгоритмического обеспечения ЛАй-тестирования проводилась с; использованием модели межсоединения с одним формирователем.

Что касается неисправностей межсоединений, то в работе рассматриваются лишь те из них, которые возникают исключительно а

|(...;ц<=ссе установки на подложку платы кристаллов ИС (обрывы и (откие замыкания). От этих неисправностей следует отличать 1еиспрзвности с неопределенным генезисом, например, сверхбольшие .мац,иные емкости в разводке металлизации, которые могут быть Лусловлены ошибками проектирования. * '•*

Алгоритм комплексного тестирования ЭТАО-тестопригодной печатной платы. На уровне печатных плат в общей случае должны быть решены задачи тестирования установленных на плате кристаллов и связывающих их межсоединений. В то же. время, как было показано в ряде' источников, при интеграции плат наибольшая экономическая эффективность может Сыть достигнута использованием высококачественных СБИС. В этих условиях основное внимание следует сосредоточить на тестировании межсоединений.

Обеспечение тестирования межсоединений - печатных плат являлось основной задачей, решавшейся при разработке стандарта ЛАв. В ходе обсуждения и использования стандарта было предложено множество конкретных алгоритмов и методик, направленных на ее решение. В ряде зарубежных источников был проведен сравнительный анализ различных решений и выделено подмножество методик, дающих наилучшее соотношение "длина теста - проверяющая способность". Вместе с тем, не был явно сформулирован алгоритм комплексного .ЛГАв-тестировани^ межсоединений, выявляющего основные типы неисправностей. Проведенное в ходе выполнения работы исследование показало не только возможность формулирования такого алгоритма, но и позволило улучшить сделанные ранее предельные оценки длины выполняемых в ходе его реализации тестов. Это стало возможным благодаря комплексному подходу к построению тестовой последовательности и учета эффектов взаимодействия тестов, выявляющих отдельные типы неисправностей.

Исходя из рассмотренной выше специализированной модели печатной ппаты( будем считать ^гТАС-твст платы полным, если он включает в • С4гбя следующие процедуры :

- проверку правильности функционирования контроллеров портов тестового доступа (ТАР) установленных на плате кристаллов;

- проверку целостности стандартна >ГГАО-регистров ( рргчстроь

обхода, команд, граничного сканирования ) установленных на т.--кристаллов;" ------

- проверку отсутствия обрывов межсоединений платы;

- проверку отсутствия коротких замыканий межсоединений плчт"

- тесты отдельных СБИС {факультативно). .

При этом с. точки зрения' рассматриваемого алгоритма тест-ирг ваш-такая последовательность выполнения тестовых операций сушг-стр.'-м и-->

Проверка правильности функционирования ТАР-контроллера мо»«ч быть реализована методами опосредственного .определения состоянии либо использованием встроенных а него дополнительных еиедг-тн самотестирования. Для конкретных типов схем структура этих ср1-л гн может быть специфической. Вместе с тем, тест целостности >7ТА'_. регистров позволяет параллельно сделать мотивированное заключение о нормальном функционировании контроллера, диаграмма состояний которого определяет правила функционирования встроенных в ЛАС-средств. В процессе проверки целостности ЛАС-регистрон контроллер за счет последовательных переходов из одного состояния в другое реализует более 2/3 от общего числэ этих переходов. П| и этом любая ошибка перехода с очень большой долей вероятности привол:*> к получению результата тестирования, че соппадзгаце! этал-мом. И хотя при этом возникает некоторая дополнитеньн*« неопределенность диагноза, локализация неисправности им.?нно в ^одсистеме ЛАв-средств сохраняется. Эти соображения лвигш-ь причиной отсутствия специального теста контроллера в обсужлаем^м комплексном алгоритме. Структура и состав полного ЛАС-тестя печатной платы представлены на рисунке 2.

Следует отметить, что третий цикл сканирования присутствует р. тесте обрывов с целью повышения его диагностической способности, что связано с возможностью организации параллельного ЛАС-тестир'ования межсоединений и связанных с ними выходных каскадоп ЛАй-СБИС , едиными тестами. Действительно при реализации ЛАО-тестирования межсоединений тестовый сигнал распространяется нг*:г. выходной и входными ЛАЯ-ячейками, проходя через выхолны» и входные каскады связанных соответствующим межсоединением СБИС. Т. свидетельствует о принципиальной возможности ЛАС-честиро!»*»:! -этих каскадов. С другой стороны, в широко распространенных >"•''■'

схемам за формирование переключательных сигналов "из 0 в 1" и "из 1 в 0" в выходных каскадах, как известно, отвечают физически различные группы транзисторов. Для подобных схем в процессе тестирования обязательна проверка правйльности формирования, обоих переключательных сигналов. Возможность такой проверки как раз и обеспечивается тестом обрыва межсоединений платы с показанной на рисунке 2 структурой.

Параллельно рассматривая тестирование собственно межсоединения и соответствующих выходных каскадов, мы фактически переходим к модели межсоединения как некоторого сложного образования, включающего сеть проводниковых соединений логических выводов СБИС на плате, а также соответствующие формирователи сигналов в этой сети. В условиях использования такой обобщенной модели межсоединения произвольный путь распространения сигналов между ЛАС-СБИС может быть представлен в виде системная логика первой СБИС, межсоединение, системная логика .второй СБИС. Такой подход облегчает, в частнбсти, последующее решение задачи вэаимотести-рования компонентов на плате.

' Диагностика по результатам теста обрывов проводится следующим образом.

1. Путем десериалиэации результатов тестирования, полученных с помсшью средств граничного сканирования ЛАС, формируется таблица, каждая строка которой отражает поведение определенного вывода одной из установленных на плате ^ЛС-СБИС. При этом каждая строка, помимо списка последовательных (состояний соответствующего вывода, содержит порядковые номера позиций в исходном последовательном коле, содержавших состояния текущего вывода. Эта информация необходима для однозначной идентификации положения текущего вывода в регистре граничного сканирования платы.

2. Путем сортировки строки таблицы разбиваются на три 1 атегории, р. перг>ую из которых входят строки, содержащие 110011, м втору»-. - сгдертацие 100110, а в третью - все остальные строки. '' л к и ч| образом, ь первой группе сосредотачиваются выводы, . Т(>н!;и.|"ьн;; явпявкиеся формирователями сигналов п межсоединениях.

Структура тестя __________________Cocrte тестя

j TMS=(TMS,U.|

Процедура Reset j ,----------------------i Тестируемая

I плата

!

i i eci целостности [ JTAG-рсгистров

orTDl i

•аваазаааааааээ'

Тест обрывов межсоединений

OTTDI 4 A , *

ill)! (Г[77о| 0 ■ 0 1 I ! 0 !.....

I о i о! i! о 1111111 о! i' о 1 о о i) i' , i,11 a. i •n•о■n:i■о■i'i•l,i•a1

: I: i i t: l, о !

ПЮ

otTOI «. i , i ,

> I 1 > M » > 4 " t'

■язезаяадаваавЭ'

Тест коротких

замыканий межсоединений

И ; 1 : I , 1 I 1 f) 0,0 0 0 0 0 0

110 0 0 0 I I ! I'll 0 (I 0

0,0,1 1,00 t 100 1 1 о 0

1 nil'» 1 , 'J 10 1 0 1 0 10

, 0 ' 0 0 <1 0 ; 0 Г 1 1 ! 1 1 1 1 1.1

I 0 ■ 0 ■ I I J ' I 1 0 0 0 0 I I I I

I ! I ' 0 ' 0 t 1,0 0 II 00 1 1 ;0,i 010l'0l0! 01(11

Тесты отдельных

сг>ис

от ТП1 К Г1Ю

' n.6„vi ; » 'ssassssaassass'

f Цикл ожиданн«*]

mTm kTDO

(н>бор2 . - ► ■ g а а я ■ я а я я а я a s я •

; Цикл о*»илиия .

I » I I • •

Рча.2 Структура л состав полного JTAG-тестл печ-лтной. илатк»-

ьс второй - потенциальные приемники сигналов (выходы межсоединений), в третьей - выходы потенциально неисправных межсоединений, а также неиспользуемые в рамках текущей платы входы

'ТЛС-СБИС.

3. Путем сравнения полученной таблицы с эталонной базой данных. содержащей информацию о структуре регистров граничного сканирования платы, производятся следующие операции :

- проверка на соответствие эталонному списку входов/выходов первых двух категорий строк ;

исключение из третьей группы строк, соответствующих неиспользуемым выводам ;

- формирование второй таблицы, ставящей в соответствие каждой их оставшихся строк третьей группы эталонный набор состояний соответствующего вывода, исходя из эталонных данных об объекте.

4. По результатам анализа второй таблицы формируется заключение о наличии и локализации неисправностей.

Суть предлагаемого теста коротких замыканий состоит в том,

чтобы сделать сеть каждого межсоединения уникальной с точки зрения

пропускаемой через нее информации. При наличии короткого замыкания

любой пары межсоединений они теряют свою уникальность, поскольку в

этом случае их поведение становится тождественным. Согласованность

поведения служит, в свою очередь, различимым средствами ¿ТАБ

необходимым условием наличия в структуре платы короткого замыкания

межсоединений. ,

В процессе реализации алгоритма сначала в течение нескольких

(ПодгЫ), где N - общее число используемых межсоединений на плате)

полных циклов сканирования регистра граничного сканирования платы

на каждую из выходных его ячеек побитно загружается кол, отличный

хотя бы в одном разряде от соответствующего кода любой другой

выходной ячейки. После каждого цикла сканирования осуществляется

/

параллельный запуск соответствующих' значений по сетям межсоединений и переопределение состояний входных ячеек. Эти состояния в ходе последующих циклов автоматически извлекаются из регистра граничного сканирования платы для анализа. При появлении короткого замыкания любой пары межсоединений их коды должны совпасть. . <

Затем та же операция повторяется ._ с инверсными -кшим,, Необходимость этого связана с тем, что синдром совпадения двух межсоединений не тождественен, в общем случае, нл иъниму и-ИХ кодов и может совпадать с уникальным кодом трит> иг. межсоединения. При этом возникает неопределенность диагнчч.), которая должна Сыть преодолена. Как было показано б . у;,; ,

инвертирование кодов межсоединений устраняет эту неопределенное т ¡..

Неопределенность а диагноз может быть также внесена достаточно редко встречающимися случаями, когда синдромы ст-х не-элтт-тт:. с:аибск оказывается абсолютно тождественными. ■ При наличии случаев для соответствующих подмноявств сетей межсоединений uotno провести дополнительный локальный тает типа "бегущая единица" для окончательного уточнения диагноза.

Предлагаемый алгоритм построения тестоа обрывов явлчется модификаций известного алгоритма True/Complement Test ar.ii Diagnosis Algorithm, который на основании проведенного » литературе сравнительного' анализа признан наиболее Вьтстрыи . i • , ^ не уточняющих диагноз алгоритмов. Усовершенствование «втзре-и :••; г. злгорнтма состоит а том, что за счет предварительной -BepKi; отсутстзия оСрьгзо& при проверке коротких эемьзка.-и.й tii-

исполь^оьать тестовые наборы типа "ООО.. ,00" и "1,11. . . 111 " . ¡аг-м:-образом улучшается оценка интегральной длины теста г-.i. р. it..-. замыканий. От типичной оценки 2 ilog^ (N + 2) 1 полных ни.;л./ч сканирования регистра граничного сканирование платы, гпч to - чисп тестируемых сетай межсоединений, а квадратные скобки означаю:' округление до большего целого, мы переходим к оценке 2 (logjN]. Для N, кратных степеням двойки, или меньших одной из них на -т^нп.пиу, использс&ание предлагаемого пета мотает дать интегральной тестовой последовательности на два полных цикла сканирования регистра граничного сканирования платы, чт" становится тем более выгодно, чем длиннее этот послелний регистр чем больше партич тестируемых плат.

Диагностическая процедура по результатам тйстя ■ коротки» замыканий предполагает выполнения следующих действий.

1. В последовательности выдвигаемых нэ регистра гр.шичноц, сканирования данных выделяется информация о состояниях %сч»к

входных ячеек и формируется соответствующая таблица.

2. Выполняется процедура сортировки таблицы. При этом строки с одинаковым содержимым собираются вместе. В отсутствие коротких замыканий соответствующие одинаковым строкам входные выводы должны объединяться сетью одного межсоединения.

3. Путем сравнения полученных результатов с эталонной базой данных, содержащей информацию о межсоединениях платы, выявляется наличие и месторасположение коротких замыканий.

Для полностью ЛАС-тестопригодной печатной платы (платы, на которой установлены . только ЛАв-СВИС) интегральная оценка минимальной длины полного теста межсоединений может быть выражена в виде теоремы, доказательство которой следует из проведенного выше рассмотрения.

Теорема 1. Минимальная длина полного теста межсоединений печатной платы, полностью соответствующей требованиям стандарта >7ТАС, составляет 2[1од?М)+5 циклов сканирования регистра граничного сканирования платы, где Н - общее количество межсоединений кристаллов, установленных на плате.

При этом учтен упоминавшийся тест целостности регистра граничного сканирования платы, тесты обрывов и коротких замыканий. Тест целостности регистров команд и обхода установленных на плате кристаллов не учтен, поскольку его длиной, как правило, можно пренебречь в сравнении с полной длиной интегрального теста. Сравнение предлагаемого полного, теста с ближайшим аналогом представлено в таблице 1.

Следует отметить, что предлагаемые алгоритмы применимы для тестирования любой печатной платы, имеющий тот или иной набор ЛАС-совместимых тестовых средств. На сегодняшний день в силу ряда объективных причин практически не существует печатных плат, полностью отвечающих требованиям стандарта ЛАС. Поэтому, применяя предлагаемые алгоритмы в процессе тестирования реальных изделий, следует отдавать себе отчет в том, что они обеспечивают выявление неисправностей лишь в частично или полностью ЛАС-совместимых межсоединениях. Полнота ЛАС-тестов, таким образом, прямо

пропорциональна ст-зпани JTAG-созоветлисsin объекта легирования. Табянгл 1, Сраьпитяльнал характеристика т«стое межсоединений.

Л-*»йя | Длчяй I ?vit;tCfc'Ai лль к с-1 е pises srisecYSOlO > »'р^ддагаоиоп) \ со^ргпл.екие пет* - ¿мдога | тесте J дяйшд теста

х+2По^(N-K0J j 5 + 2¡tog,NJ ; 2 + (х-5)

тагка • L<x+^bga(N+2)S)l Ь(5 + 2|!о&,Ь1) j 2L + ix-5)L

. * L - дшша ксподьзусмсго регистра х-раяячяого «с&нироаания, х • дтша тсста обрывов а целостности ЛГАО-регистрсв.

Новый метод построения тестов и диагностирования сбринои межсоединений печатной платы в условиях отсутствия информации о С; их структуре« 3 практике интеграции и ремонта МЭА нередко встречаются ситуации, когда нет сведений о разводке рабочих дозгсоединений конкретной печатной платы. При необходимости ис.гностировакия такой платн ч обш'нл случаз тгихслите я Г|Г.им»-г> si >• ьри^т'тчески^ ме"оды с меленой степе »ьг> покрытая ноте ни и,-ьчь- и..:•. епспрзйностей. Сплакс, как -бипо показано з ди-.:сер\гааии, но ■> м - *;, , pf. ire Yive p •acrWii' p и n a e w о it задачи ¿•^и'н^сч'иров.-.ния дл П' -Y j -

•2 сто г. pi: годных г.-: ч-гт^ых пли г, из гото d псиных л с tvix 'к.л'м'.ы

с?.^р;чкостиого ыонта-га. когда с к '.по 90% неисправностей ил i г Оуолоьл^на непропаом t обрывами) п места:', сое-.лииеиия виьолс.ь гт/.М, контактными платы.

Т^оремл 2. Длл люОой печатной платы, лолностьп отв&чаодей

•гребся хниям ст"д нда рта J Г Л Г» 1 у-о^уно по-глроит:. riv;,! , гйсг сбрыеов p..'-ичих Nie.Kcoe.cuh^Hi.ii, не

их структуры, и формальный анализатор, локализующий эти обрывы с точностью до Еывода JTAG-СБИС/ при каличии информации о типономиналах этих СКИС и .14 oC/i •эдименчя ;; цепь грагл^чнеге с к о к прогон mi

апаты.

Дока-затоль^т^ ^. - го ут сп^ду^.? • vr.i

процедуры поогро'-нг —г г тс, и диагностировали я, пр'-дста вл**н .i«>/t t таблице 2, где исло»-'-э*/ютс я следующие условные обозначения :

Лп и JOut - множество JTAG-еходов и JTAG-выходов СБИС на

плате.

Ein и EOut - множество входных и выходных каналов внешних

разъемов платы.

n(JIn) и n(JOut) - число JTAG-входов и JTAG-зыходоб СБИС на плате.

n(EIn) и n(EOut) - число входных и выходных каналов внешних разъемов платы.

Jini и JOutj i-ый JTAG-вход и j-ый JTAG-еыход СБИС на плате..

EInk и EOutl - k-ый входной и 1-ый выходной каналы внешних разъемов платы.

TJlni и TJOutj - тесты, подаваемые На 1-ый JTAG-вход и j-ый JTAG-выход.

TEInk - тест, подаваемый на k-ый вход внешних разъемов

платы.

RJIni - реакция, наблюдаемая на 1-ом JTAG-входе.

REOut1 ■ - реакция, наблюдаемая на 1-ом выходе внешних

разъемов платы.

Маршруты тестирования JTAG-тестопригодной МЗА. Возможна организация нескольких маршрутов тестирования МЭА. Первый маршрут может быть' реализован в предположении об абсолютной надежности установленных на печатных платах аппаратуры Кристаллов. В этом случае после обязательной проверки тестовой логики системы проводится тестирование межсоединений на отдельных платах и каналов связи плат через системную магистраль. Затем осуществляется расширенное функциональное диагностирование аппаратуры. Параллельно через систему средств тестового доступа может быть организовано наблюдение за изменением состояний ряда внутренних диагностических точек аппаратуры.

При наличии сомнений в правильности функционирования кристаллов на . платах может быть реализован второй маршрут, который, помимо этапов первого маршрута, включает запуск процедур самотестирования входящих в состав аппаратуры СБИС. При отсутствии таких средств у некоторых СБИС и схем средней и малой степени интеграции, для этих схем может быть организовано внешнее тестирование. Однако объем такого тестирования и частота, на которой оно осуществляется, ограничивается последовательный характером доступа к выводам кристаллов при использовании JTAG-средств. Поэтому с его помощью можно отследить лишь основные характерные особенности функционирования объектов тестирования на низких частотах.

Та6.дагс;а 2. Этап.л! построения тестов и диагностирования обрывов межсоединений ЛАС-тсстопригодисй печатной платы при отсутствии информации о структуре ее рабочих,дежсо^лшений.

Этагш Структург гест„ Синдрому ü маета*' отсутствия обры юа {FD Синдромы в местах j потенциальных ; Ргзультаты диагностирования обрывов (Н) '

1. Е^л^ленш! сгрцбоз на JTAG- ЕХОДДХ Vj TIOutj"101 Vi TIIni-СЮ 1И RIni'101 I ■ """......................——-"■"-'—....... , Г!о синдрому 1а сформировано 1Н RIni»010 i^KJIn, объединяющее по-; ¡ ''-енциально оборванные Jini

2. Выявление öOpuEoa на JTAG-вихоДак for to n(JCut) begin Vi T.rini-01; TJCur.i-lü: TJOutra»01 end 2й При .панком j 3i AJIni»10 ! i:o синдрому За сфоркировано 28 При данном j nc:JOut, об-ъединяю'цеа no-i Vi RIni*X0 | течциальво ¿борзаннь'е JOutj | ■ 1 ' !

3. Выявление подмио*.»чстза JTí.o -кывад"в, сая^з.;ныд с вне-ними : рап-ъом it-ui плаги л оСрьшов и распайке :1тих разъ-'мои a for'j-1 to n(JOut) begin Tj0utj«10; Vmsj T0Dutm-01 end ЗлЯе, Для JOutj 31 KEOutl-lO' ЗаИ5 Для SCutl 3j R£Outl«IO ЗдНа Для JOutj Vi R£0utl*10 3a3Ó Для EOutl Vj RECutl*10 По синдрому ЗаКа сформировало СсJOut,' элементы которого исключаются и: 3. По синдрому ЗаЯб сформировано L С EQut, о Съеди и я еще е по- j т-^щиально оборванные SCutl

в for k«l to n¡E4n) begin Vi TJ:ni®01; TEínK-:3; Vm*k iñln.vOl ' ЗбИй Для Jini 3k. Rini = I0 3 6546 Для £Ink 3l RI:u = IC ЗйПа Для Jini Vk Rlni^lO 36U6 Для EIni Vi RIni*10 Пэ сивдроиу ЗОйа сформировано SCJIn, элементы хо~ ■ торого исключаются из А. По синдрому 3ÜS6.сформировано' FC Ein, объединявшее потенциале ко оборванные Eink'

4. Форыироьаьи:.1 мможастаа cCj.v.ioa i Ч »* (А\52) U (В\С) vj О о F

Использование ^Аб-средств предоставляет также интересные возможности с точки зр~нич организации взаимотестирования. Под взаимотестированием понимается тестовая процедура, при которой сначала одна часть системы выступает в качестве источника тестов и накопителя результатов тестирования, а вторая рассматривается как объект тестирования. Затем эти части меняются местами. Возможны и более сложные конфигурации, при которых, например, система д&лится на три части (источник теста - ,объект тестирования - накопитель результатов тестирования) или в качестве источника тестов и/или накопителя результатов используется подсистема памяти, на являющаяся сама по себе СГТАС-тестопригодной. Взаимстестирование является завершающим этапом третьего маршрута тестирования МЭА.

Третья - главе содержит описание разработанных среястп обеспечения тестопригодности МЭА. Показана взаимосвязь эти> средств в рамках подсистемы САПР через специализированную Сазу данных и подсистему методического обеспечения. Анализируются результаты внедрения средств обеспечения тестопригодности а отечественнуп микроэлектронную индустрию.

Разработанный программно-аппаратный комплекс поддержки тестопригодности (рис.2), помимо сравнительно невысокой стоимости (порядка 2000$ в базовом варианте) имеет ряд достоинств, к числу которых относятся :

- минимальная специальная аппаратурная часть;

- возможность использования в качестве управляющего тестированием центра практически любого РС-совместимого компьютера;

- использование эффективного алгоритмического обеспечения;

- всесторонняя методическая обеспеченность;

- русскоязычный интерфейс системы.

С использованием разработанного комплекса средств была проведена оценка эффективности применения средств обеспечения ЛАС-тестопригодности в отечественных БМК, Представленные в таблице 3 результаты оценки свидетельствуют о целесообразности внедрения ЭТАС-среДСТв во вновь разрабатываемые отечественные схемы сложностью более 20000 вентилей.

Справочная к обучающая система :

L„

Графическая среда описания объектов тостиро&ання

Программа оценки аппаратурной • избыточности

JTAG-wrcp межсоединении печатных плат

\ У^'л^рс-ии/а;. * ^рела

Г тестирования.

I п/юграммиро&ания и отладки компонентов МЭЛ

B:-i3a данны»

Ифорыацкг об объектах теспфованнд

} Справочная I kmjxipMaUHi

S

с

I

2 «

а

Ii>«l>ophujMM жз IXiU Sheet

JT Л G-и.ч фор ы а щи. о шьалхх

К^шф+сгур^Ц^ s П07ТИ Tccmtoro доступ*

Ииформлииа о иортАКдартмл pe^ctivjc

Перечень тестояркгодкых кохкснскто*

Коифигурлц*« реемстров оошкроьланя

Ияфириащсч i> кнешхкл разкыах

Информация о «л.<сгсрсО, оСладлкя-и** 1 сниженном тагтоиркго.достыо 1 Тссты истосгносгк JTAG-cpc.'6cr»

^/акикошигыый TiCTW !

' Плрамо^-ричослжстг^ш

Тесты цсосстя^чгтм JTAG-cpi-jirre

. Timw Mcawc.Tioiciijdl

Тссты компогюгто»

Мсти «и тестчнфт o^nofo пр<**т* pontes

Нежц*Л.гтура доступных. Л'АС-слимесгниш IfCMnOHCHTOS

Прьчеры применения мстсдодогш Г-<т оприголиего Л7*чустн£ч>8.<.н.м

I rijVT^MMHVit » ЙГШ if\miWJC tpcЗСГ*4

1 )иС"ирОЧ4НЯМ

Расс.Э

Архитехту;

:>33р лг-

обеспечения т- стогц иг.^лнести.

Таблица 3. Оценка эффективности использования JTAG-средств

обеспечения тестопригодности в отечественных БМК.

БМК Характеристики БМК Аппаратурная избыточность, вносимая реализаций JTAG-средств

Вентильная емкость Количество выводов Минимальная конфигурация Максимальная конфигурация

1515ХМ1 2500 58 312 вент. 12% 1313 вент. 53%

1593ХН 6400 92 1770 вент. 28% 1911 вент. 30%

• 1593ХМ4 11200 120 2293 вент. 21% 2433 вент. 22%

1537ХМ2 18000 120 2993 вент. 12,7% 2433 вент. . 13%

Такт 100000 50000 196 3711 вент. 7,5% 3852 вент. 8%

Прилолгэниэ к диссертации содержит сформированное автором краткое изложение основных положений стандарта 1ЕЕБ 1149.X (JTAG) (объемом 25 стр.).

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Показана перспективность использования стандарта IEEE 1145.1 (JTAG) и актуальность разработки подсистемы САПР в целях обеспечения тестопригодности отечественной МЭА и ее компонентов.

2. Разработана методика перехода от схемотехнической модели МЭА, имеющей квадратичную сложность от интегральной площади компонентов аппаратуры, к специализированной системе моделей тестопригодной МЭА, сложность которой растет линейно от площади схемы.

3. Разработан алгоритм тестирования межсоединений JTAG-тестопригодных печатных плат, ' обеспечивающий минимальную по сравнению с известными аналогами длину теста при сохранении его диагностических способностей.

4. Впервые показана возможность построения полного теста обрывов межсоединений JTAG-тестопригодной печатной платы, в условиях отсутствия информации о структуре ее рабочих межсоединений (известны лишь типономиналы установленных на плате JTAG-СБИС и порядок их объединения в структуру граничного сканирования платы).

— ----5»- Впервые- разработана отечественная подсистема САШ-,

оййспяч'ИЕаащая тестопригодность разрабатываемой МЭА чч jcm ■■■ ч методологии CTaiiBípi я JTAG.

Результаты диссертационной работы отражены в 4 отчетах гю ЧИР. Основные положения работы докладывались и обсуждались на 4 .конференциях по проблемам микроэлектроники и технической диагностики в 1994-1347 годах.

По материалам диссертации опубяияоаамы следующие печатные

¡.•1?СГЛ1 ! "

1. Рыбаков Б.В., Жирнев Д.В., Кривошапко В.М. Обучающая система по тестспригояному проектированию СБИС и РЭА. // Тезисы XVIII межреспубликанской школы-семинара ро технической диагностике и технологии банковских расчетов. - Пермь, 1994.

2. Кривошапко 8.М., Рыбаков В.В. Тестирование межсоединений микроэлектронной аппаратуры с помошью JTAG-средств. - И.:, Элэктроннач промышленность, ¡*6, 1495, с.59-61.

3. Антонов A.A., Исмагилой A.A., Крисоыйпко 8.М., Рыбакоь В.В. Диагностирование цифровой аппаратуры с помощью JTAG-средств. // Тезисы международной вжслы-секмнг-.ра "'Перспективные систем».! управления на железнодорожном, промышленной и г-:, 'чч^' -грансг.сртг". - Алушта,

4. Кривошапко В.М., Рыбаков ГКЗ. Специг..г:;:"провг.!1мий J ТА С -гч-".'-ч.. межсоединений печатных пл^т. - М.:, Известиях высших учебных заведений. Электроника, 1997, № 2, стр.68-76.

5. Рыбаков В.В., Буссель (O.A. Универсальный прогр^ммно-алпарятны;-комплекс проектирования, тестирования и. отладка . JI/iG-. тестопригодного микроэлектронного оборудования. // Тезисы межвузовской научно-технической конференции "Микроэлектроника и информатика - 97". - М.: .'-¡ИЭТ, 1397.

"ч; <,1 V V ¡ига* ч '' .i ./ 1 Г, уч л чччгчч)

. .. 'J'rC';.il3i'.i Ü Гг'П'-'Г'.'^/и r''J Г' .•').

? г /7/7

/ / &

Московский государственный институт электронной техники (Технический университет)

На правах рукописи

Рыбаков Василий Владимирович

Разработка подсистемы САПР тестопригодного проектирования

СБИС и МЭА

05.13.12 Системы автоматизации проектирования

Диссертация на соискание ученой степени кандидата технических наук

Научный руководитель Кривошапко В.М. доцент, кандидат технических наук

Москва - 1998

Оглавление

Введение....................................................................................................................3

Глава 1 Постановка задач исследования............................ 10

1.1 Объект исследования.......................................... 10

1.2 Классификация подходов, методов и стандартов обеспечения тестопригодности микроэлектронной аппаратуры (МЭА)....................13

1.3 Международный опыт применения стандарта обеспечения тестопригодности IEEE 1149.1 (JTAG)......................... 30

1. 4 Выводы по главе 1............................................ 63

Глава 2 Разработка алгоритмического обеспечения и маршрутов

тестирования JTAG-тестопригодной МЭА..................... 65

2.1 Разработка специализированной системы моделей тестопригодной

МЭА для задач тестирования................................... 65

2.2 Разработка алгоритмического обеспечения JTAG-тестирования. ... -8-0—

2.3 Разработка маршрутов тестирования МЭА с использованием средств обеспечения тестопригодности................................. 100

2.4 Выводы по главе 2............................................ 103

Глава 3 Разработка комплекса средств подсистемы САПР обеспечения тестопригодности (ПСОТ) МЭА и проекта системы JTAG-мониторинга и тестирования МЭА ответственного применения. 104

3.1 Разработка комплекса средств ПСОТ МЭА........................ 104

3.2 Разработка' проекта системы JTAG-мониторинга и тестирования МЭА 124 ответственного применения....................................

3.3 Результаты внедрения и апробация разработок.................. 132

3.4 Выводы по главе 3............................................ 135

Выводы............................................................ 136

Библиография диссертации.......................................... 138

Приложение 1. Методология стандарта тестопригодного проектирования

МЭА IEEE 1149.1 (JTAG)............................. 143

Введение

Современное развитие микроэлектроники характеризуется двумя тенденциями: постоянным уменьшением геометрических размеров изделий и ростом их сложности. Это приводит к резкому усложнению процесса диагностирования микроэлектронной аппаратуры (МЭА).

Традиционный подход к осуществлению диагностирования, базирующийся на концепции создания преимущественно внешней по отношению к объекту подсистемы диагностирования, обладает рядом достоинств. Среди них снижение затрат за счет использования одних и тех же аппаратных средств для диагностирования многих изделий, возможность относительно независимой модернизации средств диагностирования, универсальность применяемого оборудования и методик. Вместе с тем с ростом сложности изделий все более отчетливо проявляются слабые стороны такого подхода.

Прежде всего следует отметить известную проблему "сторожа над сторожем", суть которой в том, что в процессе производства новых изделий приходится пользоваться диагностическим оборудованием, построенном на старой элементной базе, возможности которой ниже, чем у вновь производимой. Другой проблемой является связанное с повышением степени интеграции снижение доступности внутренних точек объекта диагностирования. При использовании системы диагностирования, центр тяжести в которой перенесен на внешние средства, предполагается возможность расширенного физического доступа к диагностическим точкам. Такая возможность обеспечивается, в частности, методами, связанными с использованием зондовых установок. Однако эти установки имеют вполне определенные физические ограничения конструктива, тесно связанные с обеспечиваемыми этим конструктивом электрическими характеристиками. Так, при сближении зондов, а следовательно, и соответствующих номинально независимых сигнальных каналов, возрастает их взаимовлияние в смысле наводимого заряда, возникновения дополнительных паразитных емкостей и индуктивностей. Все это приводит к возникновению предела частоты подаваемых на объект воздействий

и, как следствие, к невозможности реализации диагностирования на предельных рабочих частотах. Кроме того, переход на технологию поверхностного монтажа приводит к тому, что некоторые важные диагностические точки сложного изделия становятся принципиально недоступными для традиционных внешних средств диагностирования.

В силу вышеизложенного особую актуальность имеет поиск

новых подходов к решению задачи диагностирования МЭА.

Эффективное решение в этой области должно отвечать ряду критериев, к числу которых относятся

— возможность обеспечения масштабируемости системы диагностирования при переходе с уровня компонентов (СБИС) на уровень систем (МЭА);

— выравнивание технического уровня системной логики МЭА и средств, используемых для ее диагностики;

— стандартизация способов доступа к разнородным средствам обеспечения диагностируемости.

Всем этим требованиям отвечает подход, определяемый системой международных стандартов IEEE 114 9.x. Эти стандарты регламентируют построение тестопригодных схем МЭА и ее компонентов. В частности, стандарт 1149.1 (JTAG) [1] определяет требования к архитектуре цифровых СБИС и типовых элементов замены (ТЭЗов) МЭА. Из получающихся при выполнении требований стандарта JTAG тестопригодных ТЭЗов строится тестопригодная аппаратура в соответствии со стандартом 1149.5, который регламентирует построение специальной тестовой шины с архитектурой "master-slaves", где в качестве ведущего может использоваться как внешнее тестовое оборудование, так и выделенная часть самой тестируемой аппаратуры. Стандарт 114 9.4 представляет собой распространение методологии обеспечения тестопригодности на случай цифроаналоговой аппаратуры.

Все упомянутые стандарты находятся на разных стадиях проработки и утверждения. Исторически первым (в 1990 году) был официально принят стандарт 1149.1. В общей сложности он развивается и применяется в течение десяти лет крупнейшими

производителями СБИС и МЭА, среди которых Philips, HP, Intel, Motorola, DEC, MIPS, SUN. Большинство производимых в настоящее время этими фирмами интегральных схем имеют встроенные JTAG-средства той или иной функциональной мощности [2-9]. Таким образом, этот стандарт стал стандартом de facto в мировой микроэлектронной индустрии [10-11] . Вместе с тем в стандарте JTAG нашли отражение основные общие черты методологии всего семейства стандартов обеспечения тестопригодности. Поэтому при разработке систем обеспечения тестопригодности МЭА в первую очередь должна быть обеспечена поддержка именно методологии JTAG.

Современный период развития отечественной микроэлектроники характеризуется расширением применения зарубежных СБИС и ультраСБИС. Это означает, что в отечественной МЭА возникают потребности и возможности совместного использования отечественной и импортной элементной базы. При этом возможности эффективного построения надежной МЭА в значительной степени определяются совместимостью отечественных и импортных СБИС, в том числе по критериям и правилам тестопригодности, что обусловливает актуальность темы настоящей работы.

Техническая актуальность разработки отечественной версии комплекса средств поддержки обеспечения тестопригодности определяется несколькими моментами, а именно :

— отсутствием отечественного аналога разработанной системы;

— высокой стоимостью и отсутствием методической поддержки зарубежных программно-аппаратных комплексов, являющихся аналогами разработанной отечественной версии;

— значительными техническими проблемами и высокой стоимостью реализации тестирования ТЭЗов современной МЭА в условиях применения только традиционных методов, основанных на обеспечении прямого физического доступа к диагностическим точкам.

В виду вышеизложенного целью диссертационной работы

является исследование методов построения тестопригодной МЭА и разработка подсистемы САПР тестопригодного проектирования СБИС и МЭА.

В ходе выполнения работы ставились и решались следующие задачи:

1. Совместный анализ структуры современной МЭА и задач ее тестирования.

2 . Анализ существующих методов и стандартов обеспечения тестопригодности.

3. Разработка алгоритмического обеспечения синтеза тестов тестопригодных ТЭЗов МЭА.

4 . Разработка функциональной и структурной моделей подсистемы САПР обеспечения тестопригодности (ПСОТ) СБИС и МЭА.

5. Разработка программно-аппаратного комплекса средств ПСОТ.

6. Разработка проекта системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения на основе методологии СГТАС.

Научная новизна результатов работы заключается в следующем:

применительно к решению задачи синтеза тестов разработана методика перехода от традиционной схемотехнической модели тестопригодного ТЭЗа МЭА, имеющей квадратичную сложность от его размера, к специализированной модели, сложность которой растет линейно от размера ТЭЗа;

разработан алгоритм тестирования межсоединений ¿ТАС-тестопригодных ТЭЗов МЭА, обеспечивающий минимальную по сравнению с известными аналогами длину теста при сохранении его диагностических способностей;

показана возможность и разработан метод построения полного теста обрывов межсоединений полностью СГТАС-тестопригодного ТЭЗа МЭА при отсутствии информации о структуре его рабочих межсоединений (известны лишь типономиналы установленных СГТАС-СБИС и порядок их объединения в структуру граничного сканирования ТЭЗа);

разработаны функциональная и структурная модели подсистемы САПР обеспечения тестопригодности (ПСОТ) СБИС и МЭА

в соответствии с требованиями международного стандарта IEEE 1149.1 (JTAG).

Практическая Значимость работы состоит в том, что в ходе ее выполнения впервые разработана отечественная версия комплекса средств ПСОТ, ориентированного на обеспечение тестопригодности СБИС и МЭА. В его состав входят

программа экспресс-оценки различных конструктивных решений встроенных в СБИС средств обеспечения тестопригодности, с использованием которой была показана целесообразность применения JTAG-средств обеспечения тестопригодности в современных отечественных БМК;

специализированный тестер ТЭЗов МЭА, осуществляющий автоматическое построение полного теста и диагностику неисправностей межсоединений структурно описанного JTAG-тестопригодного ТЭЗа ;

оригинальная система методического обеспечения тестопригодного проектирования и тестирования МЭА.

Помимо этого в процессе выполнения диссертационной работы был предложен проект системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения, основанной на использовании разработанной автором в среде стандартного САПР Cadence библиотеки макроблоков. Библиотека ориентирована на поддержку методологии JTAG и включает спецконтроллер, а также систему многофункциональных регистров, интегрируемых на уровне ТЭЗа и/или на уровне СБИС.

Работа состоит из введения, трех глав, выводов, списка использованной литературы и приложения.

Во введении кратко рассмотрено современное положение в области диагностирования МЭА и сформулирована цель работы.

Первая глава посвящена постановке задач работы и решению части этих задач, связанной с анализом объектов исследования и методов их диагностирования. По результатам анализа в качестве основного объекта дальнейшего исследования выбран ТЭЗ цифровой МЭА, а в качестве базового метода обеспечения его тестопригодности - метод, рекомендуемый стандартом JTAG. Этот

метод предполагает замену прямого физического доступа к тестовым точкам на косвенный последовательный доступ посредством структуры граничного сканирования. Высокая эффективность применения такого подхода подтверждена проведенным в работе анализом опыта ведущих мировых производителей МЭА и тестового оборудования.

На основе анализа рынка средств поддержки тестопригодности МЭА показана необходимость разработки соответствующих отечественных средств. Эта необходимость обусловливается достаточно высокой стоимостью имеющихся зарубежных аналогов (главным образом за счет дорогого программного обеспечения) и отсутствием в их структуре средств методической поддержки, необходимых отечественным пользователям.

Вторая глава посвящена разработке эффективного алгоритмического обеспечения тестирования ЛТАС-тестопригодных ТЭЗов цифровой МЭА. При этом рассматриваются:

- новая специализированная модель ЛТАС-тестопригоднбго ТЭЗа для задач тестирования и методика перехода к ней от обычно используемой более сложной схемотехнической модели;

- модели межсоединений ТЭЗа и их неисправностей;

структура разработанного алгоритма тестирования межсоединений ¿гТАС-тестопригодных ТЭЗов и диагностическая способность применяемых тестов;

- новый метод построения теста обрывов межсоединений СГТАб-тестопригодного ТЭЗа МЭА, выполненного по технологии поверхностного монтажа, в условиях отсутствия информации об структуре его рабочих межсоединений;

- возможные маршруты ЛАС-тестирования ТЭЗов МЭА.

Третья глава содержит описание разработанных средств подсистемы САПР обеспечения тестопригодности (ПСОТ) МЭА. Показана взаимосвязь этих средств через специализированную базу данных и подсистему методического обеспечения. Помимо сравнительно невысокой стоимости (порядка $2000 в базовом варианте) разработанная ПСОТ имеет ряд достоинств, к числу которых относятся:

- минимальная специальная аппаратурная часть;

- возможность использования в качестве управляющего тестированием центра практически любого РС-совместимого компьютера;

- использование эффективного алгоритмического обеспечения;

- всесторонняя методическая обеспеченность;

- русскоязычный интерфейс системы.

Третья глава также содержит описание разработанного проекта системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения на основе методологии ¿"ТАС. Степень проработанности проекта определяется следующими достигнутыми результатами:

разработана библиотека ¿"ТАС-макроэлементов в базисе стандартной библиотеки с проектными нормами 0.5 мкм для поддержки ¿ТАС-ориентированного тестирования и мониторинга ТЭЗов МЭА;

выбран круг методов и разработана структура средств, обеспечивающих тестирование, самотестирование и мониторинг ТЭЗа типовой структуры;

- получена оценка относительной эффективности применения предлагаемой системы в реальной МЭА ответственного применения.

Заключительный раздел главы посвящен анализу результатов внедрения средств обеспечения тестопригодности в отечественную микроэлектронную индустрию.

Приложение содержит сформированное автором краткое изложение основных положений стандарта Л'ТАС.

Глава 1

Постановка Задач исследования 1.1 Объект исследования

Современная микроэлектронная аппаратура является сложным иерархически структурированным объектом. В общем случае она может быть декомпозирована на отдельные блоки. Блок, в свою очередь, включает объединительную плату, интегрирующую ряд печатных плат. Каждая печатная плата представляет собой подложку с установленными на ней многокристальными модулями (МКМ), ИС разной степени интеграции и различными дискретными компонентами. Дискретные компоненты могут быть активными или пассивными. К числу пассивных дискретных компонентов обычно относят различные конденсаторы, резисторы, катушки индуктивности, а также диоды [12]. Активные дискретные компоненты представлены транзисторами и трансформаторами.

С точки зрения выполнения ремонта МЭА представляет собой совокупность ТЭЗов. В зависимости от масштабов комплекса средств, объединяемых в конкретном случае термином МЭА, в качестве типового элемента замены или резервирования может рассматриваться стойка (совокупность блоков), блок или отдельная печатная плата. Вместе с тем, в процессе выполнения ремонта неисправного сложного ТЭЗа, как правило, осуществляется его дальнейшая декомпозиция до уровня печатных плат. Возможности физической декомпозиции печатных плат в целях ремонта постоянно уменьшаются по мере роста степени интеграции современной МЭА. Вследствие этого печатные платы постепенно перемещаются по шкале ремонтопригодности в сторону классов ограниченно ремонтопригодных и неремонтопригодных компонентов МЭА (рис.1.1) и становятся в большинстве случаев конечными ТЭЗами.

Печатные платы занимают среднее положение в иерархической структуре МЭА и потому уровнем своей тестопригодности могут влиять на тестопригодность как аппаратуры в целом, так и компонентов, иерархически подчиненных уровню печатных плат (МКМ

и СБИС). Приведенные соображения указывают на опр�