автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.15, диссертация на тему:Разработка модулярных специализированных процессоров с минимальной аппаратурной избыточностью вычислительных трактов

ВВЕДЕНИЕ.

ГЛАВА 1. НАПРАВЛЕНИЯ РАЗРАБОТКИ СТРУКТУР ВЫЧИСЛИТЕЛЬНЫХ ТРАКТОВ СПЕЦИАЛИЗИРОВАННЫХ ПРОЦЕССОРОВ С МИНИМАЛЬНЫМИ АППАРАТУРНЫМИ ЗАТРАТАМИ.

1.1. Пути разработки специализированных процессоров, их достоинства и недостатки.

1.2. Анализ известного научно-методического аппарата обоснования рациональных структур специализированных процессоров.

1.3. Цели и задачи исследования.

ГЛАВА 2. РАЗРАБОТКА МЕТОДИК СИНТЕЗА НАДЕЖНОСТНЫХ СТРУКТУР ВЫЧИСЛИТЕЛЬНЫХ ТРАКТОВ МОДУЛЯРНЫХ СПЕЦИАЛИЗИРОВАННЫХ ПРОЦЕССОРОВ

2.1. Методика оптимизации структуры специализированного процессора с постоянным резервированием вычислительных трактов и представлением остатков в ПСС.

2.2. Методика оптимизации структуры специализированного процессора с динамическим резервированием вычислительных трактов.

2.3. Методика оптимизации структуры специализированного процессора, функционирующего в позиционно-остаточной системе счисления.

ГЛАВА 3. МЕТОДИЧЕСКИЙ АППАРАТ КОЛИЧЕСТВЕННОЙ ОЦЕНКИ АППАРАТУРНЫХ ЗАТРАТ ВЫЧИСЛИТЕЛЬНЫХ ТРАКТОВ МОДУЛЯРНЫХ СПЕЦИАЛИЗИРОВАННЫХ ПРОЦЕССОРОВ

3.1. Разработка методики оценки аппаратурных затрат основных функциональных узлов специализированных процессоров при реализации алгоритмов модульных операций.

3.2. Определение аппаратурных затрат вычислительных трактов, реализующих операции табличной арифметики.

3.3. Определение аппаратурных затрат вычислительных трактов, реализованных методом кольцевого вращения.

ГЛАВА 4. ПРОГРАММНАЯ РЕАЛИЗАЦИЯ МЕТОДИК И РЕЗУЛЬТАТЫ ВЫБОРА РАЦИОНАЛЬНЫХ СТРУКТУР ВЫЧИСЛИТЕЛЬНЫХ ТРАКТОВ МОДУЛЯРНЫХ СПЕЦИАЛИЗИРОВАННЫХ ПРОЦЕССОРОВ

4.1. Алгоритмы расчета оптимальных структурных схем надежности модулярных специализированных процессоров с различными видами резервирования вычислительных трактов.

4.2. Результаты сравнения надежностных структур специализированных процессоров в модулярной и позиционной системах счисления.

4.3. Результаты выбора схемотехнических решений вычислительных трактов модулярных специализированных процессоров с учетом величины основания модулярной системы счисления.

Актуальность темы. Широкое применение вычислительной техники для управления различными объектами народнохозяйственного и военного применения предопределяет необходимость разработки специализированных процессоров (СП), обеспечивающих решение разнообразных задач в реальном масштабе времени и удовлетворяющих заданным требованиям по надежности, массогабаритным характеристикам, энергопотреблению, стоимости, условиям эксплуатации и т.п. Учитывая то, что весьма часто предъявляемые к таким СП тактико-технические требования являются взаимоисключающими, в ходе их проектирования необходимо находить компромиссные решения. Так, например, необходимость обеспечения заданных массы, габаритов, стоимости и энергопотребления СП требует минимизации аппаратурных затрат на их реализацию, а обеспечение высокой надежности в ряде случаев достигается только за счет применения различных методов резервирования, требующих введения избыточности структуры вычислительных трактов.

В связи с этим весьма актуальной является задача поиска минимально избыточных структур СП, удовлетворяющих заданным требованиям по надежности. Решение указанной задачи в рамках позиционной системы счисления (ПСС) осложнено наличием межразрядных связей в позиционных арифметических устройствах (АУ), что приводит к необходимости резервирования структуры АУ в целом, и, следовательно, к прямо пропорциональному числу резервных элементов росту аппаратурных затрат на их реализацию. Кроме того, необходимость организации переноса разрядов в ходе выполнения арифметических операций в ПСС существенно ограничивает суммарное быстродействие СП.

Исследования отечественных и зарубежных ученых указывают, что перспективным направлением при проектировании высоконадежных быстродействующих СП является применение модулярной системы счисления (МСС). Отсутствие межразрядных связей в ходе реализации арифметических операций является одним из главных и наиболее привлекательных свойств МСС. С учетом данного свойства, каждая арифметическая операция в МСС выполняется независимо по каждому основанию (модулю), за время, равное времени ее осуществления по наибольшему модулю. При небольшой разрядности оснований МСС все арифметические операции можно реализовать таблично, причем за одинаковое время. С учетом изложенного СП в МСС может быть построен в виде набора независимых вычислительных трактов по каждому основанию, работающих параллельно во времени, что позволяет, в отличие от СП в ПСС, осуществлять резервирование не всей системы в целом, а только отдельных вычислительных трактов. Следовательно, в СП в МСС возможно сохранение работоспособности и коррекции ошибок в динамике вычислительного процесса, так как резерв из общего ресурса СП в МСС может добавляться малыми (более надежными чем в ПСС) блоками, что способствует уменьшению аппаратурных затрат на резервирование вычислительных трактов, снижает стоимость, энергопотребление и массогабаритные характеристики СП.

В настоящее время известен широкий круг оригинальных проектов создания СП на базе МСС для решения самых разных задач цифровой обработки информации таких, например, как быстрое преобразование Фурье, цифровая фильтрация, вычисление корреляционной функции и якобианов. Разработки данного класса обеспечивают высокую производительность, достигаемую главным образом за счет параллелизма, свойственного МСС, и применения табличных методов для реализации модулярных арифметических устройств (АУ).

Однако, еще далеки от завершения исследования в направлении разработки научно обоснованных методик проектирования минимально избыточных вычислительных структур в МСС с учетом обеспечения требуемой надежности и заданной величины основания МСС. Так, до сих пор, не определены диапазоны изменения параметров модулярных СП, при которых их применение предпочтительнее аналогичных позиционных СП, а также отсутствуют предложения по построению рациональных и технически реализуемых структур модулярных вычислительных трактов.

Диссертационная работа является обобщением и дальнейшим развитием результатов исследований, выполненных автором в рамках заданной МО РФ НИР "Сота -2", в период с 1999 по 2000 г г.

Исходя из вышеизложенного, целью исследования является разработка методик синтеза надежностных структур модулярных специализированных процессоров и оценки аппаратурных затрат на реализацию их основных устройств для обоснования рекомендаций по выбору минимально избыточных вычислительных трактов, функционирующих в модулярной системе счисления.

Для достижения поставленной цели необходимо решить следующие задачи:

1. На основе анализа направлений проектирования надежностных структур СП определить пути достижения заданной надежности СП в МСС при минимальных аппаратурных затратах на их реализацию.

2. Разработать методику обоснования оптимальных по аппаратурным затратам структур СП в МСС для заданной надежности в зависимости от вида применяемого резервирования.

3. На основе результатов обоснования оптимальных структур СП в МСС определить диапазоны изменения параметров этих СП для различных видов резервирования и показателей надежности их функциональных элементов, при которых применение МСС предпочтительнее позиционной системы счисления.

4. Разработать методику расчета аппаратурных затрат на реализацию основных функциональных узлов модулярных АУ и на этой основе провести комплексное обоснование предложений по выбору рациональных схемотехнических решений этих АУ в зависимости от размера модуля (основания МСС).

5. На основе анализа свойств алгоритмов выполнения арифметических операций базового набора разработать предложения по построению рациональных структур АУ, реализующих эти операции.

Методы исследования базируются на использовании математического аппарата теории чисел, надежности, оптимизации, синтеза структур цифровой техники и элементов теории кодирования.

Научная новизна. В диссертации получены следующие результаты, характеризующиеся научной новизной: сформулирована и решена прямая задача оптимального резервирования для СП в МСС с постоянным и динамическим резервированием вычислительных трактов и различными диапазонами разрядных сеток, позволяющая синтезировать минимально избыточные надежностные структуры этих СП; на основе решения прямой задачи оптимального резервирования разработана методика сравнения по аппаратурным затратам СП в МСС с СП в ПСС при заданной вероятности безотказной работы, позволяющая, в отличие от известных методик, определять диапазон разрядной сетки и вероятность безотказной работы функциональных элементов модулярных СП, при которых применение МСС предпочтительнее ПСС; на основе анализа известных подходов к выполнению модульных арифметических операций разработана методика оценки аппаратурных затрат на реализацию основных типов модулярных АУ, в отличие от известных, позволяющая в зависимости от размера основания МСС рассчитать количество логических элементов в составе как отдельных функциональных элементов, так и АУ в целом, и на этой основе определять схемотехнические решения АУ с минимальными аппаратурными затратами; предложен многоуровневый алгоритм выполнения модульных арифметических операций базового набора, отличающийся совмещением нескольких операций в табличных вычислителях, позволяющий сократить аппаратурные затраты на реализацию АУ в целом.

Практическая ценность работы заключается в следующем: на основе разработанных алгоритмов и программ расчета на ПЭВМ для различных диапазонов разрядных сеток и заданной вероятности безотказной работы получены минимально избыточные надежностные структуры СП в МСС с постоянным и динамическим резервированием, обеспечивающие выигрыш в аппаратурных затратах на их реализацию до 3,5 раз для модулярных спецпроцессоров, эквивалентных 2-х байтовым вычислительным структурам, и до 8-ми раз для спецпроцессоров 3-х байтовой структуры по сравнению с аналогичными позиционными СП; на основе полученных в работе аналитических выражений для аппаратурных затрат известных типов модулярных АУ осуществлен выбор рациональных схемотехнических решений этих АУ, обеспечивающих в зависимости от размера основания МСС снижение объема оборудования до 5 раз по сравнению с табличным однотактным АУ; в результате обобщения закономерностей в построении существующих схемотехнических решений модулярных АУ и алгоритмов выполнения модульных арифметических операций предложено техническое решение по построению модулярного АУ, выполняющего все операции базового набора, обеспечивающее снижение аппаратурных затрат до 9 раз по сравнению с табличным однотактным АУ и до 2 раз - по сравнению с известными техническими решениями модулярных АУ.

Реализация результатов работы. Результаты проведенных исследований были использованы при выполнении плановых научно-исследовательских работ в 5 ЦНИИИ МО РФ, Воронежском НИИ связи, Воронежском военном институте радиоэлектроники, Воронежском военном авиационном инженерном институте, а также в ходе учебного процесса на кафедре «Автоматизированных систем управления» Воронежского военного института радиоэлектроники и кафедре «Вычислительной техники» Российского государственного открытого технического университета путей сообщения.

Апробация работы. Основные положения и результаты диссертационной работы докладывались и обсуждались на:

5-ой и 6-ой межвузовских научно-технических конференциях «Сигналы и способы их обработки в условиях помех» (Воронеж, 1998, 2000 г.г.);

Всероссийской научно-технической конференции «Перспективы развития оборонных информационных технологий» (Воронеж, 1998 г.);

Межвузовской научно-практической конференции ВИ МВД РФ (Воронеж, 1998 г.);

Межвузовской научно-практической конференции "Актуальные проблемы совершенствования научно-технического обеспечения деятельности ОВД" (Воронеж, 1999 г.).

Публикации результатов работы. По теме диссертации опубликовано 13 печатных работ.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения, списка литературы и четырех приложений. Работа изложена на 139 страницах, включая 20 рисунков, 11 таблиц и список литературы из 95 наименований.

Выводы

Приведенные расчеты подтверждают целесообразность применения модулярных систем счисления при проектировании перспективных высоконадежных СП с малыми аппаратурными затратами. В результате расчетов получены оптимальные структуры для СП в МСС, использующих различные методы резервирования вычислительных трактов и ПСС и ПОСС для представления остатков.

Исходя из характера изменения аппаратурных затрат на реализацию СП в МСС от времени, можно сделать вывод, что наиболее экономичными являются СП с динамическим резервированием и оптимальным распределением постоянного резерва между всеми вычислительными трактами, включая и контрольный. Использование только постоянного резервирования вычислительных трактов СП в МСС, либо кодов Фибоначчи для представления остатков в вычислительных трактах СП имеет смысл только при I > 2 и малой надежности функциональных элементов.

Показано, что при реализации модулярных арифметических устройств целесообразно применять алгоритмы сокращения размеров таблицы Кэли при величине основания МСС т 9. Наибольший выигрыш по аппаратурным затратам в этом случае обеспечивает применение алгоритмов, учитывающих внутренний модуль устройства (до 5 раз) и схем на основе КРС (более 4 раз).

Для выполнения всех операций базового набора целесообразно использовать предложенный в работе многоуровневый алгоритм, который обеспечивает при т > 3 выигрыш до 9 раз по сравнению с табличным однотактным АУ.

111

ЗАКЛЮЧЕНИЕ

В ходе решения поставленных в диссертационной работе задач, направленных на разработку научно-методического аппарата комплексной оценки аппаратурных затрат вычислительных трактов специализированных процессоров в модулярной системе счисления, обеспечивающего обоснование минимально избыточных надежностных структур СП в МСС и схемотехнических решений их арифметических устройств, получены следующие основные результаты и выводы:

1. На основе анализа направлений проектирования специализированных процессоров определены наиболее целесообразные методы оптимизации надежностных структур СП в МСС при минимальных аппаратурных затратах на их реализацию, а также методы выбора рациональных схемотехнических решений этих СП. Это определило постановку основных частных задач исследования.

2. В результате систематизации подходов к решению поставленной задачи на основе решения прямой задачи оптимального резервирования разработана методика синтеза минимально избыточных надежностных структур модулярных СП с представлением остатков в ПСС и ПОСС для заданной вероятности безотказной работы в зависимости от вида применяемого резервирования вычислительных трактов и диапазона разрядной сетки.

3. На основе результатов обоснования минимально избыточных структур модулярных СП определены значения параметров этих СП, при которых применение МСС предпочтительнее ПСС. Показано, что с увеличением диапазона представления чисел выигрыш в аппаратурных затратах возрастает и составляет до 3,5 раз для модулярных спецпроцессоров, эквивалентных 2-х байтовым вычислительным структурам, и до 8-ми раз для спецпроцессоров 3-х байтовой структуры по сравнению с аналогичными позиционными СП.

Наибольший выигрыш обеспечивает применение динамического резервирования вычислительных трактов. При величине разрядной сетки более 2-х байтов также целесообразно использовать модулярные спецпроцессоры с представлением остатков кодом Фибоначчи.

4. С учетом результатов анализа методов и алгоритмов реализации модулярных АУ разработана методика комплексной оценки аппаратурных затрат для основных функциональных узлов этих АУ в зависимости от величины модуля (основания) МСС. Показано, что применение модулярных АУ, использующих алгоритмы сокращения арифметической таблицы, целесообразно при величине основания МСС более 9. При этом, наибольший выигрыш по аппаратурным затратам (до 5 раз) в сравнении с табличным АУ достигается в случае использования алгоритмов, учитывающих внутренний модуль устройства.

5. На основе анализа свойств алгоритмов выполнения арифметических операций предложены многоуровневый алгоритм и схема модулярного АУ для выполнения операций базового набора. Сокращение объема арифметической таблицы в схеме данного АУ производится за счет использования внутреннего модуля устройства, меньшего величины основания МСС, и совмещения выполнения арифметических операций на одном табличном вычислителе. Показано, что применение модулярного АУ, реализующего данный алгоритм, целесообразно при величине основания МСС больше 3 и обеспечивает выигрыш в объеме оборудования: до 2 раз по сравнению с известными техническими решениями и до 9 раз (при т^бО) по сравнению с табличным модулярным однотактным АУ.

Разработанный научно-методический аппарат может быть использован в ходе проектирования арифметических устройств и специализированных процессоров в модулярной системе счисления с целью обоснования рациональных схемотехнических решений и областей их предпочтительного применения.

113

1. Абрамсон И.Т., Авров О.М., Лапкин Л.Я. Кодирование электрических величин в системе остаточных классов // Автометрия. 1975.№ 2. С.23-29.

2. Акаев A.A., Майоров С.А. Когерентные оптические вычислительные машины. Л., 1977. 400 с.

3. Акаев A.A., Майоров С. А. Оптические методы обработки информации. М., 1988. 237 с.

4. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. М., 1968. 440 с.

5. Амербаев В.М. Теоретические основы машинной арифметики. Алма-Ата, 1976. 324 с.

6. Анисимов A.B. Линейные формы Фибоначчи и параллельные алгоритмы арифметики большой размерности // Кибернетика и системный анализ. №3. 1995. С. 17-25.

7. Байков В.Д., Смолов В.Б. Специализированные процессоры: Итерационные алгоритмы и структуры. М., 1985. 288 с.

8. Блейхут Р. Быстрые алгоритмы цифровой обработки сигналов. Пер. с англ. М., 1989. 448 с.

9. Богатырев В.А. Надежность отказоустойчивых вычислительных систем реального времени, компонуемых из многофункциональных модулей // Информационные технологии. № 10. 2000. С. 11-16.

10. Болкунов A.A., Ирхин В.П. Применение теории конечных разностей при анализе непозиционных спецпроцессоров // Труды института. Вып. 5. 5-я межвузовская научно-техническая конференция. Сборник статей. -Воронеж: ВИРЭ, 1998. С. 100 103.

11. Болкунов A.A. Решение прямой задачи оптимального резервирования в системе остаточных классов // Вестник ВВШ МВД России, № 2 (4), 1999 г. Воронеж: ВВШ МВД РФ, 1999. С. 156 - 158.

12. Болкунов A.A., Овчаренко J1.A. Принципы построения преобразователей "напряжение код в системе остаточных классов" // Вестник ВВШ МВД России, № 2 (7), 2000 г. - Воронеж: ВВШ МВД РФ, 2000. С. 19 -24.

13. Болкунов A.A., Овчаренко JI.A. Оптимизация структуры ЭВМ в системе остаточных классов // Труды института. Вып. 6. 6-я межвузовская научно-техническая конференция. Тезисы докладов. Воронеж: ВИРЭ, 2000. С. 219.

14. Болкунов A.A., Ирхин В.П., Овчаренко J1.A. Алгоритм реализации операций базового набора в системе остаточных классов // Труды института. Вып. 6. 6-я межвузовская научно-техническая конференция. Тезисы докладов. -Воронеж: ВИРЭ, 2000. С. 220.

15. Болкунов A.A., Ирхин В.П. Надежностный синтез модулярных вычислительных структур // Научно-практическая конференция ВВШ МВД РФ: Тезисы докладов. Часть 2. Воронеж: ВВШ МВД РФ, 1999. С. 67-68.

16. Болкунов А. А и др. Патент 2157560 РФ. Арифметическое устройство по модулю // Опубл. в Б.И., 2000. № 28.

17. Болкунов A.A., Овчаренко JI.А. Сравнение вычислительных структур в позиционной и непозиционной системах счисления // Электронное моделирование. 2000. № 3. С. 113-117.

18. Болкунов A.A., Овчаренко Л.А. Синтез структуры ЭВМ в системе остаточных классов // Электронное моделирование. 2001. № 3. С.

19. Болкунов A.A. Оценка аппаратурных затрат основных функциональных узлов модулярных арифметических устройств // Межвузовский сборник научных трудов. 6-я межвузовская научно-техническая конференция. Воронеж: МО РФ, 2000. С. 82 - 85.

20. Болкунов A.A., Овчаренко Л.А. Проектирование специализированных процессоров в модулярной системе счисления // Межвузовский сборник научных трудов. 6-я межвузовская научно-техническая конференция. Воронеж: МО РФ, 2000. С. 77 - 81.

21. Болкунов A.A. и др. Разработка способов ведения радиоразведки и адресного радиоподавления систем подвижной радиосвязи и предложений по созданию технических средств обучения специалистов РЭБ данным вопросам: Отчет о НИР "Сота-2". Воронеж: ВИРЭ, 2000.

22. Виноградов И.М. Основы теории чисел. М., 1981. 256 с.

23. Валях Е. Последовательно-параллельные вычисления: Пер. с англ. М., 1985.456 с.

24. Волоконная оптика в измерительной и вычислительной технике. Алма-Ата, 1989. 248 с.

25. Горохов В.А. Микроэлектронные средства B-ISDN с встроенными сигнальными процессорами // Цифровая обработка сигналов и ее применения: 1-я Международная конференция. Доклады. Том 4. М. М1ДНТИ, 1998, С. 198 -202.

26. Дорфман В.Ф., Иванов Л.В. ЭВМ и ее элементы. Развитие и оптимизация. М., 1988. 240 с.

27. Долгов А.И. Диагностика устройств, функционирующих в системе остаточных классов. М., 1982. 64 с.

28. Долгов В.И., Краснобаев В.А., Кононова И.В. Метод и алгоритмы реализации арифметических операций в системе остаточных классов // Электронное моделирование. 1989. №5. С.15-18.

29. Интегральные микросхемы: Микросхемы для аналого-цифрового преобразования и средств мультимедиа. Выпуск 1 М. ДОДЭКА, 1996 г., 384 с.

30. Ирхин В.П. Проектирование непозиционных специализированных процессоров. Воронеж: ВГУ, 1999. 136 с.

31. Ирхин В.П. Улучшение основных характеристик операционных устройств спецпроцессоров,- Харьков: ХВКИУРВ. Тематический научно-технический сборник № 337, 1992. С. 33-36.

32. Ирхин В.П. Алгоритм реализации операций модулярной арифметики // Прикладные вопросы защиты информации: Сборник статей. -Воронеж: Воронежская высшая школа МВД России, 1996. С. 12-16.

33. Ирхин В.П., Табуненко В.А. Использование остаточной арифметики при табличных методах обработки. Харьков, НАНУ, ПАНИ, ХВУ. Обработка информации. Сборник научных трудов, 1996. С.29-35.

34. Ирхин В.П, Табуненко В.А. Алгоритм приведения двоичного числа по простому модулю. Харьков, НАНУ, ПАНИ, ХВУ. Системы информационного взаимодействия. Сборник научных трудов, 1996. С. 43-46.

35. Ирхин В.П, Табуненко В.А. Алгоритм формирования исходного состояния содержимого кольцевых регистров сдвига. Харьков, НАНУ, ПАНИ, ХВУ. Системы информационного взаимодействия. Сборник научных трудов, 1995. С. 23-26.

36. Каляев A.B. Многопроцессорные системы с программируемой архитектурой. М., 1984. 240 с.

37. Карцев М.А., Брик В.А. Вычислительные системы и синхронная арифметика. М., 1981. 360 с.

38. Ключко В.И., Ткаченко A.B. Синтез устройств АСУ в Т-системах счисления. М., 1986. 330 с.

39. Коваленко А.Е., Гула B.B. Отказоустойчивые микропроцессорные системы. Киев., 1986. 150 с.

40. Коляда A.A., Пак И.Т. Модулярные структуры конвейерной обработки цифровой информации. Минск, 1992. 256 с.

41. Корнеев В.В., Киселев A.B. Современные микропроцессоры. М., НОЛИДЖ, 1998. 240 с.

42. Коуш П.М. Архитектура конвейерных ЭВМ: Пер. с англ. М., 1985.360 с.

43. Кравченко В.Ф., Крот A.M. Методы и микроэлектронные средства цифровой фильтрации сигналов и изображений на основе теоретико-числовых преобразований // Зарубежная радиоэлектроника. Успехи современной радиоэлектроники. 1997. №6. С.3-31.

44. Краснобаев В.А. Надежностная модель ЭВМ в системе остаточных классов// Электронное моделирование. 1985. т.7. №4. С.44-46.

45. Краснобаев В.А. Вариант математической модели надежности ЭВМ в СОК// Кибернетика. 1987. №1. С.25-26.

46. Краснобаев В.А., Ирхин В.П, Пример решения обратной задачи оптимального резервирования в системе остаточных классов // Кибернетика. 1990. №3. С.123-125.

47. Краснобаев В.А., Ирхин В.П. Вариант оптимизации структуры ЭВМ, функционирующей в позиционно-остаточной системе счисления. / Материалы международной НТК // Представление, обработка и передача информации. Сочи- Харьков: АНУ, ПАНИ, 1992. С.65-69.

48. Краснобаев В.А., Ирхин В.П. Варианты определения обратной мультипликативной величины числа в системе остаточных классов. Харьков. ХВКИУРВ. Тематический научно-технический сборник № 337, 1992. С. 132140.

49. Краснобаев В.А., Ирхин В.П., Кононова И.В. Методы и алгоритмы реализации арифметических операций в системе остаточных классов // АСУ и приборы автоматики. 1990. № 93. С. 46-53.

50. Краснобаев В.А., Ирхин В.П. Алгоритм реализации операции модульного умножения в системе остаточных классов // Электронное моделирование. 1993. №5. С.20-26.

51. Матов В.И. и др. Бортовые и цифровые вычислительные машины и системы: Учеб. пособие для вузов по спец. "Вычисл. машины, комплексы, системы и сети". М.: Высш. шк., 1988. 216 с.

52. Мультипроцессорные системы и параллельные вычисления: Пер.с англ. / Под ред. Ф.Г.Энслоу. М., 1976. 384 с.

53. Орлов JT.A., Попов Ю.М. Оптоэлектронное арифметическое устройство в системе остаточных классов // Автометрия. 1972. №6. С. 14-23.

54. Половко A.M. Основы теории надежности. М.: Наука, 1964. 448 с.

55. Помехоустойчивые коды (Компьютер Фибоначчи). М., 1989. 64 с.

56. Преснухин J1.H., Шахнов В.А. Конструирование электронных вычислительных машин и систем Учеб. для втузов по спец. "ЭВМ" и "Конструирование и производство ЭВА". М., 1986. 512 с.

57. Пронин Е.Г., Шохат B.C. Проектирование технических средств ЭВА. М„ 1986. 192 с.

58. Пронин Е.Г., Могуева О.В. Проектирование бортовых систем обмена информации. М., 1989. 240 с.

59. Пухов Г.Е., Евдокимов В.Ф., Синьков М.В. Разрядно-аналоговые вычислительные системы. М., 1978. 256 с.

60. Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник. М., 1980. 255 с.

61. Савельев А.Я., Овчинников В.А. Конструирование ЭВМ и систем: Учебник для техн. вузов по спец. "Электрон, выч. маш." М., 1984. 248 с.

62. Савченко Ю.Г. Цифровые устройства, нечувствительные к неисправностям элементов. М., 1977. 176 с.

63. Самодиагностика модульных вычислительных систем / Ю.К.Димитриев. Новосибирск. 1993. 293 с.

64. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М., 1989. 208 с.

65. Стахов А.П. "Фибоначчиевые" двоичные позиционные системы счисления. В кн.: Кодирование и передача дискретных сообщений в системах связи. М., 1976. С. 155 - 197.

66. Стахов А.П. Алгоритмическая теория измерений. М., 1979. ~ 64 с.

67. Стахов А.П. Коды золотой пропорции. М., 1984. 152 с.

68. Стахов А.П. Использование естественной избыточности "фибоначчиевых" систем счисления для контроля вычислительных систем // Автоматика и вычислительная техника. 1975. №6. С.12-18.

69. Торгашев В.А. Система остаточных классов и надежность ЦВМ, М., 1973. 120 с.

70. Ушакова Г.Н. Аппаратный контроль и надежность специализированных ЭВМ. М., 1969. 312 с.

71. Ушаков И. А. Методы решения простейших задач оптимального резервирования при наличии ограничений. М., 1969.176с.

72. Ушкар М.Н. Микропроцессорные устройства в радиоэлектронной аппаратуре / Под ред. Б.Ф. Высоцкого. М., 1988. 128 с.

73. Функционально ориентированные процессоры / А.И. Водяхо, В.Б. Смолов, В.У. Плюснин, Д.В. Пузанков; Под ред. В.Б. Смолова. Л., 1988. 224 с.

74. Цифровые процессоры обработки сигналов: Справочник / А.Г.Остапенко, С.И. Лавлинский, А.Б.Сушков и др.; Под ред. А.Г. Остапенко. М„ 1994. 264 с.

75. Червяков Н.И., Тынчеров К.Т., Велигоша A.B. Высокоскоростная цифровая обработка сигналов с использованием непозиционной арифметики // Радиотехника. 1997. №10. С.23-27.

76. Червяков Н.И. Организация арифметических расширителей в микропроцессорных системах, базирующихся на множественном представлении информации // Управляющие системы и машины. 1987. № 1С. 26 30.

77. Чернявский А.Ф., Данилевич В.В., Коляда А.А., Селянинов М.Ю. Высокоскоростные методы и системы цифровой обработки информации. Минск: Белгосуниверситет, 1996. 376 с.

78. Шишков Г.Б. Числа Фибоначчи-Шишкова: Математические новации: Научное издание. М., 1994. 28 с.

79. Шишков Г.Б. Развитие идеи ряда Фибоначчи (новый числовой ряд). М. МИНХ им. Г.В. Плеханова, 1991. 11 с.

80. Яншин А.А. Теоретические основы конструирования, технологии и надежности ЭВА: Учеб. пособие для вузов. М., 1983. 312 с.

81. Мс Clellan Н.Н., Rader С.М. Number Theory in Digital Signal Processing. New Jersey, Prentice Hall, 1979.

82. Mandelbaum D. Error Correction in Residue Arithraetir. IEEE Trans. Сотр. С- 21 (1972), 538-542.

83. Etzel M.h., JenKins W.K. Redundant Residue Number Systems for Error Detection and Correction in Digital Filters. IEEE Trans Acoust. Speech and Signal Processing ASSP 28 (1980), 538-544.

84. Saloum Salam N., Ibrahim Khalid M. Binary-to-residue and residue -to-binary converters// Int.J.Electronic. 1986. Vol. 61, №1. P. 79 -84.

85. Alia G., Barsi F., Martinwlly E. A fast VL SI conversion betwm binary and residue systems//'Inf.Proces, Lett. 1984. Vol. 18. №3. P. 141-145.

86. A c. 1689949 СССР. Устройство для вычитания по модулю / О.Н. Фоменко, В.А. Краснобаев, В.П. Ирхин и др.- Опубл. в Б.И. 1991. № 41.

87. А.с. 1820379 СССР. Устройство для сложения и вычитания чисел по модулю / В.А.Краснобаев, В.П.Ирхин, Н.И.Можаев., М.Н.Кукушкин -Опубл. в Б.И. 1993. №21.

88. А.с. 1755275 СССР. Устройство для сложения и вычитания чисел по модулю / В.А.Краснобаев, В.П.Ирхин, И.В.Милехин и др. Опубл. в Б.И. 1992. №30.

89. А.с. 1697079 СССР. Устройство для умножения чисел по модулю / В.И.Глушков, В.П.Ирхин, В.А.Краснобаев и др. Опубл. в Б.И. 1991. № 45.121

90. Патент 2109326 РФ. Устройство для сложения и вычитания чисел по модулю/В.П. Ирхин. Опубл. в Б.И. 1998. № 11.

91. Патент 2137181 РФ. Устройство для умножения чисел по модулю / В.П. Ирхин, Е.Б. Глазков, М.А. Лукьянов, С.С. Гульбин. Опубл. в Б.И. 1999. № 25.

92. Патент 2133495 РФ. Устройство для вычитания по модулю / В.П. Ирхин. Опубл. в Б.И. 1999. № 20.