автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.18, диссертация на тему:Разработка математических моделей модулярных нейронных вычислительных структур для решения задач защиты данных в компьютерных сетях

На правах рукописи

Евдокимов Алексей Алексеевич

РАЗРАБОТКА МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ МОДУЛЯРНЫХ НЕЙРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУР ДЛЯ РЕШЕНИЯ ЗАДАЧ ЗАЩИТЫ ДАННЫХ В КОМПЬЮТЕРНЫХ СЕТЯХ

Специальность: 05.13.18

«Математическое моделирование, численные методы и комплексы программ»

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Ставрополь - 2004

Работа выполнена в Невинномысском технологическом институте (филиале) Северо-Кавказского государственного технического университета на кафедре «Информационные системы в экономике»

Научный руководитель: доктор технических наук, профессор

Червяков Николай Иванович

Официальные оппоненты: доктор технических наук, профессор

Федоренко Владимир Васильевич

кандидат физико-математических наук, доцент Макоха Анатолий Николаевич

Ведущая организация: Поволжская государственная академия теле-

коммуникации и информатики, г. Самара.

Защита состоится «21» декабря 2004 г. в 1700 часов на заседании диссертационного совета К212.245.02 по присуждению ученой степени кандидата наук в Северо-Кавказском государственном техническом университете по адресу: 355038, г. Ставрополь, пр. Кулакова 2, зал заседаний СевКавГТУ.

С диссертацией можно ознакомиться в библиотеке Северо-Кавказского государственного технического университета по адресу г. Ставрополь, пр. Кулакова 2.

Автореферат разослан «19» ноября 2004 г.

Ученый секретарь

диссертационного совета у ,

кандидат физико-математических н а — о С М

доцент

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы. Современные угрозы информационной безопасности компьютерных сетей требуют использования комбинированного подхода в построении распределенных криптографических систем. Пороговые криптосистемы организуют пространственное разделение секретной информации, в соответствии с которым только к из п абонентов пороговой схемы могут восстановить секрет. Противодействие долговременной атаке на k-из-п пороговую схему активного противника, который, последовательно преодолевает системы защиты информации серверов и в определенный момент получает необходимое число ключей, найдено в периодическом обновлении частей секрета. Работы в данной области отечественных и зарубежных исследователей, в частности сотрудников фирмы IBM, указывают на перспективность смены частей секрета после каждого сеанса, т.е. систем пролонгированной безопасности. Актуальность данной проблемы подтверждается широкой областью использования пороговых схем: системы порогового доступа, надежного хранения информации, динамического управления загрузкой компьютерной сети, секретной передачи информации.

Методы обновления частей секрета на базе обмена данными между сервером и абонентами не применимы в системах пролонгированной безопасности в отличие от принципа блуждающих ключей, в котором части секрета генерируются независимо каждым пользователем. Смена секрета после каждого сеанса требует использования ключей большой размерности и высокого быстродействия от ЭВМ абонентов. Отсутствие специализированных процессоров пролонгированной безопасности делает актуальным разработку данных вычислителей структур. Перспективным является использование нейросетевых технологий в данной области.

Таким образом, для практической реализации моделей пролонгированной безопасности актуальной является разработка математических моделей модулярных нейронных вычислительных структур, предназначенных для проведения криптографических преобразований «налету» и реализации модулярного нейромультисопроцессора в качестве функционального расширителя ЭВМ абонентов системы безопасности.

Целью диссертационного исследования является повышение эффективности криптографической защиты информации в компьютерных сетях на основе использования системы пролонгированной безопасности.

Объектом диссертационных исследований являются системы пролонгированной безопасности.

Предметом диссертационных исследований являются математические преобразования, лежащие в основе системы пролонгированной безопасности, реализованной на базе модулярной пороговой схемы и принципа «блуждающих» ключей.

Научная задача исследований состоит в разработке методов и нейросе-тевых моделей динамической системы пролонгированной безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

3 РОС I

Для решения поставленной общей научной задачи разобьем ее на ряд следующих частных задач:

1. Разработка методов и нейросетевых моделей пролонгации модулярной пороговой схемы на основе принципа «блуждающих» ключей и пространствен -но-распределенной функции генерации частей секрета.

2. Разработка методов порогового разделения файла и секретной передачи информации на базе Китайской теоремы об остатках.

3. Разработка основных моделей функциональных блоков и элементарных узлов модулярного нейромультисопроцессора защиты данных в соответствии с принципами пролонгированной безопасности.

4. Разработка алгоритмов и программ на языке VHDL для реализации моделей модулярного нейромультисопроцессора.

5. Разработка методики построения моделей функциональных блоков для исследования нейромультисопроцессора, реализованного на базе ПЛИС типа FPGA фирмы ЖАта.

Методы исследования. Для решения поставленных в диссертационной работе научных задач использованы методы теории чисел, линейной алгебры, комбинаторики, математического моделирования, нейроматематики, теории вероятностей, дискретной математики.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формулируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, базирующихся на аппарате теории нейронных сетей, комбинаторики и теории чисел. Справедливость выводов относительно эффективности предложенных методов подтверждена результатами математического моделирования.

Научная новизна работы заключена в следующем

1. Разработаны методы пролонгации системы безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей, позволяющие исключить передачу информации при формировании нового секрета.

2. Развит метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию.

3. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной системы шифрования, позволяющий сократить временные затраты на ресурсоемкие операции асимметричного шифрования за счет сокращения шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

4. Разработана модель модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие» ключи.

5. Разработаны методики построения моделей основных функциональных блоков на основе разработанных VHDL-описаниИ данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Теоретическая значимость исследований

Теоретическая значимость диссертационных исследований состоит в разработке методики синтеза нейросетевых генераторов «блуждающих» ключей, разработке метода порогового разделения файла на базе Китайской теоремы об остатках, модифицированной модулярной пороговой схемы, ориентированной на пролонгацию по принципу «блуждающих» ключей.

Практическая значимость исследования

Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы и принципа «блуждающих» ключей, которые могут быть использованы при построении систем доступа к информации в компьютерных сетях. Разработана программа для порогового разделения файлов, которая зарегистрирована в отраслевом фонде алгоритмов и программ министерства образования и науки РФ, и используется ООО «Арнест - информационные технологии» для обеспечения надежного хранения критической информации. Разработаны описания основных моделей функциональных блоков модулярного нейро-сопроцессора на языке VHDL, которые могут быть использованы при построении систем цифровой обработки сигналов на базе теоретико-числовых преобразований, процессора, функционирующего в системе остаточных классов, и ней-рочипов высокой надежности и живучести на базе ПЛИС типа FPGA фирмы Xilinx.

Основные положения, выносимые на защиту.

1. Методы пролонгации системы безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

2. Метод порогового разделения файлов на базе Китайской теоремы об остатках.

3. Метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной системы шифрования.

4. Математические модели модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие ключи».

5. Методики построения моделей основных функциональных блоков нейромультисопроцессора на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Апробация работы. Основные результаты диссертационной работы докладывались и обсуждались на НТК «Компьютерная техника и технология» (Ставрополь, СевКавГТУ, 2003 г.), на 48 научно-методической конференции преподавателей и студентов «Университетская наука - региону» (Ставрополь, СГУ, 2003 г.), на XVII НТК «Совершенствование цифровых интегральных сетей на основе применения волоконно-оптических систем передачи» (Ставрополь, ФРВИРВ, 2003 г.), на 49-й научно-методической конференции преподавателей и студентов «Университетская наука региону» (Ставрополь, СГУ, 2004 г.), на международной школе-семинаре по геометрии и анализу памяти Н. В. Ефимова (Ростов-на-Дону, РГУ, 2004 г.), а также на постоянно-действующем

межвузовском семинаре «Моделирование и нейросетевые технологии» (Ставрополь, СГУ, 2002 - 2004 гг.).

Публикации. По содержанию и результатам диссертационной работы опубликовано 3 тезисов докладов, 7 статей, подано 2 заявки на патенты РФ, зарегистрирована программная разработка в Отраслевом фонде алгоритмов и программ (свидетельство об отраслевой регистрации разработки № 3842 от 03.09.04, номер государственной регистрации 50200401112 от 14.09.04).

Реализация и внедрения. Результаты диссертационной работы получены при выполнении НИР по теме «Разработка структуры модулярного нейросо-процессора для решения задач защиты данных в компьютерных сетях» (номер государственной регистрации НИР 01.2.00 4 02894). Полученные в диссертационной работе результаты использованы при построении системы защиты информации в компьютерной сети ООО «Арнест - информационные технологии» (акт внедрения от 26.10.04) и в учебном процессе НТИ Северо-Кавказского государственного технического университета (акт внедрения от 29.10.04).

Структура и объем диссертации. Работа состоит из введения, четырех разделов, списка используемых источников, содержащего 128 наименований, заключения и приложений. Основная часть работы содержит 133 страниц машинописного текста.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы диссертации, сформулированы цель и задачи работы, показаны направления исследований, научная новизна, практическая ценность полученных результатов, приведены основные положения, выносимые на защиту.

В первой главе представлен анализ математических моделей активной безопасности и аппаратных средств, необходимых для реализации системы пролонгированной безопасности, сформулированы задачи исследования.

Анализ существующих моделей систем активной безопасности позволил классифицировать известные решения по типу пороговой схемы, объекту обновления, методам смены частных секретов, используемому генератору секретов. В результате был выделен класс криптографических систем, отвечающих современным требованиям к безопасности секретной информации: системы асинхронной динамической пролонгированной безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

Модулярная пороговая схема строится на основе взаимно простых чисел Pi < Рг <■••< Рп-\ <- Pni К0Т0Рые назовем основаниями пороговой криптосистемы. Секрет S должен удовлетворять условию шах(й— l)<S<min(fc), где * к-\

Разность долж-

<=1 (=1

на быть достаточно большой: для чего основания должны

быть близко расположены в числовом ряду. определяет диапазон изменения ключа. Показано, что реализация принципа «блуждающих» ключей для модулярной пороговой схемы посредством возведения в степень порождающего эле-

6

элемента связана с проблемой возврата секрета в заданный диапазон тах(А -1) < 5 < тт(А).

Анализ моделей систем разделения секрета позволил сформулировать отличные от классического эффективные методы взаимодействия главного сервера и абонентов системы пролонгированной безопасности: главный сервер участвует в создании только секретных параметров генераторов ключей и предоставляет доступ к процессу и/или информации после предъявления ему восстановленного ключа; главный сервер на основе принципа «блуждающих» ключей контролирует формирование цифровой подписи или ключа для шифрования данных; главный сервер в схеме доступа к информации отсутствует, поскольку пользователи сами разделяют электронные файлы. На основе известной системы санкционированного доступа к ресурсам корпоративной информационной системы и принципах пролонгированной безопасности предложена система доступа, в которой основные функции сервера доступа (аутентификация пользователей, управление авторизацией и разграничением доступа, авторизация и разграничение, управление состоянием и сеансами и др.) реализованы на базе пороговой схемы и принципа «блуждающих» ключей.

Показана необходимость использования арифметических расширителей для реализации вычислений над конечными полями большой размерности в задачах систем пролонгированной безопасности. Анализ аппаратных средств показал отсутствие специализированных процессоров для построения пролонгированной безопасности, а использование известных процессоров, функционирующих в системе остаточных классов (СОК), требует существенной перестройки структуры данных вычислителей.

Обосновано использование ПЛИС типа БРвА в качестве элементной базы для реализации разработанной модели модулярного нейросопроцессора. Анализ вопроса безопасности криптографического проекта на основе ПЛИС показал, что использование разработанных методов пролонгированной безопасности снижает риск компрометации криптографической системы за счет построения пространственно-распределенной функции генерации секрета.

В качестве базового элемента нейропроцессора предложено использовать нейронную сеть конечного кольца (НСКК), позволяющую динамически изменять параметры системы безопасности посредством переключения между наборами весовых коэффициентов сети.

Во второй главе проведено исследование математических моделей пролонгированной безопасности на базе Китайской теоремы об остатках и принципа «блуждающих» ключей, разработаны методы пролонгации модулярной пороговой схемы и порогового пространственного разделения файлов.

Обоснован переход к вычислению секретного ключа над расширенным конечным полем СР(рп) сокращением разрядности операндов вычислителя за счет разбиения секрета на доли разрядностью модуля (р — 1), число которых равно степени неприводимого полинома я(х). Основой генерации секретного ключа является вычислительная модель структурно-разрядной редукции произвольного многочлена степени $ в элемент расширенного поля Галуа

где Ь - основание позиционной системы счисления (ПСС); {/!(/)}''' - оператор извлечения 1-го разряда 6-ичного представления

На основе модели (1) сформулированы этапы синтеза нейронной сети (НС), генерирующей криптографические ключи над СР(рп), посредством возведения в степень примитивного элемента поля Галуа по модулю Р = (х + р-gl)(x + р-g2)^■ • (х + р-gm), где g¡ суть примитивные элементы поля Структура полинома позволяет возведением в сте-

пень параллельно каждого перебрать все элементы мультипликативной группы данного кольца; выбрав степень Р через число примитивных элементов, обеспечить невыход ключа за определенный диапазон; использовать простое число относительно малой разрядности.

В результате проведенных исследований разработано два метода смены частных секретов модулярной пороговой схемы по принципу «блуждающих» ключей: каждый пользователь вычисляет сначала общий ключ, а затем остаток по соответствующему модулю; пользователи вычисляют частные секреты без вычисления общего ключа.

Первый метод основан на полиномиальном генераторе (1), реализованном на базе НСКК (рисунок 1). Преимуществом использования НСКК является невозможность получения общего секрета на выходе нейронной сети третьего слоя, поскольку сумматоры выходной НСКК реализуют несколько полулинейных функций с насыщением. Секретными параметрами генератора являются весовые коэффициенты нейронной сети, которые в случае п-из-п схемы для повышения живучести системы безопасности могут быть дополнительно разделены между абонентами по пороговому принципу. Предложен метод введения в схему фиктивного абонента.

Рисунок 1 - Генераторы частных секретов модулярной пороговой схемы на базе КТО: а) общий случай; б) пороговая п-из-п схемы

х'

Второй метод позволяет редуцировать процесс вычисления функции С

п

модулю Р = р1 к серии независимых вычислений для каждого компонен-

та

** + 9 8? + 9 "Ч

\р \ л л

87

'А.

Возвращение секрета в заданный

диапазон производится посредством операции масштабирования в СОК, для

чего вводится дополнительный взаимно простой с существующими п

основаниями модуль

О 5 10 II 20 25

Пороговое число

Рисунок 2 - Изменение отношения энтропии ключа классической модулярной схемы к энтропии ключа ее модификации при закрытом остатке по дополнительному модулю от порогового числа пользователей

остаток по которому известен всем абонентам и вычисляется главным сервером. Знание остатка по />д+1 позволяет избавиться от объединения частей секрета. При этом диапазон изменения секрета возрастает (Рп+\ тах(А -1) < 5 < тт(к)рп+1) ■

появляется возможность увеличить неопределенность при отгадывании по(к-1) частям ключа посредством закрытой передачи остатка по дополнительному основанию той группе пользователей, которые предъявили главному серверу свои илентигЬикаттионньте номера. В этом случае

энтропия ключа возрастает: Наибольший эффект от

сокрытия дополнительного остатка наблюдается при малых значениях порогового числа абонентов (рисунок 2).

Разрядность дополнительного модуля определяется из неравенства [\og2Pn +| ] 2: {ртм — к)(1, при выборе оснований пороговой схемы

<р{< 2'/+|. Максимальное полное число абонентов для модифицированной

пороговой схемы п^ <| 1» где г] есть наибольшее возможное число простых чисел разрядности й, вычислительные каналы по которым возможно реализовать на соответствующей элементной базе.

Предложен метод модулярного порогового разделения файла, в котором

преобразования осуществляются по основаниям малой разрядности за счет раз, Р°ЪгУТбТ 1 ,

биения файла на подсекретов, где - производительность

I »»-2 \

криптоаналитической системы, вар/сек; - отношение количества секунд в

году к одному году, =3.1-107 сек/год; Тб - время на перебор половины ключей; 1Я = [1о¡¡2Р/]' Выражение для порогового разделения файла

(2)

где: ^ - оператор последовательной конкатенации чисел X] ОТ 1 ДО /;

£ = 1,2,3,... — этапы смены пролонгирующего ключа у^; {5 - оператор извлечения ) -ГО блока разрядности А = [1о§2Д] из двоичного представления 5 ;

{уУ ~ оператор представления числа у х -разрядным посредством дописывания нулей в недостающие .X — [1ои2 .У] — 1 разряды; й - константа, вводимая для коррекции разрядности разделяемого секрета; V' - секретный ключ. Восста-

новление файла производится по выражению

где У '(•) - функция, возвращающая обратный элемент по операции Разработана программа для порогового разделения файла. .

На основе метода порогового разделения файла разработан метод секретной связи, в соответствии с которым передаваемая по открытому каналу информация разделяется по (2), а шифрованию подвергаются только п—к +1 остатков по большим основаниям, поскольку по оставшимся остаткам невозможно восстановить секрет. Пороговое число абонентов

Ае

что позволяет

Рисунок 3 - Архитектура нейромультисо-процессора пролонгированной

безопасности во

обнаружить и локализовать ошибки при передаче информации, сохранить малый объем преобразуемой информации.

В третьей главе исследован В0Пт-\0С

Р реализации в нейро-сетевом базисе разработанных

ВТот-\ОЙ главе

Р моделей поро-

говой схемы на базе КТО.

Разработана модель модулярного нейромультисопроцессора, предназначенного для построения систем пролонгированной безопасности (рисунок 3). Модульное арифметическое устройство АУ1 выполнено в виде отдельных элементарных нейропроцессоров (ЭНП), работающих независимо и параллельно во времени. ЭНП производят обработку только целых положительных чисел и представляют собой НСКК по соответствующему модулю. Криптографическое арифметическое устройство АУ2 состоит из блока генерации секрета (БГС) и блока шифрования и дешифрования (БШД). Немодульное арифметическое устройство АУЗ выполняет операции, связанные со знанием всего числа: расширение оснований (СРО), перевод чисел из СОК в обобщенную позиционную систему счисления (ОПС) и обратно, сравнение чисел (ССЧ). Нейропроцессор включает также блок памяти, устройство управления (УУ), блок реконфигурации, блок ввода-вывода с преобразователями из СОК в позиционную двоичную систему счисления и обратно, блок коммутации (БК), буферную память (БП). Особенностью нейропроцессора является разделение его оборудования на отдельные независимые каналы, каждому из которых соответствует определенное основание модулярной пороговой схемы.

Представлена модель нейронной сети обнаружения и локализации ошибок в СОК (рисунок 4), сложность которой определяется сложностью алгоритма вычисления одиночной проекции. В основе модели лежит метод определения коэффициентов ОПС через КТО с ортогональными базисами, представленными

в полиадической системе счисления, в котором время преобразования определяется двумя тактами синхронизации. Показано, что синтез данной нейронной сети включает предварительное разбиение слоя НС на п основных групп, которые включак:" ~ ¿"_3' 1 ------ задержек сигнала и НСКК <=2

для При и = 4 рассматриваемая

структура включает 7 НСКК, при п- 3 - включает 3 НСКК. Дополнительные группы НСКК вводятся для вычисления коэффициентов проекций в ОПС по двум, трем и т. д. до основаниям. Введение данных групп обусловлено отсутствием возможности вычисления некоторых проекций по большему числу оснований, чем один, без перестройки межнейронных связей межразрядного переноса. НСКК коррекции ошибок входит в состав АУЗ разработанной модели нейропроцессора.

Рисунок 4 - Структура адаптируемого блока локализации ошибок модулярного нейропроцессора

Рисунок 5 — Относительные аппаратурные затраты преобразователя СОК-

ПСС

Разработана вычислительная модель устройства для преобразования чисел из СОК в ПСС, позволяющего сократить аппаратурные затраты (рисунок 5) за счет последовательного вычисления цифр двоичного позиционного представления. Метод основан на промежуточном переходе через полиадический код.

Вычисление коэффициентов ОПС производиться последовательно

при параллельном вычислении разрядов искомого числа в

Рисунок 6 - НСКК многоместной аддитивной операции

Рисунок 7 - Структура модифицированной СМАС сети

дой итерации функционирования устройства. Вычисление начинается с младших разрядов двоичного представления числа. Устройство реализовано на основе табличной арифметики и может быть включено в блок ввода-вывода нейромульти-сопроцессора.

Для повышения эффективности использования НСКК с числом операндов больше двух проведены исследования и

Рисунок 8 - Отношение аппаратурных и временных затрат параллельно-разрядного сумматора к аппаратурным затратам метода рекурсивного сдваивания (а) и временным затратам одной НСКК (б)

разработаны вычислительные модели устройств многоместного сложения

взвешенных компонент входного сигнала НСКК A = ^lAiWk. Было выбрано

два направления в исследовании: разработка многоместных сумматоров комбинационного и табличного типов.

Первая модель (рисунок 6) реализует параллельно-разрядный принцип вычисления многоарной операции. В НС веса между первым и вторым слоем учтены в весовых коэффициентах НСКК второго слоя. Вычислительная модель сводит п последовательных сложений /-разрядных операндов к I параллельным сложениям операндов единичной разрядности. Второй слой НС предназначен для промежуточной разрядной редукции результатов взвешенного суммирования первого слоя. Третий слой НС выдает окончательный результат. Представлены расчеты и сравнительный анализ аппаратурных затрат и быстродействия предложенной модели и методов последовательного сложения на одном НСКК и рекурсивного сдваивания (рисунок 8). Показано, что использование разработанной модели эффективно при количестве операндов больше, чем 2([log2p] + l).

Табличный подход в построении многоместных сумматоров приводит к значительному увеличению коэффициента избыточности таблицы. Поиск более эффективных способов использования табличной арифметики был произведен в области нейросетевых структур, более гармонично соответствующих КТО, в сторону большего обобщения и меньшего объема памяти. В результате анализа была выделена нейронная сеть СМАС (Cerebellar Model Articulation Controller-мозжечковая модель суставного регулятора), использование которой позволяет уменыпить /filwi"|,T<"'°T" "" сравнению с обычным способом хранения приблизительно в 1р Г раз, где р — обобщающий параметр, равный числу активных ячеек памяти. Исследования показали, что предложенная модификация сети

СМАС (рисунок 7) позволяет запомнить любую линейную функцию N переменных по модулю без ошибок.

В четвертой главе исследован вопрос конфигурации ПЛИС в соответствии с разработанной вычислительной моделью структуры нейромультисопро-цессора системы пролонгированной безопасности.

Предложены вычислительные модели устройств сложения и умножения по модулю на основе позиционных сумматора и умножителя нейронной сети конечного кольца.

Разработаны VHDL-описания основных функциональных блоков модулярного нейросопроцессора: один слой НСКК на основе комбинационного сумматора (FRNN_Perform), НСКК на основе однобитных нейронов (слой frnnmain (рисунок 9) и сеть firm 13 full), табличный преобразователь чисел из позиционного двоичного представления в СОК (pns2rns), преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ (rns2mrs). Разработанные библиотеки могут быть использованы при построении не только модулярного сопроцессора защиты информации, но и при проектировании процессора цифровой обработки сигналов на базе теоретико-числовых преобразований и нейропроцессоров высокой надежности и живучести на базе ПЛИС типа FPGA фирмы Xilinx.

Предложены методики синтеза функциональных блоков модулярного ней-ропроцессора на основе разработанных описаний устройств на языке VHDL.

Таблица 1 - Временные и аппаратурные затраты устройств сокращения по мо-

Рисунок 9 - Слой НСКК на базе однобитных нейронов (frnnmain)

FRNN Perform frnnmain/frnnl3full pns2ms

Flip Flop, шт. 22 8/8 8

LUT, шт. 29 19/30 80

TBUF, шт. 4 6/4 12

Время работы устройства, не 648 51/22 26

Моделирование разработанных преобразователей по модулю 13 в среде ХШпх 18Е у.5.2 и МоёеКгт показало, что наилучшее соотношение аппаратурных затрат и быстродействия характерно для модели НСКК (таблица 1), построенной на основе однобитных нейронов, что объясняется относительно высоким коэффициентом использования просмотровых таблиц за счет индивиду-

ального подхода к проектированию на уровне элементарных примитивов ПЛИС. Представлены аппаратурные затраты на реализацию ПШМ_Регй>гт и fгnnmain в зависимости от разрядности модуля. Из результатов моделирования, представленных на рисунке 10, видно, что с ростом разрядности чисел преимущество модели йпптат в смысле аппаратурных затрат возрастает приблизительно в два раза по сравнению с

Показано преимущество НСКК на основе однобитных нейронов по сравнению с известными схемными решениями: модификация метода Кима-Собельмана, сумматор с разрядно-кристальным управлением, метод разрядной редукции по модулю на основе полных сумматоров (таблица 2).

Разрядность модуля, бит Разрядность модуля, бит

Рисунок 10 - Зависимость аппаратурных затрат НСКК FRNN_Peгfoгm (а) и fгnnmain (б) от разрядности модуля

Обосновано использование многоступенчатой СОК для повышения эффективности реализации разработанных модулярных нейросетевых структур на ПЛИС и пороговой схемы разделения файла на базе КТО. Показано, что умножение 10-ти целых чисел разрядности 256 бит АУ1 на основе НСКК производит за 58.8 мкс, когда устройство на базе модификации метода Кима-Собельмана - за 126.8 мкс.

Таблица 2 — Сравнительный анализ преобразователей по модулю, реализованных на базе ПЛИС фирмы Xilinx

Умножители по модулю НСКК на основе однобитных весовых ■ коэффициентов (основание 31)

Параметры устройств Модификация метода Кима -Собельмана НСКК на основе однобитных весовых коэффициентов Преобразователь сразрядно-кристальным управлением

Разрядность модуля Разрядность модуля (основание 31)

8 16 8 16

Аппаратурные затраты^иТ ют- 192 640 107 372 174 35

Время работы, НС 80 192 67 115 34.8 22

В приложениях представлены результаты исследования аппаратурных и временных затрат параллельно-разрядного многоместного сумматора, анализ аппаратурных затрат преобразователя чисел из системы остаточных классов в позиционную систему счисления, результаты исследования сети СМАС в качестве многоместного сумматора по модулю, VHDL описания и результаты моделирования нейронной сети конечного кольца, устройства для преобразования чисел из позиционного представления в систему остаточных классов, устройства для перевода чисел из системы остаточных классов в обобщенную позиционную систему счисления.

ЗАКЛЮЧЕНИЕ

Основные результаты, полученные в диссертационной работе, можно сформулировать следующим образом.

1. Разработаны нейросетевые модели генератора «блуждающих» ключей для модулярной пороговой схемы разделения секрета, реализованные на нейронных сетях конечного кольца, секретными параметрами которого являются весовые коэффициенты. Предложен метод повышения живучести п-из-п схемы порогового разделения секрета за счет введения фиктивного пользователя посредством дополнительного порогового разделения между абонентами системы секретных параметров генератора частных ключей.

2. Модифицирована модулярная схема порогового разделения информации с целью реализации принципа «блуждающих» ключей на базе пространственно-распределенной функции генерации частей секрета. Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы. Разработан метод расчета дополнительного основания пороговой схемы, формируемого из незадействованных модулей, ориентированный на динамическое изменение числа абонентов системы.

3. Разработан метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию. Программа для порогового разделения файлов зарегистрирована в Отраслевом фонде алгоритмов и программ.

4. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной системы шифрования, позволяющий сократить время преобразования асимметричного шифрования за счет сокращения объема шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

5. Разработана математическая модель модулярного нейросопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие» ключи.

6. Предложена модель нейронной сети для обнаружения ошибок в СОК и ложных частных секретов, позволяющая за два такта синхронизации определить все одиночные проекции в ОПС и часть коэффициентов двойных проек-

16

ций, а также определить оставшиеся коэффициенты двойных проекций за две перезагрузки ряда весов нейронной сети и избавиться от повторного вычисления 3 0 % коэффициентов ОПС, свойственного последовательному методу. Представлен метод синтеза данной нейронной сети.

7. Разработана модель устройства для преобразования чисел из системы остаточных классов в позиционную двоичную систему счисления на основе модифицированного метода промежуточного перехода через полиадический код, позволяющая сократить затраты памяти в 1.047 и комбинационных элементов в 2.2 раза по сравнению с аналогом в обмен на время преобразования.

8. Представлена параллельно-разрядная структура многоместного суммирования взвешенных компонент сигнала на основе НСКК, которая является компромиссом между временными затратами метода сложения на одной НСКК (при малом числе операндов в 1.25 раза быстрее) и аппаратурными затратами метода рекурсивного сдваивания (при малом числе операндов в 1.26 раз меньше).

9. Разработана модель модифицированной сети СМАС с НСКК на выходе, использование которой в качестве табличного вычислителя функции многих переменных с ростом числа и разрядности операндов значительно выгоднее известных методов сокращения просмотровой таблицы: при трехразрядных операндах пятикомпонентного входного сигнала затраты памяти сети СМАС в 11 раз ниже по сравнению с классическим методом хранения против 40-процентной экономии оборудования известными решениями.

10. Разработаны "УНБЬ-описания основных узлов модулярного нейросопро-цессора: НСКК на основе комбинационного сумматора, НСКК на основе однобитных нейронов, табличный преобразователь чисел из позиционного двоичного представления в СОК, преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ.

11. Представлены методики построения НСКК и преобразователей ПСС-СОК и СОК-ОПС на основе разработанных "УНБЬ-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы ХШпх. Оценка эффективности предложенных моделей показала, что НСКК, построенной на основе однобитных нейронов, имеет аппаратурные затраты в 5 и 1.7 раз меньше и преобразует числа по модулю в 1.6 и 1.7 раз быстрее по сравнению с моделью разрядно-кристального управления и модификацией метода Кима-Собельмана, соответственно. Время на умножение двух целых чисел по 256-разрядному модулю с помощью иерархической СОК и разработанной модели НСКК в 2 раза быстрее модификации метода Кима-Собельмана.

12. Результаты исследований внедрены и используются ООО «Арнест - ИТ» (акт внедрения от 26.10.04), материалы теоретических и методических разработок нашли применение в учебном процессе НТИ Северо-Кавказского государственного технического университета (акт внедрения от 29.10.04).

СПИСОК ОСНОВНЫХ РАБОТ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Червяков Н. И., Евдокимов А. А. Многоместные сумматоры формальных нейронов конечного кольца// Компьютерная техника и технология: Сб. трудов регион, науч.-техн. конф. Ставрополь: СевКавГТУ, 2003. - С. 76 - 80.

2. Червяков Н. И., Евдокимов А. А. Нейрокомпьютерные средства для решения задач пролонгированных криптосистем// Проблемы физико-математических наук: Материалы 48 научно-методической конференции преподавателей и студентов «Университетская наука - региону». - Ставрополь: Изд-во СГУ, 2003. - С. 110 - 113

3. Червяков Н. И., Евдокимов А. А. Структурно-разрядный синтез нейронных сетей в GF(pn) в задаче обновления криптографических ключей// Проблемы физико-математических наук: Материалы 48 научно-методической конференции преподавателей и студентов «Университетская наука - региону». - Ставрополь: Изд-во СГУ, 2003. - С. 114 -117.

4. Червяков Н. И., Евдокимов А. А. Локализация ложных частей секрета в пороговой криптографической схеме и ее нейросетевая реализация// Материалы XVII НТК «Совершенствование цифровых интегральных сетей на основе применения волоконно-оптических систем передачи». - Ставрополь: Филиал РВИ РВ, 2004. - С . 68.

5. Евдокимов А. А. Безопасность реализации криптографического нейро-сопроцессора на ПЛИС// Физико-математические науки: Материалы 49-й науч.-метод. конф. преподавателей и студентов «Университетская наука региону». -Ставрополь: Изд-во СГУ, 2004. - С. 184 -185.

6. Евдокимов А. А. Согласованность геометрических моделей системы остаточных классов и нейронной сети СМАС// Труды участников международной школы-семинара по геометрии и анализу памяти Н. В. Ефимова. - Ростов-на-Дону: Изд-во ООО «ЦВВР», 2004. - С. 188 - 190.

7. Червяков И. И., Евдокимов А. А. Пороговое разделение файла на базе китайской теоремы об остатках // Инфокоммуникационные технологии. - Самара: Изд-во ПГАТИ, 2004, № 1. - С. 38 - 43.

8. Червяков Н. И., Евдокимов А. А. Динамическая система пролонгированной безопасности // Инфокоммуникационные технологии. - Самара: Изд-во ПГАТИ, 2004, № 4 . - С .

9. Червяков Н. И., Евдокимов А. А. Нейросетевой блок локализации ошибок криптографического нейропроцессора// Нейрокомпьютеры: разработка, применение. - М.: Радиотехника, 2004, № 10. - С. 63 - 70.

10. Червяков Н. И., Евдокимов А. А. Нейросетевой генератор криптографических ключей пороговой схемы разделения секрета// Нейрокомпьютеры: разработка, применение. - М.: Радиотехника, 2004, № 10. - С. 71 - 76.

11. Шалин Б. С, Евдокимов А. А. Программа для порогового разделения файлов/ Свидетельство об отраслевой регистрации разработки № 3842 от 03.09.04.

Подписано в печать 19.11.2004 г. Формат 60x84/16 Усл. печ. л. 1,0 Уч .-изд. л. 0,99

Бумага офсетная_Тираж 100 экз._Заказ № 860

Отпечатано в издательском центре Невинномысского технологического института. 357108, Невинномысск, ул. Гагарина, 1.

Введение.

1. АНАЛИТИЧЕСКИЙ ОБЗОР АКТИВНЫХ МЕТОДОВ ЗАЩИТЫ ИНФОРМАЦИИ В КОМПЬЮТЕРНЫХ СЕТЯХ.

1.1. Анализ математических моделей системы пролонгированной безопасности.

1.2. Модель вычислительной сети в рамках активной безопасности.

1.3. Сравнительный анализ моделей построения современных криптопроцессоров.

1.4. Постановка задачи исследований.

Выводы по первой главе.

2. РАЗРАБОТКА МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ ПРОЛОНГИРОВАННОЙ БЕЗОПАСНОСТИ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ НА ОСНОВЕ ИСКУССТВЕННЫХ НЕЙРОННЫХ СЕТЕЙ.

2.1. Структурно разрядный синтез нейронных сетей в GF(pn) в задаче ' • обновления криптографических ключей.:.

2.2. Разработка методов пролонгации модулярной пороговой схемы.

2.3. Развитие модели порогового разделения файла на базе

Китайской теоремы об остатках.

2.4. Метод передачи информации по открытому каналу на основе модулярного представления и асимметричной системы шифрования*.'.":.1.:.'.65 Выводы по второй главе.

3. РАЗРАБОТКА АРХИТЕКТУРЫ НЕЙРОСЕТЕВОГО МУЛЬТИПРОЦЕССОРА НА ОСНОВЕ ВЫЧИСЛИТЕЛЬНЫХ МОДЕЛЕЙ.

3.1. Модель криптографического нейромультисопроцессора .:.:.:;::.

3.2. Модели основных функциональных блоков нейромультисопроцессора.

3.3. Вычислительная модель устройства для преобразования чисел из системы остаточных классов в позиционную систему счисления.

3.4. Вычислительные модели устройств многоместного сложения взвешенных компонент входного сигнала формального нейрона.

Выводы по третьей главе.

4. РАЗРАБОТКА МАТЕМАТИЧЕСКОЙ МОДЕЛИ МОДУЛЯРНОГО НЕЙРОМУЛЬТИСОПРОЦЕССОРА НА БАЗЕ ПЛИС.

4.1. Модель нейропроцессора на базе ПЛИС типа FPGA.110*

4.2. Методика построения криптопроцессора на основе разработанной VHDL-библиотеки нейросетевых модулей.

4.3. Оценка эффективности реализации криптографического мультипроцессора на базе ПЛИС фирмы Xilinx.

Выводы по четвертой главе.

Актуальность работы. Последнее десятилетие характеризуется высоким уровнем роста производительности вычислительных систем и их объединения в компьютерные сети, скорости передачи информации в которых оцениваются сотнями и тысячами мегабит в секунду. По мере усложнения методов и средств обработки информации увеличивается зависимость пользователей вычислительных сетей от степени безопасности используемых ими информационных технологий. Решение проблемы обеспечения безопасности электронной информации осуществляется на современном этапе развития компьютерной технологии криптографическими методами: шифрование информации, контроль целостности данных, аутентификация, генерация секретных ключей. Построение распределенных систем обработки информации на базе компьютерных сетей, характеризующихся несколькими участниками системы связи, приводит к изменению форм обращения информации в сети и появлению необходимости в построении распределенных криптографических алгоритмов на основе пороговых криптосистем.

Пороговые криптосистемы организуют пространственное разделение секретной информации, в соответствии с которым только к из п абонентов пороговой схемы могут восстановить секрет. Область применения пороговых схем расширяется на системы секретной передачи информации, динамическое распределение нагрузки передачи данных между компьютерами в сети, защита баз данных.

Однако, пороговые схемы уязвимы по отношению к активному противнику, который, последовательно перемещаясь от одного сервера к другому, преодолевает системы защиты информации абонентов пороговой схемы и в определенный момент получает необходимое число ключей.

Противодействовать активному противнику возможно только средствами активной безопасности [90]: через определенное время (которое определяется по вероятности получения противником (k — 1) частных секретов) производится изменение частей разделяемого секрета. Первые исследования в данной.области [89, 90] основывались на пороговой схеме Шамира [117] и генерации частей секрета главным сервером. Слабым местом данных систем является необходимость передачи частных секретов абонентам или между абонентами при формировании цифровой подписи [81, 112]. Осознание данного факта привело к разработке систем пролонгированной безопасности, смена секрета в которых производится по принципу «блуждающих» ключей [9]: каждый пользователь самостоятельно генерирует свой частный секрет по заранее согласованному правилу смены секрета после каждого сеанса.

Разработка систем пролонгированной безопасности со сменой секрета по принципу «блуждающих» ключей сопряжено с рядом проблем: структура доступа схемы Шамира не позволяет проводить смену частей и непосредственно секрета в пространственно-распределенном варианте, генерация и восстановление секрета «налету» сопряжены со значительными вычислительными мощностями. Наиболее перспективным представляется использование для данной задачи модулярной пороговой схемы Китайской теоремы об остатках (КТО) [39]. Принципиальной проблемой остается разработка реконфигурируемых вычислительных систем, способных адаптироваться к новым (обновляемым) параметрам пролонгированной системы безопасности. Поэтому для практической реализации модели пролонгированной безопасности необходимо исследовать задачи, которые связаны с разработкой математических моделей модулярных нейронных вычислительных структур, предназначенных для проведения криптографических преобразований «налету» и реализации модулярного нейромультисопроцессора в качестве функционального расширителя ЭВМ абонентов системы безопасности.

Целью диссертационного исследования является повышение эффективности криптографической защиты информации в компьютерных сетях на основе использования системы пролонгированной безопасности.

Объектом диссертационных исследований являются системы пролонгированной безопасности.

Предметом диссертационных исследований являются математические преобразования, лежащие в основе системы пролонгированной безопасности, реализованной на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

Научная задача исследований состоит в разработке методов и нейросетевых моделей динамической системы пролонгированной безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

Для решения поставленной общей научной задачи разобьем ее на ряд следующих частных задач:

1. Разработка методов и нейросетевых моделей пролонгации модулярной пороговой схемы на основе принципа «блуждающих» ключей и пространственно-распределенной функции генерации частей секрета.

2. Разработка методов порогового разделения файла и секретной передачи информации на базе Китайской теоремы об остатках.

3. Разработка основных моделей функциональных блоков и элементарных узлов модулярного нейромультисопроцессора защитьь данных в соответствии с принципами пролонгированной безопасности.

4. Разработка алгоритмов и программ на языке VHDL для реализации моделей модулярного нейромультисопроцессора.

5. Разработка методики построения моделей функциональных блоков для исследования нейромультисопроцессора, реализованного на базе ПЛИС типа FPGA фирмы Xilinx.

Методы исследования. Для решения поставленных в диссертационной работе научных задач использованы методы теории чисел, линейной алгебры, комбинаторики, математического моделирования, нейроматематики, теории вероятностей, дискретной математики.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формулируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, базирующихся на аппарате теории нейронных сетей, комбинаторики и теории чисел.-Справедливость выводов относительно эффективности предложенных методов подтверждена результатами математического моделирования.

Научная новизна работы заключена в следующем:

1. Разработаны методы пролонгации системы безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей, позволяющие исключить передачу информации при формировании нового секрета.

2. Развит метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию.

3. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной'системы шифрования, позволяющий сократить временные затраты на ресурсоемкие операции асимметричного шифрования за счет сокращения шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

4. Разработана модель модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие» ключи.

5. Разработаны методики построения моделей основных функциональных блоков на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Теоретическая значимость исследований

Теоретическая значимость диссертационных исследований состоит в разработке методики синтеза нейросетевых генераторов «блуждающих» ключей, разработке метода порогового разделения файла на базе Китайской теоремы об остатках, модифицированной модулярной пороговой схемы, ориентированной на пролонгацию по принципу «блуждающих» ключей.

Практическая значимость исследования

Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы и принципа «блуждающих» ключей, которые могут быть использованы при построении систем доступа к информации в компьютерных'сетях.'Разработана программа для порогового разделения файлов, которая зарегистрирована в отраслевом фонде алгоритмов и программ министерства образования и науки РФ, и используется ООО «Арнест- информационные технологии» для обеспечения надежного хранения критической информации. Разработаны описания основных моделей функциональных блоков модулярного нейросопроцессора на языке VHDL, которые могут быть использованы при построении систем цифровой обработки сигналов на базе теоретико-числовых преобразований, процессора, функционирующего в системе остаточных классов (СОК), и нейрочипов высокой надежности и живучести на базе ПЛИС типа FPGA фирмы Xilinx.

Основные положения, выносимые на защиту.

1. Методы пролонгации системы безопасности на основе модулярной» пороговой схемы и принципа «блуждающих» ключей.

2. Метод порогового разделения файлов на базе Китайской теоремы об-остатках.

3. Метод секретной передачи информации на базе Китайской теоремы об, остатках и асимметричной системы шифрования.

4. Математические модели модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие ключи».

5. Методики построения моделей основных функциональных блоков нейромультисопроцессора на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Апробация работы. Основные результаты диссертационной работы докладывались и обсуждались на НТК «Компьютерная техника и технология» (Ставрополь, СевКавГТУ, 2003 г.), на 48 научно-методической конференции преподавателей и студентов «Университетская наука — региону» (Ставрополь, СГУ, 2003 г.), на XVII НТК «Совершенствование цифровых интегральных сетей на основе применения волоконно-оптических систем передачи» (Ставрополь, ФРВИРВ, 2003 г.), на 49-й научно-методической конференции преподавателей и студентов «Университетская наука региону» (Ставрополь, СГУ, 2004 г.), на международной шко-ле-се*минаре по геометрии и анализу памяти Н. В. Ефимова (Ростов-на-Дону, РГУ, 2004 г.), а также на постоянно-действующем межвузовском семинаре «Моделирование и нейросетевые технологии» (Ставрополь, СГУ, 2002 - 2004 гг.).

Публикации. По содержанию и результатам диссертационной работы опубликовано 3 тезисов докладов, 7 статей, подано 2 заявки на патенты РФ, зарегистрирована программная разработка в Отраслевом фонде алгоритмов и программ (свидетельство об отраслевой регистрации разработки № 3842 от 03.09.04, номер государственной регистрации 50200401112 от 14.09.04).

Реализация и внедрения. Результаты диссертационной работы получены при выполнении НИР по теме «Разработка структуры модулярного нейросопроцессо-ра для решения задач защиты данных в компьютерных сетях» (номер государственной регистрации НИР 01.2.00 4 02894). Полученные в диссертационной работе результаты использованы при построении системы защиты информации в компьютерной сети ООО «Арнест - информационные технологии» (акт внедрения от 26.10.04) и в учебном процессе НТИ Северо-Кавказского государственного технического университета (акт внедрения от 29.10.04).

Структура и объем диссертации. Работа состоит из введения, четырех разделов, списка используемых источников, содержащего 128 наименований, заключения и приложений. Основная часть работы содержит 133 страниц машинописного текста.

Выводы по четвертой главе

В четвертой главе исследован вопрос конфигурации ПЛИС в соответствии с разработанной вычислительной моделью структуры нейромультисопроцессора системы пролонгированной безопасности:

1. Предложены вычислительные модели устройств сложения и умножения по модулю на основе позиционных сумматора и умножителя и нейронной сети конечного кольца.

2. Разработаны VHDL-описания основных узлов модулярного нейросопроцессора: НСКК на основе комбинационного сумматора, НСКК на основе однобитных нейронов, табличный преобразователь чисел из позиционного двоичного представления в СОК, преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ. Представлены методики построения НСКК и преобразователей ПСС-СОК и СОК-ОПС на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

3. В результате анализа эффективности реализации на ПЛИС описанных на языке VHDL преобразователей чисел по произвольному модулю установлено, что наилучшее соотношение аппаратурных затрат (30 LUT) и быстродействия (22 не) характерно для модели НСКК, построенной на основе однобитных нейронов, что объясняется относительно высоким коэффициентом использования просмотровых таблиц за счет индивидуального подхода к проектированию на уровне элементарных примитивов ПЛИС. Предложенная модель имеет аппаратурные затраты в 5 и 1.7 раз меньше и преобразует числа по модулю в 1.6 и 1.7 раз быстрее по сравнению с моделью разрядно-кристального управления и модификацией метода Кима-Собельмана, соответственно.

4. Установлено, что логическая емкость современных ПЛИС типа FPGA позволяет реализовать до 10 НСКК по 256-ти разрядным модулям, что позволяет построить систему пролонгированной безопасности, отвечающую настоящим требованиям к размеру секретного ключа.

5. Обосновано использование многоступенчатой СОК для повышения эффективности реализации разработанных модулярных нейросетевых структур на ПЛИС и пороговой схемы разделения файла на базе КТО. Анализ показал, что время на умножение двух целых чисел по 256-разрядному модулю с помощью иерархической СОК и разработанной модели НСКК составляет 5.9 мкс, что в 2 раза быстрее модификации метода Кима-Собельмана.

ЗАКЛЮЧЕНИЕ

Основными результатами диссертационной работы являются:

1. Разработаны нейросетевые модели генератора «блуждающих» ключей для модулярной пороговой схемы разделения секрета, реализованные на нейронных сетях конечного кольца, секретными параметрами которого являются весовые коэффициенты. Предложен метод повышения живучести п-из-п схемы порогового разделения секрета за счет введения фиктивного пользователя посредством дополнительного порогового разделения между абонентами системы секретных параметров генератора частных ключей.

2. Модифицирована модулярная схема порогового разделения информации с целью реализации принципа «блуждающих» ключей на базе пространственно-распределенной функции генерации частей секрета. Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы. Разработан метод расчета дополнительного основания пороговой схемы, формируемого из незадей-ствованных модулей, ориентированный на динамическое изменение числа абонентов системы.

3. Разработан метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию.

4. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной системы шифрования, позволяющий сократить временные затраты на ресурсоемкие операции асимметричного шифрования за счет сокращения объема шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

5. Разработана математическая модель модулярного нейросопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие ключи».

6. Предложена модель нейронной сети для обнаружения ошибок в СОК и ложных частных секретов, позволяющая за два такта синхронизации определить все одиночные проекции в ОПС и часть коэффициентов двойных проекций, а также определить оставшиеся коэффициенты двойных проекций за две перезагрузки ряда весов нейронной сети и избавиться от повторного вычисления 30 % коэффициентов ОПС, свойственного последовательному методу. Представлен метод синтеза данной нейронной сети.

7. Разработана модель устройства для преобразования чисел из системы остаточных классов в позиционную двоичную систему счисления на основе модифицированного метода промежуточного перехода через полиадический код, позволяющая сократить затраты памяти в 1.047 и комбинационных элементов в 2.2 раза по сравнению с аналогом в обмен на время преобразования.

8. Представлена параллельно-разрядная структура многоместного суммирования взвешенных компонент сигнала на основе НСКК, которая является компромиссом между временными затратами метода сложения на одной НСКК (при малом числе операндов в 1.25 раза быстрее) и аппаратурными затратами метода рекурсивного сдваивания (при малом числе операндов в 1.26 раз меньше).

9. Разработана модель модифицированной сети СМАС с НСКК на выходе, использование которой в качестве табличного вычислителя функции многих переменных с ростом числа и разрядности операндов значительно выгоднее известных методов сокращения просмотровой таблицы: при трехразрядных операндах пяти-компонентного входного сигнала затраты памяти сети СМАС в 11 раз ниже по сравнению с классическим методом хранения против 40-процентной экономии оборудования известными решениями.

10. Разработаны VHDL-описания основных узлов модулярного нейросопроцес-сора: НСКК на основе комбинационного сумматора, НСКК на основе однобитных нейронов, табличный преобразователь чисел из позиционного двоичного представления в СОК, преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ.

11. Представлены методики построения НСКК и преобразователей ПСС-СОК и СОК-ОПС на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx. Оценка эффективности предложенных моделей показала, что НСКК, построенной на основе однобитных нейронов, имеет аппаратурные затраты в 5 и 1.7 раз меньше и преобразует числа по модулю в 1.6 и 1.7 раз быстрее по сравнению с моделью разрядно-кристального управления и модификацией метода Кима-Собельмана, соответственно. Время на умножение двух целых чисел по 256-разрядному модулю с помощью иерархической СОК и разработанной модели НСКК в 2 раза быстрее модификации метода Кима-Собельмана.

12. Результаты исследований внедрены и используются ООО «Арнест — ИТ», материалы теоретических и методических разработок нашли применение в учебном процессе НТИ Северо-Кавказского государственного технического университета.

1. Авгуль Л. Б. Устройство для сложения п чисел по модулю пять// Патент РФ №2018928, G06F7/49.

2. Авгуль Л. Б. Устройство для сложения и вычитания семи чисел по модулю 2п-1 // Патент РФ № 2018930, G06F7/49.

3. Авгуль Л. Б., Курносенко С. В. Устройство для сложения и вычитания п чисел по модулю 2n- 1// Патент РФ № 2047897, G06F7/49.

4. Авгуль Л.Б., Торбунов В.В., Курносенко С.В., Захаров В.В. Устройство для сложения и вычитания трех чисел по модулю три// Патент РФ № 2018923, G06F7/49.

5. Аведьян Э. Д. Ассоциативная нейронная сеть СМАС// Проблемы построения и обучения нейронных сетей: Сборник статей. — М.: «Машиностроение», 1999.-С. 31 -74.

6. Акушский И. Я., Юдицкий Д. И. Машинная арифметика в остаточных классах. М.: Советское радио, 1968, 440с.

7. Амербаев В. М. Параллельные вычисления в кольце вычетов// Кибернетика и вычислительная техника, Вып. 4, 1988. С. 170 - 178.

8. Баранов С. И., Скляров В. А. Цифровые устройства на программируемых БИС с матричной структурой. Радио и связь, 1986. — 272 с.

9. Баричев С. Криптография без секретов, http://api.narod.ru.

10. Ван дер Варден Б. Л. Алгебра: Пер. с нем. — М.: Наука, 1976. 648 с.

11. Введение в криптографию / Под общей ред. В. В. Ященко. — СПб.: Питер, 2001.-288 с.

12. Галушкин А. И. Нейрокомпьютеры. Кн. 3: Учеб. пособие для вузов/ Общая ред. А. И. Галушкина. М.: ИПРЖР, 2000. - 528 с.

13. Головко В. А. Нейронные сети: обучение, организация и применение. Кн. 4: Учеб. пособие для вузов/ Общая ред. А. И. Галушкина. М.: ИПРЖР, 2001. -256 с.

14. Дьяков И. А. Моделирование цифровых и микропроцессорных систем. Язык VHDL: Учебное пособие. Тамбов: Изд-во Тамб. гос. техн. ун-та, 2001. - 68 с.

15. Евреинов Э. В., Прангишвили И. В. Цифровые автоматы с настраиваемой структурой (однородные среды). — М.: Энергия, 1974. — 240 с.

16. Жуков О. Д. Параллельная цифровая обработка сигналов // Информационные технологии, №11, 2001, С. 29 — 32.

17. Зензин О. С., Иванов М. А. Стандарт криптографической защиты AES. Конечные ноля/ Под ред. М. А. Иванова - М.: КУДИЦ-ОБРАЗ, 2002. - 176 с.

18. Калан Р. Основные концепции нейронных сетей: Пер. с англ. — М.: Издательский дом «Вильяме», 2001. — 288 с.

19. Калмыков И. А., Оленев А. А. Систолический отказоустойчивый процессор дискретного преобразования Фурье// Патент РФ № 2029437, НОЗМ 7/18.

20. Карцев М. А., Брик В. А. Вычислительные системы и синхронная арифметика. М.: Радио и связь, 1981. - 360 с.

21. Клингман Э. Проектирование специализированных микропроцессорных систем: Пер. с англ. М.: Мир, 1985. - 363 с.

22. Комарцова JI. Г., Максимов А. В. Нейрокомпьютеры: Учеб. Пособие для вузов. М.: Изд-во МГТУ им. Н. Э. Баумана, 2002. - 320 с.

23. Кузнецов А. А., Потий А. В. Обнаруживающая способность помехоустойчивых кодов и схем аутентификации// Радиотехника: Всеукр. межвед. науч.-техн. сб., 2002, Вып. 126.

24. Курносенко С.В., Авгуль JI. Б. Устройство для сложения трех чисел по модулю 2n + 1// Патент РФ № 2018929, G06F7/49.

25. Курносенко С.В., Авгуль Л.Б. Устройство для сложения и вычитания трех чисел по модулю 2П 1// Патент РФ № 2018925, G06F7/49.

26. Литовченко Ц. Г., Мистюков В. Г., Сафонов И. А. Построение больших ней-росетей на одном ПЛИС// Труды VIII Всероссийской конференции «Нейрокомпьютеры и их применение». М.: Институт проблем управления им. В.

27. A. Трапезникова РАН, 2002. С. 825 - 829.

28. Малашевич Б. К 75-летию Давлета Исламовича Юдицкого// PCWEEK/RE, № 33, 2004.-С. 41.

29. Мамаев М., Петренко С. Технологии защиты информации в Интернете. Специальный справочник. СПб.: Питер, 2002. — 848 с.

30. Медведев В. С., Потемкин В. Г. Нейронные сети. MATLAB 6/ Под общ. ред.

31. B. Г. Потемкина. М.: ДИАЛОГ-МИФИ, 2002. - 496 с.

32. Мистюков В.Г., Володин П.В., Капитанов В.Д. Однокристальная реализация алгоритма БПФ на ПЛИС фирмы Xilinx. Scan Engineering Telecom, 1999, http://setdsp.ru/archive/artfft.pdf.

33. Мистюков В.Г., Капитанов В.Д. Построение на ПЛИС фирмы Xilinx высокопроизводительных нейронных сетей. Scan Engineering Telecom, 1999, http ://setdsp.ru/archi ve/artneur.pdf.

34. Мистюков В.Г., Капитанов В.Д. Проектирование цифровых устройств на микросхемах программируемой логики фирмы Xilinx. — Scan Engineering Telecom, 1999, http://setdsp.ru/archive/artcpld.pdf.36