автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Разработка аппаратуры унифицированных контроллеров оборудования для систем управления электрофизическими установками ускорителей

ВВЕДЕНИЕ

ГЛАВА 1. МОДУЛИ ДЛЯ КОНТРОЛЛЕРОВ ОБОРУДОВАНИЯ В СТАНДАРТАХ САМАС и СУММА.

1.1 Методы решения проблемы метастабильности при обработке асинхронных сигналов.

12 Многоканальная аппаратура сбора информации при медленном выводе пучка из У-70.

1.2.1 Аналоговый коммутатор АК-64/128.

1.2.2 АЦП последовательного приближения.

1.2.3 Контроллер сбора информации о параметрах пучка при медленном выводе.

1.3 Расширение возможностей контроллеров оборудования в СУ PS

CERN) с помощью модуля буферной памяти ВМ-16К.

1.3.1 Модуль буферной памяти ёмкостью 16К в стандарте САМАС .22 132 Использование буферной памяти ВМ-16К в СУ PS(CERN).

1.3.2.1 Многоканальная аппаратура сбора данных.

1.3.2.2 Запоминание медленного сигнала.

1.3.2.3 Схема быстрой оцифровки.

1.4 Цифровой функциональный генератор САМАС 372.

1.4.1 Принцип работы.

1.42 Двухпортовая память с разделением цикла доступа.

ГЛАВА 2. АППАРАТУРА ВСТРАИВАЕМЫХ КОНТРОЛЛЕРОВ ОБОРУДОВАНИЯ ДЛЯ УПРАВЛЕНИЯ ИСТОЧНИКАМИ ПИТАНИЯ

МАГНИТООПТИЧЕСКИХ ЭЛЕМЕНТОВ УПК ИФВЭ.

2.1 Модули аналого-цифрового ввода-вывода'для управления источниками питания канала инжекции У-70.

2.1.1 Модуль аналого-цифрового ввода/вывода Е6371.

2.12 Модуль динамического разрешения Е6691.

2.1.3 Модуль ввода/вывода Е6372 для источников питания корректирующих элементов и плата преобразователей (ПП).

2.2 Трехплатный контроллер оборудования для источников питания магнитооптических элементов системы коррекции УНК.

22.1 Управляющий процессор с таймерным портом ЕС/31-ТМ.

2.22 Модуль ЕС/31-КТ - терминал многоотводной магистрали.

223 Функциональный генератор ЕС-31/СС.

22.4 Применение трёхплатного контроллера для разработки протокола управления.

22.5 Набор аппаратных средств для разработки программного обеспечения встраиваемых контроллеров оборудования.

ГЛАВА 3. КОМПЛЕКТ МОДУЛЕЙ С ИСПОЛЬЗОВАНИЕМ УНИФИЦИРОВАННОГО ИНТЕРФЕЙСА ДЛЯ ПОСТРОЕНИЯ

КОНТРОЛЛЕРОВ ОБОРУДОВАНИЯ В СТАНДАРТЕ УМЕ.

3.1.1 Унифицированный интерфейс.

3.1.2 Аппаратная реализация ДПП.

3.2 УТС - таймерный модуль в стандарте УМЕ.

3.3 У8А - сканирующий АЦП.

3.4 УМА - многоканальный аналого-цифровой преобразователь.

3.5 УЕС - двухканальный функциональный генератор.

3.6 УСТ- модуль счётчиков.

3.7 Подсистема измерения профиля пучка с использованием УМЕ модулей с унифицированным интерфейсом.

ГЛАВА 4. ИСПОЛЬЗОВАНИЕ "МЕЗОНИННЫХ" ТЕХНОЛОГИЙ В АППАРАТУРЕ КОНТРОЛЛЕРОВ ОБОРУДОВАНИЯ ДЛЯ УПРАВЛЕНИЯ

ЭЛЕКТРОФИЗИЧЕСКИМИ УСТАНОВКАМИ УСКОРИТЕЛЕЙ.

4.1 Плата IPS для контроллера оборудования в стандарте SEDAC.

4.2 Плата IP-PIO для интеграции коммерческой системы D3 в систему управления криогенного комплекса DESY.

4.2.1 Регистры ввода/вывода.

4.2.2 Особенности аппаратной реализации платы IP-PIO.

4.3 Модуль IP-CAN для распределённых контроллеров оборудования системы управления криогенного комплекса DESY.

4.4 Применение плат IPS, IP-PIO и IP-CAN.

Широкая программа научных исследований в области фундаментальной физики, а также в прикладных областях (медицине, биологии, химии, материаловедении), проводимая в физических центрах мира, предъявляет высокие требования к ускорителям частиц - основному инструменту исследователей. Достижение рекордных характеристик, многорежимность, стабильность параметров и надёжность работы - немыслимы без использования компьютеризированных систем управления. Системы управления современных ускорителей представляют собой многоуровневые комплексы аппаратно-программных средств, имеющие схожие принципы построения, но отличающиеся подходами к решению задач управления, степенью использования вычислительных средств, применяемой аппаратной базой, а также временем создания.

Применение компьютеров для управления ускорителей началось в 60-е годы [1]. Но лишь надёжные и быстродействующие миникомпьютеры 70-х привели к более широкому внедрению вычислительной техники в СУ [2]. В это время были созданы такие известные внутренние аппаратные стандарты как МРХ [3], SED АС [4] и другие, сохранившиеся до сих пор. В период 70-80гг. аппаратура в международном стандарте САМАС [5] доминировала в системах управления ускорителей [6,7]. Широкое внедрение микропроцессоров в СУ ускорителей в 80-е годы [8,9,10] продлило жизнь стандарта САМАС, но и показало присущие ему ограничения. Поэтому начались поиски преемника стандарта САМАС с многопроцессорной, магистрально-модульной архитектурой. Подобная работа проводилась в ряде международных организаций (ISO, IEEE), в отечественных научных центрах, в том числе и в ИФВЭ, где изучалась возможность реализации стандартов EUROBUS [II] и BUSI [53]. В проектах систем управления начала 80гг. стали появляться коммерческие магистрально-модульные системы [6,12], из которых международный стандарт VME [13] получил наибольшее распространение. Каркас VME с процессорами семейства МС68ххх заменил компьютеры переднего края архитектуры 70-х [14,15]. Аппаратура в стандарте VME стала использоваться для измерения параметров пучка и токов магнитов [16,17], в системах со сложными алгоритмами управления, в том числе в петлях обратной связи [18] или как системы сбора данных общего назначения [19]. Для СУ новых ускорительных установок, например ESRF, стандарт VME стал базовым аппаратным стандартом [18,21]. Возможность модификации, а не разработка новой системы, сделали VME привлекательным в проектах, рассчитанных на длительный срок эксплуатации [20]. Применение аппаратуры в стандарте VME продолжало возрастать благодаря хорошей поддержке на рынке и отслеживанию передовых технологий [20]. Одной из новинок явилось введение в VME так называемых «мезонинных» технологий. Сменные (мезонинные) платы расширяют функциональные возможности стандартных процессорных модулей (носителей) и позволяют скомпоновать требуемую для каждого конкретного применения конфигурацию [22]. Для применения совместно с VME комитет VITA рекомендовал стандарт Industry Pack (IP), пользующийся широкой поддержкой производителей электронной аппаратуры [23Л

Одновременно с развитием элементной базы архитектура систем управления изменялась от централизованной, до распределённой и многоуровневой. Независимо от разнообразия ускорительных установок в архитектуре СУ каждой из них наблюдаются общие черты. В результате к середине 90-х годов было выработано единое понимание составных частей и функций так называемой "стандартной архитектуры" СУ ускорительной установки [24]. В зависимости от размеров и сложности стандартная модель СУ насчитывает 2 или 3 уровня. На нижнем уровне стандартной архитектуры находятся контроллеры оборудования (КО), которые встраиваются или максимально приближаются к объекту управления. В общем случае под контроллером оборудования понимают многомодульный каркас или отдельный специализированный блок, которые непосредственно подключаются к управляющему оборудованию и имеют унифицированный интерфейс с системой управления. Различают унифицированные КО, выполненные в стандартах VME, САМАС, BUS1, СУММА (ВЕКТОР), G-64, МРХ, SEDAC и т.д., и специализированные, обычно встраиваемые в оборудование контроллеры (ST, STH [8] и др.). Основные функции, выполняемые контроллерами оборудования в СУ ускорителей, следующие:

• преобразование входных сигналов и сбор данных в реальном времени;

• буферизация преобразованных данных для последующей обработки;

• допусковый (щелевой) контроль входных сигналов;

• выработка управляющих воздействий;

• генерация функциональной зависимости;

• регулирование в петле обратной связи;

• набор статистических данных;

• надзор за управляемым оборудованием и выработка аварийных сообщений;

• синхронизация с другими системами;

• поддержка протокола обмена с верхним уровнем;

• предварительная обработка и сжатие данных и др.

В данной работе рассматриваются подходы и технические решения, использованные автором при разработке аппаратуры унифицированных контроллеров оборудования, выполненных в стандартах VME, САМАС, BUS1 и СУММА (ВЕКТОР), для систем управления электрофизическими установками ускорителей.

Актуальность

Актуальность выполненных работ определялась необходимостью создания аппаратно-программных средств для эффективного решения задач управления и сбора данных в системах управления действующих ускорителей с целью освоения новых режимов или в процессе модернизации систем управления. Представленная в диссертационной работе аппаратура была разработана для СУ электрофизическими установками ИФВЭ (канал медленного вывода, каналы вторичных частиц, канал инжекции УНК), в процессе модернизации СУ PS (CERN), системы управления криогенным оборудованием ускорителя ITERA (DES Y), задающего генератора бустера FERMILAB.

Несмотря на возможность использования в СУ коммерческой аппаратуры [26, 27, 28], потребность в собственных разработках сохраняется, по крайней мере, по трём причинам. Во-первых, существуют уникальные требования для СУ ускорителей, особенно для аппаратуры, связанной с njAíKOM [30, 31]. Во-вторых, высококвалифицированные специалисты, находясь в постоянном поиске, разрабатывают внутри лабораторий аппаратуру, лучше приспособленную для собственных нужд и с более высокими характеристиками, чем выпускаемую в промышленности [26]. В-третьих, необходимость обеспечения высокой доступности и надёжности СУ при наименьших эксплуатационных затратах приводит к периодической модернизации систем управления [25]. Чаще подвергаются модернизации вычислительные средства, находящиеся на уровнях 1 и 2 обобщённой модели СУ, при сохранении аппаратуры нижнего уровня [29]. Такой подход позволяет придать СУ новые возможности и снизить дополнительные расходы, необходимые для полной замены контроллеров оборудования.

Таким образом, независимо от типа ускорительной установки и времени её существования разработка аппаратуры контроллеров оборудования, обеспечивающих долговременную, надёжную и эффективную работу ускорительного комплекса является крайне актуальной задачей.

Цель работ

Основной целью работ, входящих в диссертацию, является разработка и внедрение в системы управления электрофизическими установками ускорителей унифицированной аппаратуры для построения контроллеров оборудования, обеспечивающих высокую производительность сбора данных и эффективное выполнение задач управления в СУ ускорителей ИФВЭ, CERN, FNAL и DESY.

Научная новизна и практическая ценность

При разработке аппаратуры предложены и внедрены новые технические решения, позволившие более эффективно (с меньшими затратами, но с улучшенными характеристиками) построить контроллеры оборудования с заданными параметрами.

1. Предложен и реализован в аппаратуре сбора данных (АЦП-10 и АК-64/128) метод сквозного управления переключением каналов, что уменьшило число обращений по магистрали, и, соответственно, упростило программное обеспечение. В результате в многоканальном контроллере сбора информации о параметрах медленного вывода, общее время сбора данных приблизилось к предельно минимальному для последовательного опроса, равному произведению времени преобразования АЦП на число каналов.

2. Предложена и реализована модификация известного метода доступа к двухпортовой памяти с разделением цикла. В качестве источника тактового сигнала использованы синхросигналы одного из устройств, подключённых к ДПП, что обеспечивает прозрачный доступ для этого устройства (САМАС 372). Преимуществами такой организации цикла является отсутствие задержки доступа к ресурсам ДПП у основного порта и гарантированный доступ для подчиненного порта.

3. На основании модифицированного метода доступа с разделением цикла разработана схема организации доступа к ДПП для модулей с встроенным микроконтроллером семейства MCS51 (РВС, VTG, VSA, VMA, VCT, VFG, EC-31/RT, IP-PIO). Предложено использовать строб выборки программной памяти PSEN для предоставления доступа к ДПП подчинённому каналу. Впервые метод успешно применён в вышеперечисленных модулях со встроенными микроконтроллерами, где через ДПП осуществляется обмен данными с шинами ISA, VME, BUSl, IP. Главное достоинство - простота схемной реализации логики доступа при гарантированном времени доступа подчинённого канала.

4. Предложен унифицированный интерфейс модуля ввода/вывода в стандарте VME и на его основе разработаны пять типов модулей: VSA, VMA, VTG, VCT, VFG. Унифицированный интерфейс включает двухпортовый регистр статуса и управления (CSR), ДПП и микроконтроллер. Независимо от функциональной части, распределение адресного пространства модуля, назначение большинства разрядов регистра CSR и использование части ячеек ДПП остаётся неизменным. Содержимое ДПП и микропрограмма определяют специфику модуля. Подобная организация интерфейса значительно сокращает сроки и упрощает проектирование новых модулей, так как сохраняется до 70% аппаратной части. Перенос задач реального времени на уровень микроконтроллера облегчает разработку прикладного программного обеспечения и повышает точность привязки к процессам реального времени.

5. Создан модульный контроллер источника питания системы коррекции, в котором для выполнения каждой задачи реального времени используется свой микроконтроллер (EC-31/RT, ЕС-31/ТМ, ЕС-31/СС). Модульный контроллер связан с верхним уровнем системы управления двумя последовательными магистралями в стандарте MIL1553B, через которые происходит обмен данными и приём кодированных таймерных событий. Особенностью интеллектуального контроллера является поддержка протокола управления высокого уровня, основанного на обобщённой модели источника питания.

6. Предложено использовать микроконтроллеры в качестве интеллектуальных периферийных устройств с реализацией протоколов MIL1553B, D3, SEDAC на программном уровне для замены конечных автоматов. Впервые выполненные в модулях EC-31/RT, IPS, IP-PIO связные интерфейсы на микроконтроллерах, позволяют значительно упростить аппаратную часть и легко осуществлять модификацию протоколов для повышения надёжности и производительности обмена.

Практическая ценность разработанной аппаратуры подтверждается её применением в составе разных систем управления:

• АК-64/128 и АЦП-10 в системе управления медленным выводом У-70;

• 16К Buffer Memory - свыше 40 модулей в СУ PS (CERN);

• Digital Functional Generator (САМАС 372) в системе управления частотой бустера (FERMILAB);

• Е6371, Е6372, Е6691- свыше 100 модулей в системе управления каналом инжекции УПК;

• ЕС-31 /ТМ, ЕС-31 /RT - в прототипе системы коррекции УНК;

• VTG, VCT, VSA и VMA в составе модернизированной системы измерения профиля, интенсивности и потерь в каналах выведенных частиц У-70;

• IP-PIO в составе промышленной системы D3 для управления криогенным оборудованием установки ПЕКА (DESY);

• IPS - свыше 40 плат в составе контроллеров оборудования в стандарте SEDAC (DESY);

• IP-CAN в распределённой системе управления криогенным оборудованием установки HERA (DESY).

Апробация работ

Основные результаты работ были доложены на международных конференциях: Third International Conference on Accelerator and Large Experimental Physics Control Systems (ICALEPCS-93), Berlin, Germany, 1993; Fourth International Conference on Accelerator and Large Experimental Physics Control Systems (ICALEPCS-95), Chicago, USA, 1995; Fifth International Conference on Accelerator and Large Experimental Physics Control Systems (ICALEPCS-97), Beijing, P.R. China, 1997; Seventh International Conference on Accelerator and Large Experimental Physics Control Systems (ICALEPCS-2001), San Jose, USA, 2001; представлены на Втором Всесоюзном семинаре по автоматизации научных исследований в ядерной физике и смежных областях. Новосибирск, 1982, на XVI Совещании по ускорителям заряженных частиц, Протвино, 1999, доложены на семинарах Отдела вывода пучка и Отделения электроники и автоматизации

ИФВЭ. Основные научные результаты, включённые в диссертацию, опубликованы в работах 6,11,45-48,53,55,56,59,61,62,65,66,70.

Структура работы

Диссертационная работа состоит из введения, основной части, включающей четыре главы, заключения и списка литературы.

ЗАКЛЮЧЕНИЕ

Основные вопросы, рассмотренные в диссертации, и полученные результаты можно сформулировать следующим образом:

1. Разработана и внедрена в системы управления различных ускорителей аппаратура в стандартах САМ АС и СУММА. Для увеличения производительности аппаратура построена с применением конечных автоматов (АК-64/128, АЦП-10) и двухпортовой памяти (ВМ-16К, САМАС-372). Предложена и реализована схема доступа к двухпортовой памяти с разделением цикла и использованием тактовых сигналов одного из портов (САМАС-372). Рассмотрен эффект метастабильности, возникающий при обработке асинхронных сигналов и применены меры повышающие устойчивость к сбоям схем арбитрации. Разработанные модули обеспечивают измерение профиля пучка при медленном выводе из У-70 (ИФВЭ), сбор данных о параметрах пучка в ускорительном комплексе Р8(СЕКК) и работу цифрового задающего генератора бустера РНАЬ.

2. Для создания встраиваемых контроллеров источников питания освоена аппаратура в конструктиве «Евромеханика» с межмодульной магистралью Ви81. Экспериментально исследованы характеристики объединительных панелей в стандарте Ви81 и выработаны рекомендации по их применению. На основе стандарта Ви81 разработана и внедрена в систему управления каналом инжекции аппаратура аналого-цифрового ввода/вывода единой структуры на основе программируемого параллельного интерфейса (модули Е6371, Е6372, Е6691). Модули Е6371, Е6691 входят в состав контроллеров импульсных источников питания, а модуль Е6372 с платой ПП в состав источников питания трапецеидальной формы канала инжекции УНК.

4. Разработан трёхплатный контроллер источника питания системы коррекции УНК с архитектурой «одна задача - один микроконтроллер» (модули ЕС-31/ТМ, ЕС-31/КТ и ЕС-31/СС). Основные функции, выполняемые встраиваемым контроллером: обмен с верхним уровнем по последовательной магистрали М1Ы553В, приём и обработка таймерных событий, поступающих в виде последовательных сообщений по специализированному каналу

MIL 1553В, управление источником и генерация функциональной зависимости. Решены сложные технические задачи, обеспечивающие согласование асинхронной шины BUS 1 с циклом микроконтроллера и быструю обработку командного слова при программной реализации протокола MIL 1553В.

5. Для разработки прикладных программ и наладки аппаратуры спроектирован контроллер последовательной магистрали РВС с шиной ISA. Заменой микропрограммы модуль РВС превращается в генератор синхрособытий РВС-Т. Создан стенд на основе персонального компьютера с двумя модулями РВС и РВС-Т для разработки прикладных программ. Его особенность - полная совместимость с рабочим местом на основе рабочей станции и модулей в стандарте VME, а несомненное преимущество - низкая стоимость и широкая доступность. С помощью данного стенда и трёхплатного контроллера системы коррекции произведена разработка протокола доступа к оборудованию на основе обобщённой модели источника питания.

6. Предложена структура унифицированного интерфейса модулей VME на основе двухпортовой памяти (ДЛИ), регистра статуса и управления (CSR) и микроконтроллера. Функциональная часть модуля сопрягается непосредственно с микроконтроллером при помощи 40 специфицированных сигналов, включая импульсы, поступающие через разъёмы передней панели. Интерфейсная часть модулей, составляющая до 70% от объёма аппаратной части, сохраняется от модуля к модулю, изменяются лишь микропрограммы и содержимое ДПП. Основные преимущества унифицированного подхода: сокращение затрат на проектирование и упрощение программного обеспечения, поскольку алгоритмы реального времени перенесены на уровень микроконтроллера. На основе унифицированного интерфейса разработаны: два многоканальных АЦП (VSA и VMA), функциональный генератор (VPG), многоканальные таймер (VTG) и счётчик (VCT). Модули VSA, VMA, VCT и VTG используются в контроллере оборудования канала выведенных частиц У-70 для измерения параметров пучка.

7. Для схем содержащих микроконтроллеры семейства MCS51 предложен модифицированный метод доступа к ДПП с разделением цикла, гарантирующий поочерёдный доступ каждому порту. Сущность метода в том, то цикл доступа к ДПП совмещён с циклом работы микроконтроллера. При этом микроконтроллер получает прозрачный доступ к ДПП как к собственной памяти без задержки. Для доступа второго порта используется фаза цикла микроконтроллера, в которой производится выборка инструкции из внешней программной памяти. При использовании микроконтроллера семейства MCS51 строб выборки программной памяти PS EN одновременно выполняет функцию строба чтения/записи ДНИ для второго порта. Основное преимущество метода: простая и надёжная схема доступа, гарантирующая задержку для второго порта не превышаюшую длительность одного цикла микроконтроллера. Данный метод организации доступа к ДНИ успешно применён в модулях РВС, VSA, VMA, VTG, VFG, VCT,VBCnIP-PIO.

8. С использованием микроконтроллеров в качестве интеллектуальных интерфейсов разработаны платы IPS и IP-PIO с программной реализацией протоколов обмена данными. Программная реализация протоколов S ED AC и D3 позволяет значительно сократить аппаратную часть контроллеров и выполнить платы в стандарте IP, повысить их надёжность и тестируемость. Разработанные платы вместе с контроллером магистрали CAN (плата IP-CAN) применены в модернизированной системе управления криогенным комплексом HERA (DES Y).

В заключение автор считает своим долгом выразить глубокую благодарность своему руководителю доктору физико-математических наук А.Н. Сытину за полезные обсуждения и постоянную поддержку работы, а также доктору физико-математических наук А.Ф. Дунайцеву за постоянное внимание и ценные замечания. Автор благодарен всем своим соавторам за плодотворное сотрудничество, всем сотрудникам ЛЭКУ, руководителю лаборатории кандидату технических наук В.В. Комарову, за длительную, плодотворную совместную работу. Отдельная благодарность коллективу ОЭА, без доли труда каждого сотрудника которого эта работа просто не могла быть выполнена.

1. W.P. McDowell et al. Standards and the Design of the Advanced Photon Source Control System. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991.

2. C.Michaud et al. Systeme de Multiplexage de donnes du SPS I'unite de controle serie et son utilization. CERN/SPS/ACC/Note tech.75-15

3. Hans Frese and Gerd Hochweller. The Serial Data Acquisition System at PETRA. IEEE Trans. Nucl. Science, 1979.

4. С.С.Курочкин. Системы KAMAK ВЕКТОР. Москва. Энергоатомиздат. 1981.

5. G.Baribaud et al. The improvement project for the CPS controls. CERN/PS/CO/Note 76-16.

6. G.Surback. Single Transceiver Hybrid. CERN/PS/CCI/Spec.78-4

7. G.Baribaud et al. Microprocessors help in control and beam observation at the CERN PS Booster. CERN/PS/BR 77-10.

8. J.Boillot et al. Pulse-to-Pulse modulation of the beam characteristics and utilization in the CERN PS accelerator complex. CERN/PS/CO 81-16.

9. Ю.В.Ермолин, А.А.Матюшин, В.Г.Рыбаков. Опытная многопроцессорная система с магистралью Евробас. Приборы и техника эксперимента. № 3.1984.62-66,

10. D.Bogert et al. The Tevatron control system. IEEE Transaction on Nuclear Science, NS-28, No 3. June 1981,13. yMEbus Specification. ANSI/IEEE STD 1014 1987.

11. J.Altaber et al. Replacing mini-computers by multi-microprocessors for the LEP control system. Particle Accelerator Conference. Santa Fe. New Mexico. USA, 21-23 March, 1983.

12. A.Gagnare et al. Replacing PS controls front-end minicomputers by VME based 32-bit processors. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991.

13. T.Kawakubota et al. VME computer monitoring system ofKEK-P S fast pulsed magnet currents and beam intensities. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991.

14. G.J.Jan et al. Computer control and instrumentation system at the SRRC. Proceedings of ICALEPCS-93. Berlin. Germany. October 1823, 1993.

15. A.Ninane et al. A VMEbus general purpose data acquisition system. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991.

16. A.Gotz et al. Experience with a Standard Model '91 based control system at the ESRF. Proceedings ofICALEPCS-93. Berlin. Germany. October 18-23. 1993.

17. P.Yetman. VMEbus: Technology in Transition. The Real Times. Vol III, № 1. January 1995.

18. P.Clout. Conference closing remarks. Proceedings of ICALEPCS-93. Berlin. Germany. October 18-23, 1993.

19. Robert W. Goodwin, Michael J. Kucera, Michael F. Shea. Use of small stand-alone Internet nodes as a distributed control system. Proceedings of ICALEPCS-93. Berlin. Germany. October 18-23, 1993.

20. IP Modules. Draft Standard. VITA 4-1995. Draft 1.0 April 7,1995.

21. M.Crowley-Milling, W.Busse. Preface. Proceedings of ICALEPCS-93. Berlin. Germany. October 18-23, 1993.

22. M.Knott, D.Gurd, S.Lewis, M.Thuot. EPICS: A control system software co-development success story. Proceedings of ICALEPCS-93. Berlin. Germany. October 18-23, 1993.

23. M.Rabany. Interfacing Industrial Process Control system to LEP/LHC. Proceedings ofICALEPCS-91. Tsukuba. Japan. 1991.

24. R.J.Lauckner, R.Rausch. Integration of Industrial Equipment and Distributed Control Systems into the Control Infrastructure at CERN. Proceedings ofICALEPCS-97. Beijing. P R. China. 1997.

25. R.Saban et al. Equipment industrially controlled. Proceedings of ICALEPC8-93. Berlin. Germany. October 18-23, 1993.

26. F. Perriollat, C.Serre. The new CERN PS control system overview and status. Proceedings ofICALEPCS-93. Berlin. Germany. October 18-23, 1993.

27. W. Scarborough, S.Cohen. Beam Position Monitor multiplexer controller upgrade at the LAMPF Proton Storage Ring. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991. 393 394.

28. J.Holt et al. The KEK PS Fast Beam Loss Monitor System. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991. 395-398.

29. J.Philippe. GFAD. CERN/PS/CO Note 92-12

30. Implementing Dual-Port RAM in FLEX lOK Devices. Altera Corporation. AN 65. October 1997.

31. Specialized Memories. IDT Data Book. 1992.

32. D.Shear. Exorcise metastability from your design. EDN. December 10, 1992.58-64.

33. W.K.Stewart and S.A. Ward. A solution to a special case of the synchronization problem. IEEE Transactions on Computers. 1988. vol. 37, № 1. 123-125.

34. L.Kleeman and A.Cantonio. Metastable Behaviour in Digital Systems. IEEE Design and Test of Computers. December 1987. 4-19.

35. T.J.Chaney and C.E.Molnar. Anomalous behavior of synchronyzer and arbiter circuits. IEEE Transactions on Computers, vol C-22. 421422. Apr 1973.

36. GAL Metastability Report. GAL Data Book. Lattice Semiconductor Corp. 1992. 6-1 to 6-15.

37. Are your PLDs Metastable? Applications Handbook. Cypress Semiconductor. 1993. 4-1 to 4-17.

38. D.Grosse. Keep metastability from killing your digital design. EDN. 06.23.94.

39. Metastable recovery. The programmable logic data book 1999. Xilinx. XAPP094. November 24,1997

40. Metastability in Altera Devices. Altera Coфoration. Application Note 42. January 1998.

41. R.Dover and T.Pearson. Metastability and the ECLinPS Family. Motorola. AN 1504. 11-91.

42. Л.А.Ким, В.В.Комаров, А.А.Матюшин. Многоканальная аппаратура сбора информации в системе медленного вывода. Препринт ИФВЭ 82-63. Серпухов. 1982.

43. А.П.Елин, А.А.Матюшин, Э.А.Меркер. Измерение профиля пучка при медленном выводе протонов из ускорителя ИФВЭ. Препринт ИФВЭ 82-204. Серпухов 1982.

44. A.Matiouchine. 16К Words Buffer Memory 80.352 CO. CERN-PS/CO/Note 81-28. CERN.

45. Alexander Matyushin, Robert J. Ducar. CAMAC 372 Module. Digital Function Generator. Controls Hardware Release No. 62.0. March 25, 1988. ED-218425. Fermilab.

46. James L.Crisp and Robert J.Ducar. Numerically controlled oscillator for the Fermilab Booster. IEEE Transaction of Nuclear Science. 1989.

47. R.Ducar. A CAM AC serial crate controller for the Tevatron accelerator. IEEE Transaction on Nuclear Science. Vol. NS-28. No 3. June 1981.

48. А.П.ЕЛИН, В.В.Комаров, А.А.Матюшин. Управление токами в магнитных элементах вывода при помош;и мини-ЭВМ PDP-8/L. Препринт ИФВЭ. 8 0- 155. Серпухов. 1980.

49. Microprocessor System Bus 1, 8-bit and 16-bit data. lEC 47B. July 1983.

50. Ю.И.Бардик, Е.Н.Каллистратов, В.В.Комаров, А.А.Матюшин, Г.А.Обухов. Измерение параметров многослойных объединительных панелей в стандарте BUS-1. Препринт ИФВЭ 93-95. Протвино, 1993.

51. A.Sytin. Present status of the UNK control system at IHEP. Proceedings of the Third International Conference on Accelerator and Large Experemental Physics Control Systems (ICALEPCS-93). Berlin. Germany. October 18-23,1993. 56-60.

52. MIL-STD-1553 Designer's Guide. Second edition. ILC Data Device Coфoration. 1988.

53. D.Francart et al. MIL-1553B multidrop bus for controlling LEP and SPS equipment. SPS/ACC/Note 85-26 Rev.

54. Ю.И.Бардик, Е.Н.Каллистратов, В.В.Комаров, А.А.Матюшин, Г.А.Обухов. Терминал многоотводной магистрали на основе микроконтроллера. Препринт ИФВЭ 93-34.Протвино 1993.

55. G.Baribaud et al. Control protocol: the proposed new CERN standard access procedure to accelerator equipment. Proceedings of ICALEPCS-91. Tsukuba. Japan. 1991.

56. A.Elin, L.Kopylov, A. Matyushin, M.Mikheev, E. Sherbakov, N. Trofimov, V. Yourpalov, S. Zelepoukin. Control protocols for the UNK control system. ICALEPCS-93. Berlin. October 18-23, 1993. 271 -273.

57. Ю.И.Бардик, Е.Н.Каллистратов, А.А.Матюшин, Г.А.Обухов, Н.Н.Трофимов. Контроллер многоотводной магистрали для ЮМ PC/AT. Препринт ИФВЭ 93-113. Протвино. 1993.

58. QuickData а new packet type for the MIL1553B packet protocol. CERN-SL/Note 92-02(CO).

59. GESBUS. Interconnection backplanes for G-64 and G-68 Euroboards. Revision 02. GESPAC S.A., 1997.

60. Yu.Bardik, E.Kallistratov, A.Machnachev, A.Matiouchine, G.Obukhov. Microcontrollers applications for IHEP accelerator control. Proceedings of ICALEPCS-95. Fermilab Report CONF-96/069. Chicago. 1996. 980-982.

61. A.Matiouchine, A.Sytin, P.Vetrov, S.Zelepoukine (IHEP), M.Clausen, W.Ebenritter, B.Schoeneburg (DESY). A configurable RT OS powered fieldbus controller for distributed accelerator control. ICALEPCS-97. Beijing. P.R. China. Science Press. 1998. 321-324.

62. Controller Area Network. Protocol Specification, Version 2.0. Robert Bosch GmbH 1991.

63. CANopen Standards. CAN in Automation. 1999.

64. G.Egan-Krieger, T. Stein, J.Rahn. Object oriented device control using the CAN bus. Proceedings of ICALEPCS-93. Berlin. Germany. October 18-23, 1993.

65. V.Kovaltsov, A.Loukiantsev, A.Matyushin, V.Milyutkin, I.Romanov, V.Seleznev, A.Sytin (IHEP, Protvino, Russia), M.Clausen (DESY, Hamburg, Germany). Upgrading of the beam diagnostic system of U-70 beam transfer lines. ICALEPCS-2001. San Jose. USA.