автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Полузаказное проектирование специализированных реконфигурируемых вычислительных систем

На правах рукописи

ЧИСТЯКОВ АЛЕКСЕЙ ГРИГОРЬЕВИЧ

ПОЛУЗАКАЗНОЕ ПРОЕКТИРОВАНИЕ СПЕЦИАЛИЗИРОВАННЫХ РЕКОНФИГУРИРУЕМЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

Специальность 05.13.12 "Системы автоматизации проектирования (приборостроение)"

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

Санкт-Петербург - 2003

Работа выполнена в Санкт-Петербургском Государственном университете информационных технологий, механики и оптики

Научный руководитель: доцент, кандидат технических наук

Платунов Алексей Евгеньевич

Официальные оппоненты:

профессор, доктор технических наук Хвощ Сергей Тимофеевич

доцент, кандидат технических наук Григорьев Валерий Владимирович

Ведущее предприятие: ИАнП РАН (Институт аналитического

приборостроения Российской академии наук) г. Санкт-Петербург

Защита диссертации состоится 21 октября 2003 г. В 16 часов 00 минут на заседании Специализированного Совета Д212.227.05 при Санкт-Петербургском Государственном университете информационных технологий, механики и оптики по адресу: 197101, Санкт-Петербург, ул. Саблинская, д. 14.

С диссертацией можно ознакомиться в библиотеке СПбГУИТМО. Автореферат разослан 19 сентября 2003 г.

доцент,

кандидат технических наук Поляков Владимир Иванович

Ученый секретарь Совета Д212227.05

г<ьо з-ft I ^57"

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Из многообразия исследовательских направлений в области вычислительной техники можно выделить направление системотехнического проектирования, где создание специализированных вычислительных систем (СВС) представляет научный и практический интерес. К категории "специализированных" относятся вычислительные системы (ВС), имеющие нетиповую вычислительную архитектуру. К ним относятся большинство микропроцессорных встроенных (embedded) систем, систем цифровой обработки сигналов, инструментальное, тестовое и тренажерное оборудование, приборные контроллеры для автоматизации научных экспериментов и др. Промышленные потребности в быстром создании подобных систем являются предпосылкой для развития полузаказных методов системотехнического проектирования, которые допускают возможность функционального эволюционирования конкретной ВС на различных этапах ее жизненного цикла. В основу работы положены оригинальные способы использования современных средств и технологий проектирования на базе современных СБИС, имеющих расширенные возможности реконфигурации прикладной вычислительной архитектуры. Важным приложением рассматриваемой методики полузаказного проектирования является использование ее элементов в учебном процессе, где необходимо оперативное создание действующих ВС при демонстрации свойств, характеристик, а также принципов организации сложных микропроцессорных архитектур.

Целью диссертадионной работы является создание методики полузаказного проектирования СВС на основе структурно-функциональных шаблонов (СФШ) ВС с расширенными возможностями реконфигурации. В соответствии с поставленной целью в работе решаются следующие задачи:

1) проводится анализ современных средств, методов и технологий сквозного проектирования СВС;

2) проводится исследование свойств современных программируемых логических интегральных схем (ПЛИС) и существующих архитектур реконфигури-руемых ВС;

3) формулируются и уточняются состав и свойства системного структурно-функционального шаблона для использования его в задаче создания СВС;

4) разрабатываются формальные способы оценки параметров вычислительной модели, закладываемой в основу параметризируемого системного шаблона;

5) рассматриваются способы организации системного шаблона, ресурсы которого (на уровне вычислительной архитектуры) поделены на вычислительное ядро и прикладную подсистему;

6) разрабатываются специальные методы проектирования на ПЛИС (применение современных языков описания аппаратуры, особенности использования САПР ПЛИС) для улучшения повторного использования компонентов систем, а

РОС. НАЦИОНАЛЬНАЯ} БИБЛИОТЕКА 1 С.Петербург г/^ | РЭ УХЙ>\.1г)РЭ\

также повышения эффективности реализации цифровых систем в базисе однородных структур программируемых элементов;

7) рассматриваются примеры использования системных шаблонов для реализации ряда промышленных СВС и уникального микропроцессорного учебно-лабораторного оборудования.

Методы исследования. При решении поставленных задач использовались методы системного анализа, структурно-функционального описания аппаратуры, функционального и временного моделирования аппаратуры, методы натурного моделирования и экспертных оценок.

Научная новизна. В диссертационной работе получены следующие результаты, характеризующиеся научной новизной:

1) определены понятия: СФШ ВС, реконфигурируемая ВС;

2) разработана система классификации структур реконфигурируемых массивов на основе результатов исследований современных архитектур реконфигурируемых вычислителей;

3) предложен способ организации параметризируемого шаблона СВС на основе смешанной вычислительной модели (СВМ);

4) разработана система оценок функциональных и структурных параметров СВМ;

5) предложена классификация способов параметризации системных шаблонов реконфигурируемых ВС.

Практическая ценность работы состоит в том, что в результате проведенного исследования были разработаны:

1) способы организации частей системного шаблона (вычислительного ядра и прикладной подсистемы);

2) способы выбора компонентов ПЛИС для использования их в составе пара-метризируемых системных шаблонов;

3) методика использования языков описания аппаратуры, позволяющая формализовать процесс проектирования, сформировать единый стиль проектов, облегчить повторное использование схем на ПЛИС;

4) ряд микропроцессорных инструментальных контроллеров и микропроцессорных учебно-лабораторных стендов с использованием элементов методики полузаказного проектирования.

Результаты проектирования продемонстрировали сокращение сроков работ от 30% до 75%. Наряду с этим отмечено повышение сложности проектов для конкретного коллектива разработчиков до 3-х раз. Также отмечается рост уровня лабораторных и квалификационных работ студентов, который приближается к уровню современных технологий проектирования. Это позволяет в рамках учебных курсов наглядно демонстрировать достоинства прогрессивных

технологий проектирования и возможностей современной программируемой элементной базы.

Реализация и внедрение результатов работы. Предложенная методика была использована при создании ряда СВС: высоконадежный вычислитель системы железнодорожной автоматики ("М2", "МЗ" - ТТРС 758726.209), многофункциональный контроллер для встроенных применений (МЕС - Multifunctional Embedded Controller), приборный контроллер нанотестера для диагностики и модификации микро- и наноструктур (КСЗМ - контроллер сканирующего зондового микроскопа), модуль прикладного расширения прецизионной высокоскоростной сигнальной обработки (ADEPT - Analog-Digital Extension PorT), серия микропроцессорных учебно-лабораторных стендов SDK (ТУ 3428-00243475370-2001) и их расширений, автономный микропроцессорный контроллер, предназначенный для использования в составе автоматической системы управления курсом судна (авторулевого) АРМ3000 и др. Полученные теоретические и практические • результаты использовались при постановке учебных курсов "Функциональная схемотехника", "Методы проектирования на ПЛИС", "Языки структурно-функционального описания аппаратуры" на кафедре ВТ в СПбГУИТМО. Результаты работы внедрены и используются в: СПбГУИТМО, ООО "ЛМТ", ИАнП РАН. Акты о внедрении прилагаются.

Апробапия работы. Научные результаты и положения диссертационной работы докладывались и обсуждались на следующих конференциях и семинарах: научно-технической конференции профессорско-преподавательского состава СПбГИТМО (ТУ) (1999, 2000, 2002), политехническом симпозиуме "Молодые учепые - промышленности Северо-Западного региона" в рамках Санкт-Петербургской ассамблеи молодых ученых и специалистов в разделе "компьютерные технологии, коммуникации, численные методы и математическое моделирование" (1999,2000,2001,2002).

Публикации. По теме диссертационной работы опубликовано 10 печатных работ.

Структура и объем работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка литературы из 128 наименований. Основная часть работы изложена на 148 страницах машинописного текста, содержит 26 рисунков, 7 таблиц и 2 приложения.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы, сформулированы цель, основные задачи и направления исследований.

В первой главе проводится анализ существующих технологий проектирования ВС, среди которых: технологии сквозного проектирования, средства и методы сопряженного проектирования (Co-Design), технологии аппаратной компиляции (Hardware Compilation), многоуровневые языковые средства струк-турно-функциопального описания аппаратуры (Hardware Description Languages) и существующие технологии повторного использования (Reuse Methodologies).

Отмечено, что современные средства и методы автоматизированного проектирования ориентированы на реализацию сквозной технологии, субъектами которой являются абстракции, позволяющие упростить и формализовать процесс проектирования путем замены реальных элементов их моделями (спецификациями). В рамках сквозной технологии рассматривается стратегия плат-формо-ориентированного проектирования (Platform-Based Design), где основным субъектом является вычислительная платформа (ВП), используемая при отображении целевой функциональности в качестве базиса с частично фиксированными функциональной и структурной составляющими.

В основе принципов платформо-ориентированного проектирования лежит понятие вычислительного полуфабриката, позволяющего доопределять его функциональность. В соответствии с этим формулируется понятие вычислительного полуфабриката (применительно к разрабатываемой методике полузаказного проектирования) как структурно-функционального шаблона (СФШ) ВС.

СФШ ВС - объект вычислительной архитектуры, инвариантный к способу его реализации, который фиксирует (декларирует) функциональность, жестко связанную с реализующей ее структурой.

Термин "структурно-функциональный" демонстрирует комплексный взгляд современного разработчика на идею создания вычислительных полуфабрикатов с заданной функциональностью, инвариантных к способу реализации. Понятие шаблона в этом контексте указывает на множество конкретных реализаций (па его основе) путем его целевого конфигурирования (параметризации). Таким образом, СФШ есть "рафинированная" архитектурная абстракция, в которой нет отражения иных аспектов, кроме функциональности, привязанной к структурной организации. СФШ - это частично определенный (в части реализации структуры) архитектурный объект, при чем степень определенности может быть различной, вплоть до физической реализации.

В результате анализа архитектур реконфигурируемых вычислителей (Configurable Computers), включающих в себя реконфигурируемый массив (РМ) (см. рис. 1.а) функциональных элементов и управляющий его конфигурацией

"host"-o6beicr, было сформулировано определение специализированной рекон-фигурируемой ВС.

Специализированная реконфигурируемая вычислительная система - это вычислительная система, имеющая нетиповую вычислительную архитектуру и позволяющая оперативно изменять способ организации вычислительных процессов (вычислительную модель).

Развитие вычислительных архитектур с реконфигурируемой вычислительной моделью обусловлено появлением новой программируемой элементной базы ПЛИС высокой степени интеграции и их логического продолжения -программируемых СБИС класса SOC (System-on-a-Chip — "система на кристалле").

Отмечается, что принципы реконфигурируемых вычислительных архитектур могут быть удобны при организации системного шаблона, однако для эффективного применения этих принципов необходимо разработать формальные методы оценок базовых параметров и характеристик внутрисистемных процессов.

Вторая глава посвящена решению задач организации параметризируе-мого системного шаблона для создания на его основе СВС.

При описании организации системного шаблона вводится функциональное разграничение на системную и прикладную части (вычислительное ядро (ВЯ) и прикладную подсистему (ПП)). Введение данного разграничения позволяет упростить этап архитектурного проектирования, способствует детальному выделению параметров шаблона, облегчает повторное использование фрагментов архитектур ВС, способствует параметризации (конфигурирования) системного шаблона на различных этапах жизненного цикла.

Проводится детальный анализ способов организации вычислительных процессов с использованием различных видов моделей реконфигурируемой аппаратуры ("hardware"). Выделяются две наиболее распространенные модели, классифицируемые по принципу программной интерпретации. Это модели с традиционным последовательным принципом интерпретации (реализованные в структурах последовательных микропроцессорных элементов, микроконтроллерах, секвенсорах и т.д.) и модели с параллельным принципом интерпретации (реализуемые на основе реконфигурируемых массивов (РМ) и схемах с перестраиваемой структурой).

На основании анализа существующих архитектур реконфигурируемых вычислителей, который был проведен в первой главе, приводится система классификации структур РМ, представленная на рис. 1.6. Предложенная модель классификации основывается на трех аспектах РМ: объектном, пространственном и временном. Объектный аспект характеризует возможность структурной реконфигурации элементов РМ (см. обозначения рис. 1.а). Пространственный аспект характеризует масштабность изменения структуры РМ (полное, выбо-

рочное изменение структуры). Браненной аспект характеризует РМ с точки зрения скорости смены конфигурации.

СИСТЕМА ВНУТРЕННИХ СОЕДИНЕНИЙ

РЕКОНФИГУРИРУЕМЫЙ МАССИВ (РМ) ФУНКЦИОНАЛЬНЫХ ЭЛЕМЕНТОВ

{W,K,U}

КОНФИГУРИРУЕМАЯ СИСТЕМА УЗЛОВ КОММУТАЦИИ

НАСТРАИВАЕМЫЕ ФУНКЦИОНАЛЬНЫЕ ЭЛЕМЕНТЫ (ФЭ)

и = {и„К2,. ..,«„}

а)

d, е, п- количественные характеристики РМ

ПРОСТРАНСТВЕННЫЙ '

распространенные ПЛИС с блочной организацией

(Altera, Xilinx....)\^/'1 /

СТАТИЧЕСКАЯ £ ДИНАМИЧЕСКАЯ (оверлейная)

ЧАСТИЧНАЯ

6)

ВРЕМЕННОЙ

^с/ и к * w\jKW

ОБЪЕКТНЫЙ1

структурное (конструктивное) конфигурирование

> модульное изменение состава

система команд

языковые машины и виртуальные машины операционная система

в)

I изменение состава элементов Пк Пг

конфигурирование интерпретаторов

РИС.1

Началу осей (рис. 1.6) соответствуют структуры РМ со слабой возможностью структурной реконфигурации, которая увеличивается в направлении осей. На основе предложенной системы классификации приводится оценка популярных структур ПЛИС с блочной организацией. Оценкой свойств реконфигури-

руемости структуры является площадь (П) поверхности, реперные точки которой лежат на осях (в соответствии с приведенной системой классификации). По площади этой поверхности можно судить о способности программируемой структуры к изменению.

С использованием рассмотренной классификации приводится классификация способов параметризации СФШ ВС: по способу структурного или конструктивного конфигурирования, по уровню программной надстройки последовательных интерпретаторов, по возможности конфигурирования структур параллельных интерпретаторов (из предыдущей классификации), как показано на рис. 1.в.

На основании приведенной классификации групп параметров системного шаблона сделан вывод, что наиболее подходящей вычислительной моделью для него является'Комбинированная (смешанная) модель интерпретации.

Модель организации вычислительных процессов, в которой совмещены оба принципа программной интерпретации (параллельной и последовательной), будем называть смешанной вычислительной моделью (СВМ).

На рис.2 представлена упрощенная структурно-временная модель ВС, демонстрирующая базовые процессы СВМ, связанные с взаимодействием "ЬозГ-объекга и РМ (ПЛИС)._ ___

>М (ПЛИС)

г/

время

активированного процесса (на

сконфигурированной ПЛИС)

ЛОГИЧЕСКАЯ РЕАЛИЗАЦИЯ/ „„,.„„»

ИНТЕРФЕЙСА ОБМЕНА ^ „„„" „Т^и^тс. БАЗОВЫЕ

ДАННЫМИ ФУНКЦИОНАЛЬНОСТЬ ЭЛЕМЕНТЫ РМ

параметры базовых транзакций (ПЛИС)

врвмя транзакции реконфигурации 1 время транзакции обмена данными в режиме

_'запрос~ответ'_

.Лм.

' еол/ kpd fpga

время доставки (сек)

конфигурационного файла

Vta-объем конфигурационного файла ПЛИС

(100* 103 < Уи < 25»10*быт )

S'- предельная скорость конфигурации ПЛИС <10-10* < S'< 60* 10* бит/сек )

у - поправочный коэффициент (Q<y<\) (зависит от 'host') ~

Tipa»-время актуализации . ю*Свк ) конфигурационного файла »"*

Text ~ TpdI + + Tpt¡2 + Tpj-2

Т ,, « Г,2- (сек ) - время предобработки Р (реализация интерфейса)

- время обмена данными (сек )

Vо(! — объем передаваемых данных за одну транзакцию ° (бит)

S - производительность интерфейса обмена (бит/сек )

РИС.2

Виды взаимодействий данной модели будем делить на транзакции конфигурирования и обмена данными. Будем считать, что единственным инициатором этих транзакций является "Ьоз^'-объисг, хотя возможны и другие варианты в рамках данной модели.

При выполнении транзакции конфигурирования "Ьо5г"-объект производит инициализацию РМ заранее подготовленным конфигурационным файлом. Временная модель транзакции конфигурирования описывается формулой: ТсЧ = +Г/и0, где Тсап/ - полное время транзакции реконфигурирования ПЛИС; Т(рга- внутренне время ПЛИС, которое требуется для актуализации загруженного в нее конфигурационного файла (значение этого параметра для большинства современных ПЛИС составляет в среднем 5 • 10 6с); 7^- время

передачи конфигурационных данных по конфигурационному интерфейсу (оно

у

может быть представлено формулой: Т^ где Уы- объем конфигураци-

онного файла (для современных ПЛИС составляет от 105 до 25« 10' бит); 5'-предельно допустимая скорость конфигурации ПЛИС (для современных ПЛИС это значение находится в интервале от 10• 10® до 6*10') бит/сек; у- поправочный коэффициент, значение которого зависит от качества реализации конфигурационного тракта в "ЬоБГ-объекте (находится в диапазоне 0 < у £1)).

При выполнении транзакции обмена данными "ЬоБ^-объект производит необходимые манипуляции с ПЛИС (работающей в прикладном режиме), пересылая или принимая прикладные данные. Наиболее простым, с точки зрения манипуляций, является транзакция - типа "запрос/ответ". Временная модель такой транзакции может быть представлена в следующем виде: тт =Тт.+Тп,, где

* ты = +тр{1 »1= трп +ТрР •

Рассмотрим более подробно эти параметры. время предобработки

получаемых/отправляемых данных по интерфейсу обмена данными (это могут быть процессы декодирования, буферизации, фильтрации, коррекции, проверок и др.). Предполагается, что время этих процессов не зависит от направления (чтение или запись) транзакции. В реальных схемах, реализуемых на ПЛИС, среднее время таких процессов составляет ~5«10~?(с). время передачи

слова по интерфейсу обмена, при этом делается предположение, что в любых направлениях передачи значение этого времени будет одинаковым.

V

Т^, =7^ , где У^- объем данных, передаваемых за один цикл обмена (передаваемое слово) (бит); 5- производительность интерфейса обмена (бит/сек).

Очевидно, что перед началом этапа функционирования системы на базе СВМ, ресурсы РМ должны быть проинициализировапы "Ьоз^'-объектом (т.е. выполнена транзакция конфигурирования, время которой описывается параметром Тсоп/) После инициализации РМ начинается этап прикладного функцио-

нирования. Из всего многообразия прикладных процессов, потенциально реализуемых на базе РМ, рассмотрим лишь те, функциональность которых определяется рассмотренным видом транзакций обмена данными ("запрос/ответ"). Время функционирования системы на основе СВМ, в данном случае, может быть описано следующим соотношением:

T = Te„/+i(T,J, (1)

где i - количество транзакций обмена данными. Обмен данными сопровождается активацией дополнительных прикладных процессов. Обозначим через параметр Tf продолжительность активированного процесса на базе сконфигурированной ПЛИС (см. рис. 2). С учетом этого параметра формула (1) может быть переписана в следующем виде:

Т=Т^+ЦТт + Т,) (2) В рамках СВМ могут быть реализованы вычислительные процессы, требующие многократного осуществления реконфигурации РМ с целью переориентирования прикладной функциональности для решения различных задач (или различных частей одной сложной задачи). Тогда формула (2) может быть переписана следующим образом:

T = KT^+i(T„+Tf)), (3) где j - число циклов реконфигурации РМ. На основании значений временных параметров Tmf и г„, существующих ПЛИС с архитектурой FPGA (фирм XILINX, ALTERA), делается вывод, что наиболее доступной для реализации является модель с малым числом реконфигураций.

С использованием приведенных соотношений был проведен анализ способов организации системного шаблона в части ВЯ. Описана функциональность системных процессов, среди которых: конфигурирование, организация вычислений, взаимодействие с прикладной подсистемой, сервисное обеспечение. Приведены способы организации инструментальных процессов и выделены наиболее предпочтительные способы для их реализации в составе системного шаблона. Отмечается, что одним из наиболее эффективных способов организации инструментальных процессов является использование механизма граничного сканирования JTAG (Joint Test Action Group) - IEEE 1149.1-2001. Предложен вариант организации прикладной подсистемы шаблона на основе ПЛИС, показаны положительные качества такого подхода применительно к идее модульной реализации СВС.

Третья глава посвящена технологии проектирования реконфигурируе-мых систем с использованием современных ПЛИС.

На сегодня область проектирования цифровых систем на базе ПЛИС является развивающейся и в ней практически отсутствует теоретическая и методологическая база. Следствием этого является относительно низкая популярность этой элементной базы, недостаток квалифицированных кадров и узкий

(поверхностный) взгляд специалистов этой области на проблему проектирования и способы применения реконфигурируемых систем.

Устройства ПЛИС являются неотъемлемыми компонентами для реализации систем на основе параметризируемого шаблона, и лишь в очень редких случаях они могут быть заменены другими элементами, обеспечивающими подобную гибкость схемных конфигураций. Поэтому особенно важной задачей при организации системного шаблона является выбор ПЛИС, обладающих необходимыми качествами: масштабируемость структуры (возможность варьирования объема программируемых ресурсов), наличие режима оперативной реконфигурации, возможность перевода в непрограммируемый вид ("hard сору"), сбалансированность структуры программируемого кристалла, наличие САПР и ресурсов инструментальной системы для проектирования. Анализ элементной базы популярных ПЛИС фирм ALTERA и XILINX показал, что наиболее подходящими компонентами являются архитектуры FPGA (Field Programmable Gate Array) по сравнению с архитектурами CPLD (Complex Programmable Logic Devices). При этом отмечается, что для создания цифровых систем на основе FPGA необходимо использовать специальные методы проектирования: использование конвейерных принципов организации операционных блоков (data path); дублирование разделяемых ресурсов; использование унитарных способов кодирования состояний последовательностных схем; минимизация асинхронных участков схем; перевод схем к единой модели синхронизации (минимизация доменов синхронизации); модульная декомпозиция проекта.

Особое место в создании цифровых систем на ПЛИС занимают методики применения языковых средсгв описания аппаратуры (VHDL, Verilog HDL-2001) и приемы проектировании цифровых устройств в однородном логическом базисе. В данной главе приводится методика использования языков описания аппаратуры, позволяющая формализовать процесс проектирования, сформировать единый стиль проектов, облегчить повторное использование схемотехнических проектов на ПЛИС. Эта методика, представлена набором из 80 пунктов правил и рекомендаций, которые могут значительно облегчить труд специалистов, не имеющих опыта проектирования на ПЛИС. Использование методики в практике проектирования реальных реконфигурируемых ВС демонстрирует повышение скорости проектирования и качества создаваемых изделий. По результатам внедрения методики в учебный процесс (в качестве методического материала для студентов) отмечается повышение качества лабораторных и курсовых работ.

Гетерогенный вид системного шаблона на основе СВМ требует использования специальных инструментальных механизмов, имеющих возможность масштабирования (при параметризации системного шаблона). Эффективным средством реализации инструментальных режимов гетерогенной системы является механизм граничного сканирования JTAG, реализация которого входит в состав большинства ПЛИС. Отмечается, что применение данного механизма

при решении задач внутрисистемного программирования, отладки и тестирования является эффективным с точки зрения ресурсоемкое™ и минимизации инструментальной погрешности.

Система на основе программируемых компонент (особенно с компонентами с программируемой структурой) должна включать специализированный набор сервисных механизмов, который будет обеспечивать ее корректное функционирование в различных режимах и при разрешении критических ситуаций, возникающих в момент старта или во время частичной или полной реконфигурации ПЛИС.

Рассмотрены вопросы, связанные с возможностью использования программируемых SOC фирм Trisced, Atmel и др для создания системного шаблона. Появление такой элементной базы демонстрирует актуальность принципов реконфигурируемых ВС. Однако ограниченность номенклатуры и высокая стоимость пока сдерживает широкое применение этих СБИС. На основании этого делается вывод, что использование таких элементов в составе параметри-зируемого системного шаблона, в настоящее время, малоэффективно и применимо лишь для решения узкого класса задач.

В четвертой главе приводятся результаты использования методики полузаказного проектирования при создании нескольких специализированных реконфигурируемых ВС. При этом отмечается, что цикл проектирования (перепроектирования) цифровых систем при использовании системных шаблонов сокращается, т.к. этап конструкторского проектирования заменяется этапом конфигурации системного шаблона. Отмечается удобство использования системных шаблонов, позволяющих гибко конфигурировать архитектуру целевой системы, расширяя возможности его структурной и функциональной конфигурации на различных этапах ее жизненного цикла. Элементы ПЛИС, входящие в состав систем на базе шаблонов, удобны для построения узкоспециализированных систем, сбалансированных как по стоимости, так и по составу.

В качестве примера рассмотрена архитектура системного шаблона МЕС, ставшая основой для реализации таких ВС как: "host''-контроллер шинной магистрали РС/104, сетевой анализатор сетей CAN, контроллер сканирующего зондового микроскопа, предназначенного для харакгеризации и модификации микро- и наноструктур с нанометровым уровнем пространственного разрешения. Также рассматриваются архитектуры системных шаблонов микропроцессорных учебно-лабораторных стендов SDK6.0 и SDK7.0.

Применение методов полузаказного проектирования позволяет: сократить сроки разработки целевой системы; оптимизировать систему по результатам экспериментов, гибко варьируя способы реализации отдельных механизмов и способ аппаратно-программного разграничения; повысить качество проектов в части отказоустойчивости, сервиса и функциональности; использовать результаты проектирования в учебном процессе.

ОСНОВНЫЕ ВЫВОДЫ И РЕЗУЛЬТАТЫ РАБОТЫ

1. Определено понятие структурно-функционального шаблона (СФШ) вычислительной системы, и предложена классификация способов его параметризации. Определено понятие специализированной реконфигурируемой вычислительной системы.

2. Предложен способ классификации структур реконфигурируемых массивов для оценки их свойств реконфигурируемости на основе объектного, пространственного и временного аспектов.

3. Предложена и проанализирована смешанная вычислительная модель (СВМ) организации процессов, совмещающая принципы параллельной и последовательной программной интерпретации. Разработана система оценок ее функциональных и структурных параметров.

4. Предложен способ организации параметризируемого шаблона ВС на основе СВМ, а его функциональную составляющую предложено рассматривать в виде совокупности системной и прикладной частей.

5.' ■ Приведены методы организации системных и инструментальных процессов, а также представлен способ организации вычислительных ресурсов системного шаблона на основе ПЛИС.

6. Разработаны специальные методы применения современных языков описания аппаратуры в задаче логического проектирования цифровых устройств на базе ПЛИС с блочной организацией. Использование этих методов способствует формированию единого стиля описания аппаратных моделей, облегчает повторное использование фрагментов систем, упрощает перенос проектов между различными САПР и структурами ПЛИС. Данные методы сокращают сложность Задачи проектирования для специалистов различного уровня квалификации, способствуя снижению числа типовых ошибок. Методика представлена перечнем правил и рекомендаций из 80 пунктов, куда входят рекомендации по составлению описаний и стилю кодирования на языках описания аппаратуры, а также правила организации цифровых блоков па ПЛИС.

7. Создана оригинальная библиотека параметризируемых модулей, часто применяемых при проектировании сложных ВС на базе ПЛИС. Возможность параметризации этих модулей хорошо согласуется с методами полузаказного проектирования.

8. Результаты применения методики полузаказного проектирования продемонстрировали сокращение сроков работ от 30% до 75%. Наряду с этим отмечается повышение уровня сложности проектов для конкретного коллектива разработчиков до 3-х раз. Также отмечается рост уровня лабораторных и квалификационных работ студентов.

9. Элементы предлагаемой методики внедрены в учебный процесс кафедры вычислительной техники СПбГУИТМО и используются в лекционных курсах, лабораторных практикумах и при подготовке квалификационных работ студентов соответствующих специальностей.

СПИСОК РАБОТ, ОПУБЛИКОВАННЫХ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Чистяков А. Г. Проектирование проблемно-ориентированных процессоров. // Изв.вузов. Приборостроение. 2003. Т.46, No2, С. 13-17.

2. Чистяков А.Г. Аппаратная компиляция. И Тезисы докладов юбилейной научно технической конференции профессорско-преподавательского состава, посвященной 100-летию университета, 29-31 марта 2000, с. 53-54.

3. Чистяков А.Г. Использование архитектурных объектов реконфигури-руемой аппаратуры для сокращения времени проектирования встроенных систем. // Политехнический симпозиум "Молодые ученые - промышленности Северо-Западного региона": Тезисы докладов. СПб, издательство СПбГПУ 2002, с. 61.

4. Чистяков А.Г. Проектирование программируемых операционно-управляющих автоматов в составе встроенных систем на базе ПЛИС // Тезисы докладов V САНКТ-ПЕТЕРБУРГСКАЯ АССАМБЛЕЯ МОЛОДЫХ УЧЕНЫХ И СПЕЦИАЛИСТОВ, 2000 год. с. 48-49.

5. Чистяков А.Г. Реализация вычислительных модулей на базе программируемого аппаратного интерпретатора в составе современных ПЛИС. // Тезисы докладов VI САНКТ-ПЕТЕРБУРГСКАЯ АССАМБЛЕЯ МОЛОДЫХ УЧЕНЫХ И СПЕЦИАЛИСТОВ, 2001 год. Компьютерные технологии, коммуникации, численные методы и математическое моделирование 30 ноября 2001 г. С 23.

6. Ковязин Р.Р., Чистяков А.Г. Использование аппаратных интерпретаторов для управления неоднородными компонентами микропроцессорной системы. // Научно-технический вестник СПбГИТМО(ТУ). Выпуск 6. Информационные, вычислительные и управляющие системы. Главный редактор В.Н. Васильев. СПб: СПбГИТМО(ТУ), 2002.285 с. Стр. 71-76.

7. Кустарев П.В., Чистяков А.Г. Использование языков СФО при проектировании микропроцессорных систем управления. // Тезисы докладов XXX научно-технической конференции профессорско-преподавательского состава СПб: Государственный Институт Точной Механики и Оптики (Технический Университет), 1999 год.

8. Платунов А., Постников Н., Чистяков А. Механизмы граничного сканирования в неоднородных микропроцессорных системах. Н М.: Chip News. 2000, № 10, с.8-13.

9. Платунов А.Е., Чистяков А.Г. Проектирование смешанных систем на микроконтроллерах и элементах реконфигурируемой аппаратуры // Электронные компоненты. 2002, №8, с.82-89.

10. Платунов А.Е., Чистяков А.Г. Проектирование функционального наполнения ПЛИС в составе цифровых программно-аппаратных комплексов // СПб.: тезисы Четвертой Санкт-Петербургской ассамблеи молодых ученых и специалистов, 1999, с.53.

Р14 0 5 7

тъ

В рамках проводимых исследований, связанных с тематикой диссертаци- / онной работы, были получены 4 гранта КЦФЕ (конкурсного центра фундаментального естествознания) [URL: http://www.gc.spb.ru].

год НОМЕР ГРАНТА ПОМЕР ДИПЛОМА ТЕМА

1999 M99-3.ll Д-72 АСП No 299550 Технология сквозного проектирования ЦУС

2000 МОО-3.11Д-45 AOINo 300694 Проектирование программируемых операционно-управляющих автоматов в . составе встроенных систем на базе ПЛИС

2001 М01-3.11К-72 АСП No 301653 Проектирование однокристальных цифровых систем с использованием масштабируемых вычислительных компонентов

2002 М02-3.11К-1 AOINo 302643 Технология шаблонного проектирования сложных однокристальных систем на базе ПЛИС

Тиражирование и брошюровка выполнены в учреждении «Университетские телекоммуникации»

197101, Санкт-Петербург, Саблннская ул., 14, тел.(812) 233-46-69 Тираж 100 экз. Заказ № 97

Введение.

ГЛАВА 1. Проблема проектирования СВС.

1.1. Задача полузаказного проектирования.

1.2. Средства, методы и технологии проектирования.

1.2.1. Технологии сквозного проектирования.

1.2.2. Сопряженное проектирование.

1.2.3. Аппаратная компиляция.

1.2.4. Языки структурно-функционального описания аппаратуры.

1.2.5. Технологии повторного использования.

1.3. Платформо-ориентированное проектирование.

1.3.1. Общее понятие вычислительной платформы.

1.3.2. Вычислительный полуфабрикат.

1.4. Обзор перспективных микропроцессорных архитектур.

1.4.1. Последовательные микропроцессорные архитектуры.

1.4.2. Жесткие проблемно-ориентированные архитектуры.

1.4.3. Реконфигурируемые вычислительные архитектуры.

1.4.4. Программируемые системы на кристалле.

1.5. Выводы.

ГЛАВА 2. Шаблонное проектирование СВС.

2.1. Структурно-функциональный шаблон

2.1.1. Способы спецификации СФШ.

2.1.2. Организация СВС на основе СФШ.

2.2. Вычислительная модель СФШ.

2.2.1. Модели организации вычислительных процессов.

2.2.2. Смешанная вычислительная модель.

2.2.3. Параметризация СФШ.

2.3. Организация шаблона СВС.

2.3.1. Вычислительное ядро.

2.3.2. Прикладная подсистема.

2.4. Выводы.

ГЛАВА 3. Проектирование систем на ПЛИС.

3.1. ПЛИС компоненты в составе системного шаблона.

3.2. Технология проектирования.

3.2.1. Средства проектирования систем на базе ПЛИС.

3.2.2. Методы описания проектов.

3.2.3. Составление RTL-описаний.

3.3. Использование ПЛИС в составе цифровых систем.

3.3.1. Оценка реализаций цифровых схем на ПЛИС.

3.3.2. Применение механизма граничного сканирования.

3.3.3. Сервисные механизмы систем на базе ПЛИС.

3.3.4. Использование программируемых систем на кристалле.И

3.4. Выводы.

ГЛАВА 4. Результаты полузаказной методики проектирования.

4.1. Многофункциональный контроллер для встроенных применений.

4.1.1. Состав шаблона МЕС (Multifunctional Embedded Controller).

4.1.2. Цифровые системы на базе МЕС.

4.2. Системный шаблон ADEPT.

4.3. Учебно-лабораторные стенды.

4.3.1. SDK 6.0.

4.3.2. SDX7.

4.4. Выводы.

Из многообразия исследовательских направлений в области вычислительной техники можно выделить направление системотехнического проектирования, где создание специализированных вычислительных систем (СВС) представляет научный и практический интерес. К категории "специализированных" относятся вычислительные системы (ВС), имеющие нетиповую вычислительную архитектуру. К ним относятся большинство микропроцессорных встроенных (embedded) систем, систем цифровой обработки сигналов, инструментальное, тестовое и тренажерное оборудование, приборные контроллеры для автоматизации научных экспериментов и др. Промышленные потребности в быстром создании подобных систем являются предпосылкой для развития полузаказных методов системотехнического проектирования, которые допускают возможность функционального эволюционирования конкретной ВС на различных этапах ее жизненного цикла.

В основу работы положены оригинальные способы использования современных средств и технологий проектирования на базе современных СБИС, имеющих расширенные возможности реконфигурации прикладной вычислительной архитектуры.

Важным приложением рассматриваемой методики полузаказного проектирования является использование ее элементов в учебном процессе, где необходимо оперативное создание действующих ВС при демонстрации свойств, характеристик, а также принципов организации сложных микропроцессорных архитектур.

Целью диссертационной работы является создание методики полузаказного проектирования СВС на основе структурно-функциональных шаблонов (СФШ) ВС с расширенными возможностями реконфигурации.

В соответствии с поставленной целью в работе решаются следующие задачи:

1) проводится анализ современных средств, методов и технологий сквозного проектирования СВС;

2) проводится исследование свойств современных программируемых логических интегральных схем (ПЛИС) и существующих архитектур реконфигури-руемых ВС;

3) формулируются и уточняются состав и свойства системного структурно-функционального шаблона для использования его в задаче создания СВС;

4) разрабатываются формальные способы оценки параметров вычислительной модели, закладываемой в основу параметризируемого системного шаблона;

5) рассматриваются способы организации системного шаблона, ресурсы которого (на уровне вычислительной архитектуры) поделены на вычислительное ядро и прикладную подсистему;

6) разрабатываются специальные методы проектирования на ПЛИС (применение современных языков описания аппаратуры, особенности использования САПР ПЛИС) для улучшения повторного использования компонентов систем, а также повышения эффективности реализации цифровых систем в базисе однородных структур программируемых элементов;

7) рассматриваются примеры использования системных шаблонов для реализации ряда промышленных СВС и уникального микропроцессорного учебно-лабораторного оборудования.

В работе были широко использованы практический опыт и результаты, полученные при создании ряда реальных проектов, в числе которых: высоконадежный вычислитель системы железнодорожной автоматики, нанотестер для диагностики и модификации микро- и наноструктур, модуль расширения прецизионной высокоскоростной сигнальной обработки, серия учебно-лабораторных стендов SDK (ТУ 3428-002-43475370-2001) и их расширений.

Методическую базу исследования составляют положения теории системного анализа, структурно-функционального описания аппаратуры, теории множеств, функционального и временного моделирования аппаратуры, теории конечных автоматов, методов натурного моделирования и методов экспертных оценок.

Основные идеи и результаты были освещены в 5 докладах на научно-технических конференциях. Всего по теме диссертации сделано 10 публикаций [24, 29, 33, 40, 41, 52, 53, 54, 55, 56].

По теме диссертационной работы было подано 4 заявки на соискание грантов конкурсного центра фундаментального естествознания (КЦФЕ) молодых ученых северо-западного региона - все 4 заявки были поддержаны грантами. По всем четырем грантам были предоставлены отчеты в конкурсный центр. Ниже приводятся номера грантов по годам с указанием номеров дипломов и названий тем исследовательских работ: 7 I p ГОД . ПОЛУЧЕНИЯ НОЩЁЩ ДИПЛОМА. "//л"У;' лл/&, ш Vfffttf ^ - J /4

1999 М99-3.11Д-72 АСП No 299550 Технология сквозного проектирования ЦУС

2000 М00-3.11Д-45 АСП No 300694 Проектирование программируемых операционно-управляющих автоматов в составе встроенных систем на базе ПЛИС

2001 М01-3.11К-72 АСП No 301653 Проектирование однокристальных цифровых систем с использованием масштабируемых вычислительных компонентов

2002 M02-3.11K-1 АСП No 302643 Технология шаблонного проектирования сложных однокристальных систем на базе ПЛИС. p

4.4. Выводы

1. Цикл проектирования (перепроектирования) цифровых систем на базе системных шаблонов, организованных в соответствии с принципами полузаказного проектирования, сводится минимуму. Этап конструкторского проектирования системы заменяется этапом конфигурации системного шаблона.

2. Особенно удобными дня реализации системных шаблонов являются ПЛИС, позволяющие гибко конфигурировать архитектуру целевой системы на базе шаблона, расширяя возможности его структурной и функциональной конфигурации. Элементы ПЛИС удобны для построения ВС, сбалансированных по стоимости и составу. Их эффективно применять для развития микропроцессорной учебно-методической и исследовательской базы.

3. Результаты применения методики полузаказного проектирования продемонстрировали сокращение сроков работ от 30% до 75%. Наряду с этим отмечено повышение сложности проектов для конкретного коллектива разработчиков до 3-х раз. Также отмечается рост уровня сложности лабораторных и квалификационных работ студентов, уровень которых приближается к уровню современных технологий. Применение методов полузаказного проектирования позволяет: сократить сроки разработки целевой системы; оптимизировать систему по результатам экспериментов, гибко варьируя способы реализации отдельных механизмов; повысить качество проектов в части сервиса и функциональности; использовать результаты проектирования в учебном процессе, повышая уровень подготовки специалистов.

4. Созданная библиотека ПЛИС-компонент, организованная в соответствии с предложенной методикой, сокращает время проектирования цифровых систем на базе системных шаблонов и может быть эффективно использована как при создании реальных систем, так и при организации учебных курсов в ВУЗах.

Заключение

В диссертационной работе получены следующие основные научные и практические результаты:

1. Определено понятие структурно-функционального шаблона (СФШ) вычислительной системы, и предложена классификация способов его параметризации. Определено понятие специализированной реконфигурируемой вычислительной системы.

2. Предложен способ классификации структур реконфигурируемых массивов для оценки их свойства реконфигурируемости на основе объектного, пространственного и временного аспектов.

3. Предложена и проанализирована смешанная вычислительная модель (СВМ) организации процессов, совмещающая принципы параллельной и последовательной программной интерпретации. Разработана система оценок ее функциональных и структурных параметров.

4. Предложен способ организации параметризируемого шаблона ВС на основе СВМ, а его функциональную составляющую предложено рассматривать в виде совокупности системной и прикладной частей.

5. Приведены методы организации системных и инструментальных процессов, а также представлен способ организации вычислительных ресурсов системного шаблона на основе ПЛИС.

6. Разработаны специальные методы применения современных языков описания аппаратуры в задаче логического проектирования цифровых устройств на базе ПЛИС с блочной организацией. Использование этих методов способствует формированию единого стиля описания аппаратных моделей, облегчает повторное использование фрагментов систем, упрощает перенос проектов между различными САПР и структурами ПЛИС. Данные методы сокращают сложность задачи проектирования для специалистов различного уровня квалификации, способствуя снижению числа типовых ошибок. Методика представлена перечнем правил и рекомендаций из 80 пунктов, куда входят рекомендации по составлению описаний и стилю кодирования на языках описания аппаратуры, а также правила организации цифровых блоков на ПЛИС.

7. Создана оригинальная библиотека параметризируемых модулей, часто применяемых при проектировании сложных ВС на базе ПЛИС. Возможность параметризации этих модулей хорошо согласуется с методами полузаказного проектирования.

8. Результаты применения методики полу заказного проектирования продемонстрировали сокращение сроков работ от 30% до 75%. Наряду с этим отмечается повышение уровня сложности проектов для конкретного коллектива разработчиков до 3-х раз. Также отмечается рост уровня лабораторных и квалификационных работ студентов.

9. Элементы предлагаемой методики внедрены в учебный процесс кафедры вычислительной техники СПбГУИТМО и используются в лекционных курсах, лабораторных практикумах и при подготовке квалификационных работ студентов соответствующих специальностей.

1. Антонов А.П. Язык описания цифровых устройств AlteraHDL. Практический курс. СПб.: ЭФО, 1997.-142 с.

2. Арно Р. Все меняется в эпоху SOC. Инженерная микроэлектроника, No 2, 1999, с. 13-17.

3. Барски Д. Быстродействующее ядро флэш-FPGA объемом 500 тысяч вентилей. URL: http://www.chipnews.ru/html.cgiyarhiv/9907/stat7.htm

4. Бибило П.Н. Основы языка VHDL. М.: Солон-Р, 1999. - 200 с.

5. Бибило П.Н. Синтез логических схем с использованием языка VHDL. -М.: Солон-Р, 2002. 384 с.

6. Бродин В.Б., Шагурин И. И. Микроконтроллеры: Архитектура, программирование, интерфейс. М.: Радио и связь. 1999. - 247 с.

7. Гавриков В.О., Платунов А.Е. Отказоустойчивая информационная система управления движением поездов. // СПб.: тезисы VII Международной конференции "Региональная информатика 2000". Часть 1. СПб, СПОИСУ, 2000, с. 120.

8. Гавриков В.О., Платунов А.Е., Алексеев Б.М.Элементная база железнодорожных транспортных информационно-управляющих систем //СПб.: тезисы VII Международной конференции "Региональная информатика 2000". Часть 1. СПб, СПОИСУ, 2000, с. 120.

9. Гавриков В.О., Платунов А.Е., Никифоров H.JI. Комплекс технических средств ддя систем железнодорожной автоматики. // Автоматика, телемеханика и связь. 1998. №11. С. 5-10.

10. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. СПб.: БХВ-Петербург, 2002. - 608 с. ISBN 5-94157-002-3

11. Дубова Н. Конфигурируемые процессоры: "Настройся на лучшее". URL: http://www.osp.ru/cw/1997/36/101.htm

12. Евреинов Э.В.,Косарев Ю.Г. Однородные универсальные вычислительные системы высокой производительности. -Москва:Наука, 1966.-308 с.

13. Емец С. Verilog Инструмент разработки цифровых схем // Схемотехника, No 1-4, 2001.

14. Каган Б.М. Электронные вычислительные машины и системы: Учебное пособие. 2-е изд. - М.: Энергоатомиздат, 1985. - 552 с

15. Клерк П. Xilinx интегрирует технологии FPGA и Internet. URL: http://mt.gsu.unibel.by/resources/mp/ARTICLES/art0017 .htm

16. Ключев А., Кустарев П., Платунов А. Восьмиразрядные микроконтроллеры в системах автоматического управления // Компоненты и технологии. 2001, №1, с.23-24.

17. Ключев А., Платунов А. Встроенные инструментальные средства современных микроконтроллеров // Электронные компоненты. 2002, №7, с. 94-97.

18. Ключев А.О., Коровьякова Т.А., Шатунов А.Е Использование интерфейса JTAG для отладки встраиваемых систем // Известия вузов. Приборостроение. 1998. Т41, №5 С. 45-50.

19. Ключев А.О., Кустарев П.В., Платунов А.Е. Инструментальные и учебные контроллеры семейства SDK // СПб.: Компоненты и технологии, 2002, №5, с.96-99.

20. Ключев А.О., Кустарев П.В., Платунов А.Е. Программируемые контроллеры с перестраиваемой структурой // СПб.: СПбГТУ, материалы конференции "Фундаментальные исследования в технических университетах", 1997, с.219-221.

21. Ключев А.О., Платунов А.Е. Инструментальный сервер // СПб.: Сб. Тезисов ДИМЭБ 96, 1996, 1с.

22. Коровьякова Т.А., Платунов А.Е. Перспективные микропроцессоры и микросхемы FLASH-памяти фирмы AMD для приборных и промышленных контроллеров. // Chip News. 1998. №4. С. 24-29.

23. Кривченко И. Системная интеграция в микроэлектронике FPSLIC // Chip News. - 1998. - No 3. - с. 4.

24. Криста Д., Джонсон Т. Методология высокоуровневого проектирования устройств на базе FPGA URL:http://chipnews.com.ua/html.cgi/arhivi/9903/stat-38.htm

25. Кузнецов С. Конфигурируемые вычисления URL: http://osp.admin.tomsk.ru/os/2000/l-2/091.htm

26. Ларионов A.M., Майоров М.А., Новиков Г.И. Вычислительные комплексы, системы и сети: Учебник. М.: Высшая школа, 1987. - 271 с.

27. Майоров С. А., Новиков Г.И. Структуры электронных цифровых вычислительных машин. Л.: Машиностроение, 1979. - 384 с.

28. Новиков Г.И., Платунов А.Е. Сквозное автоматизированное проектирование микропроцессорных систем // Известия вузов. Приборостроение.2000. Т.43,№1-2С. 35-39.

29. Платунов А., Постников Н., Чистяков А. Механизмы граничного сканирования в неоднородных микропроцессорных системах. // М.: Chip News. 2000, № 10, с.8-13.

30. Платунов А.Е. Архитектурная модель цифровых вычислительных систем для встроенных применений // Известия вузов. Приборостроение,2001, Т.44 №3, с. 8-15.

31. Платунов А.Е. Сквозное проектирование встроенных вычислительных систем // СПб.: тезисы VII Международной конференции "Региональная информатика 2000". Часть 1. СПб, СПОИСУ, 2000, с. 105.

32. Платунов А.Е., Ключев А.О., Кустарев П.В., Скорубский В.И., Стародубцев Э.В. Высоконадежный управляющий модуль М386.2 // В кн. "Научно-технические разработки СПб ГИТМО(ТУ)". СПб.: СПбГИТ-МО(ТУ), 2001, с. 218-219.

33. Платунов А.Е., Коровьякова Т.А. ФЛЭШ-память фирмы AMD организация и рекомендации по использованию // М.: Chip News, N' 1,1997, с.2-11.

34. Платунов А.Е., Коровьякова Т.А. ФЛЭШ-память фирмы AMD: защита секторов, примеры использования // М.: Chip News, N'5-6,1997, c.l 1-15.

35. Платунов A.E., Постников Н.П. Формализация архитектурного проектирования информационно-управляющих систем. // СПб.: тезисы конференции ППС СПб ГИТМО (ТУ), 2000, с.122.

36. Платунов А.Е., Чистяков А.Г. Проектирование смешанных систем на микроконтроллерах и элементах реконфигурируемой аппаратуры // Электронные компоненты. 2002, №8, с.82-89.

37. Платунов А.Е., Чистяков А.Г. Проектирование функционального наполнения ПЛИС в составе цифровых программно-аппаратных комплексов // СПб.: тезисы Четвертой Санкт-Петербургской ассамблеи молодых ученых и специалистов, 1999, с.53.

38. Платунов А.Е.Сквозное автоматизированное проектирование компьютерных систем: состояние и перспективы внедрения. // СПб.: тезисы XXX конференции ППС СПб ГИТМО (ТУ), 1999, с.73.

39. Постников Н.П. Динамические инструментальные компоненты. / Научно-технический вестник СПбГИТМО(ТУ). Выпуск 6. Информационные, вычислительные и управляющие системы. Главный редактор В.Н. Васильев. СПб: СПбГИТМО(ТУ), 2002. 285 с. Стр. 83-88.

40. Разевиг В.Д. Система сквозного проектирования электронных устройств DesignLab 8.0. М.:Солон-Р, 2000. - 698 с.

41. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических схем М.: Горячая линия - Телеком, 2001. - 636 с.

42. Соловьев В.В., Васильев А.Г. Программируемые логические интегральные схемы и их применение. Мн.: Беларуская навука, 1998 - 270 с.

43. Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. М.: ДОДЕКА, 2000. - 128 с.

44. Стешенко В.Б. ПЛИС фирмы ALTERA: элементная база, система проектирования и языки описания аппаратуры. М.: Издательский дом "ДОДЕКА-ХХГ, 2002. - 576 с.

45. Стрижов В.В. Конфигурируемые процессоры для визуализации биомедицинских данных, в сб. Биосистемы в экстремальных условиях под. ред. Шакина В. В. — ВЦ РАН, Москва, 1996. — с. 47-50.

46. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2000. -528

47. Холмберг П. В поисках идеального ядра для FPGA URL: http://www.chipnews.ru/html.cgi/arhiv/9907/stat2.htm

48. Чистяков А. Г. Проектирование проблемно-ориентированных процессоров. Изв.вузов. Приборостроение. 2003. Т.46, No2, С. 13-17

49. Чистяков А.Г. Аппаратная компиляция. Тезисы докладов юбилейной научно технической конференции профессорско-преподавательского состава, посвященной 100-летию университета, 29-31 марта 2000, с. 53-54.

50. Чистяков А.Г. Проектирование программируемых операционно-управляюгцих автоматов в составе встроенных систем на базе ПЛИС Тезисы докладов V САНКТ-ПЕТЕРБУРГСКАЯ АССАМБЛЕЯ МОЛОДЫХ УЧЕНЫХ И СПЕЦИАЛИСТОВ, 2000 год. с. 48-49

51. Шалыто A.A. SWITCH технология. Алгоритмизация и программирование задач логического управления. - СПб.: Наука, 1998. - 628 с.

52. Шалыто А.А. Алгоритмизация и программирование задач логического управления техническими средствами. СПб.: МОРИНТЕХ, 1996. 91 стр

53. Ahmad S., Martin D., Khalilian К.PLATFORM-BASED DESIGN REPORT FROM THE FRONT. URL: http://www.eda.org/edps/edp02/PAPERS/edp02-s3l.pdf.

54. Alex Z., Moshovos A., Hauck S. CHIMAERA: a high-performance architecture with a tightly-coupled reconfigurable functional unit. URL: http://citeseer.nj.nec.com/ye00chimaera.html

55. Altera Corporation 1997 "Jam Programming & Test Language Specification" URL: http://www.altera.com

56. Altera Digital Library CD-ROM. 2001.

57. Becker J. Architecture and Application of a Dynamically Reconfigurable Hardware Array for Future Mobile Communication System; Proc. FCCM00, Napa, CA, USA, April 17-19, 2000

58. Bergeron J. Writing Testbenches Functional Verification of HDL Models. Hardcover - 384 pages (January 1, 2000) Kluwer Academic Publishers; ISBN: 0792377664

59. Bhasker J. A Verilog HDL Primer, Second Edition, Hardcover 310 pages (March 1, 1999) Star Galaxy Pub; ISBN: 096503917X

60. Bondalapati K. Modeling and Mapping for Dynamically Reconfigurable Architectures. URL: http://citeseer.nj.nec.com/bondalapati01 modeling.html

61. Burns J., Donlin A. A Dynamic Reconfiguration Run-Time System. URL: http://citeseer.nj.nec.com/donlin97dynamic.html

62. Cameron S., Ohara M. The SPLASH-2 Programs: Characterization and Methodological Considerations. URL: http://citeseer.nj.nec.com/woo95splash.html

63. Chang H., Cooke L., Hunt M., Martin G. Surviving the SOC Revolution A Guide to Platform-Based Design. Hardcover - 256 pages Kluwer Academic Publishers; ISBN: 0792386795

64. Chateau J. Flexible Platform-Based Design, url: http://www.eedesign.com/isd/OEG20010228S0084

65. Cherepacha D., Lewis D. A Datapath Oriented Architecture for FPGAs; Proc. FPGA94, Monterey, CA, USA, February, 1994

66. Copen S., Goldstein S., Budiu M. PipeRench: A Reconfigurable Architecture and Compiler. URL: http://citeseer.nj.nec.com/goldsteinOOpiperench.html

67. Haller C.A., THE ZEN OF BDM. Macraigor System Inc. URL: http://www.ocdemon.net/zenofbdm.pdf

68. Cummings C. Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill! URL: http://www.sunburst-design.com/papers/CummingsSNUG2000SJNBArevl2.pdf

69. Cummings С. Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs. URL: http://www.sunburst-design.com/papers/CummingsSNUG2001 SJAsyncClkrev 11 .pdf

70. Cummings C. Verilog-2001 Behavioral and Synthesis Enhancements URL: http://www.sunburstdesign.com/papers/CummingsHDLCON2001 Verilog2001 rev 1 3 .pdf

71. Cypress Corporation. 8-Bit Progammable System-on-Chip (PSoC™) Microcontrollers. Device Data Sheet URL:http://www.cypress.com/cfuploads/img/products/CY8C26443.pdf

72. Ditmar J., Torkelsson K. A. Dynamically Reconfigurable FPGA-Based Content Addressable Memory for Internet Protocol Characterization. URL: http://citeseer.nj.nec.com/ditmarOOdynamically.html

73. Ebeling D. RaPiD ~ Reconfigurable Pipelined Datapath. Field-Programmable Logic. URL: http://citeseer.nj.nec.com/article/ebeling96rapid.html

74. Edwards S., Lavagno L., Lee. E., Sangiovanni-Vincentelli A. Design of Embedded Systems: Formal Models,Validation, and Synthesis. PROCEEDINGS OF THE IEEE, VOL. 85, NO. 3, MARCH 1997, PP. 366-390

75. Eggers H., Lysaght P. Fast Reconfigurable Crossbar Switching in FPGAs, URL: http://citeseer.nj.nec.com/eggers96fast.html

76. Enzler R. Reconfigurable Processors for Handhelds and Wearables: Application Analysis. URL:http://citeseer.nj .nec.com/enzlerO 1 reconfigurable.html

77. Esparza J. Evaluation of the OneChip reconfigurable processor. URL: http://citeseer.nj.nec.com/esparzaOOevaluation.html"

78. Gamma E., Helm R., Johnson R. Design Patterns: Elements of reusable Object-Oriented Software, Addison Wesley, ISBN 0-201-63361-2

79. Gajski D. Silicon Compilers. Addison-Vesley, 1987

80. Goldstein S. С. PipeRench: A Coprocessor for Streaming Multimedia Acceleration; Proc. ISCA99, Atlanta, May 2-4, 1999

81. Hauck S, Compton K. Totem: Custom Reconfigurable Array Generation. FCCM

82. Conference, 2001. URL: http://citeseer.nj.nec.com/compton01totem.html

83. Hauck S. The Future of Reconfigurable Systems. Proceedings of the 5th Canadian Conference on Field Programmable Devices, June 1998. URL: http://citeseer.nj.nec.com/hauck98future.html

84. Hauck S. The roles of FPGAs in reprogrammable systems. Proceedings of the IEEE, pages 615--638, Apr. 1998.URL: http://citeseer.nj.nec.com/hauck98roles.html

85. Intel386EX Embedded Microprocessor Hardware Reference, April 1994, Intel Corporation

86. Jagger D. ARM Architecture Reference Manual. Paperback 816 pages 2nd edition (December 29, 2000), Addison-Wesley Pub Co; ISBN: 0201737191

87. Johns R. Wawrzynek J. Garp: A MIPS Processor with a Reconfigurable Coprocessor. IEEE Symposium on FPGAs for Custom Computing Machines. Pp. 12—21. URL: http://citeseer.nj.nec.com/hauser97garp.html

88. Keating M., Bricaud P. Reuse Methodology Manual for System-On-A-Chip Designs. Hardcover 2nd edition (June 1999) Kluwer Academic Publishers; ISBN: 0792385586

89. Lajolo M., Lavagno L., Rebaudengo M., Sonza Reorda M. Evaluating System Dependability in a Co-Design Framework. In Proceedings of the IEEE DATE 2000, pp. 586-590, Paris, France, March 27-30, 2000.

90. Lee E., Neuendorffer S., Wirthlin M. Actor-oriented design of embedded hardware and software systems. Journal of Circuits, Systems, and Computers, scheduled for publication June 2003. url: http://citeseer.nj.nec.com/article/lee03actororiented.html

91. Liang J. Swaminathan S. Tessier R. aSOC: A Scalable, Single-Chip Communications Architecture. URL: http://citeseer.nj.nec.com/article/liangOOasoc.html

92. Marshall A. A Reconfigurable Arithmetic Array for Multimedia Applications; Proc. ACM/SIGDA FPGA99, Monterey, Feb. 21-23, 1999

93. Milne G. Reconfigurable Custom Computing as a Supercomputer Replacement. URL: http://citeseer.nj.nec.com/72400.html

94. Mirsky E., DeHon A. MATRIx: A Reconfigurable Computing Architecture with Configurable Instruction Distribution and Deployable Resources; Proc. IEEE FCCM96, Napa, CA, USA, April 17-19, 1996

95. Miyamori Т., Olukotun K.REMARC: Reconfigurable Multimedia Array Coprocessor; Proc. ACM/SIGDA FPGA98, Monterey, Feb. 1998

96. Moll L., Vuillemin J. Boucard P. High Energy Physics on DECPeRLe-1 Programmable Active Memory. ACM/SIGDA International Symposium on Field Programmable Gate Arrays. Monterey, CA pp. 47—52. URL: http://citeseer.nj.nec.com/moll95highenergy.html

97. Nekoogar F. Timing Verification of Application-Specific Integrated Circuits Hardcover 179 pages 1st edition (June 1999) Prentice Hall PTR; ISBN: 0137943482

98. Page I. Hardware-software Co-synthesis. Research at Oxford, UMIST Vacation School on Hardware/Software Co-Design.

99. Pospiech F. VSIA: So What's a platform? Alcatel URL: http://www.vsi.org/library/pressrelease/03050202.pdf

100. R. Gonzalez and Xtensa A Configurable and Extensible Processor, IEEE Micro, 20(2), March/April 2000.

101. R. Hartenstein, M. Herz, T. Hoffmann, U. Nageldinger. Mapping Applications onto reconfigurable KressArrays. URL: http://www.michael-herz.de/publications/fpl99.pdf

102. Reetinder P., Wadhwa S., Prasanna V., A Self-Reconfigurable Gate Array Architecture. FPL 2000 pp. 106-120. URL: http:// cite-seer.nj.nec.com/sidhuOOselfreconfigurable.html

103. Richter K., Ernst R. Hierarchical Specification Methods for Platform-Based Design. URL: http://www.ida.ing.tubs.de/research/publications/ps/REWO 1 :HieraSpeciMethoPlatf.pdf

104. Richter K., Ziegenbein D. Ernst R. Model composition for scheduling analysis in platform design. In submitted to Proceeding 39th Design Automation Conference, New Orleans, USA, June 2002. url: http://citeseer.nj.nec.com/richter02model.html

105. Richter K., Ziegenbein D., Jersak M. Bottom-Up Performance Analysis of HW/SW Platforms. URL: http://citeseer.nj.nec.com/richter02bottomup.html

106. Prakash S., Parker A. SOS: synthesis of application-specific heterogeneous multiprocessor systems. Journal of Parallel and Distributed Computing, vol.16, pp.338-351, 1992.

107. Salefski B. Caglar L. Re-Configurable Computing in Wireless. Design Automation Conference. URL: http://citeseer.nj.nec.com/508898.html

108. Sangiovanni-Vincentelli A. Defining Platform-based Design, url: http://www.eedesign.com/features/exclusive/OEG20020204S0062

109. Schewel J. A Hardware / Software Co-Design System using Configurable Computing Technology. URL:http://www.vcc.com/Papers/IPPS98.pdf

110. Schewel J. DISC: The dynamic instruction set computer. Field Programmable Gate Arrays (FPGAs) for Fast Board Development and Reconfigurable Computing, SPIE 2607, 1995, p. 92-103.

111. Simon D. Peter Y. K. Luk W. SONIC A Plug-In Architecture for Video Processing. IEEE Symposium on FPGAs for Custom Computing Ma-chines.URL: http://citeseer.nj .nec.com/haynes99sonic.html

112. Singh H. MorphoSys: An Integrated Re-configurable Architecture; Proc. of the NATO RTO Symposium on System Concepts and Integration, Monterey, CA, USA, April 20-22, 1998

113. Stitt G., Grattan B. Using On-Chip Configurable Logic to Reduce Embedded System Software Energy. URL: http://citeseer.nj.nec.com/stitt02using.html

114. The programmable Logic Data Book. XILINX. - 2000

115. VHDL Language Manual. IEEE PRESS. - 1994

116. Waingold E. Baring it all to Software: RAW Machines; IEEE Computer, September 1997, pp. 86-93

117. Weinhardt M. Luk W. Pipeline Vectorization for Reconfigurable Systems. URL: http://citeseer.nj.nec.com/weinhardt99pipeline.html

118. Wingard D., Kurosawa A. Integration Architecture for System-on-a-Chip Design Proc. of the 1998 Custom Integrated Circuit Conference, pp. 85 88, May 1998.

119. Wirth N. Hardware Compilation: Translating Programs into Circuits. IEEE Computer 31(6), 1998, p. 25-31.

120. WolfW. H. Hardware-Software Co-Design of Embedded Systems. Proceedings of the IEEE, vol. 82, n. 7, pp. 967 989, July 1992.

121. Zhong P. Martonosi M. Using reconfigurable hardware to customize memory hierarchies. URL: http://citeseer.nj.nec.com/zhong96using.html