автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Подсистема ускоренного логического моделирования на транспьютерной сети

pro ОД

„ ».-r-o

t о ет

МИНИСТЕРСТВО ВЫС1ЕГ0 ОБРАЗОВАНИЯ, НАУКИ И ТЕХНИЧЕСКОЙ ПОЛИТИКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

РОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ И СИСТЕМ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ

На правах рукописи

ЧЕРНИКОВ Сергей Владимирович

УДК 681.325

ПОДСИСТЕМА УСКОРЕННОГО ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ НА ТРАНСПЬЮТЕРНОЙ СЕТИ

05.13.12 - Системы автоматизации проектирования (Промышленность)

Автореферат диссертации на соискание ученой степени кандидата технических наук

йосква - 1992

Работа выполнена на кафедре ОТ-6 Носковского института приборостроения.

Научный руководитель: доктор технических наук, профессор Глориозов ЕЛ.

Официальные оппоненты: доктор технических наук, профессор Ватщев Д.И, кандидат технических наук, доцент Клыгина И.й.

В е д у * а я организация: НИИ Квант (г.Насква)

Задита состоится "___"__ 1993 г. в_ на

заседании специализированного совета Д ОМ,48.01 по защите диссертаций при Российском НИИ информационных технологий и систем автоматизированного проектирования по адресу: 120090, г. Москва, ул. Щепкина, 22

С диссертацией мо1но ознакомиться в спец. совете РосНИИ ИТ и САПР

Автореферат разослан "£§." <хМ1>^ 1993 г.

Ученый секретарь специализированного совета, доктор технических наук '__ Зайцева 1.Н.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы.

Постоянно возраставшая сло*ность БИС и объемов их производства треьуит значительного увеличения и дальнейшего совершенствования средств автоматизации их проектирования. При решении задач проектирования БИС используется все более производительные системы автоматизированного проектирования (САПР), Основными характеристиками современных САП? являются; Бысокое быстродействие вычислительных средств, применяемых при их работе, большая емкость оперативной и внешней памяти, качественное сервисное обеспечение разработчиков БИС, возмошность непосредственной передачи результатов проектирования на технологическое оборудование, применяемое при производстве и контроле БИС. Несмотря на это, развитие САПР отстает от высоких темпов совершенствования технологии производства БИС и роста степени интеграции, и часто требования к системам автоматизированного проектирования оказывается или невыполнимыми, или требует больших затрат на их разработку. Задачи-логического моделирования, синтеза и анализа тестов БИС, трассировки требует более значительных вычислительных ресурсов, нежели те, которыми обладавт современные САПР.

Применение многопроцессорных и специализированных ЗВЙ, акселераторов, разработка адаптивных методов и алгоритмов - это путь совершенствования процесса проектирования БИС в условиях современных технологий производства.

Предметом исследования и разработки предлагаемой работы являются транспьютерные системы для решения наиболее трудоемких задач САПР - логического моделирования и автоматизированного построения и анализа тестов БИС.

Рынок в CIA и других западных странах постепенно наполняется такими средствами. Достаточно в качестве примера привести сведущие системы: АРМ компании INHOS Ltd (Великобритания)-, компьютер Hegafrase Sypercluster (Фирма Par-sytek GubH, ФРГ), комплекс Conputing Surface (Фирма Heiko, CIA), моделирующее устройство Yorktown (Фирма Ш), моделирующий компьютер HuSic (университет Пас-сау, CIA), система университета в Падеб'орне Ethernet. Однако у нас в стране явно опушается нехватка подобного рода аппаратных и соответствующих программных средств.

Цель настоящей работы - исследование и разработка принципов построения системы параллельного логического моделирования БИС боль-вой размерности, обеспечивающей эффективное моделирование, генераций и анализ тестов для персональных компьютеров типа IBH PC/XT, AT (и совместимых с ними) с мультитранспьютерным акселератором, а также разработка программного обеспечения данной системы.

Указанная цель достигнута разработкой системы параллельного логического моделирования БИС. состоящей из подсистем, опирающихся на единые исходные данные:

- подсистема ввода описания логической структуры цифровых схем;

- подсистема ускоренного логического моделирования;

- подсистема генерации и анализа -тестов.

В настоящей работе навли свое отражение алгоритмы и методы, которые легли в основу разработанной подсистем« ускоренного логического моделирования БИС. Б качестве основополагающего принципа был выбран принцип расвиренного параллелизма. Зтот принцип, предполагавший распараллеливание процесса вычислений на канон маге выполнения алгоритмов, был применен автором к логическому моделировании, генерации и анализу тестов БИС.

Применение оригинального подхода позволило увеличить размерность моделируемых БИС, повысить производительность моделирования и генерации тестое, что, в свои очередь, дало возможность, применяя предложенные алгоритмы и структуры данных, а также язык описания логической структуры схемы, осуществлять моделирование БИС размерность» порядка 100 тыс. элементов на персональном компьютере типа IBM PC/XT, AT с мультитранспьютерным акселератором за приемлемое время. Реализация подсистемы ускоренного логического моделирования улучаает соотно!ение стоимость/ производительность по сравнению с именвнмися системами на порядок.

Научная новизна работы состоит в следующем:

1. Разработан модифицированный алгоритм событийного интерпрета-тивного асинхронного моделирования, как наиболее перспективный подход к расчету Функционально-логических схем большой размерности, для реализации на конвейерных мультитранспьютерных комплексах.

2. Предложена структура мультитранспьютерных комплексов для реализации поставленных в диссертационной работе задач. Такой комплекс содержит конвейер из четырех транспьютеров (каждый в свов очередь

мотет представлять собой группу транспьютеров), одновременно выполняющих моделирование схемы.

3. Предложен метод декомпозиции исходной схемы БИС на транспьв-теры при помощи анализа о;емы и минимизации целевой Функции, за-висяяей _ от числа связей не*ду декомпозированными частями схемы, "расстояния" ме*цу элементами и т.п.

4. Предгюжен модифицированный метод фиксированных приращений для изменения модельного времени в системе, использующий элементы распараллеливания вычислений, обеспечиваний эффективность при анализе схем на ьояьаон интервале временя.

5. Разработана оригинальные структура данных, язык внутреннего описания элементов и всей БИС, модели элементов, объединенные в библиотеку элементов БЙС, позволяющие с минимальными затратами памяти осуществлять моделирование.

6. Предложена структура сквозной С/ШР, вклвчавщей разработанную систему в качестве подсистемы.

Практическая ценность.

Подсистема ускоренного логического моделирования moist быть использована в составе системы параллельного моделирования на транспьитерной сети для моделирования, генерации и анализа тестов БйС болыой размерности на основе элементов гтбой конструкции и технологии в рамках имевшейся системы автоматизированного проектирования БИС (для чего необходим интерфейс). Система позволяет моделировать БИС, сояерхащу» 100 тыс. вентилей, со скорость» до 350 тис. вентилей/с при использовании программ событийного моделирования и до 200 тыс. вентилей/с при использовании программ сплошного моделирования на персональном компьютере типа IBM PC/XT, AT с акселератором на одной транспьютере 1800,

Подсистема ускоренного логического моделирования внедрена в НИИ "Квант".

На защиту выносятся:

1. йетодива распараллеливания вычислений на задаче логического моделирования для транспьютерных систем.

2. Модифицированные алгоритмы событийного асинхронного интерп-ретативного и спло!ного логического моделирования для подсистемы ускоренного логического моделирования.

3. Структуры данных, внутрисистемный язык описания БИС.

4. Принципы построения системы параллельного логического моделирования.

Основные научные результаты диссертационной работы доло.?енына:

- Всесовзной «коле молодых ученых и специалистов "Актуальные проблемы создания интеллектуальных САПР FSft и СБИС" /Крым, 1989 г-,/;

- Всесовзнсй мколе-сенинаре молодых ученых "Методы искусственного интеллекта в САПР" УКрым, 1990 г./;

- Зональной конференции "Автоматизация проектирования PSA и 8ВА" /г. Пенза, 1990 г./;

- Неэдународной конференции "Интеграция системы целевой подготовки специалистов и автоматизированных технических систем различного назначения" /г, Москва - г, Евпатория, 1990 г./;

- Невдународной коне молодых ученых и специалистов "Новые информационные технологии в проектировании" /Крым, 1991 г./,

По материалам диссертации опубликовано 8 печатных работ.

Структура работы.

Диссертация состоит из введения, четырех глав с выводами, заключения, прилояеннй и списка использованной литературы, вкл»ча»*его 101 наименование.

КРАТКОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность работы, определены цели, задачи и методы исследования.

В первой главе анализируется современные средства автоматизированного проектирования цифровых схем и тенденции их развития. Представлены сравнительные характеристики ряда вироко применяемых САПР, анализируются их достоинства и недостатки. Рассматривается вопрос о все более аир оком распространении в САПР инженерных

рабочих станций (ИРС), обеспечивавших локальное интерактивное проектирование модулей крупных цифровых систем уровня ЭЕИ. Отмечагтся три основных недостатка этих систем:

- низкое быстродействие процессора и графических средств;

- недостаточная емкость дисковой и оперативной памяти;

- высокая стоимость.

Эти проблема постепенно peiasTCR путем перехода на более совер-аенные микропроцессоры, например, -типа RISC, CISC, что позволяет достигнуть производительности ИРС порядка нескольких десятков млн.оп,пл.зап./с.

В качестве одного из перспективных направлений совер1енствова-ния САПР рассматриваются варианты использования различных специализированных аппаратных средств - акселераторов. 32-разрядная ИРС с параллельной обработкой данных и встроенными платами ускорителей смогет успетно выполнять наиболее ресурсоемкие задачи автоматизированного проектирования - автоматическое размещение, трассировку, а TâKïe задачи моделирования, которые раные выполнялись на болыих 38Î1. Здесь иомт быть достигнута высокая производительность, на порядок превыаакщая быстродействие мини 3BPÎ VAX на тех te задачах, при значительно меныей стоимости.

При создании аппаратных ускорителей ставится задача преодоления такого ограничения программного моделирования как последовательная обработка элементов схема. Архитектура таких ускорителей ориентирована на свойства параллельной обработки. Б работе рассматриваются специализированные ускорители, в которых предусматривается развитые аппаратные средства, практически полностью реализующие алгоритмы моделирования схем на схемотехнической или вентильном уровнях. При использовании таких ускорителей для ввода описания схеиы и входных воздействий, а также для вывода и обработки результатов моделирования применимы универсальные ЗБН.

1ирокое использование высокопараллельных вычислительных систем, построенных на основе болыого числа процессорных элементов - перспективный путь развития специализированных средств для САПР. Примером монет служить транспьвтер, впервые представленный Фирмой INH0S Ltd (Великобритания) в 1983 г. Зто микропроцессор со встроенными на кристалле средствами связи, в архитектуре которого залолены средства для обеспечения параллельной обработки информации. Благодаря сочетаний Функций обработки информации, памяти и встроенных средств связи, реализованных на одном кристалле, транспьютер - специализированная

однокристальная ЗВ'Н, обладавшая адресный пространством 4 Гбайта и производительностью, сравнимой с производительность» вини "ЭВМ VAX-8600 Фирма DEC. Важнейжее преимущество транспьютера - оптимальное соотно!ение стоимость/ производительность. Транспьвтеры ориентирована на реализаций языка программирования OCCAM, обладавшего средствами параллельной обработки и обеспечения связи мехду транспьвтерани. Реализация параллелизма в транспыатерных системах предопределяет разработку соответствущего программного обеспечения.

Описываштся параметры серийно выпускаемых транспьвтерных элементов. Анализируется накопленный за рубехон опыт использования транспьютерных акселераторов и систем для сокращения временных затрат при решении задач моделирования и проектирования ВИС.

Основной итог первой главы - это • постановка задачи исследования как задачи логического моделирования БИС на транспьютерной сети.

Во вт о.рои главе оьосновывается целесообразность использования транспьвтерных систем для совершенствования параметров систем автоматизированного проектирования БИС, в частности возиох-ность реализации система моделирования, генерации и анализа тестов на универсальной ЗВй с мультитравспьитерным акселератором.

Необходимость применения транспьютерных вычислительных систем для реализации отдельных процедур автоматизированного проектирования БИС определяется делим рядом соображений, основные из которых связаны с изменением характеристик тех объектов, для проектирования которых все вире применяется средства автоматизации.

Основными задачами, для реяения которых предназначена разрабатываемая система параллельного моделирования, автоматизированного построения и анализа тестов, являются: логическая верификация цифровых схем; генерация тестов, проверявших различные характеристики цифровых схем (ЦС); анализ корректности и полноты тестов; Формирование программ испытаний ДС для контрольно-диагностической аппаратуры, Условием успешного ревения этой задачи для новых поколений сложных БИС является увеличение вычислительной мощности применяемых при работе ЗВН. Для этого необходимо:

- применение специализированных аппаратных ускорителей в составе используемой вычислительной системы;

- специальная организация основных алгоритмов системы, используемых при моделировании, структурном анализе и генерации тестов ЦС.

Подключение к персональной ЭВй транспьютерных ускорителей является одним из наиболее эффективных путей решения данной задачи. Если исходить из зарубежного опыта, то в этом случае можно при относительно неболыих затратах достигнуть скорость моделирования, оцениваем)'» в 50-100 тыс,событий/с, что соответствует производительности наиболее мощных универсальных ЭВМ и для многих задач даже пребывает эти возможности. В результате достигается сокращение времени цикла проектирования БИС и увеличение объемов проектируемых схем.

При разработке специализированных алгоритмов моделирования цифровых схем на транспьютерных сетях возникает две задачи:

- выбор базового алгоритма моделирования;

- выбор метода распараллеливания вычислений при выполнении базового алгоритма.

В качестве базового алгоритма моделирования схем в системе параллельного логического моделирования предлагается применить событийный интерпретативный алгоритм, который пригоден для распараллеливания, и вместе с тем обладает достаточной универсальностью и эффективностью. Предусмотрена возможность использования нескольких различных базовый алгоритмов моделирования, соответствующих моделям с нулевыми, единичными и Фиксированными задержками элементов.

8 распараллеливании вычислений при моделировании схем лежат два подхода. В основе первого из них лежит декомпозиция моделируемой схемы. Второй подход основан на конвейерном выполнении алгоритма моделирования различными процессорными элементами. В работе предлагается использование комбинированного подхода в распараллеливании вычислений.

В основе метода декомпозиции лежит структурная декомпозиция графа моделируемой схемы на подграфы, каждому из которых соответствует приблизительно равная по сложности подсхема. Полученным при декомпозиции подсхемам сопоставляются отдельные транспьютеры, используемые как процессорные элементы системы. Процедура, выполняемая каждым процессорным элементом, включает следунщие операции: прием значений сигналов для моделируемой подсхемы; моделирование данной подсхемы; выявление возникаих при моделировании данной подсхемы событий, требующих активизации элементов других подсхем; передача списков событий в другие процессорные элементы; передача полученных для данной подсхемы значений сигналов. В случае, когда затрата на

моделирование всея подсхем одинаковы, а затраты на взаимодействие транспьютеров намного меньве затрат на обработку значений сигналов, в декомпозиционной транспьютерной модели (при декомпозиции на Н подсхем на К транспьютерах, К<=й) достигается сокращение суммарных затрат на моделирование по сравнений с исходной модель», реализованной на одном транспьютере, в К раз.

Конвейерный метод' заключается в распределении выполнения отдельных Фрагментов обычного алгоритма моделирования по различным процессорным элементам. Различные варианты реализации конвейерного алгоритма распараллеливания работы модели отличаются друг от друга, главным образом, теми Функциями, которые возлагается на применяемые в системе процессорные элементы. Е идеальном случае в конвейерной модели достигается сокращение затрат на моделирование по сравнений с исходной модель» в К раз, где К - число используемых процессорных элементов.

Б работе предлагается реализация системы на конвейерных мультитранспьютерных комплексах, работающих параллельно. Каждый комплекс содержит конвейер из четырех транспьютеров, одновременно выполняющих моделирование одной схемы. При этом достигается высокая скорость обработки данных. Назначение транспьютеров следующее;

Транспьютер^ выполняет Функции очереди событий, ведет списки изменений на входах элементов исследуемой схемы, определяя процесс лрохохяения сигналов по ней.

Транспьвтер_2 обрабатывает схеинув карту моделируемой схемы, распределяя сигналы на соответствующие подсхемам транспьютеры.

Транспьютер^ {группа транспьютеров 1...п, на которых декомпозирована исходная схема) выполняет непосредственно моделирование -определяет влияние соответствующего входного сигнала на выходное состояние соответствующего элемента и передает эти изменения на транспьютеру.

Транспьютер^ определяет появление новых событий и передает их транспьютеру_1.

Рассматривается возмохности подключения отдельных программных и аппаратных модулей САПР, реализованных на транспьютерах, в существующие сквозные системы автоматизированного проектирования БИС,

Основным итогом второй главы является выбор архитектуры мультитранспьютерной сети для задачи логического моделирования, генерации и анализа тестов.

- и -

В третьей главе описывается алгоритмы моделирования цифровых схем и генерации тестов, адаптированные для транспьй-терных систем. Приводится распараллеливание алгоритмов на основе принципа расширенного параллелизма для реализации их на параллельном языке программирования OCCAM.

Программы Функционирования различных транспьютерных процессорных элементов могут быть представлены в виде параллельных процессов в общей программе, составленной на языке OCCAM. Зто дает возможность описать алгоритма моделирования в общем виде. При реализации этих алгоритмов в виде программ, естественно, следует учитывать принятое распределение функций между транспытрными процессорными элементами и оформить соответствующие процедуры в виде параллельных процессов.

Предлагается использовать событийный интерпретативный алгоритм моделирования в следующих модификациях:

1. Моделирование с нулевыми задержками. S процесе выполнения моделирования используется список активных элементов HF и таблица значений сигналов SF. Иоделирование с нулевыми задержками выполняется только в статическом режиме.

2. йоделирование с единичными задержками. В процессе выполнения моделирования используется два списка элементов WF1 и WF2, таблицы текущих SF и вычисленных SR значений сигналов.

3. Моделирование с произвольными Фиксированными задержками элементов. При моделировании с произвольными 'Фиксированными задержками элементов предполагается, что все элементы моделируемой схемы могут иметь известные Фиксированные задержки, различающиеся в зависимости от входа. Значения задержек элементов и время такта входных сигналов задаются в Фиксированных единицах - микротактах, В процессе выполнения моделирования используются несколько списков элементов HF(st) и несколько таблиц сигналов SF{a), где в - количество микротактов в такте.

Для реализации системы параллельного логического моделирования используется рад алгоритмов построения тестов. При построении тестов можно выделить три принципиальных задачи: выбор множества рассматриваемых неисправностей; реализация алгоритма псевдослучайного синтеза тестов; реализация алгоритма регулярного синтеза тестов. При создании подсистемы регулярного синтеза тестов на основе транспьютерной сети отдается предпочтение алгоритму FAN.

Для оценки эффективности применения множества тестовых воздействий используется величина полноты теста на множестве входных

контактных неисправностей.'

Р = М / N5 I 1001, где Р - значение полноты тестов в %•, N¡1 - число одиночных контактных неисправностей, обнаруженных тестом Т; N5 - обдее число одиночных контактных неисправностей в рассматриваемой схеме.

Представленное соотношение вычисляется при моделировании всех неисправностей схемы, когда для каждой неисправности определяется, обнаруживается ли она исследуемым тестом.

В основе методов ускоренного моделирования неисправностей лежат следующие концепции:

- выявление эквивалентных неисправностей;

- анализ условий доминируеиости и подчиненности неисправностей;

- возможность одновременного получения в используемой для моделирования вычислительной машине результатов логических операций над многоразрядными операндами;

- возможность моделирования для каждой неисправности Р не всей схемы, а только ее части, в которой под влиянием неисправности Р значения сигналов отличаются от значений сигналов исправной схемы.

Значительное ускорение работы процедур анализа полноты тестов достигается при параллельном моделировании неисправностей. В основе данного метода лежит тот Факт, что при нивелировании ря определенных значений сигналов используются главным образом логические операции вычислительной машины, которые выполняется над М-разрядными операндами. Благодаря этому за один такт работы процедуры моделирования можно получить значение сигналов в N схемах, имеющих одинаковув структуру и одинаковое множество элементов.

При использовании сети транспьютерных процессорных элементов в параллельном моделировании обеспечивается дополнительная возможность сокращения времени анализа полноты тестов. В предлагаемой системе рассматривается одновременное параллельное моделирование неисправностей в нескольких транспьютерах. Такой подход оказывается наиболее эффективным, При реализации модели неисправностей в этом случае применяется КИ транспьютерных элементов, разделенные на группы по К транспьютеров. Каждая из групп транспьвтеров применяется для реализации моделирования 32 неисправностей. При К=1 в применяемом транспьютере используется обычный алгоритм параллельного моделирования неисправностей. В этом случае идеальная система обеспечивает сокращение затрат времени на моделирование по сравнению с последовательной модель® в 3211 раз.

В работе предлагается смеаанная схема моделирования, когда в каждой группе для моделирования очередных 32 неисправностей применяется несколько транспьютеров. В каждой группе транспьютеров реализуется конвейерный метод моделирования. Таким образом, в смешанной модели обеспечивается трехмерное распараллеливание вычислений:

- в одном (шинном слове одновременно рассматривается 32 различных значения;

- модель работает по конвейеру, в котором используется К транспьитеров;

- I конвейеров работает независимо друг от друга, обрабатывая значения сигналов в схемах с различными неисправностями.

В результате в идеальной снеинной системе моделирования неисправностей достигается сокращение затрат на моделирование по сравнении с последовательной моделью в 32Ш1 раз. Так как при реализации сме1анного метода моделирования сравнительно просто обеспечивается независимость выполнения процессов в группах процессорных элементов, то на практике этот метод позволяет получить результаты, которые оказываются значительно ближе в идеальному случай, чем при реализации метода декомпозиции и конвейерного метода с параллельным моделированием неисправностей.

Основной итог третьей главы разработка алгоритма моделирования для системы параллельного логического моделирования ВИС для универсальной 8ВМ с мультитранспьютерным акселератором.

В четвертой главе описывается структура системы параллельного логического моделирования и генерации тестов и подсистема ускоренного логического моделирования ЕЖ, для реализации на IВН РС/АТ с мультитранспьютерным акселератором, которые являются практическим результатом данной диссертационной работы.

Программный комплекс системы параллельного логического моделирования, генерации и анализа тестов содержит следущие основные блоки:

- библиотека описаний элементов цифровых схем, банк данных (хранятся в ПЭВМ и при необходимости передаются в транспьютерный ускоритель);

- программа моделирования БИС (выполняются на ускорителе);

- программы генерации и анализа тестев (выполняется на транспьютерном ускорителе);

- мониторные и сервисные программы (выполняются на ЙЭБЙ).

В системе предусмотрены специальные средства, обеспечивавшие взаимодействие базовой ПЗВИ с транспьютерным ускорителем:

- передачу описания схемы в ускоритель;

- передачу входных воздействий на модель;

- получение выходных реакций модели;

- передачу списка проверяемых неисправностей;

- получение списка проверенных и непроверенных неисправностей.

Основу системы составляв спеяувдие программы:

- программа подготовки выполнения основных программ;

- пакет программ структурного анализа;

- пакет программ моделирования;

- пакет программ генерации тестов;

- программа оценкн полноты и корректности тестов;

- отладчик схем.

Основными Функциями зтих программ системы являвтся:

- инициализация моделей ЦС;

- моделирование испытываемых схем;

- Формирование диагностических сообщений о нару1ениях временных соотноаений;

- построение -тестов для схем;

- оценка полноты тестовых последовательностей и получение списков необнаруженных неисправностей;

- анализ корректности тестовых последовательностей;

- получение диаграмм сигналов в лкбой точке ЦС,

йоделирувзие программы являйт-ся наиболее важной частьв системы,

т.к. производительность всей системы определяется в основном скорость» моделирования ЦС. В целях оптимизации эксплуатационных характеристик предусмотрены несколько различных программ событийного моделирования:

- моделирование без учета задержек срабатывания элементов (обеспечивает наибольаув скорость вычислений);

- моделирование с единичными задержками срабатывания элементов (обеспечивает более адекватное моделирование последовательных схем и многофазной синхронизации);

- моделирование с реальными задержками сигналов (обеспечивает наиболее адекватнув работу моделей ЦС);

- моделирование в 2-значной и многозначной логике в зависимости от необходимости учета неопределенных состояний элементов схем, типа моделируемых схем (ЗОЯ, ТТЛ, ШП ...), а так*е моделей неисправностей (константные, динамические).

В зависимости от типа ЦС, элементной базы, ' размерности схемы, могут быть Еыбраны те или иные методы моделирования,

Порядок работы системы следувдий:

1. Из архива вне!ней САПР или из описания ЦС выделяется информация, необходимая для построения модели схемы, генерации и анализа тестов, и передается в ПЗВМ через интерфейсный канал или магнитный носитель.

2. Подготовленные данные обрабатывается входным транслятором системы и преобразуется в стандартный внутренний Формат системы.

3. Основные программы системы на основ» внутреннего представления схемы и библиотеки системы формируит модель ЦС, анализирувт ее характеристики, осуществляют моделирование, генерация и анализ тестов.

4. Выходная информация используется выходным транслятором системы для построения программы испытаний ЦС.

Для реализации данной последовательности действий используется специально разработанный язык управления работами системы. Команды этого языка могут быть представлены пользователем в явной форме, либо с понояьм командного мен» монитора.

Анализируется эффективность применения транспьвтерной сети для решения задачи моделирования, генерации и анализа тестов. Предлагается несколько вариантов построения комплексов САПР с использованием транспьвтерных акселераторов и разработанной подсистемы ускоренного логического моделирования БИС.

Разработан макетный образец системы моделирования, генерации и анализа тестов на базе IBH PC/AT с мультитранспьютерным акселератором, работавший в интерактивном региме.

По реальным замерам времени работы системы (для различных ЦС серии И300Б) получено быстродействие моделирования 350000 вент./с на одном транспьютере Т800. Процесс моделирования ведется одновременно для 32 неисправностей. Такая скорость моделирования позволяет применять технологи» построения тестов путем моделирования псевдослучайных наборов крайне эффективно. Очевидно, что производительность мультипроцессорной системы с £4 транспьютерами на данной задаче составит порядка 20 нлн.вентилей/с.

Основным итогом четвертой главы является практическая реализация результатов исследования в Енде прикладной подсистемы.

В заключении излагаются основные выводы и результаты диссертационной работы.

В р и л о * е н и я к диссертационной работе содержат распечатки текстов программ макетного образца подсистемы ускоренного логического моделирования БИС, язык описания моделируемой схемы, библиотеки моделей используемой элементной базы И300Е, схемы для тестирования программного обеспечения, результаты работы макета системы на тестах,

ОСНОВНЫЕ ВЫВОДЫ й РЕЗУЛЬТАТУ РАБОТЫ

Задача, поставленная е данной работе по разработке принципов построения системы параллельного логического моделирования ВИС боль-мй размерности, обеспечивающей моделирование, генерации и анализ тестов для персональной ЗБИ типа IBS PC/XT, AT с мультитранспьютерным акселератором, выполнена. Получены следующие основные результаты:

1. Разработан модифицированный алгоритм событийного интерпрета-тивного асинхронного логического моделирования цифровых схем для реализации на конвейерных мультитранспьютерных комплексах. Применение данного алгоритма повысило адекватность результатов моделирования, сократив при этом время обработки событий.

2. Приведена структура мультитранспьютерных комплексов для реализации поставленных в диссертационной работе задач, Такой комплекс содержит конвейер из четырех транспьютеров (каждый в свой очередь может представлять собой группу транспьютеров), одновременно выполняющих моделирование схемы, С целью обеспечения возмохности развития системы и оптимизации отногения стоимость/производительность предусмотрена возможность модульного построения программных н технических средств системы. При зтом, в зависимости от потребности пользователя и конкретного рабочего места, е системе мохет быть применено соответствующее количество транспьютеров.

3. Предложен метод декомпозиции исходной схемы БИС на про-

цессоры при помочи анализа схемы и минимизации целевой Функции, за-висяшей от числа связей между декомпозированными частями схемы, "расстояния" между элементами и т.п.

4. Предложен модифицированный метод Фиксированных приращений для изменения недельного времени в системе, испояьзуяшии элементы распараллеливания вычислений, обеспечивавши эффективность при анализе схем на большом интервале времени.

5. Разработаны оригинальные структуры данных, язык внутреннего описания элементов и всей БИС, модели элементов, объединенные в библиотеку -элементов БИС, позволяйте с минимальными затратами памяти осуществлять моделирование.

6. Предложена структура системы параллельного моделирования БИС, включавшая разработанную систему в качестве подсистемы.

Создание версий систем моделирования, генерации и анализа тестов на транспьютерных сетях позволяет значительно расширить возможности существующих САПР БИС. При этом обеспечивается:

- высокая скорость'выполнения задач моделирования, генерации и анализа тестов за счет применения специализированных аппаратных средств и адаптированных для них модифицированных алгоритмов;

- сокращение цикла проектирования;

- увеличение объема проектируемых схем; . - высокий уровень сервисных средств;

- высокая надежность применяемой при работе САПР аппаратуры;

- разгрузка централизованных баз данных мо|ных универсальных ЭВМ от хранения промежуточной информации;

- снижение соотношения стоимость/ производительность по сравнений! с нетранспьютерными версиями,

В настоящей работе нашли свое отражение алгоритмы и методы, которые легли в основу разработанной подсистемы ускоренного логического моделирования ВИС. В качестве основополагащего принципа был выбран принцип расширенного параллелизма. Этот принцип, предполагавший распараллеливание процесса вычислений на каждом шаге выполнения алгоритмов, был применен автором к логическому моделированию, генерации и анализу тестов ВИС.

Система параллельного логического моделирования на транспьютерной сети может быть использована для моделирования, генерации и анализа тестов БИС большой размерности на основе элементов любой конструкции и технологии, в рамках имеющейся системы проектирования БИС.

ПУБЛИКАЦИИ ПО ДИССЕРТАЦИИ

1. Черников C.B., Наратов C.B. Функциональное тестовое диагностирование комбинированных схем логического управления // Актуальные проблемы создания интеллектуальных САПР PSA и СБИС: Тезисы докладов Всесоюзной »колы-семинара молодых ученых и' специалистов (Крым, 1939) - Воронеж, 1989. - с. 39-92.

2. Левин A.C., Черников C.B. Система логического моделирования БИС, построенная на принципах расвиренного параллелизма II Методы искусственного интеллекта в САПР: Тезисы докладов Всесоюзной iko-ли-семинара молодых ученых и специалистов (Крым, 1990} - Воронеж, 1990. - с. 79-81.

3. Яевин A.C., Черников C.B. Система ускоренного логического моделирования цифровых устройств // Автоматизация проектирования PSA и ЗВА: Тезисы докладов. Пенза, 1990. - с. 46-48.

4. Черников C.B., Кандауров 8.Г. Система,.ускорявшая логическое моделирование БИС II Интеграция системы целевой подготовки специалистов и автоматизированных технических систем различного назначения: Тезисы докладов международной конференции. - И., 1990, -с. 54-55.

5. Черников C.B. Система параллельного логического моделирования // Новые информационные технологии в проектировании: Тезисы докладов Неждународной вкояы молодых ученых и специалистов (Крым, 1991) -Кинск, 1991. - с. 72.

6. Диалоговая информационно-поисковая подсистема схемотехнического проектирования / Туляков B.C., Черников С.Б.: Шй. - 1985 -10с.! ИИ. - Библ. 3 назв. Рукопись деп. в ВИНИТИ 13.02.86, N 1082-686.

7. Создание система моделирования никразлектроннэй аппаратуры специального назначения / Гаориозов E.L, Левин A.C., Черников C.B. и др.: Отчет о НИР I Московский институт электронного мавинострое-ния, ГР N 01.840.051.494; йнв. N 02870049467. - К., 1987. 42с.

8. Chernicov S.V., Candaurov Y.G. Systes for logic siaulation of LSI // The integration of purpose specialists training systeas and autoiätiori technical systes of variouse purpouse: The theses of reports of integrations! coTifererice. - Hascow. - 199Ö. p.52.