автореферат диссертации по радиотехнике и связи, 05.12.17, диссертация на тему:Методы синтеза отказоустойчивых структур процессоров цифровой обработки сигналов

Белорусский государственный университет

информатики и радиоэлектроники

УДК 631.3.019.3

Осипов Анатолий Николаевич'

МЕТОДЫ СИНТЕЗА ОТКАЗОУСТОЙЧИВЫХ СТРУКТУР ПРОЦЕССОРОВ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Специальность 05.12,17 - Радиотехнические а телевизионные

системы и устройства

АВТОР Е Ф Е Р А Т диссертации на соискание ученой степени каздндата технических наук

Минск 1998

Работа выполнена в Белорусском государственном униьерсит информатики и радиоэлектроники

Научные руководители:

академик ПАН Б,

доктор технических наук, профессор Достанко А.П.

доктор технических наук, профессор Конопелъко В.К.

Официальные оппоненты: доктор технических наук, профессор

Садыхов Р.Х.

кандидат технических наук Дворников В.Д.

Оппонирующая организация: научно-исследовательское конструктора

технологическое предприятие «Белмнкросиегемы» ИПО «Интеграл"»

Защита состоится VI марта 1998 г. в 14.00 на заседании совета защите диссертаций Д 02.15.02 в Белорусском государствен!! университете информатики и радиоэлектроники по адресу : 220027, Мин П. Бровки, 6.

С диссертацией можно ознакомиться в библиотеке университета. Автореферат разослан " " февраля 1998 г.

Ученый секретарь совета по защш

ОБШРЯ ХАРАКТЕРИСТИКА РАБОМ

Актуальность том. В настоящее время разрабатываются специализированные ьмкропршесссры, ориентированные на цифровую обработку сиг-чалов. Быстродействие таких процессоров при реализации алгоритмов обработки на порядок выда, чем быстродействие универсальных ьикрспро-десссров. Наблюдается постоянньй рост производства ( в среднем 30% в род) цифровых процессоров сигналов (ЦПС) и расширение областей их трименения. Во многах применениях отказ таких процессоров мзкет привести к катастрофическим последствиям и невосполнимом затратам.

Построение отказоустойчивых устройств обработки информации явля-этся слога ей научно-технической задачей. Это подтверждает анализ литературных источников, наличие специальных программ по разработке надежных систем и устройств за рубежом. Пути ее решения лежат в оптимизации структуры безызбьггочных процессоров, применении традиционных. и разработке новых мгтодов обеспечения отказоустойчивости, основанных на особенностях вычисления и реализаций алгоритмов обработки сигна-пов.

Таким образом, диссертационная работа, целью которой является синтез структур отказоустойчивых процессоров сигналов, является актуальней для науки и народного хозяйства Республики Беларусь.

Связь работы с крупные научными протраььвьд^, темзыи. Работа выполнялась в рамках следующих научных программ и заданий:

1. Республиканская комплексная программа 27.01р.

2. Республиканская межвузовская прохралле по фундаыентальньм исследованиям "Стимуляция", задание 02 "Исследование неравномерных итерационных алгоритмов".

3. Государственная научно-техническая програьма "Диагностика, ^едиданская техника и оборудование".

Целью диссертационной работы является разработка методов построения отказоустойчивых структур процессоров цифровой обработки сигналов.

Для достижения поставленной цели необходимо решить следуйте задачи.

1. Синтезировать структуры отказоустойчивых многопроцессорны? устройств обработки сигналов на основе резервирования и времени» избыточности.

2.Разработать метод контроля ошибок АЫ-кодами в арифьлэтическиг устройствах (АУ) процессоров сигналйв.

3.Синтезировать структуры процессоров сигналов с мальм* вычислительными затратами.

Научная новизна работы состоит в том, что автором предложены и развиты методы синтеза структур отказоустойчивых ЦПС с поточной, итеративной и ьвтричной архитектурам* на основе использования резервирования и временной избыточности. Разработан метод и устройство быстрого декодирования Ш-кодов для контроля арифметических сшибок в процессорах БПУ. Разработан метод синтеза быстродействующих процессоров сигналов на основе преобразования операции сложения N чисел в опера-цию сложения 1од2И чисел; предложен метод факторизации бинарных матриц по кодовому расстоянию, позволят»™ сократить вычислительную сложность .

Практическая значимость полученных результатов. Результаты проведенных исследований, в частности, метод синтеза отказоустойчивых процессоров БПФ и БПУ, БИС ЗУ с резервными и диагностическими схемаш использованы при выполнении совместных работ МРТИ с ПО "Интеграл" в рамках х/д 94-85. Программ факторизации бинарных матриц по кодовому расстоянию использована при разработке компьютерной программа фильтрации изображений для систем технического зрения в рамках протрами ""Стимуляция". ■ ■

Основные полсисения диссертации , выносшые на западу.

1. Метода, основанные на резервировании и временной избыточности, для синтеза отказоустойчивых структур процессоров БПУ и БПФ с поточной, итеративной и матричной архитектурами.

2. Метод контроля ьвюгократньк ари^мэтическлх сшибок АМ-кода»Л! в аря^мэтических устройствах процессоров сигналов.

3.Структура процессоров сигналов на основе преобразования суьм чисел и факторизации бинарных :«трнц.

Апробация работы. Материалы диссертационной работы докладывались на Всесоюзной НТК "Состояние и перспективы развития 1/икроэлектроннсй техники", Минск-1985, XXXVIII Всесоюзной научно-технической сессии, "¡освященной дню Радио, Москва-1983, научно-технической конференции "Задачи исследования и обеспечения надежности ЭЕМ", №шск-1985, науч-яо-технической конференции "Пути совершенствования технологических :троцессов, материалов и оборудования в производстве современных изделий радиоэлектроники", Шнск-1985, научно-техническсй конференции "Оздоровление лиц, подвергаихся радиационному воздействию", №мск-[\»*шь-1992, респуОликансксм совещании "Новые метода технического ди-згносшрсвания и прогнозирования остаточного ресурса конструкций и эборудования работающего под давлением",Новополоцк-1997, 2-сй мэаду-гародной научно-технической конференции "Совремэнныэ средства связи", Нарочь-1997.

Опубликованность результатов. По материалам диссертации опуСяи-совано 24 печатные работа, в тем числе 4 авторских свидетельства на «обретения, 7 тезисов докладов научно-технических конференций, 4 статьи, 9 научно-технических отчетов.

Структура и объем диссертации.

Диссертационная работа состоит из введения, пяти глав, заключения, :шска использованных источников и приложений, содержит 108 страниц основного шнинописного текста, 49 рисунков, 16 таблиц, 15 страниц трилажвний. Библиографический список состоит из 119 наименований литературных источников, оаиий оОг'ем работа составляет 181 машинописных гтраниц.

СОДЕРЖАНИЕ РАБОТЦ

Во введении и общей характеристике работы обоснована актуальность проблемы, сформулированы цель и задачи исследований, приведем краткое содержание работы, налажены основные результата и попажени; выносимте на залягу.

В первой таге отмечена динамика развития процессоров, расширения области их применения, выявлены тенденции совершенствования архитектуры процессоров. Проведем мй анализ показал, что обеспечение отказоустойчивости без учета особенностей структур процессоров приводит к значительному росту дополнительных вычислительных затрат. Исходя иг этого определены пути решения задач исследований, которые лежат г применении традиционных и разработке новых методов обеспечения надежности, основанных на учете особенностей функционирования процессоров/ алгоритмов обработки сигналов, необходимости повышения быстродействия.

Во втсрай mase рассматриваются вопросы построения отказоустойчивых структур процессоров сигналов (ВПФ и БПУ с поточной, итеративной и матричной структурами), ислользукшие однородность алгоритмов, структурную и временную избыточность многопроцессорных архитектур.

Контроль сшибок в матричных процессорах выполняется с использованием модифицированного метода пересчета сдвинутых операндов, кото-рьй учитывает особенности выполнения алкэритъа БПФ на матричном процессоре. Метод основан на использовании временной избыточности: данные, поступайте на вход процессора,' пересчитываюгся дважда. Первый раз информация обрабатывается в том виде, в котором она поступила i устройство. Второй раз осуществляется вычисление данных, переставленных соответстауадим образом. Сравнение результатов, полученных в! основном и проверочном тактах, позволяет идентифицировать отказ и cCqií, Определить местоположение отказавшего АУ. Разработаны способы перестановки входных данных. Для данного метода предлсикэны устройстве контроля сшибок для подключения резервных арифметических устройств . Расчет надежности показал, что использование данного метода позволяем значительно увеличить враля безотказной работы. Для процессора с №=1( бремя безотказной работы увеличилось на 18%. Показано, что доля до-

юлнитальных времзнных затрат уменьшается с ростам числа отсчетов и ¡ри достаточно больших М незначительна.

Развит метод коррекции отказов в итеративных процессорах, отли-!зющихся однородность!} зла.-^нтов. На каждой итерации осущэствляется араллельпая работа резервных АУ и нескольких основных арифметических 'стрсйств, сравнение их результатов , получение информации оО отказе. 1а последуицк итерациях с псмощьо резервных АУ производится дуб-[ирование других основных АУ. Число резервных выбирается таким сСра-КМг что за весь период вычисления БПФ(БПУ) контролируется все основ-ые АУ. Предлогена структура относительно простого отказоустойчивого ггеративного процессора .

Развит метод скользящего резервирования для синтеза отказоустсй-иеых структур процессоров БПУ и БПФ с поточней структурой. Сущность етода заклинается в тал, что однотипнь1е арифметические устройства роцесссра резервируются одним элемэнтсм, который мзяет заманить люда отказавший. Разработаны схема контроля, позволяйте заменить об-аруженные неисправные элементы на дополнительные исправные. Анализ ппаратурных затрат и надежности позволяет сделать вывод ,что кон-роль осуществляется без ухудаения Сыстродействия при небольших аппа-атурных затратах.

В >грвтьей пиве предлагается метод контроля многократных соибок ари<|мзтических устройствах процессоров ОТ-кодаш. Рассмотрены груктуры процессоров сигналов с АЫ-кодами, предложено устройство онтроля, проведен сравнительный анализ по быстродействию.

Метод для контроля ошибок АМ-кодв&м основан на умножении кодово-в слова на проверочный модуль и последующей обработке полученного одпрсма ксьСинационныл! схемами. Это позволяет увеличить СЫстрсдей-гвие устройства контроля.

При декодировании обнаружение сшибок осуществляется умнакением 1 некоторый проверочный модуль С , вьСираеьый из соотношения:

С (1)

}е л — 5, А -

количество разрядов кодового слова, й — некоторое целое чис-порссадагаяй модуль.

Декодирование выполняется умножением кодового слова I на проверочный модуль С :

г = 1-С = А-Ы-С (2)

Признаком отсутствия сшибки Е является одновременное выполнение условий в слове 2 :

I

О

(3)

если длина С < к

где г, — проверочные разряда; Л^"— число, полученное в результате декодирования в первых к разрядах; — максимальное значение кода-руемзго числа.

В противнем случае, происходит исправление ашбок. Для определения местоположения ошибки определяется вычет V по модулю 2" произведения 1С и модуль М:

У=<JC>mod2" = N + EC^, ...

(4)

М^йЫ+ЕС1,

где ЕС' и ЕС1 — части вектора сшибки, располагавшиеся в вычете V и в модуле М, соответственно. Определение вычета и модуля не требует выполнения каких-либо операций, так как в первых п разрядах двоичного произведения располагается вычет, а остальных — модуль. Их разность содержит информант об ашбках (синдром). При 0=1 синдром равен;

5 = = -Ы-ЕС1 =£С' -ЕС1 (5)

При наличии однократной сшибки синдром 3 содержит каьлЗинацию нулей или единиц длины г . Эжр свойство синдрома, (наличие Однонаправленной сшибки, расположение которой однозначно связано с местоположением сшибок), используется для их исправления. Местоположение 1-го разряда, в котором произошла.однократная ошибка, равно:

1, (6)

где j — нсмер крайнего справа разряда однонаправленной сыиОки, к — дцина проверочного' модуля С.

При возшжновении многократной сиибки длина однонаправленной мибки меньше г. Их исправление выполняется последовательно. Местопо-гсжение первой оиибки определяется из соотношения:

i » j - (г - Пц. )"1 , (7)

где Шк« - нсмэр крайнего с права разряда проверочного модуля С, в котором оканчивается пачка к*. Затем процедура декодирования повторяется. .

Для упрощения определения знака сшибки и длины нулевой пачки синдром представляется в минимальном арифметическом представлении jrdn(S).

Определение знака сиибки выполняется в соответствии с правилЬм : шибка является положительной, если в ошибочном разряде min(S) аходатся [ОД] и отрицательной, если в авибочном разряде ntin(S) на-одится [-1].

Метод исправления сшибок по полученному синдрому S состоит из дедугацх этапов:

1. Определяется min IS). .

2. По min(5) выделяется однонаправленная ошибка, состоящая из улей. В выделенной комбинации крайние нули справа и слева объединятся

3. Определяется местоположение i-ovo разряда, в котором прсизош-з ошибка в соответствии с (б) или (7).

4. В соответствии с правилом 1 определяется знак сшибки.

5. Производится исправление первой ошибки в кодовом числе I.

6. Кодовое слово умножается на проверочный модуль С . Если имэ-гся сиибки процедура их исправления повторяется. В противном случае гкодарование закончено.

Проведенный анализ методов контроля арифметических ошибок AN-эдамл показал, что быстродействие декодера методом умножения на эоверочный полином линейно зависит от длины кодового слова и сокра-

временные затраты в п/2 раз при исправлении ошибок по сравнению

С методам циклических сдвигов вычетов , широко используемом в теории АН-кодов. фсме того, метод умножения на проаерочный полином мажет бить использован при декодировании других классов арифметических ко-до^. Синтезировано устройство для контроля арифметических ошибок.

Четвертая гяаза посвлшана построению отказоустойчивых структур памяти на основе БИС ЗУ с резервным! и диагностическими схемам-!, рас-псшсйзеннььи на кристалле.

Предлагается два способа построения отказоустойчивых БИС ЗУ: БИС ЗУ с внешней диагностикой (диагкостические схемл находятся вне прибора памяти) и БИС ЗУ с автодиагностикой (диагностические схемл находятся на кристалле ВИС памяти).

Отличительней чертей БИС ЗУ с вившей диагностикой является наличие на кристалле резервных элементов памяти и схем для хранения отказавшее элементов. Контроль памяти реализуется как совокупность внешних программно-аппаратных средств и производится в специально от-веденныэ для профилактики промежутки времени. Для этой ли воамажно использование диагностических средств, ииеивихся в системах измерение при производстве и системах памяти при эксплуатации.

Бис ЗУ с внешней диагностикой помимо обычных режимов работы (запись, считывание, хранение) имеют специфические режимы:

1 .Проверка. занятости резервных апементов памяти. В этом режиме определяются резервные элементы, которые еще не Сыли использованы для замены неисправных.

2. Проверка годности резервных элементов, которые выбраны для замены. Это позволяет исключить воэмзжность использования неисправных резервных элементов, что сокращает временные затраты на профилактические работы.

3.Подключение резервных элементов и опшшение неисправных.

Предложено использовать схеъы с дополнителъныли выводами- и с

трехзначной (трехуровневой) дошкой. В качестве програьмфуелых эле-центов испсшьэушся плавкие вставки, что позволяет применять стандартные программаторы и резервные элементы, имеющееся в,приборах памяти доя повышения выхода годных при производстве.

Контроль ВИС памяти с автодиагностикой предлагается организовать схемаьи, растюлсмаенньм* на одном кристалле с основными и резервными

пементаш хранения. Тестирование ВС ЗУ С автодиагностикой при эксплуатации мсяно проводить не только в специально отведенныз прсмежут-и времени, но и в периода, когда обращение к БИС памяти не происходи1. Увеличение частоты контроля повмпает надежность функционирования У. Рассмотрены вопросы выбора тестов контроля и их реализация. При ыбере теста контроля предлагается исходить из простоты схемной реа-изации и возможности обнаружения основных отказов. Показано, что росто реализуемые линейные тесты "п", обнаруживает Сольпинство неис-равностей.

В БИС ЗУ с автодиагностикой все рив-а-ы контроля (нлбср свободных езервных элементов, проверка годности резервных, подкпшение резервах) осуществляется автоматически. Вклшение схем тестирования осувда-твляется либо с помацью дополнительного вьвода, либо с псмэщью до-опнительного блока диагностической логики.

Анализ надежности блоков памяти, реализованных на ВИС ЗУ с авто-иагностиксй показал, что они обладают приблизительно равными надех-ыбм характеристиками по сравнению с блоками памяти содерж?илш уст-сйстза обнаружения и исправления ошибок. Однако быстродействие бло-

ов памяти на БИС ЗУ с автодиагностикой значительно вьше.

Петая хпава посвлщэна синтезу процессоров сигналов на основе

реобразования суьм чисел и факторизации бинарных матриц , позвсяяю-ему сократить вычислительные затраты.

Предлагается метод факторизации! бинарной матрицы, который осно-ь®ается на сравнении вектср-строк по кодовому расстоянию и состоит 3 следупгих этапов.

Этап 1. В исходной бинарной матрице выделятся пара строк с ми-имальньм (при си^н-с!™*) или максимальным (при с^^п-с!^) кодовьм зсстоянием. Из оставшихся строк выделяется очерёдная пара векторов, арактеризукщаяся минимальным (максимальны^) кодовьм расстоянием, рсцедура продолжается до тех пер пока в исходной матрице не Судут ацелены все строки.

Этап 2. Исходная матрица представляется в виде произведения аух матриц-сомнсжителей, Во зторой ьатрице-ссмнсяителе вместо вьще-?нных вектор-строк Ад и ^ запишвакггея последовательно : совпавшие ,* или несовпавдие элементы выселенных строк . На остальных па-

зициях строк записываются нули. Далее записывается вектор-строка А«!* г вычисленная -в поле [-1,0,1], как дополнение строки к строке ¿\. Строка * определена в поле [-1,0,1), как дополнение строки А** к строке А, . В соответствии с правилом умножения готриц формируется первая матрица-сомнаштель, которая содержит в строках не более двух единиц.

Исходная матрица Н после выполнения первого и второх'о этапов преобразования представляется в виде произведения двух слабозапоп-ненных матриц Но и Н].. Первая штрица-сашажитель содержит в столбцах не более двух единиц и дальше не может быть фахторизована. Вторая штрица-самножитель мзмет содержать в строках белее 2-х единиц и в большинстве случаев в дальнейшем макет Сыть фактсризована:

Этап 3. Вторая матрица сомножитель исследуется на кодовое расстояние. Если будет найдена хотя бы одна пара строк для, которой выполняется условие v ¿щи ^ 2 , то матрица-ссмнсскит&ль мажет Сыгь разложена на слабозапсшненные матрицы. Процедура факторизации продолжается до тех пер пока в последней матрице-соынсиителе нельзя будет выделить пару строк, удовлетверяюцим вышеприведенному условию. Разработана программа, реализующая алгоритм факторизации по кодовсму расстоянию.

Достоинством метода является возможность фактсризовать матрицы произвольного размера и структуры , что в конечном итоге позволяет уменьшить количество арифметических операций.

При разработке структур быстродействующих процессоров, реализующих векторно-матричное умножение предлагается использовать, следунире свойство: операция арифметического сложения трех чисел в двоичной позиционной система счисления мажет быть преобразована в операцию арифметического сложения двух чисел. При этем время преобразования не зависит от длины обрабатываемых чисел.

Исследованы вопросы синтеза структур процессоров БПФ и БПУ по принципу представления промежуточных результатов операцией сложения двух чисел. Методика синтеза основывается на тем, что результаты вычислений на каждой итерации представляются двумя числами. Сложение двух операндов, каждый их которых представлен двумя числами выполняется следукицм образом:

У = Xi + Х2 + Хз + Hi = (Xi + Х2 + Хз) + X, "

=х*1 + х'2 + = Xм! + х"г , (8)

де х'гд = Xj,i © х2д Ф хзд ,

х'2,ы = xi.i'^.iV Х1Л-ХэдУ Хгд-Хэд ,

x"i,i = х'ь1 Ф X'2,i Ф х4 ,

х'Чы = x't,i*x'2,iV хЧд-х^дУ Х2'д'Х<Л .

Данные, получаемое вычитанием , вычисляются преоСразованием нычи-гаемэго в дополнительньй код. Прибавление единиц в шадаие разряда три представлении чисел в дополнительном коде осуществляется на по-атедней итерации. Числа коррекции, образушцеся за счет перевода от-лщательных чисел в дополнительный код во время вычисления ксоффиш-энтов Уолша, определяется по следупцзыу правилу:

1. В факториэованнсй штрице Усшша Hi следует заменить "1" на "О", "-1" - ка "1". Далее умнсяить полученную матрицу H'i на единичный вектср х\ - 11 ... 1. Полученная матрица H'j используется при вычислении числа hi = x'n'H'j.

2. В ьатрице Н2 заменить "Iй на и "-1" на "1" и вычислить hi= hi-H2 + х*п-Н'?-2 .

И так далее. Числа коррекции получаются после вычисления;

tiN-lV.!-^ хп-Н'п-2 + ... (9)

Анализ быстродействия гроцесссров БПУ и БШ> с поточней, итеративней и матричной структурами показывает, что длительность ш-палнения преобразования не зависит от длины.обрабатываемых чисел. Это позволяет увеличить скорость вькислений. Влярыд в быетрод^стши по сравнению с типовьм! схемаки возрастает с ростам длины чисел. Для матричных процессоров БПУ с №=>512 и к=8 вьигрып составляет 50%.

Рассмотрено обобщение преобразования операции арифметического сложения N в сумлу log2N чисел и предложены структуры цифровых процессоров на основе двоичных счетчиков. Показано, что процессоры достаточно просто реализуются для случая, когда N=2°.

В приложении 1 содержится. программа фактсриэа1$«1 матриц бинарных сигналов по кодовому расстоянию. Акт использования результатов работы на ПО "Интеграл" приведен в Приложении 2.

Основные результаты и выводы

1. предложен модифицированный мэтод сдвинутых операндов для синтеза отказоустойчивых структур матричных процессоров БПФ и БПУ , основа нкь& на пересчете операндов. Показано, что использование метода позволяет увеличить время безотказней работы процессора при незначительных временных и аппаратурных затратах.

2.Развит метод поэтапного резервирования в процессорах сигналов с итеративной структурой, основанный на пошаговом дублировании вычислений. Показано , что аппаратурные затраты на реализации мэтода по сравнению с шжоритарньы резервированием невелики.

3. Развит мэтод скользящего резервирования для синтеза отказоустойчивых структур процессоров БПУ с поточной организацией. Сущность метода заклшается в тем, что однотипные арифмзтические устройства процессора резервируются одним элементен, который мэжет заменить любой отказаашй. Показано, что применение мэтода не ухудшает быстродействие и требует небольших аппаратурных затрат.

4. Предложен метод контроля многократных сшибок в эриф «этических устройствах процессоров АН-кодаьи, основанный на умножении кодового слова на проверочный модуль, что позволяет сократить времен! а ге затраты на декодирование в п/2 раз. Показано, что метод можно использовать при декодировании других классов А№-кодов. Предложено устройство для контроля арифметических ошибок.

5. Развит метод построения отказоустойчивых структур ЗУ процессоров сигналов. Супность мэтода состоит в использовании в БИС ЗУ резервных и диагностических схем. Показано, что системл памяти, реализованные на данных БИС ЗУ, характеризуется более высоким быстродействием при приблизительно равных параметрах надеясностм по сравнению с

jiCTta4ii.ii, содержавши БИС устройств обнаружения и исправления оши-ок.

6. Цредяожен метод синтеза процессоров сигналов на основе лреоб-авования операции сложения N чисел в операцию сложения 1од2Н чисел, то позволило повысить быстродействие процессоров БПУ и БПФ с различ-сй структурой; показано, что вьигрьет в быстродействии увеличивается

ростом длины обрабатываемых чисел.

7. Предложен алгоритм факторизации штриц бинарных сигналов, по-воляищй факторна^овать матрицы произвольного размера и структуры, ьеньшить вычислительную сложность. Признаком факторизации является одовое расстояние между строками исходной матрицы.

Основное содержание диссертации отражено в работах:

1. A.c. »1543431. Устройство идентификации текстовых изображе-ий. ЯЦ/к Ю.К., Достанко А.П., Осипов Д.Н., Дсыаренок Н.И., Хсмм .С., Всйтас А.,П. Б.И. № б 1990г.

2.A.C. N1203596A Монопелько В.К., Осипов А.Н. Запоминающее уст-эйство., Бюл.1, 07.01.86.

3. А.С.1443552. Тишкевич A.B., Достаноко А.П., Осипов А.Н., До-аренок Н.И. Устройство бесконтактного иэьлгрения температуры объек-эв. -,08.08.88г.

4. A.C.1696467. Тишкевич A.B., Достанко А.П., Осипов .Н.,Васильев В.А. Устройство для фильтрации изображения объектов. -22.06.91г.

5. Конопелько В.К., Лосев В.В., Осипов А.Н. Использование при хзизводстве и эксплуатации резервных и диагностических схем в БИС /,А/ XXXVIII Всесоюзная научная сессия, посвященная дню Радио: Тез. жл. конф.- Москва,1983г.,ч.2, с.42.

6. Конопель ко В. К., Осипов А.Н. Матричный процессор, устойчивы? к отказам и сбоям эксплуатации.//Задачи исследования и обеспечения надежности ЭШ : Тез. докл. конф.- Шнек, 1985, с31.

7. Конопелько В.К., Осипов А.Н. Микропроцессорные ВС с резерв-№jmm апешнтаг-и.// Пути совершенствования тех. процессов, материалов И оборудования в производстве совремзнных изделий радиоэлектроники: Тез. докл. конф.- Минск, 1985г,т.2,с.4-5.

В. Осипов А.Н. Факторизация бинарных матриц по минимальному кодовому расстоянию.// Новые методы технического диагностирования и прогнозирования остаточного ресурса конструкций и оборудования, работаете го под давлением: Тез. докл. конф. - Новопалоцк,1997,с.69.

9. Осипов А.Н. Высокоскоростной процессор для вычисления быстрого преобразования Уопша.// Состояние и перспективы развития ылкро-Зяекзроннсй техники: Теэ. докл. конф. - Шнек, 1985, часть 3,с.78.

10. Достанко А.П., Баженков В.В., Осипов А.Н., Шахлевич Г.М. Высокоскоростной алгоритм вычисления БПФ.// Новые метода технического диагностирования и прогнозирования остаточного ресурса конструкций и оборудования: Тез. докл. конф. - Новопслоцк.: 1997г.,с.68.

11. Конопелько В.К., Осипов А.Н. Использование модульных кодов, резервных и диагностических схем для повьшения надежности БИС // Разработка БИС ре программируем« ПЗУ с элементной избыточностью и устройств обнаружения и исправления ошибок для систем памяти: Отчет о НИР /Мин. радиотехн. ин-т (МРГИ); Руководитель работы Конопелько В.К.; № ГР 0184008i576. - Шнек,1985, ч.2, с.29-61.

12.Осипов А.Н. Применение арифмзтических кодов для исправления мноххэкратных сиибок в микропроцессорных устройствах// Разработка В1С секционированных макропроцессоров и запоьмнашях устройств с резервны« элементам): Отчет о НИР (закл.)/Мйн. радиотехн. ин-т МРТИ); Руководитель работы Конопелько В.К.; » ГР 01840081575. - №шск,1987, 4.2., с.7-10.

13.Осипов А,К., Конопелько В.К. Огказоустайчивьге микропроцессоры цифровой оСработки информации// Разработала методов введения элементной избыточности в БИС ЗУ и мпфопроцесссры для повьшения надежности и выхода годных : Отчет о НИР /Мин. радиотехн. ин-т (МРТИ); Руководитель работы Конопелько В.К.; № ГР 01850078258, 1986, ч.2., - 22с.

14.Конопелько В.К.,Осипов А.Н. Разработка ШС секционированных ««ропроцесссров и запсминаших устройств с резервными алемэнтаыи: >гчет о НИР /Мин. радиотехн. ин-т МРТИ); Руководитель работы Коно-гелъко В.К.;'» ГР 01840081575. - Идаск,1987, ч.1., 2бс.

15.Баженков В.В., Осипов А.Н., Клим С.Д., Варфоломеев В.М. Исследование процессов фазового разделения многокомпонентных жидких ред в потоке мощного ультразвукового излучения: - Отчет о НИР/Мин. >адиотехн. ин-т (МРТИ); Руководитель работы Боженков В. В.; NTP .9962423, Минск,1996, 49с..

16.Осипов А.Н., Дсшренс* Н.И., Тишкевич A.B. Исследование не->авнсмерных итерационных алгоритмов восстановления изображения и ско-юсти их сходамэсти в системах технического зрения: Отчет о НИР/ >адиотехн. ин-т (МРТИ); Руководитель работа Дсшренок Н.И. ;ГБЦ '312/95,N ГР 19961930, Мн.:1995, 42с.

17.Осипов А.Н., Костюк С.С. Исследование процессов фазового раз** !еления многокомпонентных жидких сред в потоке направленного ультра-шукового излучения: Отчет о НИР/Шн. радиотехн. ин-т (МРТИ); Руково-ктель работы Шахлевич Г.М./Ы ГР 19962624,Мн.: 1996, 57с..

18.Конопалько В.К., Осипов А.Н. Создание интегральных ВС памяти » схемной компенсацией дефектов производства и эксплуатации// Отв. [сполнитель - В. К. Конопель ко /Отчет по НИР № ГР 01830000219. -[РТИ.1984. - 37 с.

19.Кэнопелько В.К., Осипов А.Н. Разработка методов введения зше-ентнсй избыточности в ЕИ; ЗУ и микропроцессоры для повьшения надеж-[ости и вшода годных //Отв.исполнитель - В.К.Конопелько / Отчет по ИР № ГР 01850078258. Т.1,2. - МРТИ.1986. - 164 с.

20.Никсшаенко A.A., Осипов А.Н., Горбань П.И., Скачко А.И. , Птник Г.Д., Кадацкий Э.С. Автоматизированный комплекс в оздсровлении аселения в условиях санатсрия-про^отактория// Оздоровление и сана-орное лечение лиц, подвергшихся радиационное воздействию: Тез. ркл. кдаф. - Минск-Гомаль-92,с.63.

21.Осипов А.Н., Конопелько В.К., Чередник Б.Г. Способ фактсри-ации бинар11ых матриц произвольного размера/ №шск, 1997. - бс.-Деп.в елИСА, д1Э97-37 от 06.10.97.

22.Бсяеенков В.В.,Кракасевич С.В.,Костюк С.А., Осипов А,Н. Контроль арифметических оозиОок АЫ-кодами/ М-гнск, 1997. - 4с.-Деп.в БалИ-СА, Д1997-40 от 06.10.97.

23.Осипов А.Н. Синтез высхжоскоростных цифровых процессоров ст налов/ Реферативный сборник БелИСА, 1997,вып. N6, с.80..

24.Осипов А.Н., Конопелько В.К., Чередник Б.Г. Факторизация шч риц бинарных сигналов по кодовому расстоянию // Известия Белорусской инженерией академ-м, 1997, N1(3)/1,с.78-81.

РЭЗШЭ

Ос1пау Анаталь М1кзлаев1ч. Метадо с1нтэзу адазваустсйзйвьк структур працэсарау лхчбавай апрашук! с!гналау.

Клшавыя словы: эдлваустойлхвасць, лшак, лрацэсар л!чОавай ап-рацоук1 стглалау, арьфлетычныя кода, кантроль паъылак, рэзэрвоваше.

Распрацаваны 1 разв1ты мгтадо с1нтэзу адмэваустсйл1Еьи структур працэсарау с1гналау з паточнай, ггэратыунай 1 матрычнай арх1тэ«гурам! на выснове рэзэрвовання 1 часавага лшку. Распрацаваны метад 1 пры-стасава1ие хуткага дэкадьравання АЫ-кодау для кантроля арыфметычньк памылак у працэсарах ХПУ. Распрацавана структура аджваустсйлгвай па-цяц! працэсарау з выкарыстаннем рэзервовых 1 доягнасдачкьк схем. Пра-панаваны мзтад фактарызацн! 01наркых штрыц по кодавай адлегласиД., та дазваляе скаращць вьтчальную складанасць. Распрацаван метод синтззу працэсарау л^чбавай апрацоук1 сл-гнала^ на выснове пе~ раутварэння апераи^й складакня N л!чба$г у 1одгЫ л1чСау.

РЕЗНЕ

Осипов Анатолий Николаевич. Метода синтеза отказоустойчивых структур процессоров ци4ровсй обработки информации.

Ключевые слова: отказоустойчивость, избыточность, процессу? цифровой обработки сигналов, арифметические кода, контроль адабок.

Разработаны и развиты методы синтеза отказоустсйчиных структур процессоров сигналов с поточней, итераоивнсй и штричней архитектурами на основе резервирования и временной изСьггочности. Разработан метод и устройство быстрого декодирования арифметических АН-кодов для контроля арифмэтических сшибок в процессорах БПУ. Предложена структура отказоустойчивой памяти процессоров с использованием резервных и диагностических схем. Предложен метод факторизации бинарных матриц по кодовому расстоянию, позволяпцто сократить вычислительную сложность. Разработан метод синтеза процессоров сигналов на основа преобразования операции сложения N чисел в операцию сложения 1од2М чисел.

SttMARÏ

Osipov Anatoly Hicolaevich. Methods of non-breakdown structure« synthesis of digital signals processors.

Key words: non-breakdcwn, redundancy, digital signals processors, arithmetic codes, reserve, errors control.

Methods of non-breakdown structures synthesis of signal processors with assenfcly-line, irtetative and matrix architectures based or reserve and structure redundancy developed. Fast decoding method anc device of AN-codes for arithmetic errors correction in FWT-procesaors proposed. Structure of non-brealcdcwn processor's memory using reserve and diagnostic circuits developed. Method of binary arrays factorisation by code distance proposed. This method make it possible to decrease calculative complexity. Method of digital signal on transformation of N-nurober addition into logjN-nunriber addition proposed.

Осипов Анатолий Николаевич

МЕТОДЫ СИНТЕЗА ОТКАЗОУСТОЙЧИВЫХ СТРУКТУР ПРОЦЕССОРОВ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Специальность 05.12.17 - Радиотехнические и телевизионные системы и устройства

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

«писано в,печать 03.02.98, Формат 60x84 I/IG.

•мага офсетная. Печать рфоетная. Усл.печ.л. 1,22. ,,-изд.л. 1,0. Тираж 90 экз. Заказ 63.

лорусский государственный университет информатики и радиоэлектроники

печатано в EOT?. 220027, Минск, П,Бровки, 6