автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Метод, алгоритмы синтеза и структурно-функциональная организация отказоустойчивых нейросетевых логических устройств

На правах рукописи

О

и"-34Ь е'ЗЗО

Калуцкий Игорь Владимирович

МЕТОД, АЛГОРИТМЫ СИНТЕЗА И СТРУКТУРНО-ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ ОТКАЗОУСТОЙЧИВЫХ НЕЙРОСЕТЕВЫХ ЛОГИЧЕСКИХ УСТРОЙСТВ

05.13.05 «Элементы и устройства вычислительной техники и систем управления»

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

1 2 ДЕН 2.

Курск - 2008

003457330

Работа выполнена в ГОУ ВПО «Курский государственный технический университет» на кафедре комплексной защиты информационных систем.

Научный руководитель:

доктор технических наук, профессор Лопин Вячеслав Николаевич

Официальные оппоненты: доктор технических наук Бурмака Александр Александрова ч

кандидат технических наук Леонов Евгений Иванович

Ведущая организация: Белгородский государственный технологический университет им. В.Г, Шухова

Защита состоится «Д 5'» декабря 2008 г. в •00 часов на заседании совета по защите докторских и кандидатских диссертаций Д 212.105.02 при Курском государственном техническом университете по адресу: 305040, Курск, ул. 50 лет Октября, 94 (конференц-зал).

С диссертацией можно ознакомиться в библиотеке университета.

Автореферат разослан «1Цг> ноября 2008 г.

Ученый секретарь совета Д 212.105.02 Е.А. Титенко

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. В настоящее время глобальная автоматизация различных технологических процессов и компьютеризация затрагивают системы, критичные к отказам компонент, и, как следствие, предъявляются всё более высокие требования к надёжности устройств вычислительной техники и автоматизированных систем управления. Среди общей массы задач своей важностью выделяются задачи управления в системах критического использования (например, системы контроля и обеспечения безопасности на АЭС), а также задачи скоростной обработки бинарных информационных потоков (кодирование, шифрование в реальном времени и некоторые другие). Эти задачи имеют жёсткие ограничения на точность, время решения и устойчивость к отказам используемых устройств. Парадигма нейронных сетей позволяет создавать устройства, удовлетворяющие приведенным требованиям, но препятствием для масштабного производства и внедрения устройств такого типа является отсутствие единых теоретических подходов к синтезу универсальных отказоустойчивых логических устройств.

Таким образом, возникает объективное противоречие между необходимостью разработки отказоустойчивых универсальных нейросетевых логических устройств и отсутствием адекватного подхода для решения задач синтеза отказоустойчивых нейросетей при ограничении на их структурную сложность.

Разрешение данного противоречия возможно при создании адекватных современным условиям и требованиям методов синтеза и их алгоритмизации как однородных, так и неоднородных отказоустойчивых сетей на нейроподобных элементах, а также универсальных логических устройств на их основе. Исходя из вышеизложенного разработка отказоустойчивых логических нейросетевых устройств является актуальной научно-технической задачей.

Объект исследования: универсальные нейросетевые логические устройства.

Предмет исследования: синтез отказоустойчивых иерархических сетей на нейроподобных элементах.

Цель диссертации: разработка метода и алгоритмов синтеза отказоустойчивых универсальных нейросетевых логических устройств с ограничением на структурную сложность.

Задачи исследований:

1. Анализ состояния вопросов создания универсальных логических устройств, научных разработок (методов синтеза, структурно-функциональной организации устройств) в этой области и анализ научно-технических предпосылок повышения отказоустойчивости таких устройств.

2. Разработка методов и алгоритмов синтеза универсальных отказоустойчивых нейросетевых логических модулей на однородных и неоднородных нейроподобных элементах.

3. Создание метода и алгоритма реализации периодических перестановок в бинарных информационных потоках универсальными нейросетевыми логическими модулями, разработка и исследование структурно-функциональной организации (СФО) нейросетевой системы и её программной модели.

4. Исследование взаимосвязи структурной сложности и внутренней сложности преобразований в иерархических нейросетевых системах и разработка алгоритма поиска квазиоптимальной конфигурации нейросетевой системы.

5. Разработка, тестирование и экспериментальная проверка качества функционирования универсального нейросетевого логического модуля (НЛМ).

Научная новизна результатов исследований:

1. Модифицирован существующий метод и разработан алгоритм синтеза отказоустойчивого базисного нейроподобного элемента, отличающийся уменьшенным числом двоичных элементов памяти за счет расширения множества отказов при сохранении уровня отказоустойчивости.

2. Созданы алгоритмы синтеза отказоустойчивых универсальных нейросетевых логических модулей на базисных нейроподобных элементах (НЭ), учитывающие ограничения на общую сложность модуля и сложность нейроподобных элементов.

3. Разработаны структурно-функциональная организация и алгоритмическая модель иерархической нейросетевой системы шифрования, позволяющие за счет использования особенностей обработки информации иерархическими нейросетевыми модулями повысить скорость выполнения перестановочных операций в бинарных информационных потоках.

4. Разработаны алгоритмы поиска квазиоптимальных конфигураций иерархических нейросетевых систем, учитывающие взаимосвязь структурной сложности и внутренней сложности преобразований в бинарном информационном потоке.

Достоверность результатов диссертации обеспечивается корректным и обоснованным применением положений и методов теории проектирования устройств ЭЦВМ и АСУ, математической логики и теории алгоритмов, теории множеств и графов, теории вероятностей, а также подтверждается имитационным моделированием с использованием зарегистрированных в установленном порядке программных средств.

Практическая ценность результатов исследований. Разработанные программные продукты позволяют синтезировать квазиоптимальные по уровню отказоустойчивости конфигурации как базисного нейроподобного элемента, так и сложных иерархических систем на однородных и неоднородных нейроподобных элементах (НЭ).

Разработана структурная схема и соответствующая алгоритмическая модель отказоустойчивого универсального НЛМ для реализации булевых функций двух переменных, корректно выполняющего свои функции при отказах базисных элементов. Они доведены до решений в виде

функциональных схем, позволяющих создавать специализированные устройства обработки бинарных информационных потоков, устройства логического управления и перспективные отказоустойчивые нейросетевые системы шифрования, работающие в реальном времени. Технические решения создают реальную основу для постановки ОКР.

На защиту выносятся следующие научные результаты

1. Модифицированный метод синтеза отказоустойчивого нейроподобного элемента с расширенным множеством отказов.

2. Алгоритм синтеза отказоустойчивого универсального нейросетевого логического модуля на однородных базисных НЭ, позволяющий находить квазиоптимальную конфигурацию нейросетевого логического модуля, учитывающий ограничения на общую структурную сложность модуля и сложность базисных НЭ.

3. Алгоритм синтеза отказоустойчивого универсального нейросетевого логического модуля на НЭ, позволяющий синтезировать квазиоптимальный нейросетевой логический модуль с учетом возможности варьирования сложности базисных НЭ при заданном ограничении на общую структурную сложность модуля.

4. Структурно-функциональная организация нейросетевой системы, реализующей метод периодических перестановок в бинарном информационном потоке, и функциональная схема универсального нейросетевого логического модуля.

Практическое использование результатов работы. Результаты диссертации используются в учебном процессе КурскГТУ на кафедре комплексной защиты информационных систем в дисциплине «Программно-аппаратная защита информации», КГУ на кафедре программного обеспечения и администрирования информационных систем в дисциплинах «Прикладная теория цифровых автоматов» и «Архитектура вычислительных сетей и компьютерных систем», в опытно-конструкторских работах на ФГУП «Курский завод «МАЯК».

Апробация работы. Основные результаты, положения и выводы диссертации были представлены на Международной научно-технической конференции «Медико-экологические информационные технологии - 2008» (Курск, 2008), Всероссийской научно-технической конференции «ИНФОРМТЕХ - 2008» (Курск, 2008), Межвузовской научно-технической конференции студентов и аспирантов в области научных исследований «Молодёжь и XXI век» (Курск, 2008), а также на научных семинарах кафедры коплексной защиты информационных систем КурскГТУ в период с 2005 по 2008 год.

Публикации по теме диссертации. Содержание диссертации опубликовано в 10 работах, среди которых имеются 2 статьи в научных изданиях, входящих в перечень ВАК Минобрнауки РФ.

Личный вклад- соискателя. Все выносимые на защиту научные результаты получены соискателем лично. В опубликованных работах по теме диссертации личный вклад соискателя сводится к следующему: в [2, 4, 8]

проведен анализ взаимосвязи между внутренней критосложностью и структурной сложностью нейросетевых систем, предложен алгоритм, позволяющий рассчитывать конфигурацию такой системы, соответствующую максимальной критосложности при заданном ограничении на структурную сложность; в [3, 7] проведен детальный анализ математической модели иерархической нейронной сети, предложены варианты повышения криптостойкости систем шифрования, построенных на основе таких сетей; в [5, 6, 9] предложен алгоритм поиска конфигурации нейроподобного элемента, отвечающей максимальной функциональной отказоустойчивости при заданном ограничении на его сложность, в [10] предложен алгоритм синтеза логического нейросетевого модуля.

Структура и объем диссертации. Работа состоит из введения, четырех разделов, заключения, приложений и списка лигерапуры, включающего 109 наименований. Диссертация содержит 146 страниц текста и 7 приложений, поясняется 74 рисунками и 32 таблицами.

Области возможного использования. Результаты диссертационной работы могут быть использованы при проектировании отказоустойчивых нейросетевых логических устройств, устройств автоматического управления повышенной надёжности, а также отказоустойчивых аппаратных систем шифрования бинарного информационного потока в реальном времени.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность, сформулированы цель и задачи исследования, перечислены результаты, выносимые на защиту, отмечена их научная новизна и практическая ценность.

В первом разделе проведен анализ современного состояния в сфере универсальных и специализированных логических устройств, а также научных разработок в этой области. Сделан акцент на отказоустойчивых решениях.

Современные логические устройства, не принадлежащие к классу ЭВМ, - это, преимущественно, программируемые логические контроллеры (ПЛК). В современных ПЛК числовые операции реализуются наряду с логическими, но в большинстве приложений по-прежнему преобладают логические команды. К преимуществам программируемых логических контроллеров можно отнести:

- экономическую эффективность;

- возможность быстрой перенастройки для использования в разных системах;

- способность проводить относительно сложные вычисления, как следствие - более точное управление системой;

- удобные средства поиска и устранения неисправностей;

- надежные компоненты, позволяющие эксплуатировать ПЛК годами с накоплением отказов.

Многие задачи критичные ко времени решения, с повышенными требованиями к безопасности и устойчивости к отказам, например системы

контроля и управления на объектах с высокой степенью опасности находят предпочтительное решение с применением настраиваемых логических структур. Реализация логических операций в этих структурах может быть осуществлена на основе нейросетей.

В области применения нейронных сетей весьма актуальными остаются задачи, использующие логические функции; в основном это задачи логического управления в автоматизированных системах управления технологическими процессами. Как правило, для таких систем значимым является возможность работы в реальном времени, скорость настройки и устойчивость к отказам. Примером решения таких задач может служить использование нейроподобных элементов в качестве базисных логических вентилей. Парадигма нейронных сетей позволяет создавать логические устройства устойчивые к отказам отдельных элементов.

Проведённый анализ показал, что известные подходы (А.И. Галушкин, В.Л. Артюхов, С. Осовский и др.) к синтезу логических нейронных сетей не позволяют решать задачи синтеза универсальных отказоустойчивых логических сетей, учитывающие взаимосвязь отказоустойчивости и структурной сложности, поэтому эта область исследований актуальна и является весьма перспективной.

Во втором разделе проводится модификация известного метода синтеза нейроподобного элемента и разрабатывается соответствующий алгоритм синтеза базисного нейроподобного элемента, учитывающие ограничение на его сложность, которые теоретически обосновываются и подтверждаются результатами моделирования с помощью зарегистрированного программного продукта (№ 2008611539), рассматриваются основы синтеза логических нейросетей с иерархической структурой, разрабатываются процедуры синтеза отказоустойчивых универсальных НЛМ на однородных и неоднородных НЭ.

В работе анализируется формальная модель нейроподобного элемента, описываемая функцией y=Sign(Bx+T). Включение в рассмотрение отказов второго рода (под отказом второго рода понимается переход двоичного элемента памяти из установленного состояния в неопределенное) для анализа нейроподобного элемента позволяет провести расширенное исследование с позиции отказоустойчивости.

Основа модифицированного метода синтеза заключается в следующем: вводится в рассмотрение расширенное (отличается наличием неопределенного состояния) множество Q возможных состояний двоичных элементов памяти (ДЭП), используемых для формирования веса В и порога Г, определяемое как:

0. = (Ч>Ч> Чо), где де(-1,+ 1) - штатное (установленное) состояние элемента, е(+1,-1) - противоположное состояние элемента, <7° =0 - неопределенное состояние элемента. Для создания базисных НЭ используются две функции переходов: 0,:(д—) - отказ первого рода, характеризующийся переходом ДЭП из штатного (исходного) состояния в противоположное состояние с вероятностью Рь 02:(д->да) - отказ второго рода, учитывающий переход

ДЭП из штатного состояния в неопределенное состояние с вероятностью Ро, что составляет новизну предлагаемой модификации метода. Учитывая, что

состояния д,д, д0 являются несовместными, для их вероятностей справедливо соотношение вида: Р +Ру + Р0 =1, где Р - функциональная надёжность ДЭП (вероятность нахождения ДЭП в установленном состоянии).

Если из т ДЭП, задающих В, ш+ находятся в состоянии +1, ш" находятся в состоянии -1 и ш° находятся в состоянии 0, а из к ДЭП, задающих Т, к+ находятся в состоянии +1, к" находятся в состоянии -1 и к0 находятся в состоянии 0, то нейроподобный элемент находится в состоянии

=(/' = т+ -т',} = к+-к~).

Согласно предлагаемому подходу, если в начальный момент нейроподобный элемент находится в состоянии Е0 = (т, к), то при отказах (иг,г) в т ДЭП, задающих В (>с - число отказов первого рода, г - число отказов второго рода), и при отказах (<р,у) в к ДЭП, задающих Т (<р - число отказов первого рода, у - число отказов второго рода), нейроподобный элемент переходит в состояние С к„ к (т, к, г, <р, у - целые неотрицательные числа, и т>у+г, к><р+у, Б-т+к - сложность нейроподобного элемента, Нтк — пространство состояний НЭ). Если при этом булева функция Ь, заданная начальным состоянием Е0, не искажается, т.е. ЦЕ0) = 1(Е(и)), то считается, что в нейроподобном элементе сохраняется функциональная устойчивость к отказам. Так как ДЭП являются независимыми, то вероятность состояния Е(Ч) € /?„, а- определяется выражением

(1)

* сту■ р: ^ - рк-*-у - Р:) ,

где С„к - число сочетаний из п элементов по к, (1 - р""' - р'^ = р'о Следовательно, функциональная надежность нейроподобного элемента определяется суммой например, на подпространстве -^т,к выражением

Я1л . ч (2)

Полученные результаты расчета показывают сложную взаимосвязь начального состояния Ео = ^п-к) и параметров Р, Р0, 5. В этой связи для численного нахождения начального состояния Еа = (т -к) по заданным параметрам Р, Р0, 5 разработан алгоритм и соответствующая компьютерная программа (Свид. № 2008614309). Обобщенный алгоритм синтеза базисного нейроподобного элемента представлен следующими тремя этапами:

1. Поиск всех начальных состояний Ео=(ш,к) нейроподобного элемента, соответствующих конкретному значению Б его сложности.

2. Выбор всех допустимых вторичных состояний нейроподобного элемента, соответствующих четырем дискретным подпространствам, и расчёт их вероятностей с помощью выражения (1).

3. Расчёт функциональной надёжности нейроподобного элемента (выражение (2)) для каждого найденного на первом этапе начального состояния с учетом допустимых вторичных состояний (этап 2) и определение начального состояния нейроподобного элемента, соответствующего максимальной функциональной надёжности.

Разработанный алгоритм синтеза нейроподобного элемента отличается от известного аналога тем, что использует расширенное множество отказов и позволяет сократить число базисных ДЭП без снижения уровня отказоустойчивости.

В работе рассматривается задача нахождения конфигурации СЫ НЛМ, отвечающей однородности базисных НЭ при ограничениях на общую сложность НЛМ ЯМ ($N<1?, Л - ограничение сверху на сложность сети) и сложность однородных базисных элементов (5";<С, где Я, - сложность НЭ г'-го уровня, С - ограничение сверху на сложность НЭ) при условии совместного существования в сети НЭ с отказами первого и второго рода. Предполагается, что вектор настройки д =| ,ск°-| реализуется на ДЭП, которым

поставлены в соответствие отказы с вероятностью Рь, тогда Ру = Р), ' (Р/,) -функциональная надежность НЭ первого уровня (минимальной сложности). Иерархическая организация структуры рассматриваемого класса сетей позволяет определить функциональную надежность любой п уровневой сети (НЛМ в данном случае) на (п-1) шаге рекуррентного выражения:

Р^скр^А-М-Рн.

Алгоритм синтеза отказоустойчивого универсального НЛМ на однородных НЭ представлен следующими шагами:

1. В качестве значения начальной сложности 5С/ нейроподобного элемента задается максимальная ее величина, равная ограничению сверху, т.е.

5£/=С.

л

2. Определяется сложность ¿тУсети по формуле = Х/1^ '.

У=1

3. Проверяется условие превышения сложности сети заданного ограничения Я, если условие выполняется, то переход к п. 4, если не выполняется, то переход к п. 7.

4. Значение уменьшается на единицу.

п

5. Определяется сложность сети по формуле ^ = "¿¡^Яи

7=1

6. Проверяется условие превышения сложности сети заданного ограничения Я, если условие выполняется, то переход к п. 4, если не выполняется, то переход к п. 7.

7. Определяется в качестве сложности 5", базового однородного нейроподобного элемента сети ее полученное текущее значение, т.е.

8. Рассчитывается функциональная надежность нейроподобного элемента

первого уровня % —Ц,' С^У и вводится значение счетчика /=2.

9. Проверяется условие (/<л) окончания процесса нахождения конфигурации нейросети СИ, если условие выполняется, то переход к п. 10, если не выполняется, то переход к п. 11.

10. Осуществляется расчет начального состояния и функциональной надежности нейроподобного элемента для г-го уровня в соответствии с

рекуррентным выражением Р, • Рк; ГДе

0^,-1' £,-1) : Щ-1 + = , увеличивается значение счетчика /' на единицу и выполняется переход к п. 9.

11. В качестве результирующих выбираются текущие значения функциональной надежности и конфигурации сети, т.е.

, и процесс завершается.

Выходными данными для алгоритма являются: конфигурация НЛМ на однородных НЭ и значение его функциональной надёжности.

Новизна алгоритма синтеза однородного НЛМ заключается в учете отказов второго рода на шагах 10, 11, что позволяет создавать масштабируемые отказоустойчивые нейросетевые структуры на однородных НЭ.

В ряде случаев, например в специфических задачах, возникает необходимость использовать иерархические нейросетевые структуры повышенной отказоустойчивости на неоднородных НЭ. Для достижения этих целей разработан обобщенный алгоритм синтеза отказоустойчивого НЛМ на неоднородных НЭ, который реализуется выполнением следующих шагов:

1. В качестве значения начальной сложности Би НЭ задается минимальная ее величина, равная ограничению снизу, т.е. 511=2. Соответственно, вектор распределения сложности нейроподобных элементов по уровням сети принимает свою минимальную конфигурацию, т.е.

= .2.-2 !•

2. Определяется сложность 6!Д^сети по формуле

3. Значение счётчика i устанавливается в 1.

4. Проверяется условие непревышения сложности сети заданного ограничения Я, если условие выполняется, то переход к п. 5, если условие не выполняется, то переход к п. 10.

5. Проверяется условие непревышения сложности НЭ её максимально допустимого значения С, если условие выполняется, то переход к п. 6, если условие не выполняется, то переход к п. 8.

6. Значение сложности НЭ /-го уровня ^увеличивается на 1.

7. Определяется сложность сети по формуле

н осуществляется переход к пункту 4.

8. Значение сложности НЭ г'-го уровня Б, уменьшается на 1.

9. Проверяется условие равенства номера текущего уровня нейросети номеру предпоследнего уровня, если условие не выполняется, то значение счётчика / увеличивается на 1 и осуществляется переход к пункту 6, если выполняется, то переход к п. 10.

10. Вектор распределения сложности нейроподобного элемента по уровням сети принимает текущую конфигурацию.

11. Рассчитывается функциональная надежность НЭ первого уровня

Р\ ' (Ю2 и вводится значение счетчика /=2.

12. Проверяется условие (/'<«) окончания процесса нахождения конфигурации СЫ, если условие выполняется, то переход к п. 13, если условие не выполняется, то переход к п. 14.

13. Осуществляется расчет начального состояния и функциональной надежности нейроподобного элемента для /'-го уровня в соответствии с

рекуррентным выражением Р/ =&(Р1_1,81_у,Р0) • Рк, где

(/",_! : т,-1 - , увеличивается значение счетчика ; на единицу и выполняется переход к п. 12.

14. В качестве результирующих выбираются текущие значения функциональной надежности и конфигурации сети, т.е. Р„ Iе(

и процесс завершается.

В обобщенном алгоритме синтеза отказоустойчивого универсального НЛМ реализована возможность варьирования сложности НЭ по уровням иерархии НЛМ, что приводит к уменьшению структурной сложности НЛМ по сравнению с НЛМ на однородных НЭ.

Анализ результатов синтеза нейросетевых логических модулей по приведенным алгоритмам показал, что учет отказов второго рода О2 позволяет синтезировать нейросетевые логические модули с меньшими значениями структурной сложности SN по сравнению с нейросетевыми логическими модулями, учитывающими только отказы первого рода О;.

На рис. 1 представлены частные графические зависимости функциональной надёжности Р„ от структурной сложности &V для следующих параметров: Р, Ро, Р], где Р - вероятность нахождения в установленном состоянии НЭ первого уровня, Ро - вероятность отказа второго рода, Р1 — вероятность отказа первого рода.

6 17 18 19 20 21

1 -Р=0,9, Рг0, Ру=0,1;

2 - Р=0,9, 0,06, Р,<= 0,04;

3-Р=0ДР„=0, \,Р,=0.

Рис. 1 - Графические зависимости Р„ от БИ

Из приведенных зависимостей следует, что для фиксированного значения функциональной надежности минимальная структурная сложность НЛМ соответствует отсутствию отказов первого рода, а максимальная структурная сложность соответствует отсутствию отказов второго рода. Следовательно, совместный учет отказов первого и второго рода, реализованный в приведенных алгоритмах, позволяет синтезировать квазиоптимальные по сложности структуры отказоустойчивых нейросетевых логических модулей.

Разработанные алгоритмы прошли верификацию и являются логически корректными (свидетельства о регистрации программ для ЭВМ № 2008611539 и №2008614309).

В третьем разделе изложены принципы реализации периодических перестановок универсальными НЛМ, предложены структурная схема иерархической нейросетевой системы, использующей метод периодических перестановок, и её программная модель, проведены исследования взаимосвязи структурной сложности и внутренней криптосложности, являющейся частным случаем отражения сложности преобразований БИП, в иерархических нейросетевых системах, предложены методы поиска конфигураций иерархических нейросетевых систем, отвечающих максимальной криптосложности при заданном ограничении на структурную сложность, либо минимальной структурной сложности при требуемом уровне криптосложности.

Особенности структурно-функциональной организации нейросетей и технология обработки информации в них могут быть использованы, например, для создания высоконадежных систем шифрования информации. В работе рассматривается подход к шифрованию бинарной информации на основе многофункциональных НЛМ с иерархической структурой. Использование НЛМ для реализации перестановочных операций открывает широкие перспективы их использования для построения отказоустойчивых аппаратных систем шифрования БИП, работающих в реальном времени.

Разработана структурно-функциональная организация специализированной нейросетевой системы шифрования (рис. 2), использующей перестановочные операции.

OUTPUT

INPUT

Рис. 2 - Структурно-функциональная организация специализированной нейросетевой системы шифрования: БНА - блок начальной активации; (NET"\,..., NETm„) - п однородных нейросетевых модулей с ш информационными входами; NET" - однородный НЛМ с п информационными входами; ГСП - генератор случайных перестановок; БФК - блок формирования ключей шифрования и дешифрования.

Входной бинарный поток INPUT поступает на 2" настроечных входа модуля NET", к п информационным входам которого подключены выходы модулей NET"1,. Блок начальной активации (БНА) представляет собой конечный автомат Мура, реализующий функцию начальной активации с. Этот автомат проходит последовательно цикл из 2т состояний при шифровании

(дешифровании) L=2m"n блоков RB размером 2". Выходом данного блока являются его состояния (s;, i=0,l,...,2m-l), поступающие одновременно на все m входов линейки из п однородных нейросетевых модулей (NET"1],..., NETm„). Нейросетевые модули (NETmi,..., NET"1,,) реализуют блок формирования функций активизации Fp для HJIM NET", позволяющих осуществлять периодические перестановочные операции на входном бинарном потоке. Настройки модулей (NET",,..., NETmn) определяют матрицу шифрования ТЕ (режим Е) или дешифрования TD (режим D) , которые предварительно (на время сеанса) создаются в блоке формирования ключей (БФК). Режимы Е и D определяют характер выходного бинарного потока OUT. Отличительной новизной предлагаемой СФО является учет особенностей обработки информации универсальными нейросетевыми логическими модулями.

В работе рассматривается задача нахождения конфигурации нейросе-тевой системы шифрования с максимально возможной внутренней крипто-сложностью с учетом заданного ограничения на структурную сложность. Алгоритм нахождения такой конфигурации может быть представлен следующими основными шагами:

1. В качестве начального значения индекса конфигурации IC=(n/m) выбирается 1. Для этого значения 1С определяется общая структурная сложность системы шифрования ТС при фиксированной длине SB входного блока бинарной информации.

2. Задаются начальные значения параметров тип: n=nv=Log2SB.

3. Проверяется условие ТС < LM, где LM - заданное ограничение на максимальную структурную сложность системы:

3.1) если условие выполняется, то задается конфигурация нейросетевой системы шифрования CF{n; ш; 1С; LIN}, где Ьш=2т~" log2 (2П!) - внутренняя криптосложность нейросетевой системы шифрования, и алгоритм поиска завершается;

3.2) если условие не выполняется, то корректируется параметр п индекса конфигурации по правилу п=п-1, вычисляются значения m=Log2SB и IC=(n/m), осуществляется переход к шагу 3.

Разработанный алгоритм позволяет осуществлять паритетный выбор между структурной сложностью нейросетевой системы шифрования и внутренней криптосложностью.

Четвертый раздел посвящен разработке и тестированию алгоритмических моделей (в их программных формах представления) логического нейроподобного элемента и универсального НЛМ. Предложены функциональные схемы указанных устройств.

На рис. 3 представлена принципиальная схема нейроподобного элемента. Блок А состоит из двух элементов питания номиналом 1,5 В и двух ключей. Он предназначен для моделирования управляющих входов. Ключи 1 и 2 служат для ручного регулирования входных сигналов. Вольтметр подключен к выходу нейроподобного элемента и отображает характер выходного сигнала. Для моделирования использовались операционные усилители К741 ввиду их невысокой стоимости и простоты устройства.

Величины сопротивлений блока В подобраны таким образом, чтобы обеспечить равновесность входов. Третий операционный усилитель (блок С) выступает сумматором сигналов и в совокупности с подобранными сопротивлениями осуществляет нормализацию выходного сигнала. Ключ «space» моделирует переменную х. Питание операционных усилителей осуществляется от двух элементов питания номиналом 9 В. Номинал элементов питания в данной схеме соответствует номиналу реальных элементов питания.

Тестирование модели в системе схемотехнического моделирования Electronics Workbench подтвердило теоретические положения, полученные в разделах 1-3.

Рис. 3 - Принципиальная схема нейроподобного элемента

При разработке схемы двухвходового универсального НЛМ было решено использовать для создания верхнего уровня нейроподобный элемент с конфигурацией 7-3 (что обусловлено результатами исследований модели нейроподобного элемента во втором разделе работы), то есть для формирования веса В используются 7 элементов предыдущего уровня, а для формирования порога Т - 3 элемента. Нижний уровень НЛМ сформирован из НЭ минимальной сложности (всего 2 настроечных входа - по одному для В и Т), что значительно упрощает схему. Для уменьшения числа настроечных входов первого уровня НЛМ подключаются параллельно соответствующие настроечные входы, что позволяет уменьшить их число в 4 раза и влечет за собой повышение отказоустойчивости, так как при этом существенно снижается влияние отказов элементов нижнего уровня на функционирование элементов высших уровней иерархии НЛМ.

Функциональная схема универсального НЛМ с двумя входами представлена на рис. 4. Блоки В1-В7 и Т1-ТЗ являются аналогами нейроподобного элемента, схема которого представлена на рис. 3. Блок У

также является аналогом нейроподобного элемента (см. рис. 3) с той лишь разницей, что для формирования веса в нём используется 7 элементов нижнего уровня, а для формирования порога - 3 элемента нижнего уровня, соответственно, отличается и номинал используемых сопротивлений. Четыре настроечных входа универсального НЛМ моделируются ключами 5А1-ЗА4, ключи БА2 и 5А5 работают параллельно и моделируют переменную XI, ключ 8А 7 моделирует переменную Х2.

Рис. 4 - Функциональная схема универсального НЛМ с двумя входами

Исследования приведенных схем показали, что универсальный НЛМ корректно реализует все булевы функции двух переменных при допустимых отказах базисных НЭ.

В заключении сформулированы основные результаты и выводы диссертации.

В приложениях приведены характеристики использующихся программируемых логических модулей, результаты расчетов, граф-схемы алгоритмов с описанием, листинги программных моделей, рисунки с описанием пользовательского интерфейса и акты внедрения результатов исследований.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ И ВЫВОДЫ РАБОТЫ

В диссертационной работе решена актуальная научно-техническая задача разработки отказоустойчивых логических нейросетевых устройств.

Получены следующие основные результаты.

1. Модифицирован существующий метод синтеза отказоустойчивого базисного нейроподобного элемента, разработаны алгоритм и программные средства синтеза отказоустойчивых нейроподобных элементов с расширенным множеством отказов, позволяющие уменьшить число используемых ДЭП без снижения уровня отказоустойчивости.

2. Разработаны алгоритмы и программные средства синтеза отказоустойчивых HJIM с расширенным множеством отказов, позволяющие находить конфигурацию иерархической нейросети, соответствующую максимальной отказоустойчивости при ограничении на её структурную сложность.

3. Разработана структурно-функциональная организация и программные средства нейросетевой системы шифрования, реализующей перестановочные операции на бинарном потоке, позволяющие за счет учета особенностей обработки информации универсальными нейросетевыми логическими модулями выполнять квазиоптимально перестановочные операции в БИП.

4. Разработан алгоритм синтеза нейросетевой системы шифрования, учитывающий взаимосвязь структурной сложности и внутренней сложности преобразования бинарных информационных потоков, позволяющий осуществлять паритетный выбор между структурной сложностью сети и внутренней сложностью преобразований в конкретных условиях применения.

5. Разработано отказоустойчивое нейросетевое логическое устройство -универсальный нейросетевой логический модуль для реализации перестановочных операций на бинарном потоке, позволяющий реализовывать булевы функции двух переменных с учетом допустимых отказов.

6. Проведено тестирование отказоустойчивого универсального нейросетевого логического модуля с использованием системы Electronics Workbench, подтвердившее его работоспособность в условиях отказов базисных НЭ.

СПИСОК ПУБЛИКАЦИЙ ПО ТЕМЕ ДИССЕРТАЦИИ

Статьи в научных изданиях по перечню ВАКМинобрнауки РФ

1. Калуцкий, И. В. Анализ отказоустойчивого нейроподобного элемента с двоичными элементами памяти [Текст] / И. В. Калуцкий // Известия ВУЗов. Северо-Кавказский регион. Технические науки. 2008. № 4. С. 55-57.

2. Калуцкий, И. В. О взаимосвязи структурной сложности и внутренней криптосложности в иерархических нейросетевых структурах [Текст] / И. В. Калуцкий [и др.] // Телекоммуникации. 2008. № 4. С. 37-40.

Статьи

3. Калуцкий, И. В. Применение иерархических нейросетей для криптографической защиты информации [Текст] / И. В. Калуцкий [и др.] // Известия Курского государственного технического университета. 2006. № 2 (17). С. 111-115.

4. Калуцкий, И. В. Исследование криптосложности в иерархических

нейросетевых системах защиты электронных документов [Текст] / И. В. Калуцкий [и др.] // Известия Курского государственного технического университета. 2008. № 2 (23). С. 65-70.

5. Калуцкий, И. В. Поиск оптимальной конфигурации нейроподобного элемента [Текст] / И. В. Калуцкий, Г. В. Московченко // Молодёжь и XXI век: тезисы докладов XXXVI межвузовской научно-технической конференции студентов и аспирантов в области научных исследований. Курск, 2008. Ч. 1.

6. Калуцкий, И. В. Об одном подходе к исследованию функциональной надежности нейроподобного элемента [Текст] / И. В. Калуцкий, В. Н. Лопин // Медико-экологические информационные технологии - 2008: тезисы докладов XI международной научно-технической конференции. Курск, 2008. С. 144-147.

7. Калуцкий, И.В. Организация перестановочных операций в иерархических нейросетевых структурах [Текст] / И. В. Калуцкий, В. Н. Лопин, А. К. Семенов // Современные информационные технологии в деятельности органов государственной власти «ИНФОРМТЕХ - 2008»: материалы I Всероссийской научно-технической конференции. Курск, 2008. С. 151-152.

8. Калуцкий, И. В. Оценка внутренней криптосложности в иерархических нейросетевых структурах [Текст] / И. В. Калуцкий, В. Н. Лопин, А. А. Липунов // Современные информационные технологии в деятельности органов государственной власти «ИНФОРМТЕХ - 2008»: материалы I Всероссийской научно-технической конференции. Курск, 2008. С. 149-150.

9. Свидетельство о регистрации программы для ЭВМ № 2008611539. Neural Element Configurator [Текст] / И. В. Калуцкий, Г. В. Московченко, А. Л. Марухленко (РФ). - М.: РосПатент; заявлено 11.02.2008; дата регистрации 26.03.2008.

10. Свидетельство о регистрации программы для ЭВМ № 2008614309. Программа синтеза логического нейросетевого модуля [Текст] / И. В. Калуцкий, Г. В. Московченко (РФ). - М.: РосПатент; заявлено 14.07.2008; дата регистрации 9.09.2008.

Материалы и тезисы докладов

С. 40-41.

Свидетельства о регистрации программ

Соискатель

И.В. Калуцкий

Подписано в печать 2008 г. Формат 60x84 1/16.

Печ. л. Н). Тираж 100 экз. Заказ Ч,? Курский государственный технический университет. Издательско-полиграфический центр Курского государственного технического университета 305040, г. Курск, ул. 50 лет Октября, 94.

ВВЕДЕНИЕ.

РАЗДЕЛ 1. СОВРЕМЕННОЕ СОСТОЯНИЕ РАЗРАБОТОК В ОБЛАСТИ СОЗДАНИЯ И ПРИМЕНЕНИЯ УНИВЕРСАЛЬНЫХ ЛОГИЧЕСКИХ УСТРОЙСТВ.

1.1. Общие сведения о программируемых логических контроллерах

1.2. Архитектура ПЛК.

1.3. Аппаратные средства современных ПЛК.

1.4. Выводы.

РАЗДЕЛ 2. СИНТЕЗ УНИВЕРСАЛЬНЫХ НЕЙРОСЕТЕВЫХ

ЛОГИЧЕСКИХ МОДУЛЕЙ С ИЕРАРХИЧЕСКОЙ СТРУКТУРОЙ.

2.1. Модифицированный метод синтеза базисного логического нейроподобного элемента.

2.2. Основы синтеза отказоустойчивых нейросетей на базисных логических нейроподобных элементах.

2.3. Алгоритмы синтеза отказоустойчивых универсальных нейросетевых логических модулей на нейроподобных элементах.

2.4. Выводы.

РАЗДЕЛ 3. ПРИМЕНЕНИЕ УНИВЕРСАЛЬНЫХ НЕЙРОСЕТЕВЫХ

ЛОГИЧЕСКИХ МОДУЛЕЙ ДЛЯ РЕАЛИЗАЦИИ ПЕРЕСТАНОВОЧНЫХ

ОПЕРАЦИЙ.

3.1. Реализация периодических перестановок универсальными нейросетевыми логическими модулями.

3.1.1. Структурно-функциональная организация нейросетевой системы шифрования, использующей метод периодических перестановок.

3.1.2. Разработка и исследование программной модели иерархической нейросетевой системы, реализующей перестановочные операции.

3.2. Конвейерная организация периодических перестановок в универсальных нейросетевых логических модулях.

3.3. Исследование взаимосвязи структурной сложности и внутренней криптосложности в иерархических нейросетевых системах.

3.4. Выводы.

РАЗДЕЛ 4. СХЕМОТЕХНИЧЕСКАЯ РЕАЛИЗАЦИЯ

УНИВЕРСАЛЬНЫХ НЕЙРОСЕТЕВЫХ ЛОГИЧЕСКИХ МОДУЛЕЙ.

4.1. Разработка и отладка модели логического нейроподобного элемента в системе WORKBENCH.

4.2. Разработка и отладка модели универсального нейросетевого логического модуля в системе WORKBENCH.

4.3. Выводы.

Актуальность работы. В настоящее время одним из перспективных направлений создания средств обработки информации и систем управления технологическими процессами в нашей стране и других наиболее развитых странах мира является разработка универсальных логических модулей или контроллеров.

Среди общей массы задач, рещаемых при использовании универсальных или программируемых логических модулей можно выделить задачи управления в системах критического использования (летательные аппараты, системы контроля и обеспечения безопасности на АЭС, сети связи и транспортные коммуникации), а также задачи скоростной обработки бинарного информационнго потока (шифрование в реальном времени и некоторые другие). Эти задачи имеют довольно жёсткие ограничения на точность, время решения и устойчивость к отказам используемых устройств.

Анализируюя представленные сейчас на рынке универсальные логические контроллеры, а также исследования, ведущиеся в этой области, в отдельный класс можно выделить те контроллеры, которые построены на нейроподобных элементах и с использованием нейросетевых технологий. Парадигма нейронных сетей позволяет создавать устройства, удовлетворяющие приведенным требованиям, но препятствием для масштабного производства и внедрения устройств такого типа является отсутствие единых теоретических подходов к синтезу универсальных отказоустойчивых логических устройств. В настоящее время в виду глобальной автоматизации различных технологических процессов и компьютеризации жизни общества предъявляются всё более высокие требования к надёжности систем и устройств обработки информации и автоматизированных систем управления.

Таким образом, возникает объективное противоречие между необходимостью применения отказоустойчивых универсальных нейросетевых логических устройств и отсутствием систематизированного подхода к синтезу отказоустойчивых нейросетей, при ограничении на их структурную сложность.

Разрешение данного противоречия возможно при создании адекватных современным условиям и требованиям алгоритмов синтеза как однородных, так и неоднородных отказоустойчивых сетей на нейроподобных элементах, а также универсальных логических устройств на их основе.

Объектом исследования являются универсальные нейросетевые логические устройства.

Предмет исследования — синтез отказоустойчивых иерархических сетей на нейроподобных элементах.

Цель исследования — разработка метода и алгоритмов синтеза отказоустойчивых универсальных нейросетевых логических устройств с ограничением на структурную сложность.

Основными задачами диссертационного исследования являются:

1. Анализ состояния вопросов создания универсальных логических устройств, научных разработок (методов синтеза, структурно-функциональной организации устройств) в этой области и анализ научно-технических предпосылок повышения отказоустойчивости таких устройств.

2. Разработка методов и алгоритмов синтеза универсальных отказоустойчивых нейросетевых логических модулей на однородных и неоднородных нейроподобных элементах.

3. Создание метода и алгоритма реализации периодических перестановок в бинарных информационных потоках универсальными нейросетевыми логическими модулями, разработка и исследование структурно-функциональной организации (СФО) нейросетевой системы и её программной модели.

4. Исследование взаимосвязи структурной сложности и внутренней сложности преобразований в иерархических нейросетевых системах и разработка алгоритма поиска квазиоптимальной конфигурации нейросетевой системы.

5. Разработка, тестирование и экспериментальная проверка качества функционирования универсального нейросетевого логического модуля (НЛМ).

Научная новизна работы:

1. Модифицирован существующий метод и разработан алгоритм синтеза отказоустойчивого базисного нейроподобного элемента, отличающийся уменьшенным числом двоичных элементов памяти за счет расширения множества отказов при сохранении уровня отказоустойчивости.

2. Созданы алгоритмы синтеза отказоустойчивых универсальных нейросетевых логических модулей на базисных нейроподобных элементах (НЭ), учитывающие ограничения на общую сложность модуля и сложность нейроподобных элементов.

3. Разработаны структурно-функциональная организация и алгоритмическая модель иерархической нейросетевой системы шифрования, позволяющие за счет использования особенностей обработки информации иерархическими нейросетевыми модулями повысить скорость выполнения перестановочных операций в бинарных информационных потоках.

4. Разработаны алгоритмы поиска квазиоптимальных конфигураций иерархических нейросетевых систем, учитывающие взаимосвязь структурной сложности и внутренней сложности преобразований в бинарном информационном потоке.

Практическая ценность.

Разработанные программные продукты позволяют синтезировать квазиоптимальные по уровню отказоустойчивости конфигурации как базисного нейроподобного элемента, так и сложных иерархических систем на однородных и неоднородных нейроподобных элементах.

Разработана структурная схема и соответствующая алгоритмическая модель отказоустойчивого универсального нейросетевого логического модуля для реализации булевых функций двух переменных, корректно выполняющего свои функции при отказах базисных элементов. Они доведены до решений в виде функциональных схем, позволяющих создавать специализированные устройства обработки бинарных информационных потоков, устройства логического управления и перспективные отказоустойчивые нейросетевые системы шифрования, работающие в реальном времени. Технические решения создают реальную основу для постановки ОКР.

Методы исследования. Для решения поставленных задач применены положения и методы теории проектирования устройств ЭЦВМ и АСУ, математической логики и теории алгоритмов, теории множеств и графов, теории вероятностей.

На защиту выносятся:

1. Модифицированный метод синтеза отказоустойчивого нейроподобного элемента с расширенным множеством отказов.

2. Алгоритм синтеза отказоустойчивого универсального нейросетевого логического модуля на однородных базисных НЭ, позволяющий находить квазиоптимальную конфигурацию нейросетевого логического модуля, учитывающий ограничения на общую структурную сложность модуля и сложность базисных НЭ.

3. Алгоритм синтеза отказоустойчивого универсального нейросетевого логического модуля на НЭ, позволяющий синтезировать квазиоптимальный нейросетевой логический модуль с учетом возможности варьирования сложности базисных НЭ при заданном ограничении на общую структурную сложность модуля.

4. Структурно-функциональная организация нейросетевой системы, реализующей метод периодических перестановок в бинарном информационном потоке, и функциональная схема универсального нейросетевого логического модуля.

Реализация и внедрение. Результаты диссертации используются в учебном процессе КурскГТУ на кафедре комплексной защиты информационных систем в дисциплине «Программно- аппаратная защита информации», КГУ на кафедре программного обеспечения и администрирования информационных систем в дисциплинах «Прикладная теория цифровых автоматов» и «Архитектура вычислительных сетей и компьютерных систем», в опытно-конструкторских работах на ФГУП «Курский завод «МАЯК».

Публикации. Основные положения и результаты диссертационной работы отражены в 10 опубликованных печатных работах, в том числе 5 тезисах докладов на Всероссийских и международных научно-технических конференциях и 4 статьях в научных журналах, 2 из которых в журналах, рекомендованных ВАК.

Личный вклад автора. В работах, опубликованных в соавторстве лично соискателем проведен анализ взаимосвязи между внутренней критосложностью и структурной сложностью нейросетевых систем шифрования, предложен алгоритм, позволяющий рассчитывать кофигурацию такой системы, соответствующую максимальной критосложности при заданном ограничении на структурную сложность [90, 91, 93]; детальный анализ математической модели иерархической нейронной сети, предложены варианты повышения криптостойкости систем шифрования, построенных на таких сетях [67, 68,]; предложен алгоритм поиска конфигурации нейроподобного элемента, отвечающей максимальной функциональной отказоустойчивости при заданном ограничении на его сложность [27, 44, 45], в [58] предложен алгоритм синтеза логического нейросетевого модуля.

Объем и структура работы. Работа состоит из введения, четырех разделов, заключения, приложений и списка литературы, включающего 109 наименований. Диссертация содержит 146 страниц текста и 7 приложений, поясняется 74 рисунками и 32 таблицами.

4.3. Выводы

1. Универсальный нейросетевой логический модуль корректно реализует все булевы функции двух переменных в режиме работы «без отказов».

2. При отказе не более 3 из 7 элементов нижнего уровня, служащих для формирования веса, и не более 1 из 3 элементов нижнего уровня, служащих для формирования порога, универсальный нейросетевой логический модуль функционирует корректно.

3. Отказ большего числа нейроподобных элементов нижнего уровня, чем указано в п. 2, критически сказывается на корректности реализации модулем булевых функций.

1. PLC Complete Tutorial электронный ресурс.: Anternet. — http://electronicspal/plc/. 2008.

2. Википедия электронный ресурс.: /Internet. - http://m.wikipedia.org/, 2008.

3. Соловьев, В. В. Проектирование цифровых систем на основе программируемых логических интегральных систем Текст. / В. В. Соловьев. - М. : Горячая линия, — Телеком, 2001. - 636 с.

4. Закревский, А. Д. Логический синтез каскадных схем Текст. / А. Д. Закревский. - М. : Наука, 1981. - 416 с.

5. Миллер, Р. Теория переключательных схем Текст. / Р. Миллер. Пер. с англ. // Под ред. П. П. Пархоменко. - М. : Наука, 1970.Т. 1 — 416 с. ; 1971. т. П. - 304 с.

6. Фридман, А. Теория и проектирование переключательных схем Текст. / А. Фридман, П. Менон. Пер. с англ. // Под ред. В.А. Тафта. - М. : Мир, 1978.-580 с.

7. Шестаков, В. И. Алгебраический метод синтеза многотактных релейных систем Текст. / И. В. Шестаков // ДАН СССР, 1954. т. 99, №6. - с. 987-990.

8. Бибило, П. Н. Синтез комбинационных ПЛМ-структур для СБИС Текст. / П. Н. Бибило. — Минск : Наука и техника, 1992. - 232 с.

9. Олифер, В. Г. Компьютерные сети. Принципы, технологии, протоколы Текст. / В. Г. Олифер, Н. А. Олифер. - СПб. : Питер, 2001. - 672 с.

10. Денисенко, Е. Л. Сеть параллельных автоматов Текст. / Е. Л. Денисенко // УСиМ, 1998, №3. - с. 34-36.

11. Официальный сайт ООО Сегнетикс электронный ресурс.: Anternet. - http://segnetics.com/, 2008.

12. Официальный сайт Fastwel электронный ресурс.: Anternet. - http://fastwel.ru/, 2008.

13. Официальный сайт НГШ Автоматика-С электронный ресурс.: flnternet. - http://avts.ru/, 2008.

14. Официальный сайт компании ОВЕН электронный ресурс.: /Internet. - http://owen.ru/, 2008.

15. Куприянов, А. И. Основы защиты информации Текст. : учеб. пособие для студ. высш. учеб. заведений / А.И. Куприянов, А.В. Сахаров, В.А. Шевцов. - М. : Издательский центр «Академия», 2006. — 256 с.

16. Fujita М., Kobayashi Y. Development and fabrication of digital neural network WSIs // IEICE Trans. Electron. -1993. V.E76.- N 7. -P. 1182-1189.

17. Лопин, В. H. Многофункциональные отказоустойчивые утройства на нейроодобных элементах Текст. : монография / В. Н. Лопин, И. Захаров ; Курск. Гос. Техн. Ун-т. Курск, 2004. 176 с.

18. Музыченко, О. Н. Однородные и регулярные структуры для реализации симметричных функций алгебры логики Текст. / О. Н. Музыченко. // Автоматика и телемеханика. - 1998. №4. — 152 — 164.

19. Campbell М., Toberg S. 3-D Wafer scale Architectures for Neural network computing // IEEE Trans. - 1993. -V. CHMT 16. -N 7. -P. 646-655.

20. Boubekeur A., Patry J. A real experience of configuring a wafer scale 2-D array of monolit processors /ЯЕЕЕ Trans. -1993. -V. CHMT-16. -N 7. P. 637-644.

21. Uchimura К., Saito 0., Amemiya Y. A high-speed digital neural network chip with low-power chain-reaction architecture // IEEE Journal. -1993. -V. SC-27. -N 12. -P. 1862-1866.

22. Горбатов, А. В. Решение проблемы синтеза повторной декомпозиции булевой функции и нейронная технология Текст. / А. В. Горбатов // Информационные процессы, технологии, системы, коммуникации и сети. — М. : 1995. - 27 - 35.

23. R.H. Canaday. Two-dimensional iterative logic. — Proc. AFIPS 1965 Fall Joint Comput. Conf. -V. 27. Pt. 1.

24. Уйкерли, Дж. Ф. Проектирование цифровых устройств Текст. / Дж. Ф. Уйкерли. - М. : Постмаркет, 2002, т. I - 544 с , т. И - 528 с.

25. Фистер, М. Логическое проектирование цифровых вычислительных машин Текст. / М. Фистер. Пер. с англ. // Под ред. В. М. Глушкова. - Киев : Техника, 1964. - 382 с.

26. V.N. Lopin. Analysis of a formal-logical model of a neuron by means of a diskrete state space // Automatic Control and Computer Sciences. AllertonPress, Inc., New York. Vol.33, N6, 1999, pp. 44-47.

27. Калуцкий, И. В. Анализ отказоустойчивого нейроподобного элемента с двоичными элементами памяти Текст. / И.В. Калуцкий // Известия ВУЗов. Северо-Кавказский регион. Технические науки. - 2008. № 4. 55-57.

28. Ширяев, А. Н. Вероятность Текст. / А. Н. Ширяев. - М. : Наука, 1989.-581 с.

29. Колмогоров, А. Н. Основные понятия теории вероятностей Текст. / А. Н. Колмогоров. - М. : 1974. - 120 с.

30. Гмурман, В. Е. Теория вероятностей и математическая статистика Текст. : учеб. пособие для вузов / Гмурман В. Е. - 4-е, доп. - М. : «Высш. школа», 1972. - 368 с.

31. Visual Basic.NET : учебный, курс Текст. / В. Долженков, М. Мозговой. - СПб.: Питер, 2003. - 464 с. : ил.

32. Visual Basic®.NET. Справочник программиста Текст. : Практ. пособ. / Пер. с англ. - М.: Издательство ЭКОМ, 2002.- 352 с : ил.

33. Успенский, В. А. Теория алгоритмов: основные открытия и приложения Текст. / В. А. Успенский, А. Л. Семенов. — М. : Наука. Гл. ред. физ. - мат. лит., 1987. - (Б-чка программиста). - 288 с.

34. Лопин, В. Н. Анализ формально-логической модели нейрона с помощью дискретного пространства состояний Текст. / В. Н. Лопин // Автоматика и вычислительная техника. — 1999. №6. - 54 - 58.

35. Лопин, В. Н. Метод пространства состояний для анализа надежности порогового элемента Текст. / В. Н. Лопин // Адаптивные системы управления. - Киев : Изд. ИК, 1975. - 85 - 90.

36. Тюрев, Ф. Функционально-полные толерантные булевы функции и цифровые схемы на их основе Текст. / Ф. Тюрев. - Пермь : ПГСА,2004.-118с.

37. F. Miyata. Realization of arbitrary logical functions using majority elements. — IEEE Trans. Electron Comput. (June, 1963). -V. EC-12, N 3.

38. Шипилина, Л. Б. Метод синтеза скобочной формы булевой функции в однородной среде Текст. / Л. Б. Шипилина // Абстрактная и структурная теория релейных устройств. — М. : Наука, 1972. — 216 с.

39. Лопин, В. Н. О синтезе нейросетевых настраиваемых модулей Текст. / В. Н. Лопин // Автоматизация и современные технологии. — 1999. -№ 1 2 . - С . 10-12.

40. Лопин, В. Н. О надежности управляемой сети на пороговых элементах при ограничении на ее сложность Текст. / В. Н. Лопин // Адаптивные системы управления. — Киев : Изд. ИК, 1975. - 91 - 97.

41. Денисенко, Е. Л. Иерархический синтез асинхронных автоматов на программируемых логических интегральных схемах (ПЛИС) с учетом ограничений Текст. / Е. Л. Денисенко // УСиМ, 1997, №1/3. - 72 - 77.

42. Лопин, В. Н. Настраиваемые логические сети на нейроподобных элементах Текст. / В . Н. Лопин // Радюелектрошка. 1нформатика. Управлшня. - 2000. - № 1. - 93 - 96.

43. Grachev L. V., Simorov S. N. Statistical research into multilayer neural network. RNNS/YEEE Symp., 7 - 10. - Oct., 1992. - P. 1172 - 1178.

44. К. K. Maitra. Cascaded switching networks of two input flexible cells. — IRE Trans. Electron Comput. (April, 1962). -V. EC-11, N 2.

45. R. С Minnick. Cutpoint Cellular logic. — IEEE Trans Electron Comput. (Dec. 1964). -V. EC-13, N 6.

46. Галушкин, А. И. Оптимизация структуры многослойных нейронных сетей с перекрестными связями Текст. / А. И. Галушкин, А. В. Шмид // Нейрокомпьютер. - 1992. - № 2. - 11.

47. Лопин, В.Н. Синтез многофункциональных логических модулей на основе иерархических нейронных сетей Текст. / В . Н. Лопин // Микроэлектроника. - 2000. - Том 29. - №4. - 310 - 315.

48. J. Sklansky. General synthesis of tributary switching networks. — IEEE Trans. Electron Comput. (oct, 1963) v. EC-12, N 5.

49. S. Levy, R. 0. Winder, Т. H. Mutt. A note on tributary switching networks. —IEEE Trans. Electron Comput. (April, 1964), v. EC-13, N 2

50. V.N.Lopin. Investigation of a class of neural networks with pipeline information processing // Automatic Control and Computer Sciences. Allerton Pressjnc, New York. - Vol.33. - N5. - 1999. - PP. 66 - 69.

51. Prechelt L. Comparing Adaptive and Non-Adaptive Connection Praning With Pure Early Stopping // Progress in Neural Information Processing (Hong Kong, September 24-27, 1996), Springer, Vol. 1. -PP. 46-52.

52. Свидетельство о регистрации программы для ЭВМ № 2008614309. Программа синтеза логического нейросетевого модуля Текст. / И. В. Калуцкий, Г. В. Московченко (РФ). - М.: РосПатент; заявлено 14.07.2008; дата регистрации 9.09.2008.

53. Лопин, В. Н. Современные информационные технологии и нейрокомпьютинг Текст. : учеб. пособие / В. Н. Лопин // Курск, гос. мед. ун-т., 2000.-116 с.

54. Коуги, П. М. Архитектура конвейерных ЭВМ Текст. / П. М. Коуги. - М. : Радио и связь, 1985. - 360 с.

55. Ежов, А. А. Нейрокомпьютинг и его приложения в экономике и бизнесе Текст. / А. А. Ежов, А. Шумский. - М. : Изд-во МИФИ, 1998.

56. Горбань, А. Н. Нейронные сети на персональном компьютере Текст. / А. Н. Горбань, Д. А. Россиев. - Новосибирск: Наука. Сиб. отд-ние, 1996.-276 с.

57. Рутковская, Д. Нейронные сети, генетические алгоритмы и нечёткие системы Текст. / Д. Рутковская, М. Пилиньский, Л. Рутковский. Пер. с польск. И.Д. Рудинского. - М. : Горячая линия - Телеком, 2006. - 452 с. : ил.

58. Осовский, Нейронные сети для обработки информации Текст. / Осовский. Пер. с польского И.Д. Рудинского. - М. : Финансы и статистика, 2002. - 334 с. : ил.

59. Лопин, В. Н. Применение иерархичеких нейросетей для шифрования бинарного инормационного потока Текст. / В. Н. Лопин, И. Захаров // Телекоммуникации. - 2004. - № 11. 36 - 40.

61. Артамонов, В. А. Элементы криптологии Текст. / В. А. Артамонов // Соросовский образовательный журнал. — 2000. Т. 6, - № 5. - 123 - 127.

62. Фрид, Э. Элементарное введение в абстрактную алгебру Текст. / Э. Фрид. Пер. с венгер. Ю.А. Данилова. - М. : Мир, 1979. - 264 с.

63. Курош, А. Г. Курс высшей алгебры Текст. / А. Г. Курош. - 9-е ИЗД.-М., 1968.-433 с.

64. Райкин, А. П. Элементы теории надежности для проектирования технических систем Текст. / А. П. Райкин. - М. : Советское радио, 1967. — 267 с.

65. Козлов, Б. А. Резервирование с восстановлением Текст. / Б. А. Козлов. - М. : Советское радио, 1969. - 152 с.

66. Сотсков, Б.С. Основы теории и расчета надежности элементов и устройств автоматики и вычислительной техники Текст. / Б. Сотсков. — М. : Высш. шк., 1970. - 270 с.

67. Молдовян, А. А. Криптография. Скоростные шифры Текст. / А. А. Молдовян и др.. - БХВ-Петербург, 2002. - 496 с.

68. Молдовян, А. А. Криптография Текст. / А. А. Молдовян, Н. А. Молдовян, Б. Я. Советов. - СПб. : Лань, 2000. - 118 с.

69. Молдовян, А. А. Новый принцип построения криптографических модулей в системах защиты ЭВМ Текст. / А. А. Молдовян, Н. А. Молдовян // Кибернетика и системный анализ. - 1993. - № 5. — 42 - 50.

70. Delphi Russian Suite электронный ресурс.: Лптегпег. — http://www.ph.usinga.ru/lexa, 2008.

71. Лопин, В. Н. Дискретная модель нейронной сети с пространственно-временной организацией Текст. / В. Н. Лопин, В. И. Комиссаров // Биофизика. - 1999. Т. 44, вып. 3.. — 526-529.

73. Лопин, В. Н. О конвейерной обработке информации в нейронных сетях Текст. / В.Н. Лопин, И.С. Захаров // Вестник новых медицинских технологий. - 1996. №4. - 62 - 63.

74. Лопин, В. Н. Исследование одного класса нейронных сетей с конвейерной обработкой информации Текст. / В.Н. Лопин //Автоматика и вычислительная техника. - 1999. №5. - 80 — 84.

75. Судаков, К. В. Общая теория функциональных систем Текст. / К. В. Судаков. - М. : Медицина, 1984. - 224 с.

76. Лопин, В.Н. Конвейерный принцип обработки информации в сетях на пороговых элементах Текст. / В.Н. Лопин // Автоматика. - 1984. -№ 1 . - С . 20-24.

77. Лопин, В.Н. Исследование одного класса нейронных сетей с конвейерной обработкой информации Текст. / В.Н. Лопин // Автоматика и вычислительная техника. - 1999. - №5. - 80 - 84.

78. Захаров, И. Конвейерные информационные процессы в многослойных нейронных сетях Текст. / И. Захаров, В. Н. Лопин // Радюелектрошка. 1нформатика. Управлшня. - 1999. — № 1. - 5 6 - 5 8

79. Лопин, В. Н. О взаимосвязи структурной сложности и внутренней криптосложности в иерархических нейросетевых структурах Текст. / В. Н. Лопин, И. Захаров, И. В. Калуцкий // Телекоммуникации. -2008.-№4. - С . 37-40.

80. Лопин, В. Н. Исследование криптосложности в иерархических нейросетевых системах защиты электронных документов Текст. / В. Н. Лопин, И. В. Калуцкий // Известия Курского государственного технического университета. - 2008. - № 2 (23). - 65 - 70.

81. Шахов, В. Г. Безопасность информационных систем Текст. / В. Г. Шахов // Омск. Омский филиал института математики им. Л. Соболева СО РАН.-2000.-238 с.

82. Корен, И. Избыточность как средство повышения надежности и выхода годных мультипроцессорных систем с интеграцией на уровне кристалла и пластины Текст. / И. Корен, Д. К. Прадхан // ТИИЭР. — 1986. — № 5 . - С . 93-107.

83. Kogge P. EXECUBE-a new architecture for scalable MPPs/Proc 1994. Int. conf. on parallel processing, 1994, Aug., 15-19. -P. 1-77—1-84.

84. Пирс, У. Построение надежных вычислительных машин Текст. / У. Пирс. - М . : Мир, 1968. - 270 с.

85. Пакулов, Н. И. Мажоритарный принцип построения надежных узлов и устройств ЦВМ Текст. / Н. И. Пакулов, В.Ф. Уханов, П. Н. Чернышев. — М. : Советское радио, 1974. — 184 с.

86. S. Amarel, G. Cooke, R. 0. Winder. Majority gate network. — IEEE Trans. Electron Comput (Feb. 1964). -V. EC-13, N 1.

87. Le Cun Y., Denker J.S., Solla S.A. Optimal Brain Damage // Advances in Neural Information Processing Systems II (Denver 1989). San Mateo, Morgan Kaufman, 1990. -PP. 598-605.

88. Райкин, А. П. Элементы теории надежности для проектирования технических систем Текст. / А. П. Райкин. - М. : Советское радио, 1967. -267 с.

89. Сотсков, Б. Основы теории и расчета надежности элементов и устройств автоматики и вычислительной техники Текст. / Б. Сотсков. — М. : Высш. шк., 1970. - 270 с.

90. Аналоговые и цифровые микросхемы Текст. : Справочное пособие / Под ред. В. Якубовского. - 2-е издание. - М. : Радио и связь, 1984.

91. Федорков, Б. Г. Микроэлектронные цифро-аналоговые и аналогово-цифровые преобразователи Текст. / Б. Г.Федорков, В. А. Тедец, В. П. Дегтяренко. - М . : Радио и связь, 1984.

92. Бахтияров, Г. Д. Аналогово-цифровые преобразователи Текст. / Г. Д. Бахтияров, В. В. Малинин, В. П. Школин. - М. : Сов. радио, 1980. -280с.

93. Популярные микросхемы КМОП. Серии: К176, К561, 564, КР1561, 1564 Текст. : сравочник / В.Л. Шило. - М. : Изд-во «Ягуар», 1993. -64 с.

94. Electronics Workbench Help электронный ресурс.: встроенная справочная система.

95. Артюхов В.Л., Копейкин Г.А., Шалыто Л.Л. Настраиваемые модули для управляющих логических устройств Л: Энергоиздат. Лепит р. отд-ние, 1981. 168с.