автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:КМОП флэш ЗУ с произвольной выборкой

На правах рукописи

Севрюков Андрей Николаевич

оаздьоььа

КМОП ФЛЭШ ЗУ С ПРОИЗВОЛЬНОЙ ВЫБОРКОЙ

05.13.05 - «Элементы и устройства вычислительной техники и систем управления»

Автореферат диссертации на соискание ученой степени кандидата технических наук

Автор:

3 0 о;;тд::з

Москва-2008 г.

003450559

Диссертация выполнена в Московском инженерно-физическом институте (техническом университете)

Научный руководитель:

кандидат технических наук, доцент Кондратенко Сергей Владимирович

Официальные оппоненты:

доктор технических наук, профессор Крупкина Татьяна Юрьевна

Ведущая организация:

ОАО «Ангстрем-М»

Защита диссертации состоится 24 ноября 2008 г. в 15 часов 00 минут на заседании диссертационного совета Д 212.130.02 в Московском инженерно-физическом институте (государственном университете) по адресу 115409, г. Москва, Каширское шоссе, 31, тел. 323-91-67.

С диссертацией можно ознакомиться в библиотеке МИФИ.

Автореферат разослан «23» октября 2008 г.

кандидат технических наук Корнеев Игорь Леонидович

Ученый секретарь диссертационного совета д.т.н., профессор

П.К. Скоробогатов

ОБЩАЯ ХАРАКТЕРИСТИКА ДИССЕРТАЦИИ

Актуальность проблемы

Диссертация посвящена созданию методики проектирования энергонезависимых КМОП флэш ЗУ с произвольной выборкой, сложнофунк-циональных (СФ) блоков и СБИС типа система на кристалле (СнК) на ее основе. Особое внимание уделено расчету флэш ячейки памяти и построению накопителя флэш ЗУ.

Флэш ЗУ - разновидность твердотельной полупроводниковой энергонезависимой перезаписываемой памяти. В отличие от других видов полупроводниковых энергонезависимых ЗУ (ЭЗУ), флэш ЗУ построена либо на транзисторах с плавающим затвором, либо на транзисторах с многослойным диэлектриком, способных сохранять электрический заряд. Кроме того, в отличие от электрически стираемых записываемых ПЗУ, в флэш ЗУ невозможны побайтовое стирание и запись информации. Архитектура накопителя оптимизирована на максимальную плотность хранения данных, и поэтому такие операции возможны только для больших блоков (210-220 байт).

В принятой на правительственном уровне Федеральной целевой программе №809 от 26 ноября 2007 г. определены приоритетные направления политики РФ в области развития электронной компонентной базы (ЭКБ) на 2008-2015 гг., включая, в частности, создание микроконтроллеров со встроенной энергонезависимой электрически программируемой памятью. Однако отсутствие флэш ЗУ отечественного производства и опыта их проектирования затрудняет решение этой задачи.

В связи с развитием цифровых средств и методов обработки сигналов, а также с миниатюризацией электронной аппаратуры, применение СБИС и СФ-блоков ЭЗУ, которые, наряду с универсальными или специализированными процессорами, являются неотъемлемой частью устройств обработки сигналов, становится особенно актуальным. Разработка и изготовление отечественных флэш ЗУ, как одного из наиболее перспективных типов ЭЗУ, позволит снизить долю иностранной ЭКБ в отечественных электронных системах различного, в том числе и специального, назначения.

Выпускаемые в настоящее время флэш ЗУ можно разделить на два основных типа - с последовательной и произвольной выборкой. Накопитель флэш ЗУ первого типа, как правило, состоит из последовательно соединенных ячеек памяти (ЯП), что эффективно увеличивает плотность их размещения. Однако применение флэш ЗУ такого типа для хранения исполняемого кода затруднено или невозможно. В накопителе флэш ЗУ второго типа ЯП соединены параллельно, что обеспечивает высокую ско-

рость произвольной выборки. Как правило, СФ-блоки построены на основе флэш ЗУ именно такого типа. Таким образом, создание методики проектирования флэш ЗУ с произвольной выборкой является актуальной задачей.

Работы по проектированию и изготовлению флэш ЗУ находятся на начальном этапе, что создавало дополнительные проблемы, такие как отсутствие готовых методик, программных пакетов и технологий. Получение же готовых методик и программных пакетов, являющихся конфиденциальной информацией фирм-разработчиков затруднительно. Поэтому необходимо было создать (с учетом мирового опыта) собственные методы и средства проектирования и на их основе - СБИС и СФ-блоки флэш ЗУ, не уступающие по совокупности характеристик зарубежным аналогам, изготовленным с соблюдением аналогичных проектных норм.

Подавляющее большинство СБИС проектируются и изготавливаются по КМОП технологии вследствие известных достоинств последней -минимальной статической потребляемой мощности, высокой степени интеграции и низкой стоимости изготовления ИС. Поэтому актуальной является задача проектирования ЭЗУ для интегрирования в СнК, изготавливаемых по отечественной КМОП технологии.

Цель диссертации заключается в исследовании особенностей структур, алгоритмов функционирования, конструктивных особенностей флэш ЗУ, разработке методики проектирования флэш ЗУ с произвольной выборкой и использовании этой методики при создании семейства СБИС и СФ-блоков флэш ЗУ на основе отечественной технологической базы.

Для достижения данной цели необходимо решение следующих

задач:

1. Анализ вариантов архитектур и характеристик СБИС и СФ-блоков флэш ЗУ.

2. Анализ схемотехнических решений, элементов и блоков флэш ЗУ.

3. Создание методик и средств проектирования флэш ЗУ с произвольной выборкой, в том числе с использованием предложенных автором архитектурных и схемотехнических решений.

4. Проектирование, изготовление и испытание СБИС и СФ-блоков флэш ЗУ, имеющих требуемые характеристики, с помощью созданных методик, стандартных и разработанных средств проектирования.

Научная новизна диссертации

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Проведен анализ помех взаимовлияния флэш ячеек памяти в массиве накопителя. Предложены способы, позволяющие снизить влияние этих помех и тем самым гарантировать сохранность данных во флэш ЗУ в течение всего срока эксплуатации.

3. Обоснован выбор различных видов реконфигурации: опциональной, позволяющей включать/отключать программную защиту данных; структурной, позволяющей управлять резервированием СБИС и изменять скорости стирания/программирования флэш ячейки памяти; реконфигурации тестовых блоков, включающей в себя настройку режимов тестовых элементов, встроенных в кристалл.

4. На основе выполненных в работе исследований предложена методика проектирования накопителя флэш ЗУ с произвольной выборкой, позволяющая впервые провести полный цикл проектирования отечественной флэш ЗУ.

Результаты диссертации, выносимые на защиту

1. Методика расчета параметров флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Способ коррекции помехи избыточного стирания, позволяющий упростить и ускорить эту процедуру по сравнению с известными способами коррекции.

3. Методика проектирования накопителя флэш ЗУ ЫСЖ-типа (с произвольной выборкой), учитывающая помехи взаимовлияния флэш ячеек памяти в накопителе и позволяющая реализовать способы снижения влияния этих помех.

4. Архитектурные, схемотехнические и топологические решения основных функциональных блоков СБИС флэш ЗУ с произвольным доступом, включая матрицу накопителя, блок резервирования и высоковольтный блок. Использование в разработанной СБИС блока резервирования позволяет повысить выход годных изделий с 5 до 10% для данной технологии.

5. Результаты тестирования разработанного флэш ЗУ емкостью 1 Мбит, подтверждающие выполнение основных требований ТЗ.

Практическая значимость результатов диссертации

Практическая значимость заключается в том, что:

- с использованием предложенной методики разработана СБИС флэш ЗУ емкостью 1 Мбит с произвольным доступом по отечественной технологии с проектными нормами 0,8 мкм;

- создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ в САПР Cadence;

- реализован блок резервирования строк накопителя, позволяющий повысить выход годных изделий;

- обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи;

- результаты диссертации внедрены в ОАО «Ангстрем» при разработке СБИС флэш ЗУ с произвольным доступом, что подтверждается полученным актом о внедрении.

Апробация диссертации

Основные положения диссертации докладывались и обсуждались на научно-технических конференциях и семинарах: в Научно-техническая конференция «Электроника, микро- и наноэлек-троника», 2004 г. (г. Н. Новгород), 2005 г. (г. Вологда), 2006 г. (г. Гатчина), 2007 г. (г. Пушкинские горы), 2008 г. (г. Петрозаводск). • Научные сессии МИФИ-2004 и МИФИ-2008.

Результаты диссертации были использованы при проведении ОКР «Такт-1» с ОАО «Ангстрем» (г. Зеленоград) по разработке СБИС флэш ЗУ 1 Мбит.

Публикации

Основные результаты диссертации опубликованы в 8 работах (без соавторов) в период с 2004 по 2008 гг., в том числе 1 статья в издании, рецензируемом ВАК России.

Структура и объем диссертации

Диссертация состоит из введения, четырех глав, заключения и списка литературы. Диссертация содержит 155 страниц, 54 рисунка, 11 таблиц. Список литературы включает 144 наименования.

Содержание диссертации Введение

Во введении обоснована актуальность темы, определена цель диссертации. Приведена постановка задачи и сформулированы основные положения, выносимые на защиту. Изложены научная новизна и практическая ценность диссертации.

1. Текущее состояние и перспективы развития устройств энергонезависимых ЗУ

С развитием электронной компонентной базы (ЭКБ) потребность в емких ЭЗУ неуклонно растет. Мощный толчок развитию этого направления дали вычислительные системы и базы данных, работающие с большими объемами информации.

В зависимости от указанных характеристик можно выделить несколько видов ЭЗУ, ориентированных на различные области применения (рис.1).

Массовая память

ос

£ ЭЗУ мобильных ш устройств о.

с Перенос п 5 распространение § данных

ю

О Хранение редко изменяющегося кода и данных

Проведенный анализ показывает, что флэш ЗУ (ФЗУ) применяются или являются перспективными для применения в будущем во всех рассмотренных областях и их разработка является актуальной задачей. В настоящее время существует и разрабатывается множество альтернативных видов твердотельных ЭЗУ, основанных на различных физических принципах перезаписи и хранения информации (ЕЕР110М - память с электрической перезаписью, МЯАМ - магнитная, РЯАМ - сегнетоэлектрическая и т.д.). Изготовление по КМОП технологии ЭЗУ, кроме ФЗУ и БЕРНОМ (ЭСРПЗУ), требует использования новых материалов и процессов, что приводит к существенному удорожанию производства. Использование же ЭСРПЗУ вследствие ее малой по сравнению с ФЗУ плотностью хранения информации оправданно лишь в тех случаях, когда необходима возможность побайтового стирания информации в ЭЗУ.

Было произведено сравнение наиболее перспективных видов твердотельных ЭЗУ. ФЗУ имеет наименьший размер ячейки памяти (.ЯП), поскольку последняя содержит всего один транзистор и, соответственно, обеспечивает наибольшую плотность хранения информации, которая может быть еще увеличена в несколько раз путем использования многоуровневых ЯП. Проведенный анализ базы патентов США в области ФЗУ

Примеры применения

ф: ¡У. юга Хранение больших объемов Щ информации в вычислительных _ системах и базах данных

¡^ФС у.нж; ¡Г) Хранение, чтение и запись данных в компактных устройствах с автономными источниками питания

нп.<ц .со, сэт ГО, ФЗУ ) Перенос индивидуальных файлов, массовое тиражирование данных

¡РПЗУ, ФЗУ - ) Хранение микропрограмм в бытовой технике и приборах специального назначения

Ч-----1-

1М юм 100М 1Г ЮГ юог

Информационная емкость, байт

Рис.1. Области применения ЭЗУ

показал, что за последние годы их число, а значит, и перспективность данного направления остаются на высоком уровне. Таким образом, по совокупности характеристик и востребованности на практике ФЗУ - абсолютный лидер среди твердотельных ЭЗУ, применяемых в настоящее время в электронной аппаратуре.

Анализ динамики изменения технических параметров СБИС ФЗУ на примере последних разработок позволяет сформулировать следующие тенденции:

- Рост информационной емкости (в настоящее время образцы, производимые с технологическими нормами 40 нм, достигли емкости 32 Гбит на СБИС).

- Уменьшение времени произвольной выборки, что особенно актуально для стремительно набирающей популярность ФЗУ с NAND-архитектурой накопителя типа.

- Увеличение скорости последовательного чтения (достигнутая скорость - более 100 Мбит/с).

- Увеличение скорости записи (достигнутая скорость - 10 Мбит/с).

- Уменьшение напряжения питания. В настоящее время серийно выпускаются СБИС с напряжением питания 1,8 В. Для опытных образцов этот показатель снижен до 0,9 В.

- Уменьшение потребляемой мощности. Поскольку ФЗУ часто применяется в переносных устройствах, то потребляемая мощность (особенно в режиме записи) является одним из самых критичных параметров.

- Создание гибридных ФЗУ, примером которых является ФЗУ с NAND-архитектурой накопителя и внешним интерфейсом, аналогичным используемому в ФЗУ с NOR-архитектурой накопителя (OneNAND от Samsung).

- Создание СФ-блоков ФЗУ для интеграции последних во вновь разрабатываемые СБИС типа СнК.

Проанализированы архитектуры СФ-блоков и СБИС ФЗУ. В отличие от СБИС ФЗУ в СФ-блоках:

отсутствует или упрощена аппаратная защита входных шин адреса и данных от помех;

- используется NOR-архитектура накопителя, позволяющая хранить исполняемый код;

- отсутствует блок программной защиты данных;

- может отсутствовать часть «стандартных» блоков, таких как тактовый генератор;

- отсутствуют мощные выходные каскады;

- при наличии на кристалле СФ-блока ЭСРПЗУ используется общий генератор высокого напряжения;

- разрядность СФ-блока ФЗУ может достигать 32 бит и более, в то время как для СБИС ФЗУ она не превышает 16 бит;

- в случае применения процессора с высокой тактовой частотой используется параллельное (до 128 разрядов) чтение данных из ФЗУ;

в связи с тем, что СФ-блок занимает только небольшую часть кристалла, схемы резервирования ФЗУ, как правило, отсутствуют;

- ФЗУ может иметь меньшее количество гарантированных циклов стирания/записи (около 103), однако большее время хранения данных (до 20 лет);

не применяется многоуровневое ФЗУ, поскольку оно обладает низкими скоростями чтения и записи.

В диссертации рассмотрена возможность введения в состав ФЗУ конфигурационных регистров на основе флэш ЯП (ФЯП). Перепрограммирование данных регистров позволяет изменять характеристики готовых СБИС. Важным достоинством такого подхода является его гибкость, определяемая функциями, заложенными разработчиком. Это позволяет также снизить стоимость готовых решений за счет использования одного набора шаблонов для выпуска целого семейства СБИС или СФ-блоков. Возможны следующие виды реконфигурации:

1) Опциональная реконфигурация - включает в себя дополнительные опции СБИС, такие как включение/отключение программной защиты данных, задействование дополнительных блоков памяти специального назначения и т.д.

2) Структурная реконфигурация - включает в себя изменение разрядности СБИС, потребляемой мощности, скорости перепрограммирования, замену основных элементов массива данных резервными и т.д.

3) Реконфигурация тестовых блоков - включает в себя настройку режимов тестовых элементов, встроенных в кристалл.

Учитывая тенденции развития современных СБИС ФЗУ и принимая во внимание доступную технологическую базу (уровень технологии 0,8 мкм, два слоя поликремния, один-два слоя металлизации), можно сформулировать следующие задачи в данном направлении:

1. Разработка отечественной СБИС ФЗУ с емкостью 1 Мбит и с напряжением питания 5 В на основе отечественного техпроцесса 0,8 мкм. Данная СБИС должна быть совместима по внешнему интерфейсу с распространенными зарубежными аналогами.

2. Разработка СФ-блоков ФЗУ на основе отечественного техпроцесса 0,8 мкм.

3. Разработка СБИС ФЗУ на основе современных отечественных техпроцессов 0,8-0,6 мкм и ниже. Такая последовательная разработка растущих по сложности внутреннего устройства СБИС поможет создать теоретическую и практическую базу для проектирования и изготовления конкурентоспособных СБИС ФЗУ.

2. Элементы памяти и принципы работы флэш ЗУ

Существует два основных вида ФЯП: с плавающим затвором и с ловушками заряда в многослойном диэлектрике (Кремний-Оксид-Нитрид-Оксид-Полупроводник, КОНОП), изображенные на рис.2.

[\ Ж10ЛЫ1МЙ ОКСИД

Управляющий затвор

Плавающий ¿атвор

NI ежпол икрсмписний ^ диэлектрик

Блокирующий// оксид

Сток

Р-подложка

Управляющий запюр

Нитрид (Si3N4)

Р-подложка

Туннельный оксид

Сток

а) б)

Рис.2. Структура с плавающим затвором (а) и КОНОП-структура (б)

ФЯП имеют четыре режима работы: хранение, стирание логических нулей, программирование предварительно стертых ЯП и считывание. В диссертации выполнен анализ особенностей работы ФЯП в каждом из режимов.

В табл.1 приведены типовые значения параметров наиболее распространенных ФЯП, использующихся в настоящее время.

Таблица 1

Сравнительные характеристики ФЯП_

Типы ЯП

Параметры С много- Туннели- Двухтран- С расще- КО- Mirror-

ЯП слойным затвором руемая зисторная пленным затвором НОП Bit

Размер ЯП, Р2 9...12 4,5...6 -30 6,5...17 5...6 5...6*

Запись: 1, мкс; 1...10; 300...500- 300...500; 5...10; 1 ...10; 1...10;

и, В 10..12 17..20 17..20 10..12 7...10 7...10

Ток записи, А (10...40)х ~ю-д ~10"У (1...10)х (1...5)х (1...5)х

хЮ° х10"6 хЮ"5 хЮ"5

Стирание: мс (блок); (0,1... 1)х х103; 2...5; 2...5; 5...10; (1...5)х хЮ2; (1...5)х хЮ2

и, В 15 17...20 17...20 12...14 7...10 7...10

Скорость

утечки заряда средняя высокая высокая низкая средняя средняя

Вероятность

пробоя окисла низкая высокая высокая низкая средняя средняя

Примечания: F - характерный размер технологии (minimum feature size); * - на два бита.

Анализ современного рынка электронных компонентов показывает, что при производстве СБИС ФЗУ наиболее популярными в настоящее время являются ФЯП КОНОП типа. Основные причины данного выбора следующие: 1) меньшее число технологических операций при производстве КОНОП ФЯП по сравнению с ФЯП с плавающим затвором; 2) возможность использования технологии МотогЬи, позволяющей получить наибольшую плотность хранения данных; 3) меньшие напряжения, использующиеся при операциях записи и стирания, что достигается благодаря применению тонкого (2-3 нм) туннельного окисла.

Конкретный выбор типа ФЯП осуществляется, исходя из требований технического задания на быстродействие, энергопотребление, надежность хранения информации, а также исходя из доступных техпроцессов.

В зависимости от типа ФЯП и архитектуры накопителя используются два основных механизма программирования: туннелирование Фау-лера-Нордхейма (ФНТ) и инжекция горячих электронов (ИГЭ). В табл.2 представлено их сравнение.

Таблица 2

Сравнение методов программирования ФЯП _

Параметры ФЯП ИГЭ ФНТ

Ток программирования ФЯП, мкА 10...50 -10°

Толщина туннельного окисла, нм 9...11 7...8

Скорость программирования*, мкс 1...10 300...500

Напряжение программирования, В 7...12 17...20

Примечание: * - за счет меньшего тока программирования при ФНТ возможно параллельное программирование большего числа ФЯП.

Из анализа табл.2 можно сделать вывод, что программирование при помощи ИГЭ требует больше энергии. Тем не менее оно предпочтительнее, если требуется быстрая перезапись малых блоков информации и/или по каким-либо причинам нежелательно использование более высокого напряжения (17...20 В). Дополнительное сравнение и рекомендации по выбору того или иного метода программирования приведены в диссертации.

Существуют разные модели, которые могут быть использованы для оценки тока затвора вследствие ИГЭ. Анализ литературы показал, что вероятностная модель (lucky-electron model) обладает более высокой точностью моделирования процесса программирования и поэтому именно она была использована при создании методики расчета основных характеристик ФЯП.

Надежность хранения данных в ФЯП. В существующей литературе нет единообразного определения времени хранения информации в

ФЗУ. В различных источниках встречаются попытки описать эту величину как время, за которое записанный заряд уменьшается в результате утечек на 50%, 20% или 10%. Однако в зависимости от структуры ФЯП и усилителя считывания такие определения могут быть некорректны. Автор предлагает следующее определение: время хранения информации - это время, в течение которого можно с уверенностью распознать состояние ФЯП. При таком определении время хранения характеризует весь тракт записи и чтения и пригодно как для проведения расчетов, так и измерений.

Основным фактором, влияющим на время хранения и износостойкость (гарантированное число циклов стирания/записи), является качество подзатворного и межзатворного диэлектриков. Их повреждения образуют нежелательные ловушки заряда, что снижает надежность ФЗУ. В литературе широко представлены результаты практических исследований надежности хранения данных и износостойкости ФЯП. Однако при создании методики проектирования ФЯП необходимы аналитические оценки данных величин.

Основные причины сбоев, связанных с подзатворным диэлектриком, - пробой и появление дефектов кристаллической решетки во время операций программирования/стирания. Заполняясь, ловушки изменяют инжекционные поля и, следовательно, величину заряда, перемещенного на плавающий затвор.

Межзатворный оксид, служащий для изоляции плавающего и управляющего затворов, также не должен содержать дефекты для предотвращения утечки заряда с плавающего затвора. Неоднородная поверхность вызывает локальные усиления электрического поля, результатом чего является повышение токов утечки. Для количественной оценки этого эффекта в работе принято, что неровности на поверхности диэлектрика имеют полуэллиптическую форму высотой h и радиусом Ь. Тогда величину локально усиленного поля Etip, вызванного неровностями, можно оценить, используя выражение

где Етп - напряженность поля в случае гладкой поверхности диэлектрика; Л - hlb.

Таким образом, зная характеристики диэлектрика, являющиеся параметрами техпроцесса, можно оценить токи утечки ФЯП в режиме хранения.

В работе для уменьшения утечек рекомендуется применять в качестве межзатворного диэлектрика многослойные структуры, наиболее распространенной из которых является оксид-нитрид-оксид (ONO) кремния. К недостаткам данного вида диэлектриков следует отнести то, что про-

цесс их производства требует больше технологических операций, увеличивая тем самым стоимость конечной продукции.

Характеристику износостойкости ФЗУ определяет разница пороговых напряжений в записанном и стертом состояниях в зависимости от числа циклов стирания/программирования (рис.3).

Ч.Вд Запрограммированное

состояние

О

«Окно» пороговых напряжений

_1_

I Закрытие | «окна»

Стертоесостояние

10 10- ю" ю4 10* 10ь

Число циклов записи/стирания

Рис.3. Разница пороговых напряжений стертой и записанной ФЯП в зависимости от числа циклов стирания/записи

При программировании и стирании ФЯП сильные электрические поля повреждают подзатворный окисел, образуя в нем дефекты. Из-за этого полное число циклов стирания/записи ограничено 104-106 циклами. В литературе широко представлено исследование свойств оксидов кремния и других диэлектриков под влиянием сильных (7... 12 МэВ/см) электрических полей. Однако практические достижения в области оценки допустимого количества циклов стирания/записи, как правило, опережают теоретические. Поэтому в литературе часто приводятся только экспериментально полученные данные, имеющие смысл в основном для частных случаев. Тем не менее при построении ФЯП с заданными параметрами необходима предварительная оценка данной величины. Для этого автор предлагает воспользоваться уравнением Эйринга (Еуг^):

Мт = 1,5 X102' ехр((л • ЕШ] - в)/кт\(т0/'2,

где ЛУ~ концентрация ловушек в окисле, см'3; Л=1,9x10"29 Кл-м; Е„ч - напряженность поля инжекции, В/м; В=0,32 эВ; I - время воздействия, с; /й=1 с - нормировочный коэффициент. Полное электрическое поле в диэлектрике можно представить как суперпозицию поля от приложенного внешнего напряжения и индуцированного поля от захваченных в ловушки зарядов:

где 1Ш1х1Е1>и1}=еА'т<]/[2£1), с!„ е, - толщина и абсолютная диэлектрическая проницаемость соответствующего диэлектрика.

Таким образом, зная длительность воздействия и амплитуду электрических полей, воздействующих на диэлектрики во время циклов стирания/записи, можно на соответствующем этапе проектирования оценить предельное число этих циклов.

Построение ФЯП. В результате анализа режимов работы ФЯП предложена методика расчета параметров элемента памяти (рис.4), которая входит как составная часть в методику проектирования накопителя ФЗУ.

Требования к характеристикам ФЯП

Определение геометрических размеров ФЯП

Оценка емкости ФЯП

Определение толщин — диэлектриков, исходя из времени хранения заряда

Определение напряжения стирания

Определение способа и напряжения программирования

Определение числа циклов стирания/программирования

Успешное окончание расчета

Рис.4. Алгоритм последовательности этапов методики расчета параметров

ФЯП

Возможности реконфигурпрования режимов работы ФЯП.

Предложенная автором методика построения ФЯП позволяет рассчитать их физические размеры и электрические параметры. В работе показано,

14

что возможно улучшение одних параметров ФЯП за счет других. Таким образом, можно определить важные параметры структурной реконфигурации, в частности такие, как время и напряжения программирования ФЯП, время и напряжения стирания ФЯП, а также потребляемую при этих процессах мощность. Целесообразность данных опций определяется тем, что их применение в СБИС позволяет как оптимизировать процессы записи/стирания ФЯП, так и влиять на время хранения информации и износостойкость массива памяти.

3. Методика проектирования накопителя флэш ЗУ

Существуют различные архитектуры накопителя ФЗУ. Их сравнительные характеристики приведены в табл.3. В связи с широким использованием в настоящее время ФЗУ с архитектурами ОпеКАМЭ и ОгКАКЭ, их характеристики выделены в отдельные столбцы таблицы.

Таблица 3

Сравнительные характеристики архитектур накопителя ФЗУ_

Параметры накопителя Архитектуры накопителя

КОЯ ЫАШ АШ ОпеЫАШ ОгИАШ

Размер ФЯП, Р2 6...12 4...6 8...12 6...8 4...6 5...6*

Время произвольного доступа, НС 50...100 -25x10' 50 (5...50)х хЮ3 100 (25хЮ3) ~104

Время последовательного доступа, не 25... 100 50...100 30...50 20...50 20...25 30...50

Скорость записи, мкс/байт 0,3...7 0,1...0,2 4...10 1...2 0,1...0,2 0,3...0,5

Скорость стирания, мс/блок -500 -2 -1 ~1 -2 -150

Размер блока, кбайт 64... 1024 16...128 1...8 2...32 32...128 128... 1024

Параллельный доступ + — + — +/- —

Особенности техпроцесса 3 слоя поликремния 3 слоя поликремния 3-4 слоя поликремния

Примечание: * - на два бита.

Такие важные параметры ФЗУ, как время доступа, возможность хранения исполняемого кода и особенности техпроцесса, поддаются прямому сравнению, в отличие от эффективности использования площади

СБИС, которая дополнительно характеризует качество разработки. В литературе приводятся многочисленные сравнения эффективности использования площади для различных архитектур. Тем не менее использованные там методы сравнения имеют существенные недостатки: сравниваются размеры ФЯП или массивов без учета размеров периферийных схем; сравниваются СБИС, произведенные с применением разных технологических норм, или СБИС с многоуровневыми и одноуровневыми ФЯП, или многокристальные и однокристальные СБИС. Для корректной оценки эффективности использования площади кристалла ФЗУ, не зависящей от используемых технологических норм, автором предложен безразмерный коэффициент к =(/F2103/(SAZ). гДе V - емкость СБИС, Мбит; F - уровень проектных норм, мкм; S - полная площадь кристалла, мм2; М- множитель, применяемый в случае использования многоуровневых ЯП (равен количеству хранимых в ЯП бит информации). Наилучшими значениями коэффициента эффективности (около 80), превосходящими остальные варианты в 1,5...2 раза, обладают ФЗУ с NAND- и разновидностью NOR-архитектуры, использующей Mirrorbit ЯП.

Проведенный анализ динамики изменения рынка ФЗУ за последние 10 лет показал, что популярность ФЗУ с NAND-архитектурой неуклонно растет. За последние 4 года ФЗУ с NOR-архитектурой занимают стабильно высокую долю на рынке ЭЗУ. Доля остальных архитектур незначительна. Учитывая доступный уровень технологии (например, 0,8 мкм) и мировой опыт производства ФЗУ, можно оценить максимально доступную емкость при использовании различных архитектур. Так, для ФЗУ с NOR-архитектурой она составляет около 4 Мбит, а для NAND-архитектуры - около 8 Мбит. Принимая во внимание основную область применения ФЗУ такой емкости (хранение исполняемого кода), можно сделать заключение о целесообразности собственной разработки и производства ФЗУ с NOR-архитектурой, поскольку они лучше подходят для областей применения, не требующих больших информационных объемов. Дополнительной аргументацией в пользу разработки ФЗУ такого типа является то, что СФ-блоки ФЗУ, входящие в состав микроконтроллеров, используют NOR-архитектуру накопителя, позволяющую хранить исполняемый код. В целом анализ областей применения различных архитектур показывает, что в случае малой и средней емкости ФЗУ, а также в качестве СФ-блоков ЭЗУ микроконтроллеров NOR-архитектура оказывается предпочтительней, поэтому в данной работе основное внимание уделено проектированию СБИС именно этой архитектуры.

Помехи взаимовлияния (ПВВ) в массивах ФЗУ NOR-типа. Существуют следующие виды ПВВ, которые могут встретиться в массиве ФЗУ NOR-типа: постоянное стирание (DC Erase), постоянное программирование (DC Program), помеха программирования (Program Disturb,

Drain Disturb, помеха стока), помеха чтения (Read Disturb), избыточное стирание (OverErase). На рис.6 показана схема массива ФЗУ с ПВВ.

ч„=ов

Рис.6. Схема массива ФЗУ с ПВВ: А - помеха постоянного стирания; В -помеха постоянного программирования; С - помеха программирования

В диссертации проведен подробный количественный анализ ПВВ и методов снижения уровня помех за счет ряда структурных и схемотехнических решений. Предложен собственный способ коррекции помехи избыточного стирания, позволяющий упростить и ускорить эту процедуру по сравнению с известными способами коррекции.

Проведенный анализ ПВВ, возникающих в МСЖ-массивах ФЗУ, показал, что основным фактором, влияющим на надежность хранения информации в ФЗУ, является качество диэлектриков ФЯП. При проектировании накопителя ФЗУ необходимо учитывать воздействие рассмотренных ПВВ на отдельные ФЯП.

Использование накопителя МОЯ-типа на основе ФЯП с расщепленным затвором позволяет полностью исключить часть рассмотренных ПВВ и снизить влияние других. Также необходимо отметить, что при производстве ФЯП с расщепленным затвором применяются более толстые диэлектрики (от 13 нм), что позволяет лучше контролировать их качество и использовать более дешевый техпроцесс по сравнению с используемым при производстве ФЯП с многослойным затвором.

Секционирование накопителя ФЗУ. Выбор типа массива и используемой ЯП определяет топологию ФЯП и их межсоединений. Однако при разработке накопителя необходимо его секционирование, применяемое для определения размера стираемого блока, оптимизации быстродействия и потребляемой мощности. В то же время секционирование накопителя невыгодно с топологической точки зрения, поскольку оно уменьшает плотность размещения ФЯП на кристалле. В диссертации отмечено, что

секционирование, определяющее максимальный размер блока, может быть независимым от разбиения на секции (часть массива, объединенная едиными шиной выборки - ШВ и разрядной шиной - ШР), определяющего задержку накопителя и потребляемую мощность. На основании этого выработаны конкретные рекомендации по реализации секционирования накопителя ФЗУ.

Расчет с использованием имеющихся средств САПР матрицы накопителя был затруднен из-за большого количества содержащихся в ней элементов. Поэтому для аналитических расчетов задержек секции N011-массива была введена эквивалентная схема накопителя, изображенная на рис.6,а, где СШв, Кшв - емкость и сопротивление ШВ; СШр - емкость ШР; N1 - устройство предварительного заряда ШР.

ч

в1а

КШВ I

шв-С1]—|

'шв

а) б)

Рис.6. Эквивалентная переходная схема ФЗУ ЖЖ-типа (а) и типовая топология Т^ОИ-структуры (б)

ШВ была смоделирована в виде распределенной ЯС-цепи, поскольку для ее создания используется поликремний (либо силицид) с относительно высоким поверхностным сопротивлением. РШ реализуется слоем первого металла, обладающего низким (-0,1 Ом/т) сопротивлением. Таким образом, даже при значительной длине данной шины ее сопротивление будет незначительным по сравнению с выходным сопротивлением транзистора предзаряда. Поэтому для моделирования РШ была использована емкостная модель. Основные размеры ФЯП, используемые для расчетов, показаны на рис.6,б, где ЬФЯп, №фяп - длина и ширина ФЯП; \УШК, - ширина ШВ и ШР соответственно, Ьшв.Аст - длина шины выборки над пассивной областью (защитным слоем), приходящаяся на одну ФЯП.

Определено максимальное число ФЯП секции накопителя, подключенных к ШВ без шунтирования последней металлом:

пшн — (Сшт + Срс)),

где 1ШН - задержка ШВ; Мшщ, СШш - сопротивление и емкость ШВ, приходящиеся на одну ФЯП; С«; - емкость плавающего затвора ФЯП.

В случае использования техпроцесса с двумя и более слоями металлизации возможно шунтирование ШВ вторым слоем металла. В этом случае при расчете допустимого числа ФЯП, подключенных к ШВ, можно воспользоваться предыдущим выражением, уменьшив Яшв до сопротивления половины размера шунтируемой области. Сопротивлением и емкостью металла в первом приближении можно пренебречь.

Отмечено, что при шунтировании ШВ металлом увеличивается размер массива. Проведенный расчет показал, что для стандартных правил проектирования уровня 0,8-0,18 мкм каждое соединение поликремниевой шины массива с шунтирующей шиной второго металла увеличивает итоговую ширину массива примерно на ЗР, где Р - уровень проектных норм. При шунтировании ШВ для ФЯ11, смежных с контактами, дополнительно надо учитывать изменения характеристик, обусловленные двумя основными причинами: 1) размер активной области для ФЯП смежных с контактами шунтирования отличается от других; 2) изменение характеристик ФЯП (как правило, в результате локального повреждения диэлектриков), возникающее при травлении контактов для шунтирования ШВ.

Сделан вывод о том, что уменьшение сопротивления ШВ путем использования низкоомного силицида вместо поликремния позволяет эффективно увеличивать длину ШВ без увеличения вносимой ею задержки. Использование металла для шунтирования словарной линии нежелательно, поскольку оно увеличивает размер массива и требует учета дополнительного разброса характеристик ФЯП.

Определено максимальное число ФЯП, подключенных к ШР:

пшр -1»4 '¡шр ргсс V ШР 1 +0»)),

где ¡щр - задержка ШР; Сщп - емкость ШР, приходящаяся на одну ФЯП, С/,/ - емкость стока ФЯП; У?^« - эквивалентное сопротивление транзистора предзаряда.

Учитывая, что для ФЯП не существует области неразрушающего чтения, предзаряд ШВ и ШР можно проводить одновременно. Как правило, транзисторы предзаряда совмещены с усилителями считывания (число которых равно разрядности ФЗУ) и на размеры этих транзисторов нет жестких ограничений. Поэтому желательно выбирать ¡шр^шв-

Определена потребляемая накопителем динамическая мощность в режиме считывания, зависящая от перезаряда емкостей выбранных ШВ и ШР и сквозного тока, протекающего через считываемые ФЯП:

Р01т = (Ди]Сшв + Аи2ШРСШР ■ М + иип1фяп1ск ■ М)ПС,

где Л1)ит, ¿1ИШр - перепад напряжения на ШВ и ШР соответственно; Сшн, СШр - емкости ШВ и ШР; М - разрядность ФЗУ (равна числу одновременно выбранных ШР); 1}т - напряжение источника питания; 1ФЯП - ток,

протекающий через ФЯП; 1Ск - время протекания тока через ФЯП; ¡с -время цикла.

Предложен способ снижения потребляемой динамической мощности накопителя, заключающийся в последовательном предзаряде ШВ и ШР, возможному благодаря отсутствию области разрушающего считывания.

Показано, что минимальный размер блока равен размеру двух строк в секции (поскольку ФЯП двух соседних ШВ имеют общую ШИ). Максимальный размер блока определяется допустимыми потребляемой мощностью и пиковым током, поскольку для стирания, как правило, используется процесс туннелирования, и, соответственно, низкий ток отдельных ФЯП (5... 10 нА). Тем не менее для больших массивов (~1 Мбит) суммарный ток стираемой области составляет порядка 10 мА, что является существенным ограничением для дальнейшего увеличения стираемой области.

Методика проектирования накопителя ФЗУ. Проектирование накопителя ФЗУ представляет собой наиболее сложную задачу при проектировании ФЗУ в целом. Однако в существующей литературе решение этой задачи освещено весьма слабо. Так, в доступных литературных источниках описываются принципы работы ФЯП и массивов на их основе, но не методика их расчета. Такая информация пригодна лишь для проектирования ФЗУ на основе предоставляемых фабрикой ФЯП и базовых блоков, что существенно ограничивает возможности разработчика.

Предлагаемая методика позволяет разрабатывать накопитель ФЗУ с нуля. Благодаря предложенному способу расчета ФЯП, можно как задавать требования к разрабатываемым техпроцессам, так и учитывать ограничения существующих. Данная методика охватывает проектирование накопителей только ЖЖ-типа, поскольку они в данный момент представляют наибольший интерес как в виде СБИС, позволяющих исполнять код, так и в виде СФ-блоков для микроконтроллеров. Аналогичная методика может быть применена для разработки накопителей других типов.

Алгоритм последовательности этапов разработанной методики приведен на рис.7.

Методика состоит из следующих основных этапов:

Этап 1. Выбор типа накопителя. Существует несколько вариантов реализации накопителей с ЫОЯ-архитектурой (с произвольным доступом). Эти варианты рассмотрены в диссертации и обладают разными достоинствами и недостатками, на основе анализа которых и осуществляется выбор.

Этап 2. Выбор и расчет ФЯП. На этом этапе необходимо выбрать тип ФЯП, используемой в накопителе, исходя из требований ТЗ к ФЗУ на скорость, энергопотребление, надежность хранения информации, а также исходя из доступных техпроцессов. Выбор проводится на основе прове-

денного в диссертации анализа различных типов ФЯП. Далее производится расчет параметров ФЯП на основе предложенной ранее методики.

Требования к характеристикам

ФЗУ <>

Выбор типа накопителя

Л

V

Определение размеров серчции, исходя из заданного времени доступа

Расчет мощности, потребляемой в режимах чтения и стирания

¡Изменение ^уменьшение) 1/1_

| размеров секции

Оценка влияния ПВВ на хранение информации ФЯП _в секции_

I

Использование способов снижения влияния ПВВ

Успешное окончание расчета

Рис.7. Алгоритм последовательности этапов методики разработки накопителя ФЗУ

Этап 3. Определение размеров секции. На данном этапе производится определение размеров секций накопителя с целью оптимизации времени доступа, потребляемой мощности и размеров стираемого блока. В диссертации определено допустимое количество элементов строк и столбцов в зависимости от допустимой задержки и потребляемой мощности.

Этап 4. Оценка влияния ПВВ на хранение информации ФЯП в секции. Для данной оценки необходимо знать размер секции, полученный на предыдущем этапе. Для оценки используются результаты анализа ПВВ, возникающих в накопителе. В случае, если ПВВ могут нарушить хранящиеся в памяти данные, следует воспользоваться предложенными способами компенсации влияния ПВВ либо изменить размер секции, вернувшись на предыдущий этап проектирования.

Если все оценки получились непротиворечивыми, можно переходить к созданию топологической схемы накопителя.

Предложенная методика построения накопителя ФЗУ восполняет недостаток информации по данной тематике в доступных источниках.

4. Флэш ЗУ 1 Мбит

С использованием предложенной методики с использованием средств САПР Cadence были разработаны основные функциональные блоки СБИС ФЗУ 1 Мбит. Функциональная схема ФЗУ представлена на рис.8.

Рис.8. Функциональная схема СБИС ФЗУ 1 Мбит

СБИС содержит накопитель - матрицу ФЯП, включающую основные и резервные элементы; Х-дешифратор; У-дешифратор, объединенный

с триггерами-защелками данных; усилители считывания; БОН - блок опорных напряжений; блок резервирования; УУ - устройство управления; УВВ - устройство ввода-вывода; SDP (Software Data Protected) - блок программной защиты данных.

СБИС реализована на технологической базе ОАО «Ангстрем» по технологии 0,8 мкм и содержит накопитель NOR-типа на основе ФЯП с расщепленным затвором. Данная архитектура была выбрана потому, что в ней минимизируется число и влияние помех в массиве ФЯП и она обладает низкими требованиями к техпроцессу. Накопитель разбит на две половины. Размер страницы накопителя совпадаете размером стираемого блока и содержит 128 байт. Каждая страница разбита на две полустраницы по 64 байта, расположенные одна над другой. Каждая половина накопителя содержит по две резервные страницы, эффективно повышающие выход годных СБИС с 5 до 10%.

На рис.9 показана топология разработанного кристалла ФЗУ I Мбит: 1.2- левая и правая половины накопителя, 3 - блок опорных напряжений, 4 - блок резервирования, 5 - SDP блок, 6 - усилители считывания.

Рис.9. Топология СБИС ФЗУ емкостью 1 Мбит

Основные характеристики и функции изготовленной СБИС ФЗУ 1 Мбит приведены в табл.4 вместе с характеристиками ФЗУ производства Hitachi, изготовленной по аналогичной технологии.

Таблица 4

Сравнение изготовленной ФЗУ со СБИС Hitachi_

Изготовленная СБИС Hitachi

Параметры СБИС СБИС

Основные 0,8 мкм; 1 Ме; 0,8 мкм; 1 Me;

характеристики 1 поликремний; 1 поликремний;

техпроцесса 1 силицид 1 силицид

Размер кристалла, мм2 4,8x6,1 5,2x6,22

Напряжение питания, В 5 5/12

Износостойкость (оценка) 104 -

Время хранения данных (оценка), лет 10 -

Время доступа (не более), не 80 80

Ток потребления в активном режиме (не более), мА 50 10

Ток потребления в режиме ожидания (не более), мкА 40 150

Время записи страницы (не более), мс 5 6,4

Время стирания страницы (не более), мс 2 1х103

При проектировании СБИС ФЗУ с ЖЭЯ-архитектурой накопителя использован разработанный автором рациональный набор библиотечных элементов, содержащий: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать ФЗУ ЫОЯ-типа емкостью до 4 Мбит в сжатые сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков ФЗУ.

Заключение

Основной научный результат диссертации заключается в развитии теории и методики проектирования сложнофункциональных блоков и СБИС КМОП флэш ЗУ с произвольной выборкой.

Основной теоретический результат

Предложена методика выбора и последующей разработки накопителя флэш ЗУ МОЯ-типа, учитывающая особенности и ограничения используемого техпроцесса. Методика направлена на обоснованный выбор архитектуры, расчет ячеек памяти, выбор варианта построения и расчет накопителя флэш ЗУ. Использование данной методики в сочетании с известными способами и средствами построения периферийных блоков (усилителями считывания, дешифраторами и т.д.) позволяет реализовать полный маршрут проектирования флэш ЗУ.

Частные теоретические результаты

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Предложены способы снижения уровня помех взаимовлияния (ПВВ) за счет применения ряда структурных и технологических приемов.

3. Обоснован выбор различных видов реконфигурации (опциональной, структурной и реконфигурации тестовых блоков), направленных на расширение функциональности СБИС.

Основной практический результат

На основе предложенной методики разработана и изготовлена по отечественной технологии с проектными нормами 0,8 мкм СБИС флэш ЗУ с произвольным доступом информационной емкостью 1 Мбит. Получены работоспособные образцы. Результаты диссертации использованы в ОАО «Ангстрем» при выполнении ОКР, что подтверждается актом о внедрении.

Частные практические результаты

1. Создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ с произвольным доступом в среде САПР Cadence и содержащий: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать флэш ЗУ NOR-типа емкостью до 4 Мбит в сжатые сроки, поскольку исключаются этапы повторной разработки схемотехники и топологии основных блоков флэш ЗУ.

2. В разработанной СБИС флэш ЗУ использован блок резервирования, позволяющий повысить выход годных изделий с 5 до 10%.

3. Обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи с использованием встроенного генератора высокого напряжения малой мощности.

Проведенное тестирование разработанной СБИС флэш ЗУ показало соответствие ее характеристик требованиям технического задания, а также характеристикам зарубежных аналогов, изготовленных по аналогичной технологии.

Список работ, опубликованных по теме диссертации

1. Севрюков А.Н. Разработка тестовых структур для КМОП универсального тестового кристалла // Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2004. - С. 126-128.

2. Севрюков А.Н. Обзор архитектур современных микросхем флеш памяти // Научная сессия МИФИ-2004 . Т.1. Сборник научных трудов. М.: МИФИ.-2004.-С. 214-215.

3. Севрюков А.Н. Снижение тока записи ячеек флеш ЗУ // Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ. -2005.-С. 178-179.

4. Севрюков А.Н. Сокращенный маршрут проектирования флеш ЗУ с малой потребляемой мощностью // Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2006. - С. 41-45.

5. Севрюков А.Н, Архитектура СФ-блоков флеш ЗУ СБИС типа «Система

на кристалле» // Вопросы радиоэлектроники, серия ЭВТ, 2008, вып. 3, С.49-56

6. Севрюков А.Н. Масштабирование флэш памяти // Электроника, микро-

и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2007. -С. 82-85.

7. Севрюков А.Н. Блок резервирования флеш ЗУ 1 Мбит // Автоматика, электроника, микро- и наноэлектроника. Сборник научн.трудов. - М.: МИФИ. - 2008. - С. 93-94.

8. Севрюков А.Н. Надежность ячеек флэш памяти // Электроника, микро-

и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2008. -С. 29-34.

Подписано в печать 22 10.2008 г.

Печать трафаретная

Заказ №1020 Тираж: 100 экз.

Типография «11-й ФОРМАТ» ИНН 7726330900 115230, Москва, Варшавское ш, 36 (499) 788-78-56 www autoreferat.ru

Список сокращений.Г.!.

Введение.

Глава 1. Текущее состояние и перспективы развития устройств энергонезависимых ЗУ.

1.1. Области применения энергонезависимых ЗУ.

1.2. Сравнительные характеристики твердотельных ЭЗУ.

1.3. Тенденции развития флэш ЗУ.

1.4. Реконфигурируемые флэш ЗУ.

Выводы.

Глава 2. Элементы памяти и принципы работы флэш ЗУ.

2.1. Анализ ячеек памяти флэш ЗУ.

2.2. Типы ячеек памяти ФЗУ.

2.3. Физические принципы работы ФЯП.

2.4. Построение ФЯП.

Выводы.

Глава 3. Методика проектирования накопителя флэш ЗУ.

3.1. Типы архитектур накопителя ФЗУ.

3.2. Анализ перспективности имеющихся архитектур построения ФЗУ.

3.3. Помехи взаимовлияния в массивах ФЗУ NOR-типа.

3.4. Секционирование накопителя ФЗУ.

3.5. Методика проектирования накопителя ФЗУ.

Выводы.

Глава 4. Флэш ЗУ 1 Мбит.

4.1. Ячейка памяти ФЗУ.

4.2. Накопитель ЗУ.

4.3. Схема последовательного заполнения буфера записи.

4.4. Высоковольтный блок.

4.5. Управление током записи ФЯП.

4.6. Высоковольтные буферы.

4.7. Блок резервирования.

4.8. Аппаратная и программная защита данных.

4.9. Топологическая реализация и характеристики разработанной СБИС

ФЗУ 1 Мбит.

Выводы.

Диссертация посвящена созданию методики проектирования энергонезависимых КМОП флэш ЗУ (Flash memory, ФЗУ) с произвольной выборкой, сложнофункциональных (СФ) блоков и СБИС типа система на кристалле (СнК) на ее основе. Особое внимание уделено расчету флэш ячейки памяти (ФЯП) и построению накопителя ФЗУ.

ФЗУ - разновидность твердотельной полупроводниковой энергонезависимой перезаписываемой памяти. Отличительными чертами ФЗУ от других видов полупроводниковых энергонезависимых ЗУ (ЭЗУ) являются следующие: а) ФЗУ построена либо на транзисторах с плавающим затвором, либо на транзисторах с многослойным диэлектриком, способных сохранять электрический заряд; б) в отличие от ЭСРПЗУ, в ФЗУ невозможны побайтовое стирание и запись информации [1]. Архитектура накопителя оптимизирована на максимальную плотность хранения данных и поэтому эти операции возможны только для больших блоков (210-220 байт).

В соответствии с документом «Развитие электронной компонентной базы и радиоэлектроники» на 2008-2015 годы, №809 от 26 ноября 2007 г. определены приоритетные направления политики РФ в области развития электронно-компонентной базы (ЭКБ). Так, одно из мероприятий, описанное в данном документе - «Разработка семейств и серий изделий микроэлектроники», а в частности — «микроконтроллеров со встроенной энергонезависимой электрически программируемой памятью». Однако отсутствие ФЗУ отечественного производства и опыта их проектирования затрудняет решение этой задачи.

Применение СБИС ЭЗУ в современной электронике является особенно актуальным. Бурное развитие микропроцессорной и портативной электронной техники привело к тому, что практически повсеместно в электронных системах используются репрограммируемые ПЗУ. Развитие технологии изготовления интегральных схем позволило размещать в одном корпусе или даже на одном кристалле все более сложные устройства, которые раньше можно было реализовать только на плате. Одной из задач современной российской микроэлектроники является создание СБИС типа «система на кристалле» (СнК). Если раньше на одном кристалле располагалось устройство, выполняющее определенную функцию, то в современных СБИС типа СнК размещается комплекс устройств, представляющий собой целую законченную систему. Примером таких устройств, использующих интегрированное ФЗУ, являются микроконтроллеры [2]. Поэтому разработка СФ-блоков, на основе которых строится СБИС типа СнК, является приоритетной задачей, решение которой позволит отечественным производителям снизить долю иностранной ЭКБ в отечественных электронных системах. Особенно важно развитие собственной ЭКБ для приложений, в которых использование импортной электроники ограничено или запрещено.

Выпускаемые в настоящее время ФЗУ можно разделить на два основных типа - с последовательной и произвольной выборкой. Накопитель ФЗУ первого типа, как правило, состоит из последовательно соединенных ячеек памяти (ЯП), что эффективно увеличивает плотность их размещения [1]. Однако применение ФЗУ такого типа для хранения исполняемого кода затруднено или невозможно. В накопителе ФЗУ второго типа ЯП соединены параллельно, что обеспечивает высокую скорость произвольной выборки [1]. Как правило, СФ-блоки построены на основе ФЗУ именно такого типа [2]. Таким образом, создание методики проектирования ФЗУ такого типа является актуальной задачей.

Работы по проектированию и изготовлению ФЗУ в нашей стране находятся на начальном этапе, что создавало дополнительные проблемы, такие как отсутствие готовых методик, программных пакетов и технологий. Получение же готовых методик и программных пакетов, являющихся конфиденциальной информацией фирм-разработчиков затруднительно. Поэтому необходимо было создать (с учетом мирового опыта) собственные методы и средства проектирования и на их основе — СБИС и СФ-блоки ФЗУ, не уступающие по совокупности характеристик типовым зарубежным аналогам, изготовленным с соблюдением аналогичных проектных норм.

Подавляющее большинство СБИС проектируются и изготовляются по КМОП технологии вследствие известных достоинств последней — минимальной статической потребляемой мощности и низкой стоимости изготовления ИС. Поэтому актуальной становится задача проектирования ЭЗУ для интегрирования в СнК, изготавливаемых по отечественной КМОП технологии.

Цель диссертации — исследование особенностей структур, алгоритмов функционирования, конструктивных особенностей ФЗУ, разработка методики проектирования ФЗУ с произвольной выборкой и использование этой методики при создании семейства СБИС и СФ-блоков ФЗУ на основе отечественной технологической базы.

Для достижения данной цели необходимо решение следующих задач:

1. Анализ вариантов архитектур и характеристик СБИС и СФ-блоков ФЗУ.

2. Анализ схемотехнических решений, элементов и блоков ФЗУ.

3. Создание методики и средств проектирования ФЗУ с произвольной выборкой, в том числе с использованием предложенных автором архитектурных и схемотехнических решений.

4. Проектирование, изготовление и испытание СБИС и СФ-блоков ФЗУ, имеющих требуемые характеристики, с помощью созданных методик, стандартных и разработанных средств проектирования.

На защиту выносятся следующие положения:

1. Методика расчета параметров флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Способ коррекции помехи избыточного стирания, позволяющий упростить и ускорить эту процедуру по сравнению с известными способами коррекции.

3. Методика проектирования накопителя флэш ЗУ NOR-типа (с произвольной выборкой), учитывающая помехи взаимовлияния флэш ячеек памяти в накопителе и позволяющая реализовать способы снижения влияния этих помех.

4. Архитектурные, схемотехнические и топологические решения основных функциональных блоков СБИС флэш ЗУ с произвольным доступом, включая матрицу накопителя, блок резервирования и высоковольтный блок. Использование в разработанной СБИС блока резервирования позволяет повысить выход годных изделий с 5 до 10% для данной технологии.

5. Результаты тестирования разработанного флэш ЗУ емкостью 1 Мбит, подтверждающие выполнение основных требований ТЗ.

Научная новизна диссертации: г

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев. ! V

2. Проведен анализ помех взаимовлияния флэш ячеек памяти в массиве накопителя. Предложены способы, позволяющие снизить влияние этих помех и тем самым гарантировать сохранность данных во флэш

ЗУ в течение всего срока эксплуатации. j t

3. Обоснован выбор различных видов реконфигурации: опциональной, позволяющей включать/отключать программную защиту данных; структурной, позволяющей управлять резервированием СБИС «и изменять скорости стирания/программирования флэш ячейки памяти; реконфигурации тестовых блоков, включающей в себя настройку режимов тестовых элементов, встроенных в кристалл.

4. На основе выполненных в работе исследований предложена методика проектирования накопителя флэш ЗУ с произвольной выборкой, позволяющая впервые провести полный цикл проектирования отечественной флэш ЗУ.

Практическая значимость результатов диссертации.

Практическая значимость заключается в том, что:

- с использованием предложенной методики разработана СБИС флэш ЗУ емкостью 1 Мбит с произвольным доступом по отечественной технологии с проектными нормами 0,8 мкм;

- создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ в САПР Cadence;

- реализован блок резервирования строк накопителя, позволяющий повысить выход годных изделий;

- обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи;

- результаты диссертации внедрены в ОАО "Ангстрем" при разработке СБИС флэш ЗУ с произвольным доступом, что, подтверждается полученным актом о внедрении.

Диссертация состоит из четырех глав и списка литературы.

В первой главе проведен обзор различных сегментов рынка ЭЗУ, выделенных в зависимости от характеристик последних. Проведено сравнение современных видов твердотельных ЭЗУ, основанных на различных физических принципах действия. Приведены основные технические характеристики СБИС и СФ-блоков ФЗУ и представлены общие тенденции их развития, сформулированные на основе анализа характеристик новейших выпускаемых и перспективных (планируемых к изготовлению) СБИС. Рассмотрены различные возможные виды реконфигурации в ФЗУ и проанализированы их особенности, влияющие на технические характеристики и другие потребительские качества конечных изделий. Отмечена перспективность разработок реконфигурируемых ФЗУ. Определены варианты перспективных отечественных разработок данного типа с учетом спектра возможных применений.

Вторая глава посвящена определению режимов работы ЯП ФЗУ. В главе проанализированы особенности существующих и перспективных видов ЯП. Даны рекомендации по выбору оптимальной ЯП в зависимости от имеющегося техпроцесса и требований к характеристикам готового ФЗУ. Также проанализированы физические процессы, используемые при стирании, записи и хранении информации в ячейках памяти ФЗУ (ФЯП), на основе чего предложена методика расчета параметров ФЯП. Рассмотрены возможности структурной реконфигурации ФЗУ путем изменения параметров работы ФЯП в готовых СБИС.

В третьей главе проанализированы основные типы архитектур накопителя ФЗУ, проведен анализ их перспективности и даны рекомендации по областям применения. Особое внимание уделено непосредственно разработке накопителя. Для решения этой задачи проанализировано влияние помех, возникающих в накопителях ФЗУ во время их работы и влияющих на длительность хранения информации в ФЯП. Также проанализированы особенности секционирования накопителя ФЗУ. В результате предложена методика проектирования накопителя ФЗУ NOR-типа (с произвольным доступом).

В четвертой главе приведена схемотехника основных разработанных узлов ФЗУ, применявшихся при проектировании СБИС ФЗУ с емкостью 1 Мбит и с возможностью реконфигурации. Представлены результаты моделирования работы рассмотренных узлов. Проведено сравнение характеристик произведенной СБИС ФЗУ с характеристиками ФЗУ производства Hitachi, изготовленной по аналогичной технологии.

Апробация диссертации.

Основные положения диссертации докладывались и обсуждались на научно-технических конференциях и семинарах:

Научно-техническая конференция "Электроника, микро- и наноэлектроника", 2004 г. (г. Н. Новгород), 2005 г. (г. Вологда), 2006 г. (г. Гатчина), 2007 г. (г. Пушкинские горы), 2008 г. (г. Петрозаводск).

Научные сессии МИФИ-2004 и МИФИ-2008.

Результаты диссертации были использованы при проведении ОКР "Такт-1" с ОАО "Ангстрем" (г. Зеленоград) по разработке СБИС флэш ЗУ 1 Мбит.

Выводы

1. На основе предложенной методики разработана СБИС ФЗУ NOR-типа информационной емкостью 1 Мбит по проектным нормам 0,8 мкм.

2. Создан набор библиотечных элементов для ФЗУ с NOR-архитектурой накопителя в среде САПР Cadence, содержащий следующие блоки: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать ФЗУ NOR-типа емкостью до 4 Мбит в кратчайшие сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков ФЗУ.

3. В разработанной СБИС реализована возможность реконфигурации следующих типов: структурной, опциональной, тестовых блоков.

4. Встроенный блок резервирования позволил увеличить выход годных СБИС с 5 до 10%.

Заключение

Основной научный результат диссертации заключается в развитии теории и методики проектирования сложнофункциональных блоков и СБИС КМОП флэш ЗУ с произвольной выборкой.

Основной теоретический результат

Предложена методика выбора и последующей разработки накопителя флэш ЗУ NOR-типа, учитывающая особенности и ограничения используемого техпроцесса. Методика направлена на обоснованный выбор архитектуры, расчет ячеек памяти, выбор варианта построения и расчет накопителя флэш ЗУ. Использование данной методики в сочетании с известными способами и средствами построения периферийных блоков (усилителями считывания, дешифраторами и т.д.) [43,77-81] позволяет реализовать полный маршрут проектирования флэш ЗУ.

Частные теоретические результаты

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Предложены способы снижения уровня помех взаимовлияния (ПВВ) за счет применения ряда структурных и технологических приемов.

3. Обоснован выбор различных видов реконфигурации (опциональной, структурной и реконфигурации тестовых блоков), направленных на расширение функциональности СБИС.

Основной практический результат

На основе предложенной методики разработана и изготовлена по отечественной технологии с проектными нормами 0,8 мкм СБИС флэш ЗУ с произвольным доступом информационной емкостью 1 Мбит. Получены работоспособные образцы. Результаты диссертации использованы в ОАО «Ангстрем» при выполнении ОКР, что подтверждается актом о внедрении.

Частные практические результаты

1. Создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ с произвольным доступом в среде САПР Cadence и содержащий: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать флэш ЗУ NOR-типа емкостью до 4 Мбит в сжатые сроки, поскольку исключаются этапы повторной разработки схемотехники и топологии основных блоков флэш ЗУ.

2. В разработанной СБИС флэш ЗУ использован блок резервирования, позволяющий повысить выход годных изделий с 5 до 10%.

3. Обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи с использованием встроенного генератора высокого напряжения малой мощности.

Проведенное тестирование разработанной СБИС флэш ЗУ показало соответствие ее характеристик требованиям технического задания, а также характеристикам зарубежных аналогов, изготовленных по аналогичной технологии.

1. Matas В., Suberbasaux С. Complete Coverage of DRAM, SRAM, EPROM, and Flash Memory ICs. Integrated Circuit Engineering Corporation. - 1997. -Section 10.-p. 10-1.

2. Трамперт В. AVR-RISC Микроконтроллеры. Пер. с нем. - Киев:МК-Пресс. - 2006. - 466 с.

3. Кузьмин А.В. Flash-память и другие современные носители информации. М.:Горячая линия - Телеком. - 2005. - 80 с.

4. Белов А.В. Микроконтроллеры AVR в радиолюбительской практике. — СПб.: Наука и техника. — 2007. — 352 с.

5. Рао В. Новые технологии энергонезависимой памяти. http://cache-www.intel.com/cd/00/00/32/41/324143324143.pdf. - 2006. - 30 с.

6. She М. Semiconductor Flash Memory Scaling: Ph.D dissertation. Univ. of California, Berkeley. - 2003. - 133 p.

7. A 4-bit/cell Flash Memory Suitable for Stand-Alone and Embedded Mass Storage Applications, Rolandi P. et al. // Non-Volatile Semiconductor Memory Workshop. 2000. - P. 75.

8. Kearns D. Practical guide to endurance and data retention // EE Times Asia. 2008. June 26.

9. SST29EE010. Datasheet / Silicon Storage Technology, Inc. 2003. - 28 p.

10. SST39WF800A. Datasheet / Silicon Storage Technology, Inc. 2006. - 25 p. П.Севрюков A.H. Масштабирование флэш памяти // 9-я научнотехническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2007. - С. 82-85.

11. Lu Х.В., Dai J.Y. Memory effects of carbon nanotubes as charge storage nodes for floating gate memory applications // Applied Physics Letters. -2006. Vol. 88. -№11.- id. 113104.

12. Lawton G. Improved Flash Memory Grows in Popularity // Computer. 2006. -Vol. 39.-№1.-PP. 16-18.

13. Am29SL800B. Datasheet / Advanced Micro Devices, Inc. 1998. - 41 p.

14. Gal E.; Toledo S. Mapping structures for flash memories: techniques and open problems // IEEE International Conference on Software Science, Technology & Engineering. - 2005. - PP. 83-92.

15. Venkat K., Haensel U. Understanding MSP430 Flash Data Retention. Texasi s1.strument. Application Report. - http://www.eetasia.com/STATIC/PDF/ 200808/EEOL2008AUG07STOREMSAN01.pdf. - 2008. - 12 p.

16. Nystedt D. Samsung unveils 32Gb flash made from 40nm technology // IDG News Service. 2006. - Sept. 11.

17. KFG1G16Q2M. Datasheet / Samsung Electronics. 2005. - 125 p.19.28F1024M18. Datasheet / Numonyx. 2008. - 139 p.20.28F256P30. Datasheet / Intel Corp. 2007. - 8 p.21 .MT29F4G08AABWP. Datasheet / IM Flash Technologies. 2008. - 16 p.

18. JS29F16G08FANB1. Datasheet / Intel Corp. 2006. - 74 p.

19. S70GL02GP. Datasheet / Spansion. 2008. - 14 p.

20. Taylor C. Spansion Debuts Four-Bit-Per-Cell Flash // AllBusiness.com. -2006. http://www.allbusiness.com/electronics/computer-equipment-computer-chips-memory/6302834-1 .html

21. KFW4G16Q2M-DEB6 Datasheet / Samsung Electronics. 2005. - 125 p.

22. LaPedus M. Micron debuts «fusion memory» for cell phones // EETimes. -2006. http://www.eetimes.com/showArticle.jhtml?articleID=l 88701481

23. KFG5616xlA-xxB6. Datasheet / Samsung Electronics. 2005. - 113 p.

24. SST34HF324G. Datasheet / Silicon Storage Technology, Inc., 2007. - 38 p.

25. The World of AT9ISeries Smart ARM Microcontrollers // Product Overview 2006. — http://ww\v.msc-ge.com/download/atmel/pdfarm9/VIII-l2006-DJAN2215.pdf

26. PXA800F. Datasheet / Intel Corp. 2003. - 107 p.

27. Редькин П.П. Микроконтроллеры ARM7 семейства LPC2000. -M.:Додэка-XXI. 2007. - 560 с.

28. Севрюков А.Н. Архитектура СФ-блоков флэш ЗУ СБИС типа «Система на кристалле» // Вопросы радиоэлектроники АН РФ, серия ЭВТ. Вып.З. -2008.-С. 49-56.

29. Samsung storage solution // Samsung Semiconductor, Inc. Press release. -2006. http://www.samsung.com/global/business/semiconductor/support/ brochures/downloads/memory/storagesolutionbrochure200609.pdf.

30. Севрюков А.Н. Обзор архитектур современных микросхем флэш памяти. // Научная сессия МИФИ-2004. Сборник научных трудов. М.: МИФИ. -2004.-С. 214-215.

31. A Dual-Mode NAND Flash Memory: 1-Gb Multilevel and High-Performance 512-Mb Single-Level Modes / Cho Т., Lee Y., Kim E., Lee O. et al. // IEEE Journal of Solid-State Circuits. -2001.- Vol. 3 6. № 11. - PP. 1700-1706.

32. A High Cost-Performance and Reliable 3-Level MLC NAND Flash Memory Using Virtual Page Cell Architecture / Park K., Choi J., Cho S., Choi Y. // IEEE Non-Volatile Semiconductor Memory Workshop. 2006. - Vol. 21. -PP. 34-35.

33. An electrically alterable nonvolatile memory cell using a floating gate structure / Guterman D., Rimawi I., Halvorson R. McElroy D. // IEEE Transactions on Electron Devices. 1979. - Vol. 14. - №2. - PP. 498-508.

34. M29W641D. Datasheet / STMicroelectronics. 2003. - 42 p.

35. Am29F400AT. Datasheet / Advanced Micro Devices, Inc. 1997. - 35 p.40.3и С. Физика полупроводниковых приборов: в 2-х томах: Т.2. Пер. сангл. 2-е изд. Перераб. и доп. М. Мир. — 1984. - 456 с.

36. The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device / Wegener H., Lincoln A., Pao H., Oapos M. et al. // Electron Devices Meeting. 1967. -Vol. 13. - P. 70.

37. Makwana J., Schroder D. A Nonvolatile Memory Overview // The Journey to PHD in Engineering. 2007. - http://ramzannvm.files.wordpress.com/ 2007/11/a-nonvolatile-memory-overview.doc

38. Flash Memory Cells An Overview / Pavan P., Bez R., Olivo P., Zononi E. // Proc. IEEE.-1997.-Vol. 85.-№8.-PP. 1248-1271.

39. Kuo.B.-J. The Study of Si-implanted Oxide-Nitride-Oxide (ONO) for Memory Applications: Master's Thesis. — Chung Yuan Christian University Department of Electronic Engineering. — 2002. — 79 p.

40. Patent № 7072214 US, NOR flash memory device and method of shortening a program time / Jeong J., Lim H. — 11 p.: pic.

41. NROM: A novel localized trapping, 2-bit nonvolatile memory cell / Eitan В., Pavan P., Bloom I., Aloni E. et al. // IEEE Electron Device Lett. 2000. -Vol. 21.-PP. 543-545.

42. Investigation of channel hot electron injection by localized charge-trapping nonvolatile memory devices / Lusky E., Shacham-Diamand Y., Mitenberg G., Shappir A. et al. // IEEE Transactions on Electron Devices. 2004. - Vol. 51. pp. 444-451.

43. Verma G., Mielke. N. Reliability performance of ETOX based flash memories // Reliability Physics Symposium. 1988. - PP. 158-166.

44. Technical Comparison of Floating Gate Reprogrammable Nonvolatile Memories. Silicon Storage Technology, Inc. - Technical Paper. -http://www.sst.eom/downloads/techpapers/702.pdf.-2001.- 8 p.

45. Fabrication and characterization of a new EEPROM cell with spacer select transistor / Lee J., Jeong Y., Jeong H., Min T. et al.// IEEE Electron Device Letters. 2005. - Vol. 26. - №8. - PP 569-571.

46. HIMOS a high efficiency Flash EEPROM cell for embedded memory applications / Van Houdt J., Haspeslagh L., Wellekens D., Deferm L. et al. // IEEE Transactions on Electron Devices. - 1993. - Vol. ED-40. - P. 2255.

47. Mielke N., Fazio A., Liou H.C. Comparison of Flotox and textured-poly EEPROMs // Proc. of the International Reliability Physics Symposium. -1987.-PP. 85-92.

48. Sowards D. Non-Volatile Memory: The principles, the technologies, and their significance to the smart card integrated circuit // Emosyn and Silicon Storage Technology. White Paper. - http://mvw.silcom.co.uk/files/NVWP.pdf. -1999.-13 p.

49. A flash-based SOC technology using a split-gate cell / Kuo D.-S., Wang C., Chu S., Liang M. et al. // Microelectronic Engineering. 2001. - Vol. 59. -№1-4.-PP. 203-211.

50. Chen B. Highly Reliable SuperFlash Embedded Memory Scaling for Low Power SoC // VLSI Technology, Systems and Applications. 2007. - PP.1-2.

51. Maes H., Overstraeten R. Simple technique for determination of the centroid of nitride charge in MNOS structures // Appl. Phys. Lett. 1975. - Vol. 27. -P. 282.

52. Hampton F., Cricchi J. Space charge distribution limitations on scale down of MNOS memory devices // IEEE IEDM Tech. Dig. 1979. - P. 374.

53. Chen P. Threshold-alterable Si-gate MOS devices // IEEE Transactions on Electron Devices. 1977. - ED-24. - P. 584.

54. A low voltage alterable EEPROM with metal-oxide-nitride-oxide-semiconductor (MONOS) • structure / Suzuki E., Hiraishi H., Ishi K., Hayashi Y. // IEEE Transactions on Electron Devices. 1983. - Vol. ED-30. -P. 122.

55. Chao C., White M. Characterization of charge injection and trapping in scaled SONOS/MONOS memory devices // Solid-State Electronics. 1987. -Vol. 30.-p. 307.

56. Dellin Т., McWhorter P. Scaling of MONOS nonvolatile memory transistors //Proc. ECS.- 1987.-Vol. 10.-P. 3.

57. Eitan В., Pavan P. NROM: A novel localized trapping, 2-bit nonvolatile memory cell // IEEE Electron Device Letters. 2000. - Vol. 21. - №11. - PP. 543-545.

58. Characterization of scaled SONOS NVSM devices for space and military applications / Wrazien S., Faul J., White M., Adams D. et al. // Non-Volatile Memory Technology Symposium, San Diego. 2001. - 7 p.

59. Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells / Eitan В., Pavan P., Bloom I., Aloni E. et al. / Int. Conf. on Solid State Devices and Materials, Tokyo. 1999. - PP. 1-3.

60. Sadd M., Rao R., Muralidhar R. Circuit Modeling of Non-Volatile Memory Devices // 31sh European Solid-State Circuits Conference. 2005.

61. A 144-Mb, eight-level NAND flash memory with optimized pulsewidth programming / Nobukata, H., Takagi S.; Hiraga K.; Ohgishi T. et al. // IEEE Journal of Solid-State Circuits. 2000. - Vol. 35. - №5. - PP. 682-690.

62. A Dual-Mode NAND Flash Memory: 1Gb Multilevel and High-Performance 512Mb Single-Level Modes / Cho Т., Lee Y.-T., Kim E.-C., Lee J.-W. et al. //

63. EE Journal of Solid-State Circuits. 2001. - Vol. 36. - №11. - PP. 17001706.

64. A High Cost-Performance and Reliable 3-Level MLC NAND Flash Memory Using Virtual Page Cell Architecture / Park K.-T., Choi J., Cho S.; Choi Y. et al. // Non-Volatile Semiconductor Memory Workshop. 2006. -. Vol. 21, -PP. 34-35.

65. MirrorBit® Quad Technology: The First 4-bit-per-cell Flash Memory. -Spansion. WhitePaper. — http://www.spansion.com/flashmemory technology/43704A-Spansion-MirrorBit-Quad-Whitepaper.pdf

66. Novel Application of Monte Carlo Simulations for Improved Understanding of Transient Programming in SONOS Devices / Kathawala G., Thurgate Т., Liu Z., Kwan M. et al. // Non-Volatile Semiconductor Memory Workshop. -2007.-PP. 106-109.

67. Campardo G., Micheloni R., Novosel D. VLSI-Design of Non-Volatile Memories. Springer Berlin Heidelberg. — 2005. — 581 p.

68. Flash Memories / Cappelletti P., Golla C., Olivo P., Zanoni E. Kluwer Academic Publishers. - 1999. - 556 p.

69. Sharma A. Advanced Semiconductor Memories: Architectures, Designs, and Applications. — John Wiley & Sons, Inc. — 2002. — 672 p.

70. Pavan P., Larcher L., Marmiroli A. Floating Gate Devices:/Operation and Compact Modeling. Kluwer Academic Publishers. - 2004. - 148 p.

71. Brewer J., Gill M. Nonvolatile Memory Technologies with Emphasis on Flash: A Comprehensive Guide to Understanding and Using Flash Memory Devices. Wiley-IEEE Press. - 2008. - 792 p.

72. Lezlinger M., Snow E. Fowler-Nordheim tunneling in thermally grown Si02 // Journal of Applied Physics. 1969. - Vol. 40. - №1. - PP. 278-284.

73. Patent № 20040032762 US, DMOS device with a programmable threshold voltage / Richard A. 39 p.:pic.

74. EPROM cell with high gate injection efficiency / Kamiya M., Kojima Y., Kato Y., Tanaka K. et al. // IEEE IEDM Tech. Dig. 1982. - Vol. 28. - PP. 741-744.

75. Cottrell P., Troutman R., Ning T. Hot electron emission in n-channel IGFET's // IEEE Transactions on Electron Devices. 1979. - Vol. 26. - №4. - PP. 520-533.

76. Eitan В., Frohman-Bentchkowsky D. Hot electron injection into the oxide in n-channel MOS-devices // Electron Devices Meet. 1981. - Vol. 25. - P. 690.

77. Tarn S., Ко P., Ни C. Lucky-electron model of channel hot-electron injection in MOSFET's. // IEEE Transactions on Electron Devices. 1984. - Vol. 31.-№9.-PP. 1116-1125.

78. Submicrometer MOSFET structure for minimizing hot-carrier generation / Takeda E., Kume H., Toyabe Т., Asai S. // IEEE Solid-State Circuits. 1982. -Vol. 17.-№2.-PP. 241-248.

79. Hu C. Lucky-electron model of channel hot electron emission // Electron Devices Meeting. 1979. - Vol. 25. - PP. 22-25.

80. Ning Т., Osburn C., Yu H. Emission Probability of Hot Electrons from Silicon into Silicon Dioxide // J. Appl. Phys. 1977. - Vol. 48. - PP. 286-293.

81. Mohammad M., Saluja K. Simulating Program Disturb Faults in Flash Memories Using SPICE Compatible Electrical Model // IEEE Transactions on Electron Devices. -2003. Vol. 50. -№11. -PP. 2286-2291.

82. A new physical model for NVM data-retention time-to-failure / De Salvo В., Ghibaudo G., Pananakakis G.; Guillaumot B. et al. // Reliability Physics Symposium Proceedings. 1999. - PP 19-23.

83. Schiff L. Quantum Mechanics. Mc Graw Hill, New York. - 1968. - 404 p.

84. Shiner R., Caywood J., Euzent B. Data retention in EPROMs // IEEE Reliability Physics Symposium. 1980. -PP.238-243.

85. Mielke N., Neal R. New EPROM data-loss mechanisms // IEEE Reliability Physics Symposium. 1983. - PP. 106-113.

86. Севркжов А.Н. Надежность ячеек флэш памяти. Петрозаводск, 2008 // 10-я научно-техническая конференция. Электроника, микро- и наноэлектроника. Сб. научных трудов. М.: МИФИ. 2008. - с. 29 - 34.

87. Degradation of tunnel oxide by FN current stress and its effects on data retention characteristics of 90 nm NAND flash memory cells / Lee J.-D., Choi J.-H., Park D., Kim K. // IEEE Reliability Physics Symposium. 2003. - PP. 497-501.

88. Harari E. Dielectric breakdown in electrically stressed thin films of thermal Si02 // Journal of Applied Physics. 1978. - Vol. 49. - PP. 2478-2489.

89. Modelli A., Ricco B. Electric field and current dependence of Si02 intrinsic breakdown. IEEE Electron Devices Meet. 1984. - Vol. 30. - PP. 148-151.

90. Di Maria D.J., Kerr D.R. Interface effects and high conductivity in oxides grown from poly crystalline silicon // Applied Physics Letters. 1975. - Vol. 27.-PP. 505-507.

91. Wetz D. The impact of field enhancements and charge injection on the pulsed breakdown strength of water: Ph.D. Dissertation. Electrical and Computer Engineering, Texas Tech University. — 2006. — 146 p.

92. Faraone L. Thermal SiC>2 films on n+ polycrystalline silicon: Electrical conduction and breakdown // IEEE Transactions on Electron Devices. — 1986. -Vol. 33.-№ll.-PP. 1785-1794.

93. Reliability study of thin inter-poly dielectrics for nonvolatile memory application / Mori S., Kaneko Y., Arai N., Ohshima Y. et al. // International Reliability Physics Symposium. 1990. - PP. 132-144.

94. Aminzadeh M., Nozaki S., Giridhar R.V. Conduction and charge trapping in polysilicon nitride-oxide-silicon structures under positive gate bias // IEEE Transactions on Electron Devices. 1988. - Vol. 35. - №4. - PP. 459-467.

95. Технология СБИС. Под ред. С.Зи: В 2-х т. М.: Мир. - 1986. - 453 с.

96. High Dielectric Constant Materials-VLSI MOSFET Applications / edited by Huff H., Gilmer D. // Springer, Berlin, Heidelberg. 2004. - 710 p.

97. Failure Mechanisms of Flash Cell in Program/Erase Cycling / Cappelletti P., Bez R., Cantarelli D., Fratin L. // Int. Electron Device Meet. 1994. -PP. 291-294.

98. A comprehensive physical model of oxide wearout and Breakdown involving trap generation, charging and discharging / Okuno H.5 Tominaka Т., Fujishima S., Mitsumoto T. et al. // IEEE International IRW Final Report. -1998.-PP. 1075-1077.

99. Atwood G. Future directions and challenges for ETox flash memory scaling // IEEE Transactions on Device and Materials Reliability. 2004. - Vol. 4, №3.-PP 301-305.

100. A 98 mm2 die size 3.3-V 64-Mb flash memory with FN-NORtype four-level cell / Ohkawa M.5 Sugawara H., Sudo N., Tsukiji M. et al. // IEEE Journal of Solid-State Circuits. 1996. - Vol. 31. -№11. - pp. 1584-1589.

101. Blomme P. Analysis and implementation of high-k based multilayer tunneling barriers for low-voltage Flash memory operation: Doctoral thesis. -Katholieke Universiteit Leuven. 2005. - 243 p.

102. Memory Array Architecture and Decoding Scheme for 3 V Only Sector Erasable DINOR Flash Memory / Kobayashi S., Nakai H., Kunori Y., Nakayama T. et al. // IEEE Journal of Solid-State Circuits. 1994. - Vol. 29.- №4. PP. 97-98.

103. А 140 mm2 64 Mb AND flash memory with a 0.4 jmi technology / Miwa H., Tanaka Т., Oshima K., Nakamura Y. et al. // IEEE International Solid-State Circuits Conference. -1996. PP. 34-35.

104. A 130-nm CMOS 95-mm2 1-Gb Multilevel AG-AND-Type Flash Memory with 10-MB/s Programming Throughput / Hideaki K., Shunichi S., Takashi K., Yoshitaka S. et al. // IEICE Transactions on Electronics. 2006. - Vol. 89-C. — №10. - PP. 1469-1479.

105. Semiconductor Insights Custom Structural Analysis of the Samsung KFG5616Q1A 256Mb OneNAND Flash. Semiconductor Insights. - Insight report. - http://www.semiconductor.com/mysi/index.asp?destination=612. -2 p.

106. S30ML512P. Datasheet / Spansion. 2008. - 45 p.

107. MacGillivray G. 90-nm StrataFlash eyes mobile // EETimes. 2005. - 21 Nov.

108. What is NAND Flash Memory?. Toshiba Corporation. - 2003. - White paper. - http://www.dataio.com/pdf/NAND/Toshiba/WhatIsNand.pdf.pdf

109. Fazio A., Keeney S., Lai S. ETOX Flash Memory Technology: Scaling and Integration Challenges. Intel Tech. J. - 2002. - Vol. 6. - №2. - PP. 22-30.

110. Verma G. and Mielke N. Reliability performance of ETOX based flash memories // Reliability Physics Symposium. — 1988. PP. 158-166.

111. Mohammad G. Flash Memory Disturb Faults: Modeling, Simulation, and Test: Ph.D dissertation. Univ. of Wisconsin, Madison. - 2002. - 166 p.

112. Shin В., Park K. Source-Bias Program Characteristics of a Submicron Stacked-Gate Flash EEPROM Cell // Journal of the Korean Physical Society. 2001. - Vol. 39. - №2. - PP. 374-377.

113. Roy К., Mukhopadhyay S., Mahmoodi-Meimand H. Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits // Proc. of the IEEE. 2003. - Vol. 91. - №2. - PP. 305-327.

114. A 16-Mb Flash EEPROM with a New Self-Data-Refresh Scheme for a Sector Erase Operation / Atsumi S., Kuriyama M., Umezawa A., Banba H. et al. // IEEE Journal of Solid-State Circuits. 1994. - Vol. 29. - №4. - PP. 461-469.

115. Stress-induced leakage current of tunnel oxide derived from flashmemory read-disturb characteristics / Satoh S., Hemink G., Hatakeyama K.5 Aritome S. // IEEE Transactions on Electron Devices. 1998. - Vol. 45. - №2 PP. 482486.

116. Chimenton A., Pellati P., Olivo P. Overerase phenomena: an insight into flash memory reliability // Proc. of the IEEE. 2003. - Vol. 91. - №4. - PP. 617- 626.

117. Patent № 0842514 EP, Flash memory system having reduced disturb and method / Frankie F. 34 p.: pic.

118. Сверхбольшие интегральные микросхемы оперативных запоминающих устройств / Под ред. Вернера В.Д. М.: Радио и связь. - 1991. - 268 с.

119. An overview of flash architectural developments / Campardo G., Scotti M., Scommegna S., Pollara S. et al. // Proc. of the IEEE. 2003. - Vol. 91. - №4. -PP. 523-536.

120. Rabaey J., Chandrakasan A., Nikolic B. Digital Integrated Circuits (2nd Edition) Prentice Hall Date Published. - 2002. - 792 p.

121. Patent № 7332378 US, Integrated circuit memory system with dummy active region / Jung S. 8 p.: pic.

122. Embedded EEPROM Speed Optimization Using System Power Supply Resources / Daga J.-M., Papaix C., Combe M., Racape E. et al. // LECTURE NOTES IN COMPUTER SCIENCE. 2004. -№3452. -PP. 381-391.

123. EEPROM with two SPD Software Write Protect Methods // JEDEC Standart 3.5.3.6. http://www.jedec.org/download/search/30503R14.pdf

124. Starzyk J., Ying-Wei J., Fengjing Q. A DC-DC charge pump design based on voltage doublers // Circuits and Systems I: Fundamental Theory and Applications. 2001. - Vol. 48. - №3. - PP. 350-359.

125. Dicson J. On-Chip High-Voltage Generation in Integrated Circuits Using an Improved Multiplier Technique // IEEE Journal of Solid-State Circuits. -1976.-Vol. 11. — №3. — PP. 374-378.

126. Севрюков A.H. Сокращенный маршрут проектирования флеш ЗУ с малой потребляемой мощностью // 8-я научно-техническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2006. - С. 41 - 45.

127. Севрюков А.Н. Снижение тока записи ячеек флеш ЗУ. // 7-я Российская научно-техническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2005. - С. 178 - 179.

128. Севрюков А.Н. Блок резервирования флеш ЗУ 1 Мбит // Автоматика, электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2008. - С. 93 - 94.

129. An 80-ns 1-Mb Flash Memory with On-Chip Erase/Erase-Verify Controller / Seki K., Kume H., Ohji Y., Kobayashi T. et al. // IEEE Journal of Solid-State Circuits. 1990. - Vol. 25. - №5. - PP. 1147-1152.