автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Автоматизация проектирования систем цифровой фильтрации в базисах ПЛИС и заказных микросхем

На правах рукописи

003456338 ПЛОТНИКОВ ПАВЕЛ ВЛАДИМИРОВИЧ

АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ СИСТЕМ ЦИФРОВОЙ ФИЛЬТРАЦИИ В БАЗИСАХ ПЛИС И ЗАКАЗНЫХ МИКРОСХЕМ

Специальность: 05.13.12 - Системы автоматизации проектирования (промышленность)

Автореферат диссертации на соискание ученой степени кандидата технических наук

Владимир 2008

5

003456338

Работа выполнена на кафедре вычислительной техники Владимирского государственного университета

Научный руководитель - доктор технических наук,

профессор Ланцов Владимир Николаевич

Официальные оппоненты: - доктор технических наук,

профессор Жигалов Илья Евгеньевич

- кандидат технических наук, Волков Александр Николаевич

Ведущая организация - ЗАО «КОБРА», г.Владимир

Защита состоится «. » дд^си^гА £0Р%г. в /СлООца заседании диссертационного совета Д212.025.01 в ауд. 211 корп. 1 Владимирского государственного университета по адресу: 600000, г. Владимир, ул. Горького, д.87.

С диссертацией можно ознакомиться в библиотеке Владимирского государственного университета.

Автореферат разослан « I? » иоя^ДЭ, 2008г.

Отзывы на автореферат в двух экземплярах, заверенные печатью, просьба направлять по адресу: 600000, г. Владимир, ул. Горького, 87, ученому секретарю совета. ^

Ученый секретарь диссертационного совета /) //

доктор технических наук, профессор #}&?)/>/Макаров Р,И.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность. Цифровая обработка сигналов (ЦОС) - это одна из наиболее быстро развивающихся отраслей современной электроники, которая применяется в любой области, где информация содержится в цифровом виде или контролируется цифровым процессором. В настоящее время ЦОС используется во многих областях, где раньше применялись аналоговые методы.

Одной из операций ЦОС, имеющих первостепенное значение, является цифровая фильтрация. Основными целями фильтрации являются устранение помех, извлечение из сигналов информации или разделение нескольких сигналов, объединенных ранее для эффективного использования канала связи.

Разработка систем цифровой фильтрации возможна несколькими способами. Первым способом является программная реализация, при которой алгоритм обработки сигнала описывается на языке высокого уровня и исполняется на специализированном сигнальном процессоре. Во втором случае цифровые фильтры проектируются аппаратно, т.е. в виде набора определенным образом соединенных между собой блоков, таких как сумматоры, умножители, элементы задержки и т.д. Производительность аппаратных систем цифровой фильтрации, по сравнению с программными, выше в десятки и сотни раз. Это позволяет создавать многоканальные системы с частотами дискретизации в десятки и сотни мегагерц, работающие в реальном времени.

При создании аппаратных систем цифровой фильтрации широкое распространение получили базисы ПЛИС и заказных микросхем. При разработке цифровых устройств принят подход, при котором отладка проекта выполняется в ПЛИС, а верифицированное решение переносится в базис заказных микросхем (ASIC). Этот компромиссный вариант позволяет уменьшить сроки проектирования и получить высокие характеристики изделий.

При проектировании систем цифровой фильтрации проектировщик должен учитывать множество противоречивых требований. Наиболее важными требованиями являются качество фильтрации сигнала и вычислительные затраты при заданной производительности. Системы с хорошим значением подавления в полосе заграждения и с малой неравномерностью, обычно, требуют для реализации большой площади кристалла и имеют значительное энергопотребление. Сокращение потребляемой мощности и площади ведет к ухудшению характеристик фильтра. Поэтому задача проектирования аппаратных систем цифровой фильтрации обычно формулируется следующим образом: получить систему определенной производительности с заданными частотными характеристиками при наименьшем используемом логическом ресурсе и с минимальным энергопотреблением.

Разработка современных цифровых устройств невозможна без применения систем автоматизированного проектирования (САПР). Анализ современных САПР показал, что применительно к задаче проектирования систем цифровой фильтрации, решаются только отдельные задачи проектирования. Например, в САПР системного уровня не развиты средства проектирования многоскоростных

и многоканальных систем. Существующие САПР цифровых устройств, как правило, создаются для определенного класса микросхем, например ПЛИС одного производителя.

Наиболее трудоемким этапом разработки систем цифровой фильтрации является получение описания системы на уровне регистровых передач (RTL). Применение универсальных средств генерации кода приводит к ухудшению таких характеристик, как производительность и площадь кристалла, в несколько раз, относительно потенциально возможного. Для получения качественной реализации системы цифровой фильтрации, проектировщик вынужден выполнять множество этапов вручную, что неоправданно увеличивает время проектирования. Кроме того, при смене аппаратного базиса, например при переходе с ПЛИС на заказную технологию, требуется большую часть работы выполнять заново.

На основании изложенного можно сделать вывод, что в настоящее время является актуальным решение задачи автоматизации проектирования систем цифровой фильтрации. При этом наиболее востребованным является создание сквозного маршрута проектирования, позволяющего на основе требований системного уровня получать эффективное синтезируемое описание системы на уровне регистровых передач.

Целью работы является развитие методов автоматизированного проектирования систем цифровой фильтрации в базисах ПЛИС и заказных микросхем и разработка на их основе пакета прикладных программ.

Для достижения указанной цели в работе ставятся и решаются следующие основные задачи.

1. Анализ типов систем цифровой фильтрации, аппаратных архитектур цифровых фильтров и входящих в их состав базовых блоков.

2. Исследование особенностей архитектур современных ПЛИС и стандартных ячеек заказных микросхем, используемых при проектировании цифровых фильтров.

3. Исследование возможностей современных САПР системного уровня и САПР цифровых устройств по проектированию систем цифровой фильтрации.

4. Разработка обобщенной модели системы цифровой фильтрации на нескольких уровнях проектирования.

5. Разработка методики автоматизированного проектирования систем цифровой фильтрации.

6. Разработка лингвистического, информационного и программного обеспечения подсистемы САПР систем цифровой фильтрации.

Методы исследования. Для решения поставленных задач в работе использовались методы: теории САПР, теории графов, теории множеств, теории цифровой обработки сигналов.

Научная новизна работы. Новые научные результаты, полученные в работе, состоят в следующем:

1. Разработана обобщенная модель системы цифровой фильтрации, состоящая из набора связанных между собой альтернативных И-ИЛИ графов. Предложен способ ее представления в разрабатываемой САПР.

2. Предложен метод оптимизации коэффициентов цифровых фильтров на основе алгоритмов глобального поиска, позволяющий значительно уменьшить требуемый логический ресурс.

3. Предложена методика автоматизированного проектирования систем цифровой фильтрации, направленная на формирование описания фильтра на уровне регистровых передач по требованиям на системном уровне.

Практическая ценность. На основе предложенных методов автоматизированного проектирования систем цифровой фильтрации была разработана специализированная подсистема САПР, позволяющая повысить качество проектируемых цифровых фильтров. В данной САПР в автоматизированном режиме решаются такие задачи, как расчет стадий преобразования частоты дискретизации в многоскоростных системах, синтез структурной схемы системы, параметрический синтез субфильтров, генерация описания системы на языке описания аппаратуры (HDL) и тестовой обвязки. Параметры целевого аппаратного базиса задаются в виде XML файлов, что позволяет пользователю расширять возможности подсистемы САПР, добавляя поддержку появляющихся семейств микросхем, Библиотека базовых блоков выполнена в виде набора динамически подключаемых библиотек (DLL) с открытым интерфейсом, что упрощает добавление новых блоков и архитектур цифровых фильтров.

Реализация и внедрение результатов работы. Работа по теме диссертации проводилась на кафедре ВТ ВлГУ в лаборатории цифровой обработки сигналов и потоков в рамках х/д НИОКР №3403/06 (шифр «Элерон-1»), №3359/06 (шифр «Эстамп-2»), ПП 47/07, ПП 28/07. Полученные результаты исследований в виде алгоритмов, методик и программного обеспечения внедрены в виде материалов отчетов и макетов по НИР и ОКР, выполненных в рамках государственного оборонного заказа, и в учебный процесс кафедры ВТ ВлГУ.

Апробация работы. Основные положения и результаты работы докладывались и обсуждались на следующих семинарах и конференциях:

VII международная научно-техническая конференция «Перспективные технологии в средствах передачи информации» (Владимир, 2003 -2007 г.);

Международная научно-техническая конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies» (Владимир, 2002-2003 г.);

4th Electronic Circuits and Systems Conference «Microelectronic and Microsystems Design» (Bratislava, 2003);

International Scientific Conference «Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education» (Vladimir, 2004); Proceedings oflEEE East-West Design & Test Workshop (Sochi, 2006).

Проблемы разработки перспективных микроэлектронных систем (Москва, 2006).

Международная научно-техническая конференция «Физика и радиоэлектроника в медицине и экологии» (Владимир-Суздаль, 2006). 1-ая международная конференция «Глобальные информационные системы. Проблемы и тенденции развития.» (Харьков, 2006). НТК профессорско-преподавательского состава ВлГУ (2005 - 2008 г.).

На защиту выносятся:

1. Обобщенная модель системы цифровой фильтрации в виде альтернативных И-ИЛИ графов, представленная на трех уровнях проектирования: системном, функциональном и компонентном.

2. Методика автоматизированного проектирования систем цифровой фильтрации, направленная на формирование описания системы на уровне регистровых передач по требованиям на системном уровне.

3. Математическое, информационное и программное обеспечение подсистемы САПР, позволяющей в автоматизированном режиме выполнять большинство этапов проектирования систем цифровой фильтрации.

4. Результаты применения подсистемы САПР для разработки системы цифровой фильтрации стандарта DECT в базисах ПЛИС и заказных микросхем.

Публикации по работе. По теме диссертации опубликовано 16 печатных работ, из них 1 статья в журнале, рекомендованном ВАК, 1 статья во Всероссийском научно-техническом журнале, 2 статьи в сборниках научных трудов и 11 тезисов докладов на Международных и Российских научно-технических конференциях.

Структура работы. Диссертация состоит из введения, трех глав, заключения, списка литературы и приложений. Общий объем диссертации 170 страниц, в том числе 154 страницы основного текста, 10 страниц списка литературы (117 наименований), 6 страниц - приложения. Диссертация содержит 52 рисунка и 11 таблиц.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обосновывается актуальность работы, формулируется научная новизна и практическая ценность полученных результатов, дается структура диссертации и основные положения, выносимые на защиту.

В первой главе диссертации выполнено исследование объекта проектирования - систем цифровой фильтрации. Рассмотрена классификация систем цифровой фильтрации и особенности задания требований к цифровым фильтрам. Проведен анализ особенностей архитектур современных ПЛИС и стандартных ячеек заказных микросхем, используемых при создании цифровых фильтров. Определены возможности современных САПР системного уровня и САПР ПЛИС и за-

казных микросхем по проектированию данного класса устройств. Рассмотрена постановка задач исследования.

Анализ форм реализаций цифровых фильтров, позволил установить, что вне зависимости от используемого алгоритма функционирования и архитектуры, эти устройства имеют в своем составе набор типовых аппаратных блоков:

• арифметические блоки (умножители, сумматоры, аккумуляторы и

т.д.);

• блоки памяти (FIFO, RAM, ROM);

• блоки преобразования частоты дискретизации (дециматоры, интерполяторы).

Для получения качественной аппаратной реализации цифрового фильтра важно найти способы представления типовых блоков в примитивах целевого аппаратного базиса. Поэтому в работе выполняется анализ современных ПЛИС фирм Xilinx и Altera, которые являются крупнейшими производителями микросхем программируемой логики, а также стандартных ячеек заказных микросхем для технологии КМОП 0,35 мкм из пакета HIT-Kits v3.51 фирмы Austria Microsystems. Рассматриваются особенности архитектур ПЛИС, используемые при проектировании цифровых фильтров. Показано, что эти микросхемы обладают развитыми возможностями по проектированию устройств ЦОС и содержат такие hard-IP блоки, как умножители, аккумуляторы, блоки памяти и т.д. Возможности библиотеки стандартных ячеек ограничиваются только базовыми логическими элементами.

Маршрут проектирования систем цифровой фильтрации реализован в различных САПР. В работе рассматриваются возможности следующих САПР системного уровня по проектированию систем цифровой фильтрации:

• SystemVue фирмы Elanix;

• Matlab фирмы Mathworks;

• Advanced Design System фирмы Agilent Technologies.

Исследование возможностей данных САПР показало, что в них основное

внимание уделяется синтезу отдельных цифровых фильтров по требованиям, заданным пользователем. Проектирование сложных систем цифровой фильтрации, состоящих из нескольких фильтров, а также систем с преобразованием частоты дискретизации недостаточно автоматизировано и выполняется вручную. При этом пользователь вынужден методом проб и ошибок рассчитывать количество стадий интерполяции и децимации, формировать требования к субфильтрам и выполнять их синтез. В САПР системного уровня отсутствуют средства автоматизации принятия решений и анализа полученного решения по критериям качества аппаратной реализации. Возможности данных САПР по генерации HDL кода, в основном могут использоваться только для отдельных фильтров, но даже в этом случае оптимальность сгенерированного описания невысока. Это является следствием того, что генерируемый HDL код является аппаратно-независимым и не использует архитектурные особенности того аппаратного базиса, в котором планируется дальнейшая реализация.

Анализ современных САПР ПЛИС фирм Xilinx и Altera позволил установить, что для автоматизации получения HDL описания цифровых фильтров в этих системах используются специализированные программные продукты - IP ядра. IP ядро является узко специализированным программным продуктом и может быть использовано только для конкретного семейства микросхем. Кроме того, недостатком IP ядер является недостаточное количество настроек и критериев оптимизации, отсутствие поддержки сложных и многоскоростных систем цифровой фильтрации, невозможность автоматически генерировать тестовую обвязку и тестовые векторы для верификации полученного решения.

В работе рассмотрены возможности современных САПР заказных микросхем фирм Cadence, Synopsys и Mentor Graphics. Рассмотренные САПР имеют развитые инструменты для выполнения таких проектных задач как логический синтез, математическое макетирование и топологическое проектирование.

На основе проведенного анализа формулируется направление исследований, заключающееся в разработке методов и средств автоматизированного проектирования систем цифровой фильтрации. Ставятся задачи работы.

Вторая глава посвящена рассмотрению предлагаемых методов автоматизированного проектирования систем цифровой фильтрации.

Систему цифровой фильтрации можно рассматривать в виде системы с иерархической структурой. На каждом уровне иерархии отдельный элемент системы имеет несколько вариантов реализации. Иерархическая структура системы в совокупности с альтернативными вариантами реализации каждого блока представляет собой обобщенную модель системы цифровой фильтрации. В предлагаемой обобщенной модели для представления множества альтернативных решений используется математический аппарат альтернативных И-ИЛИ графов, а формальное описание структуры системы цифровой выполняется с помощью направленных сигнальных графов.

Нисходящее проектирование системы цифровой фильтрации предполагает ее представление на трех уровнях: системном, функциональном и компонентном. Иерархия моделей показана на рис. 1.

системный

альтернативные . . направленные

И-ИЛИ графы сигнальные графы

Рис. 1. Иерархия моделей системы цифровой фильтрации

С помощью альтернативного И-ИЛИ графа йц происходит выбор способа построения системы и определение множества необходимых макроблоков, таких как цифровые фильтры, дециматоры, интерполяторы и т.д. При этом компоненты системы цифровой фильтрации должны быть определенным образом соединены друг с другом для организации потока вычислений. Представление структуры системы выполняется с помощью направленного сигнального графа //л.. Преобразование 05 —> Нв является операцией структурного синтеза на системном уровне. Помимо структурного синтеза, также выполняется параметрический синтез, в результате которого общие требования к системе преобразуются к конкретным характеристикам блоков.

Па функциональном уровне происходит декомпозиция макроблоков системы цифровой фильтрации на базовые блоки, такие как умножители, сумматоры, элементы задержки и т.д. Для выбора аппаратных архитектур макроблоков используется множество И-ИЛИ графов функционального уровня {о^},/ = \..Ы. Связи между базовыми блоками описываются направленными сигнальными графами множества = Преобразование бу —> /// является структур-

ным синтезом на функциональном уровне. Для достижения высоких характеристик аппаратной реализации системы выполняется параметрическая оптимизация, суть которой состоит в определении оптимальных значений параметров блоков. Например, для нерекурсивного фильтра, это выбор минимальной разрядности данных и коэффициентов.

Задачей компонентного уровня - реализация блоков функционального уровня в конкретном аппаратном базисе. Каждое семейство ПЛИС и особенности технологии производства заказных микросхем накладывают жесткие ограничения на способы реализации базовых блоков цифровых фильтров. Для выбора необходимого набора аппаратных примитивов используются И-ИЛИ графы компонентного уровня {¿»¿.},< = 1..М.

Альтернативный И-ИЛИ граф системного уровня показан на рис.2. В терминах теории множеств и теории графов обобщенную модель системы цифровой фильтрации на системном уровне можно представить следующим образом:

= к I (*„ф Я„у, 6 V,, е Т^ = к},к = (0..3),

У° п К,1 п К/ о К? = 0, где Ух - множество вершин графа Ол.; - множество ребер графа ; -множество типов вершин (И, ИЛИ, терминальная); Л, - отношение, связывающее вершину с определенным типом; У° - множество, соответствующее корне-'

вой вершине графа; ^ - множество типов систем цифровой фильтрации; К/ -множество макроблоков; - множество терминальных вершин (вариантов реализации макроблоков).

система дофроюй фигътрации

слщчгым чвстотмо-»о£>я ч»стотисьиз6ир«т«гм«я частип«-юбир«т*льнм чктотно-иэбирате/ъная ишосном грев, фильтров нвосном БИХфигътро» 6*1 ЮМ. мест, дискр. С МЭИ. част. дисяр.

полифааный

дв1*аитор интерполятор

погифааный полупо/вошй

икгероолдгар двцииатор

Рис,2. Альтернативный И-ИЛИ граф системного уровня (* - вершины типа И, О - вершины типа ИЛИ)

Альтернативный И-ИЛИ граф функционального уровня, соответствующий фильтру с конечной импульсной характеристикой (КИХ), показан на рис.3. Данный граф представляет возможные способы реализации макроблока системного уровня с помощью компонентов функционального уровня.

частотно-избирательный КИХ фильтр О

последовательно-параллельный, параллельный, параллельный,

транспонированная систолическая форма транспонированная форма форма

последовательно-параллельный, форма с аккумулятором

последовательный

умножители с умножители с постоянным переменным аргументом аргументом

элемент блок задержки округления

сумматор аккумулятор буфер кольцевой коэффициентов буфер

Рис.З. Альтернативный И-ИЛИ граф функционального уровня (* - вершины типа И, О - вершины типа ИЛИ)

Для выбора способа реализации базовых блоков функционального уровня в конкретном семействе микросхем используются альтернативные И-ИЛИ графы компонентного уровня. На рис, 4 показан И-ИЛИ граф компонентного уровня, соответствующий умножителю с постоянным аргументом.

В работе предложен математический аппарат для описания И-ИЛИ деревьев, основанный на теории множеств и теории графов. Выбор варианта реализации системы цифровой фильтрации основывается на выделении частной структуры с

помощью предикатов, определяемых требованиями технического задания. В работе приводятся рекомендации по построению и примеры предикатов для многоканальных и многоскоростных систем.

умножитель с

базис ПЛИС фирмы Altera семейств Stratix, Stratix-GX

ХЧ

hard-IP DSP на основе блок ^Е

Рис.4. Альтернативный И-ИЛИ граф компонентного уровня (О - вершины типа ИЛИ)

Для представления связей макроблоков и базовых блоков между собой используются направленные сигнальные графы системного и функционального уровней. В работе предлагается расширение существующего математического аппарата, предназначенного для описания операций анализа структуры сигнального графа и его декомпозиции. Рассматриваются особенности данных графов для многоканальных и многоскоростных систем. Предлагается алгоритм формирования общего направленного сигнального графа системы на основе графов системного и функционального уровней.

Предлагаемая методика призвана автоматизировать процесс проектирования аппаратных систем цифровой фильтрации. Применение данной методики позволяет улучшить качество аппаратной реализации и уменьшить время проектирования системы ЦОС. Разрабатываемая методика основана на нисходящем подходе и предполагает наличие трех уровней проектирования: системного, функционального и логического.

Этапы проектирования системы цифровой фильтрации на системном уровне показаны на рис.5.

На системном уровне решаются задачи определения набора требований и ограничений, выбора способа построения системы цифровой фильтрации, структурный и параметрический синтез макроблоков системы.

Применительно к системам цифровой фильтрации, в результате структурного синтеза формируется направленный сигнальный граф Hs, отображающий потоки данных в системе. Для выбора возможных вариантов построения системы используется альтернативный И-ИЛИ граф системного уровня Gs.

Основные этапы структурного синтеза системы цифровой фильтрации:

1. Выбор типа системы цифровой фильтрации на основе требований технического задания.

2. Формирование множества макроблоков системы.

3. Синтез направленного сигнального графа.

базис заказных базис ПЛИС фирмы Xilinx базис ПЛИС фирмы микросхем семейств Virtex. Virtex-ll, Xilinx семейств

Virtex-ll Pro. Spartan-3 Virtex-4, Virtex-5

стандартная макроблок hard-IP блок на основе hard-JP блок на основе ячейка MULT18x18 CLB DSP48 CLB

4. Выбор типов макроблоков системы цифровой фильтрации.

переход к функциональному уровню

Рис.5. Этапы проектирования системы цифровой фильтрации на системном

уровне

Для синтеза направленного сигнального графа многоскоростных систем, необходимо вычислить оптимальные стадии преобразования частоты дискретизации. Существующие методы ориентированы на программную реализацию цифровых фильтров и их применение для аппаратных систем ограничено. Для решения этой задачи в работе предлагается модифицированный алгоритм, включающий в себя следующие основные шаги:

1) Задать требования к частотным характеристикам фильтра.

2) Вычислить все простые сомножители степени децимации М:

( М,, Мг,..., М,) = factor (М)

где /-количество стадий децимации; factor (л) - функция нахождения простых сомножителей числа х.

3) Вычислить все возможные комбинации простых сомножителей (М1,Мг,...,М,'). Для каждой комбинации простых сомножителей выполнить шаги:

3.1) Вычислить частоты дискретизации = 1,2,...,/ на каждой стадии.

3.2) Сформировать требования к фильтрам защиты от наложения отдельных каскадов.

3.3) Оценить порядок N, каждого фильтра.

3.4) Оценить количество эквивалентных вентилей G, необходимое для реализации многоскоростной системы.

4) Выбрать решение, соответствующее минимальному количеству эквивалентных вентилей Gmin.

Для сокращения числа эквивалентных вентилей, необходимых для построения системы и увеличения тактовой частоты выполняется оптимизация направленного сигнального графа. Разработанный метод оптимизации применим только для графов, содержащих несколько одинаковых ветвей (в случае многоканальных систем), и позволяет за счет усложнения структуры устройства улучшить его характеристики. Предлагаемый метод основан на объединении п одно-канальных фильтров в один п -канальный, что позволяет уменьшить требуемый логический ресурс.

Основные шаги оптимизации:

1 ) Для каждого фильтра, входящего в сигнальный граф системы, рассчитать отношение:

К, = 1 ..N,

fcLK

где/ - частота дискретизации отсчетов, поступающих на вход фильтра; fax ' частота тактового сигнала;

N - количество фильтров в направленном сигнальном графе системы.

2) Объединить одноканальные фильтры с одинаковыми передаточными функциями, для которых К, <0,5 в многоканальный фильтр таким образом, чтобы выполнялось условие:

ы 1

где п - количество каналов в многоканальном фильтре.

3) Выбрать решение с минимальным количеством полученных многоканальных фильтров.

Для контроля правильности принятых проектных решений выполняется оценка требуемого логического ресурса. Предлагаемый метод дает приближенную оценку логического ресурса. В нем не учитывается ресурс, необходимый для интерфейсных блоков, блоков управления потоком данных, блоков округления и т.д. Более точное количество вентилей можно определить после выполнения логического синтеза системы, а окончательное — только после размещения и трассировки проекта в кристалле.

В случае, если полученные результаты являются удовлетворительными, происходит переход на функциональный уровень. Этапы проектирования системы цифровой фильтрации на функциональном уровне представлены на рис.6.

Для оптимальной организации вычислительного процесса в цифровых фильтрах используются различные аппаратные архитектуры, такие как параллельная, последовательная и последовательно-параллельная. Задача выбора архитектуры сводится к поиску компромисса между производительностью фильтра и требуемым для него логическим ресурсом. В работе используется метод,

основанный на поиске оптимального решения по диаграммам «порядок фильтра - производительность». Каждому конкретному фильтру соответствует точка на этой диаграмме, а каждой архитектуре - область значений. Анализируя область, в которую попала точка, можно в автоматизированном режиме выбрать подходящую аппаратную архитектуру. Также в работе приводятся обобщенные критерии, по которым можно определить целесообразность применения какой-либо аппаратной архитектуры в каждом конкретном случае.

от системного уровня

переход к логическому уровню

Рис.6. Этапы проектирования системы цифровой фильтрации на функциональном уровне

Оптимизация коэффициентов цифровых фильтров используется для уменьшения логического ресурса, требуемого для построения умножителей на константу в цифровых фильтрах. Для решения этой задачи предлагается использовать два метода оптимизации: симлекс-метод и глобальный поиск. Симплекс-метод используется для быстрого поиска субоптимального решения. Глобальный поиск позволяет получать более качественное решение, но при этом время работы алгоритма увеличивается.

Предлагаемый метод оптимизации построен на вариации коэффициентов фильтра для минимизации используемых логических ресурсов кристалла. Изменение коэффициентов фильтра неизбежно приведет к изменению его АЧХ, поэтому в процессе оптимизации учитываются ограничения на значения неравномерности в полосе пропускания и на уровень подавления в полосе заграждения.

Это гарантирует, что полученный после оптимизации цифровой фильтр будет удовлетворять исходным требованиям к ЛЧХ.

Входными данными для оптимизации являются коэффициенты цифрового фильтра, полученные после параметрического синтеза и требования к частотным характеристикам. Результатом работы метода оптимизации является вектор целочисленных коэффициентов оптимизированного фильтра.

Схема алгоритма включает следующие процедуры:

1. оценка диапазона изменений коэффициентов фильтра - используется для сокращения объема вычислений в последующих процедурах;

2. синтез допустимой структуры (СДС) - нахождение варианта решения;

3. шаг локального поиска (ШЛП), обеспечивающий переход от одного варианта решения к другому допустимому решению, как правило, той же структуры, но с улучшенным значением критерия (поиск локального экстремума);

4. глобальный поиск, управляющий работой процедур СДС и ШЛП;

5. проверка условий прекращения поиска, определяющая конец решения задачи.

В работе предлагается собственный метод синтеза допустимой структуры фильтра, частотные характеристики которого удовлетворяют заданным требованиям. В качестве процедуры глобального поиска предлагается использовать метод конкурирующих точек, а в качестве шага локального поиска - метод случайного поиска в подпространствах. Проведенные исследования, выполненные на реальных фильтрах, показали, что применение данного метода оптимизации позволяет уменьшить количество вентилей, используемых в цифровом фильтре на 30-40%. На рис.7 показаны результаты применения алгоритма для 250 фильтров. Разработанный метод наиболее эффективен для фильтров с порядком до 30.

501-.-.-.---

„зз 40 «--5»--*!---------1------------------1----------

5 о" _ _ • | | '

1 о---------j---------1-----_»j _ - • А/' лЭ. П

iiii

°10 20 30 40 50 60

порядок фильтра

Рис.7. Результаты применения метода оптимизации коэффициентов ЦФ

J________i______i_____

• i ^А^У/1 _________J_________1________• ^щЫ^. • •• • i i i i i i 1 • • •ж

Синтез HDL описаний цифровых фильтров выполняется программными модулями из библиотеки типовых архитектур цифровых фильтров. Входными данными для синтеза являются параметры фильтра, а результатом - файлы с описанием на языке VHDL. Интерфейс VDHL модулей стандартизирован.

Для проверки корректности сгенерированного VHDL описания разработан специальный метод функциональной верификации. Предлагаемый метод основан на активизации пути одного канала фильтрации и предназначен для выявления следующих типичных неисправностей цифровых фильтров:

• межканальное влияние — проникновение данных с одного канала в другой;

• отклонение импульсной и частотных характеристик реальной системы от расчетных;

• переполнение разрядной сетки в сумматорах и аккумуляторах;

• сбои в буферах данных и коэффициентов;

• ошибки в управляющих автоматах.

В диссертации приводятся рекомендации, позволяющие идентифицировать типичные ошибки в системах цифровой фильтрации по результатам моделирования.

Задачей логического уровня проектирования является получение списка цепей системы цифровой фильтрации подсистемой логического синтеза. В работе приведены рекомендации по настройке средства синтеза Leonardo Spectrum фирмы Mentor Graphics и рассмотрены критерии оценки аппаратных реализаций систем цифровой фильтрации.

Третья глава посвящена разработке специализированной подсистемы автоматизированного проектирования систем цифровой фильтрации на основе предложенных методов. Маршрут проектирования систем цифровой фильтрации на основе разработанной подсистемы САПР показан на рис.8.

Подсистема САПР в автоматизированном режиме генерирует синтезируемое HDL описание системы цифровой фильтрации по требованиям, представленным в файле задания. Поддерживаемые методы расчета коэффициентов цифровых фильтров входят в соответствующую библиотеку. Для различных аппаратных базисов используются библиотеки параметров семейств микросхем и базовых блоков.

Полученное описание на языках VHDL и Verilog можно использовать для следующих этапов маршрута проектирования в САПР ПЛИС или заказных микросхем.

Математическое обеспечение подсистемы САПР представлено разработанным математическим аппаратом обработки обобщенной модели системы цифровой фильтрации, математическими моделями цифровых фильтров и методикой автоматизированного проектирования систем цифровой фильтрации. В лингвистическое обеспечение подсистемы САПР входит подмножество языка XML, используемое для описания файла задания на проектирование и элемента библиотеки параметров микросхем. Приведены структуры XML файлов и описаны возможные значения полей. Информационное обеспечение подсистемы САПР состоит из структур данных, используемых для представления альтернативных И-

ИЛИ графов, направленных сигнальных графов, структурных схем и диаграмм выбора архитектур фильтров.

фейл ладами*

Рис.8. Маршрут проектирования системы цифровой фильтрации В качестве платформы для реализации подсистемы САПР использовалась система Matlab. Основным компонентом подсистемы САПР является ядро, состоящее из набора М-функций. Задание на проектирование в виде XML-файла поступает на вход синтаксического анализатора, результатом работы которого является дерево документа в формате DOM (Document Object Model). Расчет коэффициентов цифровых фильтров осуществляется М-функциями пакетов Filter Design и Signal Processing. Подсистема САПР имеет гибкую архитектуру и позволяет пользователю расширять состав библиотек, добавляя новые блоки и архитектуры цифровых фильтров.

В работе рассмотрено применение разработанной подсистемы для проектирования квадратурного фильтра цифрового приемника сигналов, соответствую-

щих спецификациям стандарта DECT, в условиях широкополосного приема. Основные требования к квадратурному фильтру:

• количество каналов входных данных: 16;

• частота дискретизации на входе: 73,728 МГц;

• . частота дискретизации на выходе: 4,608 МГц;

• тип цифровых фильтров: КИХ, ФЧ;

• граница полосы пропускания: 0,6 МГц;

• неравномерность в полосе пропускания: 1 дБ;

• граница полосы заграждения: 1,152 МГц;

• подавление в полосе заграждения: 50 дБ.

С помощью разработанной подсистемы САПР в автоматическом режиме был выполнен структурный синтез системы цифровой фильтрации, определены оптимальные стадии преобразования частоты дискретизации, рассчитаны коэффициенты фильтров и выполнена генерация синтезируемого HDL описания. Применение предложенного метода оптимизации позволило сократить требуемый для субфильтров объем логического ресурса на 30-40%, по сравнению с неопти-мизированным вариантом.

В работе выполнено сравнение предлагаемого подхода со стандартным маршрутом проектирования устройств ЦОС, который предлагается фирмой Xilinx, и основан на использовании таких программных продуктов как Matlab, System Generator, Xilinx CORE Generator, ModelSim и Xilinx ISE. Показано, что при использовании разработанной подсистемы сокращается количество ручных операций. Это возможно за счет более узкой специализации разработанной подсистемы, которая ориентирована только на цифровые фильтры.

В таблице показано количество логических ячеек (slice) ПЛИС семейства Virtex-II Pro, необходимых для реализации системы цифровой фильтрации стандарта DECT при использовании двух различных маршрутов проектирования. В маршруте проектирования фирмы Xilinx для получения списка цепей использовалось ядро Distributed Arithmetic FIR Filter подсистемы CORE Generator.

Маршрут проектирования Субфильтры Всего

Ф1 Ф2 ФЗ Ф4 Ф5

Стандартный фирмы ХШпх 621 622 636 896 1204 20452

На основе разработанной подсистемы САПР 365 452 473 459 668 12934

Уменьшение логического ресурса, % 25,6 48,8 44,5 36,8

По требуемому количеству логических ячеек, выигрыш для отдельных субфильтров составил 25-45%. Применение разработанной подсистемы САПР позволило уменьшить общий логический ресурс на 36%. Данный выигрыш позволяет значительно уменьшить конечную стоимость устройства, в котором исподь-

зуются цифровые фильтры. Например, при реализации рассматриваемой системы в ПЛИС XC2VP50-5FF1152, возможна экономия около 31% площади кристалла.

Максимальное значение тактовой частоты при использовании стандартного маршрута проектирования составило 129,082 МГц. В случае применения разработанной подсистемы САПР, это значения равнялось 120,005 МГц. Этот незначительный проигрыш объясняется высокой степенью оптимальности сгенерированного с помощью CORE generator описания, предназначенного только для ПЛИС фирмы Xilinx. Разработанная подсистема САПР более универсальная и может быть использована для различных аппаратных базисов.

В работе рассматривается перенос системы цифровой фильтрации стандарта DECT из базиса ПЛИС Virtex-II Pro в базис стандартных ячеек заказных микросхем из пакета HIT-Kits v3.51 фирмы Austria Microsystems для технологии КМОП 0,35 мкм. Общая площадь стандартных ячеек для проектируемой системы цифровой фильтрации стандарта DECT составила около 3,2 мм2. При этом удалось сэкономить около 24% площади кристалла. Выполняемая оптимизация также привела к увеличению максимального значения тактовой частоты на 35%, которое возросло до 147,9 МГц для данного аппаратного базиса.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Исследованы способы реализации базовых блоков цифровых фильтров в современных ПЛИС фирм Xilinx и Altera, а также в заказных микросхемах по технологии стандартных ячеек. Показано, что данные аппаратные базисы позволяют создавать устройства ЦОС высокой производительности. Исследованы возможности современных САПР системного уровня, САПР ПЛИС и заказных микросхем. Показаны недостатки САПР при проектировании систем цифровой фильтрации.

2. Предложена обобщенная модель систем цифровой фильтрации в виде набора связанных И-ИЛИ графов на трех уровнях проектирования: системном, функциональном и компонентном. Разработан математический аппарат описания альтернативных И-ИЛИ графов. Для описания структуры системы цифровой фильтрации предложено использование направленных сигнальных графов системного и функционального уровней. Предложено математическое описание данных графов, основанное на теории множеств, позволяющее представить операции анализа структуры и декомпозиции макроблоков системы.

3. Разработана методика автоматизированного проектирования систем цифровой фильтрации на трех уровнях: системном, функциональном и логическом. В автоматизированном режиме выполняется структурный синтез системы цифровой фильтрации, параметрический синтез субфильтров и генерация кода на языках описания аппаратуры, таких как VHDL и Verilog. Для выбора оптимального варианта реализации используются альтернативные И-ИЛИ графы, а для представления связей между блоками системы — направленные сигнальные графы. Для уменьшения требуемой площади кристалла разработан метод оптимиза-

ции коэффициентов цифровых фильтров, основанный на алгоритмах глобального поиска.

4. Разработана подсистема САПР, позволяющая в автоматизированном режиме формировать описание системы цифровой фильтрации на уровне регистровых передач. В состав предложенной подсистемы САПР входят: ядро на М-языке системы Matlab, библиотека параметров микросхем в виде набора файлов в формате XML, библиотека базовых блоков в виде DLL с открытым интерфейсом.

5. Рассмотрено применение подсистемы САПР для проектирования системы цифровой фильтрации стандарта DECT в базисе ПЛИС фирмы Xilinx семейства Virtex-II Pro. Выполнен перенос разработанной системы цифровой фильтрации стандарта DECT в базис заказных микросхем по технологии КМОП 0,35 мкм. Общая площадь стандартных ячеек составила около 3,2 мм2.

6. Выполнено сравнение с коммерческой САПР на примере стандартного маршрута проектирования фирмы Xilinx. Показано, что применение разработанной подсистемы САПР позволяет выполнить большинство этапов проектирования в автоматизированном режиме и уменьшить требуемый логический ресурс на 36%.

ПУБЛИКАЦИИ ПО РАБОТЕ

В изданиях по перечню ВАК:

1. Плотников П.В., Ланцов В.Н. Автоматизированное проектирование сложных систем цифровой фильтрации в ПЛИС // Вестник Тамбовского гос. техн. университета, 2008, т. 14, Т70; 2, стр. 264-270.

В остальных изданиях:

2. Лобачсв Г.А., Плотников П.В., Коблов Е.Б. Реализация блока согласованных фильтров в базисе ПЛИС фирмы Xilinx // Международная научно-техническая конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologiesw.-Владимир, 2002-25-28 с.

3. Лобачев Г.А., Плотников П.В. Автоматизированная подсистема проектирования многоканальных квадратурных разделителей в базисе ПЛИС фирмы Xilinx // Перспективные технологии в средствах передачи информации: Материалы 5-й международной научно-технической конференции. - Владимир: Связьоценка, 2003 — 282 — 286с.

4. Лобачев Г.А., Плотников П.В. Архитектура подсистемы САПР устройств обработки сигналов // Международная научно-техническая Конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies». - Владимир, 2003 - 29-35 с.

5. Лобачев Г.А., Плотников П.В. Подсистема САПР устройств обработки сигналов П Обработка информации: методы и системы /Под ред. С.С. Са-дыкова, 2003- 188-194с.

6. Lobachev G.A., Plotnikov P.V. Computer-Aided Design Subsystem of Multichannel Quadrature Delimiters on XILINX FPGA II Microelectronic and Mi-

crosystems Design - REASON Student Contest 4th Electronic Circuits and Systems Conference 2003.

7. P. Plotnikov, G. Lobachev, Comparison X1L1NX and ALTERA FPGAs // in Proceedings of International Scientific Conference Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education (IMMD'2004), Vladimir, 2004. p. 137 - 139.

8. P. Plotnikov, Design of Effective Digital Filters in FPGA // Proceedings of IEEE East-West Design & Test Workshop (EWDTW'06), Sochi, Russia, 2006. p. 332-334.

9. Плотников П.В. Повышение эффективности реализации цифровых фильтров в ПЛИС // Проблемы разработки перспективных микроэлектронных систем (МЭС-2006), - Москва, 2006 - 333 - 338 с.

Ю.Плотников П.В., Протягов И.В. Особенности архитектуры современных ПЛИС, используемые при проектировании устройств улучшения визуального восприятия изображений // Международная научно-техническая конференция «Физика и радиоэлектроника в медицине и экологии (ФРЭМЭ'2006)», Владимир-Суздаль, 2006 - 268-270 с.

П.Плотников П.В., Кухарук B.C., Манов П.А. Выбор архитектуры цифрового фильтра для реализации в ПЛИС фирмы Xilinx // 1-я международная конференция «Глобальные информационные системы. Проблемы и тенденции развития.»: Сборник материалов конференции - Харьков: ХНУРЭ, 2006-12-13 с.

12. Кухарук B.C., Скворцов М.В., Плотников П.В. Исследование влияния ре-зистивных и емкостных свойств проводников на топологию малопотребляющих ИС // 1-ая международная конференция «Глобальные информационные системы. Проблемы и тенденции развития.»: Сборник материалов конференции - Харьков: ХНУРЭ, 2006 - 14-15 с.

13.Меркутов A.C., Плотников П.В. Автоматизированное проектирование цифровых приемников стандарта DECT // Проектирование и технология электронных средств №2, Владимир - 2007 - 56-60 с.

Н.Плотников П.В., Кухарук B.C. Автоматизированная функциональная верификация систем цифровой фильтрации // Перспективные технологии в средствах передачи информации: Материалы 7-й международной научно-технической конференции. - Владимир, 2007. - 256 - 259 с.

15. Кухарук B.C., Плотников П.В. Создание и тестирование IBIS-модели в САПР HYPERLINX фирмы Mentor Graphics для устройств телекоммуникаций // Перспективные технологии в средствах передачи информации: Материалы 7-й международной научно-технической конференции. — Владимир, 2007. - 260 - 263 с.

16.Меркутов A.C., Плотников П.В. Широкополосный цифровой приемник GFSK-сигишюа И Материалы 2-й межд. НТК «Современные информационные системы. Проблемы и тенденции развития»: Сб. материалов конференции - Харьков: ХНУРЭ, 2007. С. 390 - 391.

Подписано в печать 23.10.08 Формат 60x84/16. Усл. печ. л. 1,16 Тираж 100 экз.

Заказ ЛЧ0-0& п. Издательство Владимирского государственного университета

600000, Владимир, ул. Горького, 87.

ВВЕДЕНИЕ.

1. СОСТОЯНИЕ В ОБЛАСТИ ПРОЕКТИРОВАНИЯ СИСТЕМ ЦИФРОВОЙ ФИЛЬТРАЦИИ.

1.1. Классификация систем цифровой фильтрации и формы их аппаратных реализаций.

1.1.1. Классификация систем цифровой фильтрации.

1.1.2. Классификация цифровых фильтров.

1.1.3. Задание требований к цифровым фильтрам.

1.1.4. Формы аппаратных реализаций цифровых фильтров.

1.2. Обзор элементной базы систем цифровой фильтрации.

1.2.1. Классификация цифровых интегральных микросхем.

1.2.2. Классификация логических микросхем программируемой логики

1.2.3. Анализ современных ПЛИС и стандартных ячеек заказных микросхем, используемых при проектировании цифровых фильтров.

1.3. Возможности современных САПР системного уровня по проектированию цифровых фильтров.

1.3.1. САПР System Vue фирмы Elanix.

1.3.2. САПР Matlab фирмы Mathworks.

1.3.3. САПР Advanced Design System фирмы Agilent Technologies.

1.4. Возможности современных САПР ПЛИС.

1.4.1. САПР фирмы Xiiinx.

1.4.2. САПР фирмы Altera.

1.5. Возможности современных САПР заказных микросхем.

1.5.1. САПР фирмы Cadence.

1.5.2. САПР фирмы Synopsys.

1.5.3. САПР фирмы Mentor Graphics.

1.6. Цель и постановка задачи исследований.

1.7. Выводы.

2. РАЗРАБОТКА МЕТОДОВ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ СИСТЕМ ЦИФРОВОЙ ФИЛЬТРАЦИИ.

2.1. Обобщенная модель системы цифровой фильтрации.

2.1.1. Базовые блоки системы цифровой фильтрации.

2.1.2. Математический аппарат модели системы цифровой фильтрациибО

2.1.3. Иерархия моделей системы цифровой фильтрации.

2.1.4. Модель системы цифровой фильтрации на системном уровне.

2.1.5. Модель системы цифровой фильтрации на функциональном уровне.

2.1.6. Модель системы цифровой фильтрации на компонентном уровне.

2.1.7. Применение направленных сигнальных графов для многоканальных и многоскоростных систем.

2.2. Методика автоматизированного проектирования систем цифровой фильтрации.

2.2.1. Определение требований к системе цифровой фильтрации.

2.2.2. Структурный синтез системы цифровой фильтрации.

2.2.3. Параметрический синтез цифровых фильтров.

2.2.4. Оптимизация направленного сигнального графа.

2.2.5. Оценка характеристик аппаратной реализации.

2.2.6. Выбор архитектуры аппаратной реализации цифровых фильтров

2.2.7. Оптимизация коэффициентов цифровых фильтров.

2.2.8. Синтез HDL описаний цифровых фильтров и модуля верхнего уровня.

2.2.9. Синтез тестовой обвязки для функциональной верификации и функциональное моделирование.

2.2.10. Логический синтез.

2.2.11. Критерии оценки аппаратных реализаций систем цифровой фильтрации.

2.3. Выводы.

3. ИССЛЕДОВАНИЕ И ПРАКТИЧЕСКОЕ ВНЕДРЕНИЕ РАЗРАБОТАННЫХ МЕТОДОВ.

3.1. Маршрут проектирования систем цифровой фильтрации на основе предлагаемой методики.

3.2. Разработка лингвистического, информационного и программного обеспечения подсистемы САПР.

3.2.1. Лингвистическое обеспечение.

3.2.2. Информационное обеспечение.

3.2.3. Программное обеспечение.

3.3. Исследование и внедрение разработанной подсистемы САПР.

3.3.1. Структурный синтез системы цифровой фильтрации стандарта DECT и параметрический синтез субфильтров.

3.3.2. Исследование метода оптимизации коэффициентов ЦФ.

3.3.3. Функциональная верификация системы цифровой фильтрации стандарта DECT.

3.3.4. Разработка системы цифровой фильтрации в базисе заказных микросхем.

3.3.5. Сравнение с коммерческой САПР.

3.4. Выводы.

Цифровая обработка сигналов (ЦОС) - это одна из наиболее быстро развивающихся отраслей современной электроники, которая применяется в любой области, где информация содержится в цифровом виде или контролируется цифровым процессором. В настоящее время ЦОС используется во многих областях, где раньше применялись аналоговые методы, кроме того, появились совершенно новые области применения, где было сложно или невозможно пользоваться аналоговыми устройствами. Привлекательность ЦОС обусловлена такими основными преимуществами, как гарантированная точность, которая определяется только числом задействованных битов, совершенная воспроизводимость, отсутствие искажения характеристик из-за температуры или старости и большая гибкость.

Методы ЦОС лежат в основе многих новых и только появляющихся продуктов и приложений, связанных с цифровой информацией, которые поддерживают существование информационного общества. Таким продуктам и приложениям приходится собирать, обрабатывать, анализировать, передавать, выводить на экран и/или сохранять существующую информацию, часто в реальном времени. Возможности методов ЦОС обрабатывать реальную информацию в цифровом виде позволяют создавать доступные, технически прогрессивные продукты и приложения высокого качества для широкого потребительского рынка (например, цифровые сотовые мобильные телефоны, цифровое телевидение, цифровые фото- и видеокамеры, видеоигры).

Одной из операций ЦОС, имеющих первостепенное значение, является цифровая фильтрация. Основными целями фильтрации являются улучшение качества сигнала (например, устранение или снижение помех), извлечение из сигналов информации или разделение нескольких сигналов, объединенных ранее для эффективного использования доступного канала связи. Цифровые фильтры, по сравнению с аналоговыми, предпочтительны во множестве областей (например, сжатие данных, биомедицинская обработка сигналов, обработка речи, обработка изображений, передача данных, цифровое аудио, телефонное эхоподавление), так как обладают рядом преимуществ:

• Цифровые фильтры могут иметь характеристики, получить которые на аналоговых фильтрах невозможно, например, действительно линейную фазовую характеристику.

• В отличие от аналоговых, производительность цифровых фильтров не зависит от изменений среды, например, от колебаний температуры. Следовательно, цифровые фильтры не требуют периодической калибровки.

• Один цифровой фильтр может обрабатывать несколько входных сигналов или каналов без дублирования аппаратных блоков.

• На практике точность, которой можно добиться при использовании аналоговых фильтров, ограничена. Например, затухание в полосе подавления нельзя поднять выше 60-70 дБ (если использовать стандартные аналоговые компоненты). Точность цифровых фильтров ограничена только длиной слова.

• Цифровые фильтры могут использоваться при очень низких частотах, характерных для биомедицинских приложений, где применять аналоговые фильтры непрактично.

Разработка систем цифровой фильтрации возможна несколькими способами. Первым способом является программная реализация, при которой алгоритм цифровой фильтрации описывается на языке высокого уровня и исполняется на специализированном сигнальном процессоре. Во втором случае цифровые фильтры проектируются аппаратно, т.е. в виде набора определенным образом соединенных между собой блоков, таких как сумматоры, умножители, элементы задержки и т.д. Использование цифровых сигнальных процессоров не позволяет создавать системы ЦОС высокой производительности. Хотя прогресс в области микропроцессорной техники в последние годы достиг определенных высот и тактовые частоты микросхем увеличились до нескольких гигагерц, в ряде задач обработки сигналов их производитель7 ности недостаточно. Причиной этого является последовательное исполнение команд программы блоками микропроцессора. Производительность аппаратных реализаций систем цифровой фильтрации, по сравнению с программными, выше в десятки и сотни раз. Это позволяет их использовать для построения многоканальных систем с частотами дискретизации в десятки мегагерц, работающих в реальном времени. Такие системы используются в средствах связи для построения широкополосных цифровых приемников для выделения рабочих полос сигналов, подавления паразитных частот и улучшения качества приема. Таким образом, можно сделать вывод, что для реализации высокопроизводительных систем цифровой фильтрации целесообразно применение аппаратных реализаций.

Программируемые логические интегральные схемы (ПЛИС) широко используются для создания аппаратных цифровых фильтров. Основными достоинствами ПЛИС являются: возможность программирования пользователем; высокая производительность; развитые архитектуры, оптимизированные для задач ЦОС; наличие мощных средств САПР, поддерживающие ввод проекта на языках описания аппаратуры УНОЬ и Уеп1о§. Логическая емкость современных микросхем ПЛИС составляет десятки тысяч ячеек, а тактовые частоты - несколько сотен мегагерц. При этом сроки проектирования устройств на ПЛИС могут составлять от нескольких дней до нескольких недель. Все это позволяет успешно использовать ПЛИС для создания сложных устройств ЦОС.

Серьезным недостатком ПЛИС является относительно высокая стоимость кристаллов и большое энергопотребление, что делает их использование экономически выгодным только при производстве мелких и средних партий изделий. Необходимость массового выпуска устройств и понижения их энергопотребления вынуждает разработчиков переходить на базис заказных микросхем. В этом случае, проектировщик на основе стандартных ячеек формирует схему разрабатываемого устройства и выполняет проектирование топологии кристалла. Особенностью заказных микросхем является высокая 8 стоимость одной итерации проектирования, которая может составлять десятки и сотни тысяч долларов. Поэтому при разработке аппаратных реализаций цифровых устройств принят подход, при котором отладка проекта выполняется в ПЛИС, а верифицированное решение переносится в базис заказных микросхем. Этот компромиссный вариант позволяет уменьшить сроки и стоимость проектирования изделий.

При проектировании систем цифровой фильтрации проектировщик должен учитывать множество противоречивых требований. Важным требованием является качество фильтрации сигнала и вычислительные затраты при заданной производительности. На качество фильтрации сигнала влияют частотные характеристики разработанного фильтра и разрядность данных. Под производительностью обычно понимается способность обрабатывать сигнал с определенной частотой дискретизации в реальном времени. Системы с хорошим значением подавления в полосе заграждения и с малой неравномерностью, обычно, требуют для реализации большой площади кристалла и имеют значительное энергопотребление. Сокращение потребляемой мощности и площади ведет к ухудшению характеристик фильтра. Поэтому задача проектирования аппаратных систем цифровой фильтрации обычно формулируется следующим образом: получить систему с заданными частотными характеристиками определенной производительности при наименьшем используемом логическом ресурсе и с минимальным энергопотреблением.

Процесс проектирования систем цифровой фильтрации включает последовательное выполнение шагов: создание спецификации требований к фильтру, расчет количества стадий преобразования частоты дискретизации, выбор метода расчета коэффициентов, определение минимальных разрядностей для данных и коэффициентов, выбор оптимальной аппаратной архитектуры цифровых фильтров, разработка описания системы на уровне регистровых передач. Некоторые характеристики системы цифровой фильтрации, такие как занимаемый логический ресурс и энергопотребление могут быть оценены только на окончательных этапах маршрута проектирования. В слу9 чае неудовлетворительного результата возможен возврат на любой из указанных шагов. Поэтому процесс проектирования системы цифровой фильтрации носит итерационный характер.

Разработка современных цифровых устройств невозможна без применения систем автоматизированного проектирования (САПР). На различных стадиях проектирования цифровых фильтров используются различные САПР. Вначале проектировщик с помощью САПР системного уровня формирует алгоритмическую модель разрабатываемого устройства. На системном уровне решаются следующие задачи: выбор типов цифровых фильтров, создание структурной схемы системы, синтез цифровых фильтров (получение коэффициентов), преобразование коэффициентов в формат с фиксированной точкой, анализ полученных частотных, импульсных и переходных характеристик, моделирование отдельных субфильтров и всей системы.

После получения работоспособной алгоритмической модели, переходят к следующему этапу: получение описания системы цифровой фильтрации на уровне регистровых передач (RTL - register transfer level). Это преобразование может выполняться как вручную, так и с помощью специализированных подсистем генерации RTL описания (IP ядер). Следует отметить, что это наиболее трудоемкий этап, который требует от разработчика высокой квалификации и опыта. От качества выполнения данного этапа зависит требуемый логический ресурс, производительность и энергопотребление, что в конечном счете оказывает основное влияние на стоимость конечного изделия.

Далее с помощью подсистемы логического синтеза созданное RTL описание преобразуется в список цепей (netlist) для целевого аппаратного базиса. Логический синтез, как правило, выполняется в автоматизированном режиме с минимальным участием пользователя. Последующие этапы размещения pi трассировки, в случае ПЛИС, и проектирование топологии, в случае заказных микросхем, выполняются также в автоматизированном режиме с использованием средств САПР.

Таким образом, часто в проектировании систем цифровой фильтрации участвуют несколько человек. Разработка алгоритмической модели осуществляется специалистом по цифровой обработке сигналов, переход к RTL описанию - программистом, хорошо знакомым с принципами использования языков описания аппаратуры, а топологическое проектирование — группой инженеров по схемотехнике. Подготовка документации, согласование работы между различными специалистами приводит к дополнительным временным затратам. Поскольку, как было показано выше, процесс проектирования систем цифровой фильтрации носит многоитерационный характер, подобные временные затраты становятся неоправданными и снижают эффективность разработки.

На основании изложенного можно сделать вывод, что в настоящее время является актуальным решение задачи автоматизации проектирования систем цифровой фильтрации. При этом наиболее востребованным является создание сквозного маршрута проектирования, позволяющего на основе требований системного уровня получать эффективное синтезируемое описание системы на уровне регистровых передач.

Цель работы и задачи исследований.

Целью данной диссертационной работы является развитие методов автоматизированного проектирования систем цифровой фильтрации в базисах ПЛИС и заказных микросхем и разработка на их основе пакета прикладных программ.

Для этого необходимо решить следующие задачи:

1. Анализ типов систем цифровой фильтрации, аппаратных архитектур цифровых фильтров и входящих в их состав базовых блоков.

2. Исследование особенностей архитектур современных ПЛИС и стандартных ячеек заказных микросхем, используемых при проектировании цифровых фильтров.

3. Исследование возможностей современных САПР системного уровня и САПР цифровых устройств по проектированию систем цифровой фильтрации.

4. Разработка обобщенной модели системы цифровой фильтрации на нескольких уровнях проектирования.

5. Разработка методики автоматизированного проектирования систем цифровой фильтрации.

6. Разработка лингвистического, информационного и программного обеспечения подсистемы САПР систем цифровой фильтрации.

Научная новизна работы. Новые научные результаты, полученные в работе, состоят в следующем:

1. Разработана обобщенная модель системы цифровой фильтрации, состоящая из набора связанных между собой альтернативных И-ИЛИ графов. Предлолсен способ ее представления в разрабатываемой САПР.

2. Предложен метод оптимизации коэффициентов цифровых фильтров на основе алгоритмов глобального поиска, позволяющий значительно уменьшить требуемый логический ресурс.

3. Предложена методика автоматизированного проектирования систем цифровой фильтрации, направленная на формирование описания фильтра на уровне регистровых передач по требованиям на системном уровне.

Практическая ценность работы. На основе предложенных методов автоматизированного проектирования систем цифровой фильтрации была разработана специализированная подсистема САПР, позволяющая повысить качество проектируемых цифровых фильтров. В данной САПР в автоматизированном режиме решаются такие задачи, как расчет стадий преобразования частоты дискретизации в многоскоростных системах, синтез структурной схемы системы, параметрический синтез субфильтров, генерация описания системы на языке описания аппаратуры (HDL) и тестовой обвязки. Парамет

12 ры целевого аппаратного базиса задаются в виде XML файлов, что позволяет пользователю расширять возможности подсистемы САПР, добавляя поддержку появляющихся семейств микросхем. Библиотека базовых блоков выполнена в виде набора динамически подключаемых библиотек (DLL) с открытым интерфейсом, что упрощает добавление новых блоков и архитектур цифровых фильтров.

Реализация и внедрение результатов работы.

Работа по теме диссертации проводилась на кафедре ВТ ВлГУ в лаборатории цифровой обработки сигналов и потоков в рамках х/д НИОКР №3403/06 (шифр «Элерон-1»), №3359/06 (шифр «Эстамп-2»), ПП 47/07, ПП 28/07. Полученные результаты исследований в виде алгоритмов, методик и программного обеспечения внедрены в виде материалов отчетов и макетов по НИР и ОКР, выполненных в рамках государственного оборонного заказа, и в учебный процесс кафедры ВТ ВлГУ.

На защиту выносятся.

1. Обобщенная модель системы цифровой фильтрации в виде альтернативных И-ИЛИ графов, представленная на трех уровнях проектирования: системном, функциональном и компонентном.

2. Методика автоматизированного проектирования систем цифровой фильтрации, направленная на формирование описания системы на уровне регистровых передач по требованиям на системном уровне.

3. Математическое, информационное и программное обеспечение подсистемы САПР, позволяющей в автоматизированном и автоматическом режимах выполнять большинство этапов проектирования систем цифровой фильтрации.

4. Результаты применения подсистемы САПР для разработки системы цифровой фильтрации стандарта DECT в базисах ПЛИС и заказных микросхем.

Апробация работы.

Основные положения и результаты работы докладывались и обсуждались на следующих семинарах и конференциях:

• VII международная научно-техническая конференция «Перспективные технологии в средствах передачи информации» (Владимир, 2003 - 2007 г.);

• Международная научно-техническая конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies» (Владимир, 2002 - 2003 г.);

• 4th Electronic Circuits and Systems Conference «Microelectronic and Microsystems Design» (Bratislava 2003);

• International Scientific Conference «Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education» (Vladimir, 2004);

• Proceedings of IEEE East-West Design & Test Workshop (Sochi, 2006).

• Проблемы разработки перспективных микроэлектронных систем (Москва, 2006).

• Международная научно-техническая конференция «Физика и радиоэлектроника в медицине и экологии» (Владимир-Суздаль, 2006).

• 1-ая международная конференция «Глобальные информационные системы. Проблемы и тенденции развития.» (Харьков, 2006).

• НТК профессорско-преподавательского состава ВлГУ (2005 - 2008 г.).

Публикации по работе. По теме диссертации опубликовано 16 печатных работ, из них 1 статья в журнале, рекомендованном ВАК, 1 статья во Всероссийском научно-техническом журнале, 2 статьи в сборниках научных трудов и 11 тезисов докладов на Международных и Российских научно-технических конференциях.

Структура работы. Диссертационная работа состоит из введения, трех глав, заключения, списка литературы и приложений. Общий объем диссертации 170 страниц, в том числе 154 страницы основного текста, 10 страниц

3.4. Выводы

1. Предложен маршрут проектирования систем цифровой фильтрации в базисах ПЛИС и заказных микросхем на основе предлагаемой методики. Маршрут проектирования основан на использовании разработанной подсистемы САПР и сторонних САПР цифровых устройств.

2. Разработана подсистема САПР, позволяющая в автоматизированном режиме формировать синтезируемое описание системы цифровой фильтрации на уровне регистровых передач. В состав предложенной подсистемы САПР входят: ядро на М-языке системы Matlab, библиотека параметров микросхем в виде набора XML файлов, библиотека базовых блоков в виде DLL с открытым интерфейсом.

3. Лингвистическое обеспечение подсистемы САПР состоит из XML-файлов определенной структуры, предназначенных для описания задания на проектирование и библиотеки параметров микросхем.

4. В состав информационного обеспечения подсистемы САПР входят структуры данных, предназначенные для использования в среде Matlab, и используемые для представления таких объектов как: альтернативные И-ИЛИ графы, направленные сигнальные графы, структурные схемы и диаграммы выбора архитектур фильтров.

5. Рассмотрена структура программного обеспечения подсистемы САПР и программного обеспечения для функциональной верификации систем цифровой фильтрации.

6. Рассматривается применение подсистемы САПР для проектирования системы цифровой фильтрации стандарта DECT в базисе ПЛИС фирмы Xilinx семейства Virtex-II Pro. Показано, что использование разработанного метода оптимизации коэффициентов фильтров, позволяет уменьшить требуемый для них логический ресурс на 30-40%.

7. Рассмотрено влияние настроек метода оптимизации на уменьшение логического ресурса и требуемые вычислительные затраты.

8. Приведены результаты функциональной верификации цифровых фильтров, входящих в состав системы цифровой фильтрации стандарта DECT. Показано, что полученные импульсные и частотные характеристики реальной системы соответствуют требованиям.

9. Выполнена разработка системы цифровой фильтрации стандарта DECT в базисе стандартных ячеек заказных микросхем по технологии 0,35 мкм. При этом удалось получить занимаемую площадь около 3,2 мм2 и максимальное значение тактовой частоты более 147 МГц.

10. Выполнено сравнение с коммерческой САПР на примере стандартного маршрута проектирования фирмы Xilinx. Показано, что при использовании стандартных средств, большая часть этапов проектирования выполняется в ручном режиме и плохо автоматизирована. Применение разработанной подсистемы САПР позволяет значительно сократить время проектирования и уменьшить логический ресурс на 36%.

Заключение

Анализ существующих алгоритмов цифровой фильтрации и подходов к построению их аппаратных реализаций позволил установить, что проектирование данных системы представляет собой сложный процесс. Маршрут проектирования включает следующие этапы: создание спецификации требований к фильтру, расчет количества стадий преобразования частоты дискретизации, выбор метода расчета коэффициентов, определение минимальных разрядностей для данных и коэффициентов, выбор оптимальной аппаратной архитектуры цифровых фильтров, разработка описания системы на уровне регистровых передач. Некоторые характеристики системы цифровой фильтрации, такие как занимаемый логический ресурс и энергопотребление могут быть оценены только на окончательных этапах маршрута проектирования. В случае неудовлетворительного результата возможен возврат на любой из указанных шагов. Поэтому процесс проектирования системы цифровой фильтрации носит итерационный характер.

Разработка современных устройств ЦОС невозможна без применения САПР. Исследование современных САПР системного уровня и САПР цифровых устройств показало, что возможности данных систем по проектированию систем цифровой фильтрации ограничены. При этом, многие трудоемкие этапы проектировщик вынужден выполнять в ручном режиме, что требует больших временных затрат и высокой квалификации. Кроме того, в данных САПР отсутствуют сквозные маршруты проектирования цифровых фильтров в базисах ПЛИС и заказных микросхем, позволяющие получать качественные решения.

В диссертационной работе поставлены и решены задачи, направленные на создание методов и средств автоматизированного проектирования систем цифровой фильтрации.

В работе были получены следующие основные результаты:

1. Исследованы способы реализации блоков памяти и арифметических блоков цифровых фильтров в современных ПЛИС фирм Xilinx и Altera, а также с помощью стандартных ячеек заказных микросхем.

2. Исследованы возможности современных САПР системного уровня и САПР ПЛИС и заказных микросхем. Показано, что данные САПР имеют ряд существенных недостатков, ухудшающих качество реализации цифровых фильтров и увеличивающих время проектирования.

3. Предложена обобщенная модель систем цифровой фильтрации в виде набора связанных И-ИЛИ графов на трех уровнях детализации: системном, функциональном и компонентном. Графы системного уровня используются для выбора типа системы цифровой фильтрации и формирования набора макроблоков. С помощью И-ИЛИ графов функционального уровня происходит выбор архитектур цифровых фильтров и декомпозиция их структуры на более мелкие компоненты, такие как умножители, сумматоры, аккумуляторы, буферы данных и коэффициентов и т.д. Графы компонентного уровня применяются для выбора аппаратных примитивов целевого аппаратного базиса.

4. Разработан математический аппарат для описания альтернативных И-ИЛИ графов, основанный на теории множеств и теории графов.

5. Для описания структуры системы цифровой фильтрации предложено использование направленных сигнальных графов системного и функционального уровней. Графы системного уровня описывают связи между макроблоками системы цифровой фильтрации, а графы функционального уровня -структуру макроблоков. Предложено математическое описание данных графов, основанное на теории множеств, позволяющее представить операции анализа структуры и декомпозиции макроблоков системы.

6. Разработана методика автоматизированного проектирования систем цифровой фильтрации, в которой в автоматизированном режиме выполняется структурный синтез системы цифровой фильтрации, параметрический синтез субфильтров и генерация кода на языках описания аппаратуры, таких как

153

VHDL и Verilog. Методика предполагает представление процесса проектирования на трех уровнях: системном, функциональном и логическом. Для выбора оптимального варианта реализации используются альтернативные И-ИЛИ графы, а для представления связей между блоками системы - направленные сигнальные графы.

7. Разработан метод оптимизации коэффициентов цифровых фильтров, позволяющий существенно уменьшить требуемый логический ресурс. Метод основан на применении алгоритмов глобального поиска.

8. Разработана подсистема САПР, позволяющая в автоматизированном режиме формировать описание системы цифровой фильтрации на уровне регистровых передач. В состав предложенной подсистемы САПР входят: ядро на М-языке системы Matlab, библиотека параметров микросхем в виде набора файлов в формате XML, библиотека базовых блоков в виде DLL с открытым интерфейсом.

9. Рассмотрено применение подсистемы САПР для проектирования системы цифровой фильтрации стандарта DECT в базисе ПЛИС фирмы Xilinx семейства Virtex-II Pro. Показано, что использование разработанного метода оптимизации коэффициентов фильтров, позволяет уменьшить требуемый для них логический ресурс на 30-40%.

10. Выполнена разработка системы цифровой фильтрации стандарта DECT в базисе стандартных ячеек заказных микросхем по технологии 0,35 мкм. При этом удалось получить общую площадь стандартных ячеек около 3,2 мм2 и максимальное значение тактовой частоты более 147 МГц.

11. Выполнено сравнение с коммерческой САПР на примере стандартного маршрута проектирования фирмы Xilinx. Показано, что при использовании стандартных средств, большая часть этапов проектирования выполняется в ручном режиме и плохо автоматизирована. Применение разработанной подсистемы САПР для системы цифровой фильтрации стандарта DECT позволяет значительно сократить время проектирования и уменьшить логический ресурс на 36%.

1. Автоматизация схемотехнического проектирования: Учеб. пособие для вузов/В. Н. Ильин, В. Т. Фролкин, А.И. Бутко и др.,: Под ред. В. Н. Ильина. М.: Радио и связь, 1987. - 368с.: ил.

2. Айфичер, Эммануил С., Джервис, Барри У. Цифровая обработка сигналов: практический подход, 2-е издание.: Пер. с англ. М.: Издательский дом «Вильяме», 2004. — 992 е.: ил. - Парал. тит. англ.

3. Белодедов М.В. Методы проектирования цифровых фильтров: учебное пособие. Волгоград: Издательство Волгоградского Государственного Университета, 2004. - 64 с.

4. Бернюков А.К. Дискретная и цифровая обработка информации. Введение в теорию и некоторые приложения: Учеб. пособие. 2-е изд., стереотип. / Владим. гос. ун-т. Владимир, 2002. 160 с.

5. Бернюков А.К. Дискретная и цифровая обработка информации: Практикум. 2-е изд., доп. / Владим. гос. ун-т. Владимир, 2001. 84 с.

6. Бибило П.Н. Основы языка VHDL. М., «СОЛОН-Р», 2000. - 200 с.

7. Голд Б., Рэйдер Ч. Цифровая обработка сигналов. Пер. с англ., под ред. А. М. Трахтмана, М., Сов. радио, 1973, 968 с.

8. Гольденберг Л.М. и др. Цифровая обработка сигналов: Справочник / Л.М. Гольденберг, Б.Д. Матюшкин, М.Н. Поляк. М.: Радио и связь, 1985.-312 е., ил.

9. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах с программируемой структурой. — 2-е изд., пере-раб. и доп. СПб.: БХВ-Петербург, 2006. - 736 е., ил.

10. Ю.Давыдов A.B. Цифровая обработка сигналов: Тематические лекции. -Екатеринбург: УГГУ, ИГиГ, ГИН, Фонд электронных документов, 2005.

11. И.Дайанфен Зао, Цифровые приемники узкополосных сигналов на ПЛИС, http://www.chip-news.ru.

12. Дж. Ф. Уэйкерли Проектирование цифровых устройств. В 2 томах — М.: Постмаркет, 2002.

13. Дьяконов В.П. Matlab 6.5 SP1/7 + Simulink 5/6. Основы применения. Серия «Библиотека профессионала». М.: Солон-Пресс, 2005. - 800 е.: ил.

14. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACK-ISE. М.: Горячая линия-Телеком, 2003.-624 е., ил.

15. Казеннов Г.Г. Основы проектирования интегральных схем и систем / Г. Г. Казеннов. М., БИНОМ. Лаборатория знаний, 2005. - 295 е., ил.

16. Каталог продукции, http://www.plis.ru.

17. Колос М.В., Колос И.В. Методы оптимальной линейной фильтрации / Под ред. В. А. Морозова, М.:, Изд-во МГУ, 2000. 102 с.

18. Корячко, В.М. Курейчик, И.П. Норенков. Теоретические основы САПР: Учебник для вузов. М.: Энергоатоимздат, 1987. - 400 с.

19. Круг П.Г. Процессоры цифровой обработки сигналов: Учебное пособие. М.: Издательство МЭИ. 2001 128 с.

20. Кузелин М. ПЛИС фирмы Xilinx: семейство Virtex-II, Chip News, 2002, № 2.

21. Ланцов В.Н. Проектирование ПЛИС на VHDL. Учеб. пособие / Вла-дим. гос. ун-т. Владимир, 2000. 121 с.

22. Лобачев Г.А., Плотников П.В. Архитектура подсистемы САПР устройств обработки сигналов, Международная научно-техническая Конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies». Владимир, 2003.

23. Лобачев Г.А., Плотников П.В. Подсистема САПР устройств обработки сигналов, Обработка информации: методы и системы /Под ред. С.С. Садыкова, 2003 188-194с.

24. Мартынов H.H., Иванов А.П. MATLAB 5.x. Вычисления, визуализация, программирование М.: КУДИЦ-ОБРАЗ, 2000. - 336 с.

25. Мингазин А.Т. Синтез цифровых фильтров для высокоскоростных систем на кристалле. // Цифровая обработка сигналов №2, 2004. с.14-24

26. Меркутов A.C., Плотников П.В. Автоматизированное проектирование цифровых приемников стандарта DECT. Проектирование и технология электронных средств №2, Владимир 2007 - 56-60 с.

27. Меркутов A.C., Плотников П.В. Широкополосный цифровой приемник GFSK-сигналов // Материалы 2-й межд. НТК «Современные информационные системы. Проблемы и тенденции развития»: Сб. материалов конференции Харьков: ХНУРЭ, 2007. С. 390 - 391.

28. Методы и алгоритмы решения задач оптимизации. Бейко И.В., Бублик Б.Н., Зинько П.Н. К.: Вища школа. Головное изд-во, 1983. - 512 с.

29. Норенков И.П., Маничев В.Б. Системы автоматизированного проектирования электронной и вычислительной аппаратуры: Учеб. пособие для вузов. М.: Высш. школа, 1983. - 272 е., ил.

30. Норенков И.П. Разработка систем автоматизированного проектирования. Учебник для вузов. М.: Изд-во МГТУ им. Н.Э. Баумана. — 1994.-207 е., ил.

31. Основы цифровой обработки сигналов: Курс лекций / Авторы: А.И. Солонина, Д.А. Улахович, С.М. Арбузов, Е.Б. Соловьева / Изд. 2-е испр. и перераб. СПб.: БХВ-Петербург, 2005. - 768 е.: ил.

32. ПЛИС с архитектурой FPGA семейства Spartan-3, http://www.р 1 is.ru.

33. Плотников П.В. Повышение эффективности реализации цифровых фильтров в ПЛИС, Проблемы разработки перспективных микроэлектронных систем (МЭС-2006), Москва, 2006 - 333 - 338 с.

34. Плотников П.В., Кухарук B.C. Автоматизированная функциональная верификация систем цифровой фильтрации. Перспективные технологии в средствах передачи информации: Материалы 7-ой международной научно-технической конференции. Владимир, 2007. - 256 - 259 с.

35. Плотников П.В., Ланцов В.Н. Автоматизированное проектирование сложных систем цифровой фильтрации в ПЛИС. Вестник Тамбовского гос. технич. университета, 2008, том 14, Т70; 2, стр. 264-270.

36. Подбельский В.В. Язык С++: Учеб. пособие. 5-е изд. - М.: Финансы и статистика, 2005. - 560 е.: ил.

37. Поляков А.К. Языки VHDL и Verilog в проектировании цифровой аппаратуры. М.: СОЛОН-Пресс, 2003. - 320 е., ил.

38. Принцип построения сверхкомпактных быстродействующих КИХ-фильтров на основе распределенной арифметики, http://www.plis.ru

39. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. Пер. с англ., под ред. Ю. Н. Александрова, М., «Мир», 1978.

40. Разевиг В.Д. Златин И. JI. Новые возможности SystemView // EDA Express. 2003. № 7.

41. Разевиг В.Д., Лаврентьев Г.В., Златин И.Л. SystemView — средство системного проектирования радиоэлектронных устройств // Под ред. В. Д. Разевига. М.: Горячая линия — Телеком. 2002.

42. Рындин Е.А., Коноплев Б.Г. Субмикронные интегральные схемы: Элементная база и проектирование. Таганрог., Изд-во ТРТУ, 2001. - 147 с.

43. Сергиенко А.Б. Цифровая обработка сигналов: Учебник для вузов. 2-е изд.- СПб.: Питер, 2006. 75I.e.: ил.

44. Сергиенко A.M. VHDL для проектирования вычислительных устройств. К ЧП «Корнейчук», ООО «ТИД» «ДС», 2003. - 208 с.

45. Скляр Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр. : Пер. с англ. М.: Издательский дом «Вильяме, 2004 - 1104 с. : ил. - Парал. тит. англ.

46. Сотник С.Л. Проектирование систем искусственного интеллекта. http://www.intuit.ru

47. Стешенко В.Б. ПЛИС фирмы «Altera»: элементная база, система проектирования и языки описания аппаратуры. М.: Издательский дом «Додэка-ХХ1», 2002. - 576 е., ил.

48. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ - Санкт-Петербург, 2000. - 528 е., ил.

49. Уилкинсон, Барри. Основы проектирования цифровых схем.: Пер. с англ. М.: Издательский дом «Вильяме» - 2004. - 224 е.: ил. Парал. тит. англ.

50. Хемминг Р.В. Цифровые фильтры. Пер. с англ./ Под ред. А. М. Трахт-мана, М., Сов. радио, 1980. 224 е., ил.

51. Чен К., Джиблин П., Ирвинг А. MATLAB в математических исследованиях: Пер. с англ. М., Мир, 2001. - 346 е., ил.63 .Школа XML, http://xml.nsu.ru

52. ADS Digital Filter Designer, http://www.agilent.com

53. Advanced Design System, http://eesof.tm.agilent.com

54. Altera Corporation, Cyclone Device Handbook, http://wvvw.altera.com

55. Altera Corporation, Stratix Device Handbook, April 2004 -http://www.altera.com

56. Altera Corporation, Stratix GX Device Handbook, February 2004 -http://www.altera.com

57. Altera Corporation, Cyclone II Device Handbook, October 2003 -http://www.altera.com

58. Altera Corporation, Stratix II Device Handbook, February 2004 -http://www.altera.com

59. Antonia Azzinia, Matteo Bettonia, Valentino Liberalia, Roberto Rossib, and Andrea Tettamanzia. Evolutionary design and FPGA implementation of digital filters, http://citeseer.ist.psu.edu

60. Arun Mulpur. Faster and Better Embedded Signal Processing Systems: System-Level Design Begins to Pay-Off. International Signal Processing Conference '03, March 31 April 3, 2003, Dallas, TX.

61. Automated Fixed-point Data-type Optimization Tool for Signal Processing and Communication Systems, DAC'04, June 7-11, 2004, San Diego, California, USA. http://bwrc.eecs.berkeley.edu

62. Brian L. Berg, David C. Farden. Designing Power and Area Efficient Multistage FIR Decimators with Economical Low Order Filters, http:// ee-sof.tm.agilent.com.

63. Building custom FIR filters using System Generator, http://www.xilinx.com

64. Design of Microprocessors. EDA Roadmap Taskforce Report.// Electronic Design Automation Industry Council. — Si2, Inc. 1999. - C. 51.

65. Design Tips for HDL implementation of Arithmetic Functions, Application Note, http://www.xilinx.com

66. Digital Standard Cell Databook, http://asic.austriamicrosystems.com161

67. Document Object Model (DOM) Level 3 Core Specification, http://www.w3 .org/DOM/

68. Douglas J. Lockett, Christopher D. Roblee, Michael Rudko. Genetic Algorithm Based Design and Implementation of Multiplier-less Two-dimensional Image Filters, http://www.vu.union.edu

69. DSP Builder User Guide, http://www.altera.com

70. DSP Functions on FPGAs, http: //www, math works .com

71. Dusan M. Kodek. Design of Optimal Finite Wordlength FIR Digital Filters Using Integer Programming Techniques. IEEE TRANSACTIONS ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, VOL. ASSP-28,NO. 3, JUNE 1980.

72. ETSI EN 300 175-2 "Digital Enhanced Cordless Telecommunications (DECT); Common Interface (CI); Part 2: Physical Layer".

73. FIR Compiler MegaCore function User Guide, http://www.altera.com

74. FIR Compiler Xilinx IP Core, http://www.xilinx.com

75. Fundamentals of sample data systems, Application Note, http://www.analog.com

76. G. Comoretto. Design of a FIR filter using a FPGA. http:// www. arcetri. astro. it.

77. Introduction to Quartus-II, http://www.altera.com

78. ISE Feature Guide, http://www.xilinx.com

79. John W. Adams and James L. Sullivan. Peak-Constrained Least-Squares Optimization. IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 46, NO. 2, FEBRUARY 1998.

80. Ki-Il Kum and Wonyong Sung. Combined Word-Length Optimization and High-Level Synthesis of Digital Signal Processing Systems. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 20, NO. 8, AUGUST 2001.

81. Kosuke Tarumi, Akihiko Hyodo, Masanori Muroyama and Hiroto Yasu-ura. Bitwidth Optimization for Low Power Digital FIR Filter Design. IEICE TRANS. FUNDAMENTALS, VOL. E88-A, NO.4 APRIL 2005.

82. Kosuke Tarumi, Taizo Tsujimoto, and Hiroto Yasuura. A Digital Filter Optimization Method for Low Power Digital Wireless Communication Systems, http://kasuga.csce.kyushu-u.ac.ip9 5. Leonardo Spectrum User's Manual, http://www.mentor.com

83. Lobachev G.A., Plotnikov P.V. Computer-Aided Design Subsystem of Multi-channel Quadrature Delimiters on XILINX FPGA, Microelectronic and Microsystems Design REASON Student Contest 4th Electronic Circuits and Systems Conference 2003.

84. M. S. Bright and T. Arslan. A Genetic Algorithm For The High-Level Synthesis Of DSP Systems For Low Power. IEE/IEEE Conf. Genetic Algorithms in Engineering Systems: Innovations and Applications, 2 4 September 1997, Glasgow, United Kingdom, pp. 174-179.

85. Mariusz Rawski, Pawe Tomaszewicz, Henry Selvaraj, TadeuszLuba. Efficient Implementation of Digital Filters with Use of Advanced Synthesis Methods Targeted FPGA Architectures. 8th Euromicro Conference on Digital System Design (DSD'05) pp. 460-466.

86. Massimiliano Erba, Roberto Rossi, Valentino Liberali and Andrea G. B. Tettamanzi. An Evolutionary Approach to Automatic Generation of VHDL Code for Low-power Digital Filters. EuroGP 2001, LNCS 2038, pp. 36-50, 2001.

87. Matlab & Toolboxes, http://www.matlab.exponenta.ru

88. Max Langer, Bjorn Svensson, Anders Brun, Mats Andersson and Hans Knutsson. Design of Fast Multidimensional Filters Using Genetic Algorithms. http:/Avww.imt.liu.se

89. Memory Compiler Systems, http://asic.austriamicrosystems.com

90. ModelSim. Foreign Language Interface, http://www.model.com

91. P. Plotnikov, G. Lobachev, Comparison XILINX and ALTERA FPGAs // in Proceedings of International Scientific Conference Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education (IMMD'2004), Vladimir, 2004. p. 137 139.

92. P. Plotnikov, Design of Effective Digital Filters in FPGA, Proceedings of IEEE East-West Design & Test Workshop (EWDTW'06), Sochi, Russia, 2006. p. 332-334.

93. R. H. Turner and R. F.Woods. Highly Efficient, Limited Range Multipliers for LUT-Based FPGA Architectures. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL. 12, NO. 10, OCTOBER 2004

94. Ronald E. Crochiere, Lawrence R. Ubiner, Optimum FIR Digital Filter Implementations for Decimation, Interpolation, and Narrow-Band Filtering. IEEE TRANSACTIONS ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, VOL. ASSP-23, NO. 5 , OCTOBER 1975.

95. System Generator for DSP, http://www.xilinx.com

96. SystemView by Elanix. Guide to the FPGA library, www.elanix.com

97. Spartan-3 Complete Data Sheet, http://www.xilinx.com.

98. Tapio Saramaki. Design and Implementation of Digital Filters and Filter Banks for Various Applications, http://www.dsp.tut.fi.

99. Transposed Form FIR Filters, Application Note, http://www.xilinx.com.

100. Virtex-4 User Guide, http://www.xilinx.com.

101. Virtex-5 XtremeDSP Design Considerations, http://www.xilinx.com.

102. Virtex-II Platform FPGA Complete Data Sheet, http://www.xilinx.com.

103. Virtex-II Pro Platform FPGA User Guide, http://www.xilinx.com. XtremeDSP Design Considerations User Guide, http://www.xilinx.com

104. Cmult18x18>0</mult 18x18> <bram>192</bram> <slice>23 616</slice> <lut>47232</lut> <ff>47232</ff> </constraints> </specification>

105. VHDL описание цифрового фильтра ФЗ, сгенерированное разработанной подсистемой САПР (для краткости из листинга убраны объявления компонентов).

106. THIS FILE WAS AUTOGENERATED BY VHDLGEN V.2.1

107. DATETIME: 2007 nov 12, 18:15

108. PARAMETERS: WI = 12, WO = 12, SIZE = 7, CHANNEL = 4, КО =1, K1 = -32,

109. K2 = -120, КЗ = -176, К4 = 16, К5 = 608, Кб = 1424, КС = 2047 library IEEE;use IEEE.stdlogic1164.all; use IEEE.stdlogicarith.all; use IEEE.stdlogicunsigned.all; entity f3 is port (

110. DIDATA: in stdlogicvector(11 downto 0); DIDV : in stdlogic;

111. DINUM : in stdlogicvector(1 downto 0); DODATA: out stdlogicvector(11 downto 0); DODV : out stdlogic;

112. Ctrl; fCtrl port map (DVI=>DIDV, NUMI=>DINUM, DVO=>DODV, NUMO=>DONUM,1. CLK=>CLK ); end f3 arch;

113. Результаты логического синтеза системы цифровой фильтрации стандарта DECT в базисе стандартных ячеек заказных микросхем из пакета ШТ

114. Kits v3.51 фирмы Austria Microsystems для технологии 0,35 мкм.

115. Площадь кри- Общая площадь

116. Итоговая площадь, мкм2 3242524г^^ УТВЕРЖДАЮпо,НР ВлГУ1. Ланцов *хГ 2008г.1. АКТ ВНЕДматериалов диссертационной работы Плотникова П.В.

117. Автоматизация проектирования систем цифровой фильтрации в базисах

118. ПЛИС и заказных микросхем"

119. И.о. зав. кафедрой ВТ, к.т.н., доцент1. В.Н.Клюев1. С.Г.МосинgMOHTOB008г.1. AKT ВНЕДРЕНИЯматериалов диссертационной работы Плотникова П.В.

120. Автоматизация проектирования систем цифровой фильтрации в базисах

121. ПЛИС и заказных микросхем" в учебный процесс кафедры ВТ

122. Зав. кафедрой ВТ, профессор, д.т.н.1. В.Н. Ланцов1. Доцент, к.т.н.1. Л.А.Калыгина1. Акт использования

123. Зам.командира в/ч 35533 по научной работе,11 > 1 } ЧП ' м Н и ч . ¿1^11;1. Максимов Е.М.**