автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Методы и средства структурного проектирования полностью самотестируемыхСБИС

—■ г— ^ч -i

' i U "... J I

На прпшх рукописи

2 9 ДПР 19SS

Коробков Александр Иг.аповпч

МЕТОДЫ и ср'.;дслш структурного ироектирования иолностыо самотеешрукмых.

СБИС :

05,13.05 — ihfí^cumi-L и устройства чисмгтсм^пой техники и (.ut тем уприъ.юат,

Aaxí>p::fi)«p¿rj-

ДПССОр.ЧЩИ« МП СОНСК-ЛН.Ие ученой степени кнндидяга технических наук

Лкгор;

Москва. 199Ö г.

Работа выполнена на кафедре Микроэлектроники Московского Государстиенного инженерно — физического институт (технического университета).

Научны и руководитель:

Официальные оппоненты:

Ведущее предпрпнше:

Защита дшчергацпи состоится "i~0"_а__1096 г. в Jß_ '

часов на заседании диссертационного сонета 3:,ö.ßJJi к МИФИ по адресу: 115109, Москва, Каширское шоссе, 31, тел. 324 — 8-1 — 98; 323-91-67. •

С диссертацией можно ознакомиться и библиотеке МИФИ.

Автореферат разослан .юла.

— доктор технических наук профессор Шагурнн 11.11.

~ {¡¿¡¿JfJip. ty К '

рЧер_ иuшеь_ J0_ А .

______

- Ш.У..____________

ученый секретарь диссертационного совета

В.М.Ошицоико

Общая характеристика работы

■ Актуальность . работы. Развитие средств ; электронной вычислительнойтехники, связи й управления, производственными процессами на современном этапе тесно связано с прогрессом в ; области микроэлектроники, Т.к. именно характеристики микросхем в значительной - степени 'определяют показатели устройств в целом.Возрастаниеуровнясложности БИС и СБИС сопровождается ростом' требований к качеству их проектирования и изготовления, надежности в эксплуатации.что вызывает повышенный интерес к : методам исредствам диагностики изделий микроэлектроники.Задачи диагностики сегодня 'можно рассматривать лишь . в тесном взаимодействии с задачам!! разработки , и эксплуатации систем

(САПР) 'соогеетстеухлцего

• назначения из — за высоких требований к качеству и- врелкчш проектирования современных сложнофункционачьных СБИС.

■ ' Существукэт . две '• основные.' стадии проверки микросхем: тестирования СБИС как законченных изделий (на этапе серийного V. выпуска) и тестирования в составе комплексной системы (например, : печатной платы).Если на первой стадии затраты на тестирование . могут находиться в допустимых границах из— за высокой серийности изделий, то на. второй стадии обеспечить приемлемое качество

• ' ДиагМостики прак1Мческилевозможно при отсутствии у потребителя

специальных средств тестировавши. : Применение внешних средств контроля цифровых СБИС широко распространено, но высокая сложность и стоимость таких систем -заставляют. искать другие. способы проверки • микроехем.Одннм из альтернативных вариантов являемся ; самотестирование,т.е. обеспечение всех необходимых процедур . внутрешпши / средствами микросхемы, без использования внешних аппаратных средств.Главнон предпосылкой обеспечения ".' самотестирования является сочетание методов кошролепри годного проектирования с. декомпозицией схем на легко тестируемые модули, генерацией эффективных тестов и анализом тестового атклика.Наибольший интерес представляет полное г.нуфснпее

самотестирование, когда обмен' микросхемы г внешними устройствами сводится к подаче сигнала на начало тестирования и получению ответа годен/не годен.Исследования в области автоматизированного проектирования самотестируемых СБИС проводятся во многих научных центрах за рубежом и в России, но оптимальных методов, позволяющих сочетать эффективность функционирования введенных в проект средств самотестирования и минимальные запреты на проектирование СБИС, в настоящее время не разработано.Основными недостатками существующих методов являются деградация характеристик проектируемой микросхемы, увеличение аппаратной избыточности на кристалле, функциональная несовместимость с внешними средствами тестирования.В связи с этим задача комплексной разработки оптимальных методов самотестирования и средств, обеспечивающих реализацию данных методов в составе САПР, является актуальной.

Цель работы.Ц елью диссертационной работы является разработка эффективных методов и средств контролепрмгрдного проектирования СБИС, с полным внутренним самотестированием на основе Математических моделей и алгоритмов, позволяющих оценить характеристики проектируемых СБИС и осуществись автоматизированный синтез средств самотестирования в соответствии с разработанными методами.

Задачи исследования. Для достижения указанной ц<?ли необходимо решение следующих задач:

—исследование влияния структурной иерархической конфигурации. используемой в методах обеспечения контролепригодности • со сканированием, на время тестирования и аппаратную избыточность проектируемой СБИС;

—разработка методов реализации полного внутреннего самотестирования . • СБИС, ■ совместимых со стандартным диагностическим интерфейсом ЛАС; ■ . .

—исследование зависимости минимальной длины псевдослучайного теста комбинационной части СБИС от структурных и функциональных особенностей, разработка средств оценки длины теста;

.-• —разработка средств : автоматизированного синтеза средств самотестирования на основе форма\ьных методов, позволяющих реализовать алгоритм синтеза на языке высокого уровня.

. Методы ' исследования. решения поставлеш1ых задач в работе используются элементы теории множеств, методы локального поиска я оптимизации, методы .имитационного моделирования, методы формальной семантики языков высокого уровня.

Науигаи новизна. К основным научным результатам, представленным в диссертационной работе и выносимым на защиту, относятся:

— проведен анализ влияния структурной конфигурации цепей сканирования на характеристики проектируемой СБИС,- предложен вариант их оптимизации с учетом иерархии схемы, обеспечивающий уменьшение времени тестирования последовательностей. части СБИС при минимально;! аппаратной избыточности:

— исследовано влияние функциональных и структурных параметров комбинационных СБИС на длину псевдослучайного теста, предложена методика ее определения, обеспе'швающая сокращение времени тестирования комбинационной части СБИС на 20 — -10% при покрытии неисправностей 90%;

— разработана -подсистема оценки минимальной - длины псевдослучайного теста на основе структурного описания тестируемой схемы, реализующая разработанную методику;

— разработана система структурного синтеза с.амотесшруемих СБИС, в которой использован новый подход к описанию стратегии введения средств самотестирования с помощью комбинации стандартных операторов и нестандартных расширений УТЮГ.;

— с помощью разработанных программных средств проведен анализ и синтез схем различной функциональной сложности, выполнено проектирование СБИС Быстрого преобразования Адамара; применение предлагаемых методов позволило при незначительных аппаратных затратах (около 5%) и снижении быстродействия не более чем на 4—6% обеспечить вероятность обнаружения неисправностей около 90%.

г»

Практическая ценность.На основе предложенных в работе методов разработано лингвистическое и . программное обеспечение специализированной САПР ' АДЗУЫАЗ,.; с: помощью ' которого осуществлено введение средств самотестирования в СБИС Быстрого преобразования Адамара.Применение даннЬй САПР и предложенной методики проектирования позволйло : оптимизировать структуру ' встроенных : средств самотестирования, уменьшить время тестирования СБИС и затраты .на реалнзациюпроекта, обеспечить ^ совместимость со средствами диагностического интерфейса ЛТАС.' На защиту выносится: У-!':- ,'УУ, У- "■' У,'У

— общий подход к проектированию среден» самотестирования со сканированием, - ■ основанный . на . ' децентрализованном самотестировании ¿ разделением цепей сканирования; ■;; -

—способ интеграции аппаратных средств ' встроенного самотестирования со средствами интерфейса ЛАС; '.-.,..' • ' •

—теория оценки", ДЛИ1Ш^ последовательное™; комбинациошюй. части СБИС на основе структурного описания тестируемой схемы; • ' -•"...■■•■<•' • . . * • . ,г

—методика использования средств языкаЛП-ГОЬ и нестандартных расширений \/Ш>1. для описания страггегаи синтеза средств самотестирования;. - .-/'; • .•'.'•', г,•'-.". '■ ■.УУ~.:'-У: ■'■ '••'.•.: '. V

—программные; . .средства структурного ' синтеза средств самогестирования со сканированием на основе языка УНР1-; -•

—результаты оценки целессобразйости; проектирования ,СБИС. Быстрого Преобразования Адамара по предложенным методам • и ".средствам. ;'" ''•'.'.';,':■■ ! ';'; У'1 У;\:'. --У -У :У'У'

Апробация результатов.Результаты диссертационной работы доклады вали сь и обсуждались ; на : 50—й научной сессии ■■: Всероссийского радиотехнического общества имени А.С.Попова, • посвященной дню Радио (г. Москва, 1995) и на Второй Всероссийской / - научно—технической конференции с международным участием "Актуальные проблемы твердотельной электроники и микроэлектроники" (Дивиоморское, 1995). ' - г ''Л

Публ и к а ц i j u. По теме диссертации опубликовано 5 печатных рабог, в том числе 3 статьи и 2 тезиса докладов научно-технических конференций.

Структура и объем диссертаццц.Диссертацня изложена на 156 страницах машинописного текста, содержит 26 рисунков па 21 странице и состоит из введения, пяти глав, заключения, списка литературы и двух приложении. Библиография включает ?Ь' наименований.

Содержание работы

Со введении обоснована актулилюсть темы диссертационной работы, сформулирована цель н задачи песледовашнтДэ^угя ее краткс>е содержание, .приведены основные положения, выносимые на защиту.

С начме рабош приведены достоинства и нелост.лп.п внешних среден! тестирования СЬПС.Показиваегся, что применение встроенного самотестирования целесообразно на этапах обслуживания и эксплуатации СБИС я составе акл«ми.Проведен анализ моделей неисправностей, которые делятся на логические и параметрические, логические неисправности. де.\я ген, в свою очередь, на функциональные и структурные.Для структурных моделей неисправностей обычно ограничиваются рассмотрением одиночных константных неисправностей, эта модель оглпчаетсн простотой и адекватностью представления широкого класса физических неисправностей.

Рассмотрены способы оценки тестируемости СБИС, приведены понята упраиляг.моепш и наблюдаемости. структурной, кодовой н промешюн избыточности. Показаны основные особенности построения схем при введении избыточности перечисленных типов.

Определены основные особенности DPT'— меюлов обеспечения теОшру..-мост. Повышение контролепригодности ь случае применения данных методов обеснечнтгаегеп п основном введением скаипрсваиня состояний iicouv\o>>viiельнопной чйст СБИС, что

8. ' ' * ' подразумевает введение структурной и временной избыточности. Приведено описание ОРТ—методов, отмечены их достоинства и недостатки.Применение данных методов позволяет снизить затраты на разработку тестов, т.к. задача сводится к тестированию комбинационной части СБИС.Но при введении аппаратной избыточности может значительно увеличиться площадь, занимаемая схемой на кристалле, и наблюдается значительное уменьшение быстродействия.

Рассмотрены ■ основные особенности тестирования комбинационной части СБИС.Огмечено,. что задача упрощения тестирования комбинационных схем сводится к оптимальному проектированию генератора тестов и анализатора тестового отклика, а также к уменьшению общего числа тестовых наборов.Общая классификация видов тестовых последовательностей включает исчерпывающее, псевдослучайное, взвешенное случайное, детерминированное и смешанное тестирование.Ка^кдый из определенных способов имеет свои достоинства и недостатки .'Гак, при генерации исчерпывающих тестов критичным фактором является время тестирования, ' детерминированных тестов — дополнительные аппаратные средства для хранения тестовых наборов.Сообщается о способах оценки покрытия неисправностей.

Обоснована' важность поддержки единого протокола внешнего интерфейса СБИС среди различных разработчиков, представлены способы совмещения диагностических средств в рамках диапюстического интерфейса ЛТАС, преимущества и недостатки данного подхода.Стандарт обеспечивает совместимость различных процедур контроля БИС и СБИС, использование встроенных средств обеспечения контролепригодности и самотестирования, совмещение различных диагностических процедур в комбинированных СБИС.

Приведены основные принципы построения САПР СБИС со средствами проектирования самотестируемых микросхем.Среди основных уровней проектирования обычно выделяют системный, регистровых передач, вентильный, транзисторный, топологи ческий и технологический.Средства проектирования самотестируемых СБИС работают, как правило, с информацией," представленной на уровне

/ 9 ■' '

регистровых передач и вентильном урсяше.Среди. широко используемых САПР можно выделить систему фирмы COMPASS Design Automation и поддерживающую ее подсистему Test Assistant, САПР фирмы Synopsis, инструментальные средства ScanBIST и Test Compiler. .

Далее в работе исследуется возможность получения конфигурации цепей сканирования, оптимальной с точки зрения времени тестирования и избыточности, для повышения эффективности самотестирования последовательноегной част СБИС.Показано, что с использованием стандартных методов сканирования резко возрастает время тестирования, пропорциональное удвоенному числу последовательноегпых элементе» цепи, вследствие чего предложены альтернаппшыо методолопш, направленные на сокращение времени тестировании, среди которых предполагается рассмотрен, подробнее методы разделения цени сканирования на несколько цепей.В га-и-с ine базового метода принят ' метод сканирования и тестирования эквивалентных комбинационных схем (СТ'ЭКС), na основе кочрого разработай модифицированный метод СТЭКС.Он предполгиает тестирование СБИС в два этапа.Нп первом этапе происходит тестирование генератора тестов (ГГ), сигнатурного анализатора (CA), части внутренних ПО схемы, соединенных в одну или несколько сканирующих цепей.IIa втором этапе происходит параллельное тестирование КС с помощью ГТ, CA и остальных ПО.В модифицированном СТЭКС предлагается следующая модификация СТЭКС в зависимости от соотношения удвоенного числа Г1Э в схеме

2к и длшш теста комбинационной схемы / + »I:

а) 2к> 1 + 111; енпчало) тестируются ГТ, CA и часть 11Э тестируемой схемы, затем одновременно тестируются КС н с-сгальные пэ.. •

б) 2к = 1 + т ; енпча-.о тестируютси ГГ, CA, затем оиюг.ремепно ТЕСТИРУЮТСЯ 'КС И ОСТЁЛЬНЫе ПЭ (алгоритм р.'|ЗДеЛЬН<чО тестирования р. СТЭКС).

в) 2к <- I -- N1; сначача тестируются ГГ, CA, П:.' тестпруомой оа-мы. затем КС (амърптщ последовательного тестнропдиня » С).ЖС).

Во всех трех случаях тестирование происходит в два этапа.Время тестирования на первом згапе зависит от числа ПЭ в ГТ, СА и числа ПЭ тестируемой схемы, которые тестируются на первом этапе.Время тестирования на втором этапе зависит только or времени тестирования КС / и считается заданным.Важной задачей является уменьшение времени тестирования на первом эгапе, которое обычно достигается разделением одной сканирующей цепи на несколько, в зависимости ог заданных ограничений на время тестирования и аппаратную избыточность.Последняя неизбежно возрастает при разделении цепей.

Если обозначить К = Т — I — fil — общее число ПЭ, тестируемых на первом этапе, и разделить одну цепь из к ПЭ на N цепей, то при заданных W, Н, минимальном времени

тестирования JrIlin,, максимальной аппаратной избыточности можно определить диапазон, в котором может находиться число цепей N: ■

• 2К__< N <

Тып~1~т Л

Эффективность методов, использующих такую конфигурацию цепей, повышается с ростом насыщенности схемы Г1Э и с уменьшением длины тестовой последовательное™, требуемой для тестирования КС.

Разделение цепи сканирования на дме цепи является частным

случаем общез! методики разделеппя.Пусть А — {А. ; , /v £,..., А „ } — последовательность блоков, составляющих ) — й уровень иерархии,

— последовательность значении,

определяющих число ПЭ в каждом из .блоков Щ, п, — число блоков ) —го уровня.Для описания схемы составляются матрицы К и W со строками переменной длины.Малица W содержит полную информацию о длине сканирующей цепи внутри каждого блока, по

и

не о структуре иерархических связей в схеме.Поэтому необходимо введение сквозной системы указателей, которая имитирует иерархические связи, в виде матрицы Н.Элемент матрицы И

И/= к, если блок. К? является частью блока либо Ц — О,

если блок Л/ находится на вершине иерархии.Если- И'гл.п обозначить матрицу, каждый элемент которой является максимальным элементом в соответствующей строке IV, то задача

состоит в формировании последовательностей А. ° — {КЩ,...^}, К,где 2и

А0 для I = 1, .Процедура разделения ПЗ на

сканирующие цепи оптимальной длины описана следующим образом:

1. Получить описание схемы в виде матриц IV, Н д** 0.

2. Получить матрицу Щшх из IV; увеличить д на 1; если • " , то конец.

Т

ту! .<■ -Гшах . .——

3. Найти максимальное значение "пах— ^ при ] — \,М\

если такого не существует, то перейти к п.4, иначе перейти к

П.5.

4. Поиск по всем гуммам 'V таз;ой, которая бы удовлетворяла

' г- _

У1;}'-' • ' , ~ 1 Д/

.¿-1 | - ^ ' ' , причем приоритет поиска имеет группа

I ~

блоков, составляющих один блок более высокого уровня

и г-0 Г7/0

(определяется с помощью П ); если найден, то определить , .

5. Исключить из К и найденные блоки (блок) вместе с вложенными блоками более нижних уровне;! (определяются с

' 12 '■" ■• .. ; ' -помощью матрицы Н), уменьшитьчисло ПЭ в соответствующих исключенным блоках верхних уровней на количество ПЭ в исключенных блоках.

6. Если в К (IV) остались неисключенные элементы, то перейти к п.2; если нет, то конец. " .

В данной главе рассматривается также пример схемы с тремя уровнями иерархии, ПЭ которой соединяются в цепи сканирования в соответствии с описанной методикой.

После оценки возможной конфигурации цепей сканирования и разделения единой цепи внутренних ПЭ с "учетом иерархии тестируемой схемы необходимо произвести замену ПЭ в СТ, ГТ, СА и тестируемой схеме на контролепри годные эквивалешы и соединить их таким образом, чтобы с помощью определенного набора управляющих сигналов реализовывался один из режимов работы, предусмотренных в описываемом методе, а именно: 1) нормальная работа ПЭ в системе; 2} одновременное (раздельное) тестирование ПЭ и КС; 3) сканирование ПЭ в цепи сдвигового регистра.

Представлены варианты структурной схемы контр олепрн годного эквивалента ПЭ и соединения контролепригодных эквивалентов в цепь сканирования.Проведена оценка эффективности использования метода в зависимости от степени интеграции и насыщенности ПЭ СБИС.Описывается также- подсистема стандарта ЛАС, поддерживающая самотестирование СБИС по предложенному методу.Подсистема включает в себя контроллер 'диагностического порта, структуру периферийного сканировании, обходной решстр, регистр идентификатора СБИС н тестируемая схема с введенными средствами самотестирования.По входном)' информационному каналу в последовательном коде ебоднтся но одной команде, затем команды выполняются, т.е. формируются управляющие сигналы .для блоков •'тестируемой схемы, в соответствии с которыми реализуется один из описанных алгоритмов тестирования.Проведенная оценка вклада подсистемы ЛТАС в общую аппаратную избыточноеп. на кри сталле показала, что -дополнительные средства составят не более 4% от общих аппаратных затрат.

■ . • - • •■ \ 13 • ' :

Далее в диссертации проведен анализ влияния структурных и функциональных параметров комбинационных схем на длину псевдослучайного теста,, предложена методика сокращения длины теста в зависимости от' требуемого покрытии неисправностей.Комбинацнонная часть СБИС тестируется отдельно, и основными проблемами здесь являются генерация тестов и анализ тестового огклика.За основу взят метод, который позволяет оценить длину псевдослучайной тестовой последовательности исходя из заданного покрытия неисправностей и структуры тестируемой комбинационной схемы.На основе структурного описания тестируемой схемы на языке SDL рассчитывается профиль обнаруживаемое™, с помощью которого может быть проведена

оценка длины теста. Обнаружнваемосгь df одной неисправности f из класса одиночных константных неисправностей равно числу тестов 'из общего числа N, которые обнаруживают данную неисправность. В основе методики лежит принцип построения

профиля обнаруживаемое™ где элемент

данного вектора -fy равен числу неисправностей в схеме, имеющих

обнаруживаемость df ~ 1 .Длина вектора Н зависит от структуры

схемы, причем всегда выполняется равенство / , т.е. сумма

неисправностей, имеющих pa3ii)io обнаруживаемость, равна общему числу неисправностей в схоме.Профиль обнаруживаемое™ строится на основе структурного описания схемы: выделяется элементарный логический тракт (ЭЛТ), который является совокупностью компонентов и нх связей между данным выходом схемы и связанными с ним входами, п каждой неисправности ЭЛ'Г ставится

в соответствие обнаруживаемость tf/ — 2 ' , где -П —. общее число

входов, Л,- — число входов, связанных с выходом данного ЭЛТ.После повторения процедуры для всех выходов, схемы подсчитывается число неисправностей для каждой из обнаруживаемостёй, имеющих место в схеме.При наложении ЭЛТ обнаруживаемое™

складываются.Если построен профиль обнаруживаемое™ на основе структурного описания тестируемой схемы по описанной методике, то предлагается метод, позволяющий достаточно точно оцелшъ минимальную длину теста для" широкого класса комбинационных схем.Предположим, что имеется 1>Г возможных входных наборов, последовательность генерации которых неизвесша.Ненсправности оказываются сгруппированными в соответствии с элементами профиля обнаруживаемое™, поэтому для неисправностей, число которых равно значению первого элемента, существует хотя бы один

вектор (в наихудшем случае), когорын обнаруживает одну из

неисправностей.Если <<-М , то неисправностями из данной труппы можно пренебречь, т.к. они составляют малую часть от общего числа неисправностей в схеме, и значение нокрышя неисправностей уменьшится незначительно. Пракп1 чески данное условие не выполняется для тех схем, в которых существует выход, связанный со всеми входами схемы, причем данный ЭЛГне должен перекрываться с другими.Алгоритм нахождения минимальной длины теста из профиля обнаруживаемое™, пос/роенного по описанной методике, предсатляется след>чощпм образом: Алгоритм 1.

1.11з общего числа тестов вычитается значение первого элемента профиля обнаруживаемое™ Д = N —

2.Среди оставшихся элементов профиля обнаружнваемссти 1ЫХодится элемент с минимальной обнаруживаемосп.ю

} = тш(!'),( > 1;

3.Определить минимальную длину теста путчем вычитания

из оставшегося числа тестов значения минимальной

обнаруживпемостн 7 , уменьшенной на I: ~ ~ {] " 1) .

Представленные алгоритмы ■ обеспечивают максимально возможное покрытие неисправностей, ьчнорое может уменьшаться лишь за счет исключения неисправностей с единичной

обнаруживаемосгью.Однако на практике часто требуется ." обнаружите хотя бы часть неисправностей из всех.Информация, представленная в форме; профиля обнаруживаемости, позволяет оценить минимальную длину теста для заданного значения покрытия неисправностей .Все неисправности в профиле обнаруживаемости разделены на группы, соответствующие значениям обнаруживаемоста. Уменьшение , требуемого значения покрытия ' неисправностей ведет к исключению одной или нескольких таких групп, т.е. подразумевается, что не Требуется генерации тестов для '/.'■ выявления неисправностей; данной группы.Исключение следует

производить в соответствии со следующим алгоритмом: '.••"•" Алгоритм. 2. ; '!.'.".-.

/". 1. Для заданного, покрытия неисправностей С и известного общего числа , неисправностей М вычисляется число

; , неисправностей, которое можно исключить Ш ~ М • (1 - С).

'. 2. В профиле; ■ обнаруживаемости, -. полученном с помощью

■.■ м-а-я.,

: алгоритма 1, находится значение / ..■■•; - .. , т.е. требутся.

выбрать ряд ' элементов из профиля обнаруживаемости таким V образом,' чтобы ■ сумма' значений выбранных элементов была не

меньше Ш. В результате получается.вектор ^ ~ '2''* Ч'" составленный из . индексов к выбранных элементов профиля обнаруживаемое!».

, 3. Для элементов профиля обнаруживаемости, выбранных в п.2,

вычисляется длина теста ; М , где IV — общее число

тестов, из которого вычитается сумма всех значений элементов вехтора р. '

■Из алгоритма 1 нахождения. минимальной длины теста получается следующее выражение:

где ft. — число логических элементов, соединенных одной цепью;

—число входов i—го ЭЛТ. '•..';

Проведено также исследование зависимости минимально! длины теста от функционального назначения тестируемой схемы..

■ Исследуемые зависимости получены с помощью подсистемы оценки длины теста, »ходящей в систему проектирования, самогестируемых СБИС DFT ASSISTANT..Исходной информацией является структурное описание тестируемой комбинационной схемы . . на языке SDL.AHa.vn3orrop текста осуществляет синтаксический и семантический анализ входного описания на соответствие правилам SDL, затем это описание конвертируется во внутренннй формат,. удобный для дальнейшей обработки структурной информации, н производится обработка схемы с целью выделения ЭЛТ и построения профиля обнаруживаемое™. Выходной информацией является сгенерированный профиль обнаруживаемое™ . и минимальная длина теста, если задано значение требуемого покрытия неисправностей.При- обработке структурного описания схема представляется в виде направленного ациклического "графа, узлами которого являются 'логические элемента, а ветвями — соединения между ними.Обработка начинается с первого выхода и продвигается к входам, т.е. выделяется текущий ЭЛТ, указатели на пройденные цепи ; заносятся в стек . выделенных неисправностей.Выделение неисправностей необходимо для запрета повторного прохождения через данную цепъ.Таким образом, при обработке внешних связей компонента: выделенными оказьтяются его входы .(последовательно, один за другим), затем выход,Когда оказываются пройденными все входы. ЭЛТ, каждой, выделенной неисправности из стека, ставится в соответствие ее обнаруживаем ость, определяемая числом входов данного .ЭЛТ.Если данная неисправность уже имела ненулевую обнаруживаемое^, то она суммируется, с новой.Процесс повторяется для каждого из. выходов.

Подсистема работает под управлением операционной системы MS DOS на персональных компьютерах типа IBM РС/АТ.Иа основе

структурного описания схемы на языке SDL происходит построение профиля обнаруживаемое!!-! и оценка минимальной длины теста.

Далее рассмотрен метод формальной нотации при описании процесса структурного синтеза на языке высокого уровня VHDL, предложены нестандартные расширения VHDL, обеспечивающие более. " широкие возможности . при описании цепей сканирования.Языки VHDL, Verilog HDL, используемые в качестве основного средства описания проектируемых усгройств ■ в большинстве современных САПР, позволяю^ использовать форматную нотацшо при представлении алгоритма работы электронных схем, реализованного в виде множества конкурентно исполняемых вычислительных процессов, аналогично языкам программирования высокого уровня.

Разработана система структурного синтеза самотестируемых СБИС ARSYNAS, реализующая введение средств самотестирования - по описанному методу.Исходное описание схемы составляется на языке VHDL, описание стратегии синтеза может находиться в проекте п представляет собой ряд выражений (в нотации VHDL), содержащих как стандартные операторы, так и расширения, .необходимые для выполнения элементарных _ операций синтеза.Прннцип работы системы можно рассмотреть на примере реализации методов со сканированием Цепи, где процесс преобразования состоит из двух частей:

— замена всех (пли части) последовательностных элементов (ПЗ) па их сканирующие эквиваленты;

— соединение измененных ПЭ в последовательный регистр сдвига.

В зависимости от способа замены и соединения ПЭ существует несколько разновидностей методов сканирования, среди которых наиболее часто используются методы пути сканирования, параллельного сканирования, частичного сканирования, сканирования с установкой, сканирования с произвольной выборкой.Исходное описание может быть как структурным, так и функциональным, но в результате всегда получается структурное описание проектируемой СБИС с введенными средствами

/ , *ч 418" самотестирования.Рассматривается, процесс : ■ преобразования в зависимости от вида входногоогшсания.коггорое может быть как структурным, так и функциональным.. .. : '/■!?; '••^V-'-V' JA^

В конце работы описанпроцесс проектирования СБИС Быстрого ' > преобразования Адамара (БПА) v: со встроенными средствами .. самотестирования, при. .котором использовались представленные в: :. ;■ диссертации методы и средства-Выполнены следующиедейспшя:

1) оценивалась длина псвдослучайного теста узла сумматора— вы читателя; , .■: ••• • .•'.-. •'■'■•■/с:-:';1'" -^л--r^v-v''-"-'.'^

2) найдена •.• оптимальная рруктурная ; конфигурация; цепей : сканирования;,, •;. •, ,.'-'' -V_." '"*. :У' ,-;••'.'..' V-.

3) составлено описание проекта СБИС БПА на .языке VHDLi •

4) с помощью набора формальных операторов в описаниях блоков (двух регистров и счетчика) определена стратегия введения средств самотестирования, с ломещмо системы ARSYNAS ; введены средства самотести|ювания в регистры и счетчик; • V ? . ■.

5) проанализирована возможность введения средств диагаостичесжого интерфейса JTAG в проект СБИС БПА. •

В заключении • сформулированы. основные результаты диссертационной работы.

В приложениях приведены руководство - пользователя и справочное руководство по системе ARSYNAS.

Основные результаты работы. ^ -

1. Проведен анализиспользуемыхв настоящее время методов и -средств проектирования СБИС -со встроенными; средствами v, самотестирования, в том. -числе системы проектирования фирмы COMPASS; сделаны выводы об огсутсгоии на настоящее время ; оптимального решения задачи трбеспечеви^^е^ру^рсш. ^уалов-*« блоков СБИС,, а' также необходимости/': комплексного подхода к . разработав методов и средств самотестирования!'. .' .

2. Выполнено исследование влияния структурной конфигурации-цепей сканирования на характеристики проектируемой . СБИС,

предложен вариант их оптимизации с учетом иерархии схемы, направленный на уменьшение времени тестирования последовательноспюй части СБИС при минимальных аппаратных затратах.

3. Разработан проект, реализующий встроенные аппаратные средства самотестирования, интегрированные со стандартной конфигурацией диагностического интерфейса ЛТЛС и позволяющие обеспечить совместимость протоколов обмена тестовой и управляющей информацией микросхем различных* производителей и внешних диагностических средств, возможность применения нескольких методов тестирования для блоков в составе СБИС.

4. Исследойаио влияние функциональных и структурных параметров комбинационных СБИС но длину псевдослучайного теста, предложена методика ее определения, обеспечивающая сокращение длины теста на 20 —-10% при покрытии неисправностей ■90%, 'разработана подсистема оценки -минимальной длины псевдослучайного теста на основе структурного описания тестируемой схемы.

5. РазраЗоншс» система структурного синтеза самотестируемых СБИС, в основе которой лежит новый подход к описанию стратегии введения средств самотестирования с помощью языка УНПЬ. '

6. С помощью разработанных программных- средств проведен анализ и синтез схем различной функциональной сложности, выполнено проектирование СБИС Быстрого преобразования ,\ламара с учетом самотестирования; применение предлагаемых методов позволило" при незначительных аппаратных затратах (около

и снижении быстродействия не более чем на 4 — 6% обеспечить герояпюстъ обнаружения неисправностей около 90%.

7. На основе полученных результатов сделан вывод о' целесообразности использования предлагаемых методов и средств.

Полученные в днсертацни результаты использовались при выполнении работ по межвузовской научно — исследовательской программе "Проектирование полупроводниковых приборов и микросхем", а также в ходе совместных работ с" НИИ "Квант" (г.Москва), чго подтверждается актом об использовании

результатов. Результаты диссертационной работ используются также в учебном процессе Московского инженерно-- физического института.

Содержании диссертации отражено а следующих, публикациях:

1.Иванов А.Л., Коробков А.П., Мерепков A.M., Шагурнн 11.И./ Программные средства проектирования самотестируемы:-: н отказоустойчивых СБ1 1С//Моделнровщше и проектирование приборов а систем микро- и нанбзлектроннки.М.1901.С.03— 103.

2.Коробков Л.И./Структурный синтез самогестируемых СБИС с использованием высокоуровневых описаний // Микроэлектроника.

. 1995. Т.24. Вып.5.С.360 —366.

3.Коробков А.И.,Стеиашик. А.Е.,Шшурш1 lt.П./Определение д.иши псевдослучайного теста комбинационной части СЫК' с

■ помощью структурных описаний // Микроэлектроника. 1006. Г.2Ъ. Вып.2.С.119— 127.

4.Иванов А.А..Коробков Л.П.,Шгиурин i f.11./Методы и средстиа проектирования самогестируемых. и отказоустойчивых СБИС//Тезисы докладов 50 —й научной сессии, посвященной дню РадиоЛасть 1.М.Май 1995.С.64-65.

¿.Коробков Л.И.,Шсиурин И.И./Система структурного синтеза самогестируемых СБИС на ослопе Ч'Н01,//Актуальные проблемы твердотельной электроники и микроэлектроники .Труды шорой всероссийской научно —технической конференции с

международным участием .Таганрог. t'Jib.C.lol — Kill.

Подписано в печать с ' $4" Заказ l-HZ Тираж $0 ¡Ъс/

Типография МИФИ, Каширское шоссе, 31