Метод и машина логического вывода для формальной верификации параллельных алгоритмов Чистяков, Геннадий Андреевич ВАК РФ 05.13.11 Стр. 1 из 24