автореферат диссертации по радиотехнике и связи, 05.12.17, диссертация на тему:Устройства совместной коррекции независимых и модульных ошибок хранения информации

РГ6 од

n

МИНИСТЕРСТВО НАРОДНОГО ОБРАЗОВАНИЯ РБ МИНСКИЙ F№OTEXHM4ECKW ИНСТИТУТ

ТАРАСОВ Сергей Александрович

УСТРОЙСТВА СОВМЕСТНОЙ КОРРЕКЦИИ НЕЗАВИСИМЫХ И МОДУЛЬНЫХ ОШИБОК ХРАНЕНИЯ ИНФОРМАЦИИ

Специальность 05.12.17 - Радиотехгмческие и телевизионные системы и устройства

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

На правах рукописи

Минск 1993

Работа выполнена на кафедре радиопередающих устройств и радиотехнических систем Минского радиотехнического института

Научный руководитель — доктор технических наук, .

профессор КОНОПЕЛЬКО В.К.

Официальные оппоненты — доктор технических наук

КРОТ A.M.

— кандидат технических наук, доцент КОРЗУН А.И.

Ведущая организация — завод "Измеритель",

г. Новополоцк

Защита состоится 6 мая 1993 г. в 14 часов на заседании специализированного Совета К 056.05.02 в Минском радиотехническом институте по адресу: 220027, г. Минск, ул. П.Бровки, 6, ауд. 232.

С диссертацией можно ознакомиться в библиотеке Минского радиотехнического института

Автореферат разослан "'(" слп^'а^ 1993 г.

Ученый секретарь специализированного Совета кандидат технических наук, доцент

ОБ!Ш ХАРАКТЕРИСТИКА ДИССЕРТАЦИОННОМ РАБОТЫ-

Актуальность темы. Современные радиолокационное системы, осуществляющие одновременное слежение за несколькими десятками целей, системы автономного радиоуправления, космические радиотехнические комплексы, контролирующие движение л состояние космических аппаратов, обеслечйЕэгаии обмен информацией космического объекта с наземными объектами и другие радиотехнические системы (РТС) содержат разнообразные устройства памяти, к которым предъявляются жесткие требования по достоверности хранимой информации. Наиболее широкое применение в РТС получили ■ полупроводниковые запоминающие устройств? ЧТО ОбусЛОВ.С9НО ИХ ВЫСОКИМИ

тешжо-эконошпесними показателями. Однако полупроводншссше ЗУ подвержены влиянию различного рода дестабилизирующих факторов, в результате чего происходят сбои и отказы элементов памяти различной кратности: одиночные, деойные и модульные (модульные ошибки- ошибки в соседних разрядах). Для повышения отказоустойчивости ЗУ широко используются различные корректирую:оие коды. Следует отметить, что применение кодов, исправляющих ошибки, связано с- дополнительными аппаратурными затратами и временными задержками за счет времени срабатывания схем коррекции. При реализации устройств коррекции в виде специализированных БИС эти затраты существенно уменьшаются.

Производство специализированных БИС для коррекции различных видов ошибок хранения связано с большими затратами на разработку подобных устройств и сложностью их массового сбыта. Отмеченные недостатки можно устранить путем придания устройствам ■ коррекции расширенных функциональных возможностей по контролю ошибок, т.е. способности производить на одном типе ЕЙС коррекция одиночных, двойных и модульных ошибок. Однако это сопряжено с трудностями реализации в одном устройстве кодов, предназначенных для коррекции ошибок различной кратности, усугубляемое необходимостью обработки произвольных форматов данных.

- г -

Целью работы является разработка методов организации устройств для коррекции ошибок различной кратности в полупроводниковой памяти.

Для достижения указанной цели б диссертационной работе решаются следующие задачи:

1 разрабатываются методы построения кодов, корректирующих двойнш и/или модульные ошибки;

разрабатываются методы параллельного декодирования кодов; синтезируются устройства коррекции ошибок с расширенными функциональными возможностями по контролю ошибок.

Метода исследований основаны на использовании методов теории помехоустойчивого кодирования, теории передачи информации, теории цифровых автоматов, комбинаторики и алгебры логики, микросхемотехники.

Научная новизна представленной работы заключается в следующем:

предложен метод построения кодов, корректирующих двойную или модульную ошибки длл произвольных длин модуля и числа информационных разрядов;

предложен метод построения кодов, корректирующих двойную и модульную ошибки длины четыре;

предложен метод построения наращиваемых модульных кодов; разработаны методы декодирования модульных и двойных ошибок, позволяющие обрабатывать модульные коды различной структуры, при небольших затратах на их реализацию;

Практическая ценность. На основании проведанных исследований в работе получены следующие практические результаты:

разработано устройство исправления модульных ошибок, использующее модифицированную ВМС коррекции одиночных ошибок;

синтезировано наращиваемое устройство для коррекции двойной или модульной ошибок;

синтезировано многофункциональное ненаращиваемое устройства для исправления двойкой и модульной ошибок;

предложено устройство коррекции модульной ошибки,

- а —

реализованное на базе однородного кода.

Реализация результатов работы. Результаты диссертационной работы использовались при еылолнэнии хоздоговорной работы с Минским научно-исследовательским приборостроительным институтом. Был разработан и изготовлен опытный образец устройства памяти с коррекцией модульной ошибки длины восемь, либо даойной независимой ошибки для применения в космических объектах.

Апробация результатов. Результаты диссертационной работы докладывались и обсуждались на 3-ей отраслевой научно-технической конференции "Опыт разработки, производства и применения БИС РПЗУ, ПЗУ и ПЛИС"(Киев,1990 г.), 3-ой Всесоюзной конференции "Физические основы надежности и деградации полупроводниковых. приборов" (Кишишь, 1991 г.) и Всесоюзной научно-технической конференции "Пути повышения качества и надежности электронных средств"(Ульяновск,1991 г.).

Публикации. Результаты диссертации опубликованы в девяти работах. Из них: две статьи, одно авторское свидетельство на изобретение, тезисы докладов на трех научно-технических конференциях и три отчета по НИР.

Объем и структура диссертации. Диссертация изложена на 180 страницах машинописного текста, содержит 31 рисунок, 41 таблицу и состоит из введения, четырех глав, заключения, списка литературы. Библиография включает 107 наименований.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность тема диссертационной работы, сформулированы цель и основные задачи исследования, дана краткая характеристика работы.

В первой главе проводится классификация видов ошибок, возникающих в полупроводниковых аУ. Анализируются методы построения и структуры проверочных матриц известных корректирующие кодов, методы организации БИС коррекции ошибок, выпускаемых различными фирмами, эффективность применения кодов

б ЗУ.

К возникновению ошибок хранения в ЕИС ЗУ приводят различные сложные физическо-химическиа процессы как при изготовлении, так и при эксплуатации БИС ЗУ. Основной причиной сбоев является наличие в материалах корпусов ИС молекул урана и тория, распад которых вызывает появление альфа-частиц. Причем чем выше плотность упаковки элементов на кристалле, тем сильнее влияние этого фактора.

Функциональное проявление ошибок хранения может быть различным в зависимости от конструкции блоков памяти, используемых микросхем памяти, характера обслуживания.. Так, при построении блоков на одноразрядных микросхемах сбои или отказы отдельного элемента памяти (ЗП), строки, столбца, матрицы ЭП, а также полного прибора памяти, воспринимаются кап ошибки в одном разряде опрашиваемого слова.

Неряду с одноразрядными микросхемами памяти, широко используются и приборы с многоразрядной организацией, когда для записи и считывания одновременно опрашивается 4,8,16 ЭП матриц. Отказы полных приборов памяти в ЗУ на многоразрядных БИС приводят к возникновению модульных ошибок хранения, а сбои - к одиночным и двойным ошибкам. Таким оЗразом, обеспечение высокой надежности памяти больших объемов на многоразрядных БИС требует использования кодов, корректирующих одиночную, двойную и модульную ошибки.

Для защиты полупроводниковых ЗУ от наиболее вероятных ошибок на практика применяются следующие корректирующие коды: исправляющие одиночную и обнаруживающие двойную ошибки (ИОО-ОДО); исправляющие двойную и обнаруживающие тройную ошибки (ВДО-ОТО); исправляющие одиночную и обнаруживающие модульную ошибки (ИОО-ОМО); исправляющие одиночную, обнаруживающие двойную и модульную ошибки (ИОО-ОДО-ОМО); исправляющие модульную ошибку (ШО).

В работе проведено сравнение показателей надежности ЗУ, использующих кода с различными корректирующими способностями.

В табл. 1. для устройства памяти объемом 128к,

реализованного на БИС ЗУ объемом 4к, при интенсивности отказов микросхем памяти А.3у=10~бч""1 и схем обрамления приведены следущие показатели надежности: вероятность безотказной работы P(t), среднее время наработки до отказа t0Cp, коэффициент интенсивности помехоустойчивого кодирования.

Таблица 1.

Показатели надежности ЗУ

Узлы ЗУ ................... Pit) X

800 Ч 9000 ч 43000 ч ч °Р

Накопитель:

баз коррекция ошибок 0,89263 0,31687 0.00312 3120

с коррекцией одиночных ошибок 0,99502 0,98720 0,83320 280000 34

с коррекцией двойных ошибок 0,99936 0,99823 0,96131 860000 106

о коррекцией модульных ошибок 0,99914 0,98781 0,94312 720000 88

о коррекцией' двойных и модульных ошибок 0,99999 0,99997 0.99765 1120000 138

Результаты расчетов вероятностных показателей ЗУ с различными корректирующими кодами свидетельствует о тон, что при прочих равных условиях, а именно, одинаковой интенсивности отказов и одинаковом расчетном времени, более высокую вероятность безотказной работы'имеет ЗУ с кодом, корректирующим двойные и модульные ошибки.

Использование ЗУ без коррекции ошибок может быть обосновано лишь для небольших по инфэрмашюнной емкости устройств, реализованных .на БИС. Причем и в этом случае рекомендуется использовать коды, обнаруживающие ошибки, например, контроль по четности.

Реализация схем кодирования и декодирования на элементах малой и средней степени интеграции приводит к устройствам с

низким быстродействием , значительными габаритными размерами и невысокой надежностью. Улучшить эти показатели позволяет реализация устройств обнаружения и исправления ошибок (УОИО) в вида БИС. Большинство выпускаемых в настоящее время УОИО используют модифицированные коды Хэмминга с кодовым расстоянием <1=4, позволяющие исправлять одиночную и обнаруживать двойную ошибки. Некоторые из этих БИС, в результате применения специальных методов, корректируют и двойные ошибки.

К настоящему времени не существует БИС УОИО способных корректировать все ошибки, характерные для многоразрядной полупроводниковой памяти (одиночные, двойные, модульные). Создание таких БИС требует совмещения в одном устройстве кодов с различными корректирующими способностями. Это становится возможным в результате разработки методов построения проверочных матриц, реализующих различные коды путем перестановки столбцов, что равносильно перестановке отсчетов входного вектора.

Во второй главе разрабатываются: метод построения кодов, исправлящих двойную или модульную ошибки; метод построения модульных кодов с изменяемой длитой обрабатываемого слова; коды, испрввляыцие двойную и модульную ошибки длины четыре.

Код Рида-Соломона в поле Галуа СР(2т) выбирается в качестве исходного для построения кода, корректирующего двойную или модульную ошибки. Первым шагом является преобразование кода Рида-Соломона к однородному виду в поле СГ(2т). При атом элементами кода являются подматрицы размером ш*т (под однородностью понимается наличие одних и тех т подматриц, но с различным порядком их следования в верхней и нижней половине проверочной матрицы). Это осуществляется путем соответствующей перестановки столбцов и домноиения кавдого столбца на элементы Та1 (СШ«2т-2), что не влияет на линейную независимость столбцов. Полученные коды являются модифицированными кодами Рида-Соломона и сохраняют все его свойства. Вторим шагом является преобразование модифицированного кода Рида-Соломона к однородному виду в двоичном полз. Для чего подматрицы Та1

представляются в виде 1аит"1.. .аи 1а11, где а1' вектор-столбец длины га, соответствующий двоичному представлению элемента поля Галуа СР(2Ш). Затом производится укорочение кода путем исключения подматриц т I таким образом, чтобы не было повторяющихся степеней а1. В результате образуется укороченный модифицированный код Рида-Соломона, корректирующий' модульные ошибки. Этот код путем замены на противоположный порядка следования столбцов в подматрицах верхней половины преобразуется в однородный код, корректирующий двойные ошибки.

Таким образом, коды, исправляющие двойную ошибку, и коды, исправляющие модульную ошибку, будут отличаться лишь порядком следования столбцов в одной из половин проверочных матриц. Тогда устройства коррекции ошибок, реализугадее половину проверочной матрицы Н, может бить использовано для получения уравнений кодирования как кода, корректирующего двойную ошибку, так и кода, корректирующего модульную ошибку. Это осуществляется соответствующим подключением разрядов информационного слова ко входам устройства коррекции.

Число подматриц м. в информационных разрядах к однородного модульного кода определяется из выражения:

Ír Ш от т

~ |»Ь, г-2т+2, Г х 1 - целая часть числа х

В табл. 2. приведены параметры однородных систематических модульных кодов для различных т и Ъ, для сравнения приведем параметры БЧХ кодов с кодовым расстоянием с1=б и кодов Рида-Соломона.

Из таблицы 2. следует, что при Ъ=4;8 и наиболее важных для практики значений к= 16;32;64; 128 число проверочных разрядов однородного систематического кода на один разряд больше, чем для БЧХ кода и совпадает, при отсутствии общих проверок на четность, с числом разрядов кода Рида-Соломона. Однако рассмотренные коды корректируют не только двойную, но и модульную ошибки.

Таблица 2.

Однородные систематические модульные коды

ь 3 4 3 4 . 5

ш 4 4 5 5 5

(п,К)одн 16,6 18,8 24,12 28,16 32,20

(п.к)Р-С 50,42 64.56 100,90 130,120 160,150

(п,к)Бчх 16, Г 32,21

4 5 6 4 8

6 6 6 8 3

46,32 54,40 62,48 138,120 253,240

260,248 322,310 384,372 1032,1016 2048,2032

64,51 256,239

В работе проведан синтез проверочных матриц кодов, исправляющих двойные или модульные ошибки, пригодных для практической реализации. В результате получены матрицы с минимальным числом единиц, с четным числом единиц в строках, а также мвтрицы, имеющие равное или примерно равное число единиц в строках, приводящие к схвмем коррекции с высоким быстродействием и позволяющие использовать известные методы контроля многократных ошибок при ьинимуме проверочных разрядов.

Длина предложенных однородных систематических кодов меньше длины кодов Рида-Соломона, являющихся одними из лучших модульных кодов. Поэтому был разработан метод построения модульных кодов на базе однородных кодов, позволяющий увеличивать длину обрабатываемого слова путем использования матриц меньшей разрядности. Анализ проверочных матриц модифицированного кода Рида-Соломона показал, что они могут быть представлены через матрицы однородных кодов с различными значениями N. где И - число, определяющее порядок следования столбцов в матрице однородного кода. Это позволило предложить следующий метод построения модульных кодов на основе однородных кодов, исправляющих двойную ошибку:

для заданной длины модуля т строится га проверочных матриц однородных кодоа со значениями Л, отличающимися на два, N+2,

производится перестановка столбцов матриц однородных кодов по правилу:

- столби:! однородного кода ^ со значением Н ставятся на крайнее справа место в 2'"-1 модулях;

- столбцы однородного кода со значением Н+2 ставятся в тот

I 1 + 1

модуль, где а^ - а и.т.д. а 1 - а

Длина подооных кодов равна п - (2т-1)ш + 2т.

Устройство коррекции, реализующее однородный код, исправляющий двойные ошибки, может быть использовано в результате применения данного метода и для коррекции модульной ошибки. Для этого необходимо использовать га однотипных устройств, а длина обрабатываемого слова увеличивается в ш раз.

Коды, исправляициэ одноврвмешю двойные и модульные ошибки, строятся на база модифицированных укороченных кодов Рида-Соломона. Первым шагом является преобразование проверочной матрицы модифицированного укороченного кода Рида-Соломона путем представления ее в двоичном поле и изменения порядка следования столбцов в подматрицах верхней половины на противоположный. В результате получим проверочную матрицу однородного кода, исправляющего двойную ошибку. Известно, что синдромы двойных ошибок полного однородного кода группируются в (2ш-2)/2 однородных кода со значениями Н,, отличающимися от N. Причем принадлежность синдромов к тому или иному коду определяется лишь расстоянием х мевду ошибочными разрядами. Используя это свойство, можно проверить на совпадения синдромы ошибок, поражающих весь модуль длины четыре, с синдромами одиночных и двойных ошибок. При х=1 однородный код группируется из следующих разрядов:

142,243,3+4,4+5,...,(2т-2)4(2т-1) Тогда, используя этот код в качестве начального однородного кодя, при х=2 получим тожо однородный код со своим значением

из синдромов нижеуказанных ошибочных разрядов.

1+2+3+4,2+3+4+5,3+4+5+6,4+5+6+7,5+6+7+8,6+7+8+9,... В однородный код со значением К* входят все синдромы модульных ошибок длины четыре и веса четыре. Тогда, если Н^ не равняется ни одному значению и не совпадает со значением Н, то синдромы модульной ошибки длины четыре не совпадают с синдромами двойных и одиночных ошибок.

Разобьем синдромы ошибок на две части и обозначим верхнюю половину синдрома а нижнюю Б*. Тогда, для Ь=4 и ш>Ъ мозшо ввести следувдую классификацию синдромов ошибок:

а) одиночные ошибки имеют в информационных разрядах синдромы нечетного веса в обоих половинах ш(3*)=н,

б) двойные ошибки в информационных разрядах имеют синдромы четного веса в обоих половинах ш(3*)=ч,

в) двойным ошибкам в проверочных разрядах соответствуют синдромы вида («(З^ЬО.иКЗдЬч), (ы(3)=н,ы(3)=н). При нечетных синдромах вес каждого из них равен единице.

г) двойные ошибки, произошедшие одна в информационном и одна в проверочном разрядах имеют синдромы вида

д) ошибкам в трех разрядах модуля информационной части соответствуют синдромы вида (и(8*)-н,ш(8*)»н).

е) опшбки в трех проверочных разрядах модуля имеют синдромы вида (Ы^} Нн.ы^ )=0), (иКБ^О.Ш^^Н), (ш^)-чМ5*)=н), (ю(Б^ )=ч).

к) опшбки в четырех проверочных разрядах модуля имеют синдромы вида (ш^Нч.ИЗ^ЬО), (ш^ Ь0,и)(5*)=ч).

з) ошибки в четырех информационных разрядах модуля имеют синдромы вида (оНЗ^Ьч.ИБ^ч).

Описанная классификация позволяет определить случаи возможного совпадения синдромов модульных и двойных ошибок. Сравнение пунктов б) и з) указывает на возможность совпадения синдромов двойных ошибок и модульных ошибок в четырех информационных разрядах. Однако, если /Н, то такие совпадения

исключаются. Ошибки, соответствующие пунктам г) и е), такко имеют синдромы одинакового вида. Но эти синдромы не совпадают, так как ошибки в трех проверочных разрядах модуля имеют вес один или два, а синдромы двойных ошибок, произошедших в информационном и контрольном разрядах, имеют больший вео. Так как синдромы двойных ошибок в проверочных разрядах состоят из двух половин, содержащих по одной единице, то из проверочной матрицы следует исключить столбцы, приводящие к таким же синдромам при ошибках в трех информационных разрядах модуля. Также следует исключить столбцы, приводящую к совпадающим синдромам ошибок в трех информационных разрядах модуля. Возможные совпадения синдромов находятся с помощью ЭВМ. Полученные коды являются однородными и систематическими, что позволяет предложить для них более простые по сравнению о известными схемы декодирования.

В третьей главе разрабатываются устройства декодирования для коррекции двойных и модульных ошибок, проводится сравнительная оценка быстродействия и аппаратурной слошости реализации устройств декодирования.

Для коррекции двойных ошибок однородными кодами предложено устройство декодирования, отличающееся от известных меньшими аппаратурными и временными затратами. Известно, что однородный код, построенный в поле СР(2т), содержит 2т-1 информационных разрядов. Обозначим их цифрами 1 ,2,3,4,...,2га-1. Разобьем синдромы двойных ошибок на группы в зависимости от циклического расстояния между ошибочными разрядами х. Тогда при х=1 ошибки поражают разряды 1и2; 2иЗ; Зи4; 2т-1и1. Для х=2 ошибки

происходят в разрядах 1иЗ; 2и4; Зи5; ...; 2™-1и2. Проверка показывает, что для х>('¿т~2)/2 синдромы двойных ошибок начинают повторяться, а при изменении х от 1 до (2т-2)/2 охватывается все множество двойных ошибок. Это свойство может быть положено в основу разделения двойных ошибок на группы для упрощения устройства декодирования.

В работе доказывается, что для различных значений х из промежутка [1,(2т-2)/21 произведение Еврхней половины синдрома

на его нижнюю половину 51Ба=аМ1 всегда различно и однозначно указывает на величину значения х. Это позволяет предложить см'.''душциЛ матод ж-кодароьшшя ;шо1Ьшх отСон однородшх кодов:

1. находится значение ог^З^;

2. по значению 0.^1 находится а'1, где а'иЛо.*;

3. определяется синдром первого ошибочного разряда

ар аЧ аи* а1[а°+с?) . I

а1 а* ' (х°+ ах

4. определяется синдром второго ошибочного разряда

а^а1- аи*- а1

5. в результате декодирования синдромов об одиночных ошибках находится суммарный воктор ошибок и происходит исправление исквквнннх разрядов.

Реализация устройства декодирования по данному методу для длины информационного слова к=64;128 требует использования ПЗУ объемом соответственно 896 бит и 2 кбит. Время срабатывания других логических схем, входящих в декодер, в сумме составляет 24 глэ, где Ълд - время срабатывания элементов И, ИЛИ. Для сравнения приведем параметры известных схем декодирования. Так, прямое декодирование, когда в ПЗУ хранятся векторы ошибок, для таких же значений к требует использования ПЗУ объемом соответственно Ш и £М. По объему ПЗУ наиболее приближается к предлагаемому устройству декодер двойных ошибок для реверсивных кодов. Однако, для ого реализации требуется четыре ПЗУ, а задержка вносимая другими логическими элементами декодера оценивается величиной 40

Л о

Коды для коррекции двойных и/или модульных ошибок не содержат в верхней половине единичных подматриц, поэтому к ним на могут быть применены' известные метода декодирования модульных кодов. Предложенное в работе устройство декодирования способно обрабатывать модульные коды с произвольной структурой проверочных матриц. Декодирование модульных ошибок осуществляется еле душим образом:

1. Если 5=0,5=0, то ошибок нет:

I С.

2. Если 5,=0,5^0, то произошла ошибка во второй половине

проверочных разрядов, вектор ошибки равен 32;

3. Если Б)^0,32=01 то произошла ошибка в первой половине проверочных разрядов, вектор ошибки равон 5);

4. Если 3, -/0,3^0, то произошли ошибки в информационных разрядах;

а) находится произведение 51 на Гагга-1-1.. Обозначил ого через Б^.

б) находятся частичные произЕадания З^Т^-иЗ^ для всех модулей информационного слова;

в) ошибочны/л является тот модуль,, для которого , а вектор ошибки равен Б,1 для этого модуля.

В четвертой главе рассматриваются вопросы синтеза устройств коррекции ошибок, позволяющих контролировать ошибки различной кратности и различающихся по корректирующим способностям, режимам работы, форматам обрабатываемых данных и сложности технической реализации.

Наибольаео распространение среди БИС коррекции ошибок получили устройства исправления одиночной и обнаружения двойной ошибок, что связано с простотой их реализации. Некоторые из этих устройств моюга приспособить и для коррекции модульных ошибок. В работе предлагается построенное на базе модифицированной БЦС К555ВЖ) устройство коррекции модульной ошибки. Модификация заключается в том, что в топологию микросхемы вносятся незначительные изменения, связошые с перекоммутацией связей в сумматорах по модули два блока вычисления синдрома. Схема устройства коррекции модульных ошибок, реализующая код Рида-Соломона для к=16 и Ь=4, содержит кроме модифицированной БИС К55Б0К1 и декодера модульной ошибки пять БИС К555ЛГО, представляющих собой четыре сумматора по модулю два на два входа.

Некоторые из БИС УОИО, исправляющих одиночные и обнаруживающих двойные ошибки, позволяют корректировать и двойные ошибки методом деойного инвертирования. Однако при этом быстродействие микросхемы снижается на два цикла запись/считывание процессора. Время исправления двойных ошибок

можно уменьшить на цикл записи в результате использования кода, исправляпцего один дефект и одну ошибку. Однако для многих случаев практического применения этого недостаточно.

В работе синтезируется УОИО, позволяющее организовать коррекцию двойных ошибок за время одного цикла обращения процессора с памятью. Сохраняя все режимы работы известных устройств, предлагаемое устройство имеет два дополнительных режима. Ими являются: быстрое исправление двойных ошибок и исправление модульных ошибок. Новые возможности устройства коррекции обусловлены применением однородных модульных кодов и достигаются при незначительном усложнении микросхемы. При коррекции двойных (модульных) ошибок используется два однотипных устройства и дополнительное оборудование.

С точки зрения потребителя наиболее удобными являются БИС УОИО, содержащие внутри себя все необходимые для функционирования схемы. Это позволяет потребителю избежать расходов на приобретение, монтаж и настройку внешних схем, а также получить более высокое быстродействие схем коррекции.

В работе синтезируется УОИО, отличительной особенностью которой является многофункциональность, заключающаяся "в возможности контроля различных видов ошибок. Устройство обнаружения и исправления ошибок функционирует в следующих режимах: еычислошо проьорочных ргорядов, обнаружение ошибок, исправление одиночной и обнаружение двойной ошибок, исправление двойной ошибки, исправление модульной ошибки, исправление двойной и модульной ошибок. РазраОотанноо УОИО является функционально законченным устройством. К недостаткам устройства коррекции следует отнести невозможность работы с форматами данных переменной длины, в также сложность технической реализация, так как по числу логических элементов предлагаемое устройство в десятки раз превосходит выпускаемую в настоящее время БИО К555ВЖ1

В работе рассматриваются вопросы синтеза устройств коррекции на базе неукороченных однородных кодов. Предлагается устройство, реализующее однородный код (43,31), со следующими

режимами работы: вычисление проверочных разрядов, исправление одиночных ошибок, исправление двойных ошибок. Разработанное устройство можно использовать также и для реализации уравнений кодирования (165,155)-кода Рида-Соломона. Для этого необходима задействовать пять подобных устройств коррекции и пять блоков умножения.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Разработан метод построения кодов, исправляющих двойную или модульную ошибки. Проверочная матраца кода состоит из двух частей, представляющих собой матрицы кода Хэмминга с различным порядком следования столбцов. При коррекции двойных ошибок коды содержат на один проверочный разряд больше, чем БЧХ-кода с кодовым расстоянием шесть. Число разрядов в режиме исправления модульных ошибок без общей проверки на четность равно удвоенному значению длины модуля. Найдены проверочные матрицы кодов для устройств коррекции ошибок, обрабатывающих форматы данных 16-128 разрядов при длине модулей Ъ=4;8, обладающие рядом дополнительных полезных свойств.

2. Предложен метод построения кодов для коррекции модульных ошибок на базе однородных кодов, исправляющих двойные ошибки. Полученные коды не уступают по длина модульным кодам Рида-Соломона.

3. Предложен метод построения проверочных матриц кодов, корректирующих как двойную, так и модульную ошибки длины четыре. Для этих кодов синтезировано устройство декодирования одиночной, двойной и модульной ошибок.

4. Предложены устройства декодирования модульных ошибок и двойных ошибок на базе однородных кодов. Первое из них позволяет обрабатывать модульные коды с произвольной структурой проверочных матриц, в второе требует на реализацию небольших аппаратурных и временных затрат.

5. Предложено два метода реализации устройств для коррекции модульной и/или двойной ошибок. Первый метод

предусматривает коррекцию на основе двух БИС, каждая из которых исправляет одиночные ошибки, и дополнительных логических схем. Второй метод предполагает реализацию всех функций по коррекции ошибок в одной БИС.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Конопелько В.К., Тарасов С.А. Коды для построения EMG коррекции ошибок в ЗУ// научно-техн. конф. " Опыт разработки, производства и применения БИС РПЗУ, ПЗУ и ПЛИС", Киев, октябрь

1990, с. 51.

2. Тарасов С.А. Коды, построенные с помощью ЭВМ, для коррекции одиночной, двойной и модульной ошибок// Радиотехника и электроника, Мн.: Высшая школа, 1991, Л20, с. 115-116.

3. Тарасов С.А., Конопелько В.К. Повышение надежности интегральных схем с использованием наращиваемых ЕИС коррекции ошибок/ 3-я Всесоюзн. конф. "Физические основы надежности и деградации полупроводниковых приборов", Кишинев, 1991,с. 90.

4. Тарасов С.А. Декодер двойных ошибок, используемый для повышения надежности систем памяти электронных средств/ Всесоюзн. научно-техн. конф. "Пути повышения качества и надежности электронных средств", Ульяновск, май 1991, с. 42.

5. Конопелько В.К., Тарасов С.А. Коды для БИС, контролирующих двойную и модульную ошибки// Известия вузов, Приборостроение,

1991, *9, с. 36-41.

6. Тарасов O.A., Конопелько В.К. Устройство декодирования для контроля модуля ошибок.- A.O.X174I177, 1992.