автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.15, диссертация на тему:Синтез открытой масштабируемой архитектуры многопроцессорной системы цифровой обработки сигналов

На правах рукописи

Пер шин Андрей Сергеевич

003058435

СИНТЕЗ ОТКРЫТОЙ МАСШТАБИРУЕМОЙ АРХИТЕКТУРЫ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Специальность - 05 13 15 - Вычислительные машины и системы

Автореферат

диссертации на соискание ученой степени кандидата технических наук

Рязань 2007

Работа выполнена в Рязанском государственном радиотехническом университете на кафедре «Системы автоматизированного проектирования вычислительных средств»

Научный руководитель

доктор технических наук, профессор

Скворцов Сергей Владимирович

Официальные оппоненты

доктор технических наук, профессор

Ручкин Владимир Николаевич

кандидат технических наук, доцент Богданов Владимир Сергеевич

Ведущая организация

ОАО «НИИ Приборостроения им. В. В. Тихомирова»

Защита диссертации состоится 31мая 2007 юда в 11 час. на заседании диссертационного совета Д212 21101 в Рязанском государственном радиотехническом университете по адресу

390005, г. Рязань, ул. Гагарина, д. 59/1.

С диссертацией можно ознакомиться в библиотеке Рязанского государственного радиотехнического университета

Автореферат разослан 6-1 /_2007 года

Ученый секретарь

диссертационного совета Д212 211 01,

к т н , доцент

Пржегорлинский В.Н.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы Системы цифровой обработки сигналов (СЦОС) являются составной частью изделий в авиации, медицине, экспериментальной физике, военной технике (ВТ) и т д

В изделиях военной техники наибольшее распространение СЦОС получили в радиоэлектронных, акустических и оптоэлектронных комплексах

К середине 1990-х г г СЦОС стали ограничивающим фактором на пути повышения ТТХ изделий ВТ Возникла насущная необходимость разрешения следующих противоречий

- в экономической сфере - между потребностями вооруженных сил страны в новом поколении систем цифровой обработки сигналов изделий ВТ и ограниченными возможностями финансирования развития и эксплуатации изделий ВТ,

в технической сфере - между требуемым уровнем технических характеристик нового поколения СЦОС издешй ВТ и уровнем предшествующего по-колегаш систем

СЦОС предшествующею поколения обладали пиковой производительностью порядка десятков Мопс и реализовывали узкий круг алгоритмов Вычисления выполнялись с фиксированной точкой, что создавало проблемы для обеспечения необходимого динамического диапазона обрабатываемых сипгалов Функциональная специа-тизация СЦОС изделий ВТ обусловливала необходимость заново осуществлять аппаратно-программную разработку системы для каждого нового изделия Разработка таких СЦОС - дорогостоящий, сложный и трудоемкий процесс с типовой продолжительностью порядка 7-10 лет

Объективной предпосылкой для разрешения возникших противоречий стало появление элементной базы с требуемым уровнем технических характеристик - процессора 1В577 Обоснование выбора зарубежного аналога-прототипа для этого процессора и решение основных вопросов его воспроизводства (данные вопросы выходят за рамки диссертации) были осуществлены автором данной работы

Таким образом, возникла необходимость синтеза архитектуры многопроцессорной СЦОС как базиса построения унифицированного ряда специализированных вычислительных машин для использования в различных областях техники, в том числе, в перспективных изделиях ВТ Архитектура должна была обеспечить построение СЦОС с требу емыми техническими характеристиками при минимальной стоимости п сроках разработки изделий Работы по решению этой задачи в середине 1990-х годов в нашей стране были пионерскими

Цель диссертационной работы Целью данной диссертационной работы является синтез архитектуры многопроцессорной системы цифровой обработки сигналов и ее составных частей, оптимизированной под задачи изделий ВТ в привязке к отечественному ЦСП 1В577

Основные задачи исследований Для достижения поставленных целей потребовалось

- выполнить анализ архитектур существующих и перепек гивных специализированных вычислительных систем (ВС),

- выполнить анализ характерных особенностей типовых алгоритмов цифровой обработки сигналов,

- осуществить синтез архитектуры многопроцессорной СЦОС, инвариантной к типу программируемого цифрового сигнального процессора,

- осуществить синтез архитектуры базовых модулей,

- произвести разработку методик обеспечения эффективного использования регистровой памяти процессоров системы для оптимизации программ обработки,

- осуществить анализ особенностей архитектуры ЦСП 1В577,

- осуществить конкретизацию архитектуры в привязке к ЦСП 1В577

Методы исследований При решении задач диссертационной работы анализ

материалов базировался на следующих положениях

- синтез трактовался как метод научного исследования объекта, состоящий в его восприятии и построении как единого целого, в единстве и взаимной связи его частей как между собой, так и с окружением,

- термин «архитектура» трактовался в широком смысле Согласно определению, сформулированному в стандарте ANSI/IEEE 1471, архитектура - фундаментальный способ организации системы, продиктованный ее компонентами, их взаимным отношением, а также принципами, в соответствии с которыми осуществляется ее проектирование и развитие,

- синтез архитектуры рассматривался как поиск и установление оптимального способа оргашпации системы и оптимального построения ее составных частей с исследованием, анализом и решением комплекса вопросов, определяющих облик системы, принципы ее построения и функционирования как единого целого при условии достижения требуемых пользователю характеристик и свойств

При разработке методик обеспечения эффективного использования регистровой памяти процессоров для оптимизации программ обработки были использованы сетевые модели и аппарат теории графов

Научная новизна работы К основным научным результатам диссертационной работы относятся

- синтезированная архитектура многопроцессорной системы цифровой обработки сигналов,

- архитектура базовых модулей,

- методики обеспечения эффективного использования регистровой памяти процессоров для оптимизации программ обработки

Практическая ценность работы заключается

1) в разработке на основе синтезированной автором открытой масштабируемой архитектуры (ОМА) рядов СЦВМ типа «Багет-25», «Багет-55» и «Прибор 16», обеспечивающих реализацию систем цифровой обработки сигналов в современных самолетных радиолокационных комплексах, в системах и комплексах ПВО, в гидроакустических системах и комплексах надводных кораблей и подводных лодок,

2) в сведении к миниму му финансовых и временных затрат на разработку исполнений СЦВМ для новых изделий ВТ за счет возможности их проектирования путем простого набора необходимого числа базовых модулей и использования библиотек функционального ПО,

3) в преемственности базовых принципов архитектуры в СЦОС нового поколения СЦВМ типа «Соло-хх», разрабатываемых в настоящее время для перспективных изделий ВТ

Внедрение результатов диссертационной работы Основные результаты диссертационной работы применены в современных изделиях ВТ, разработанных или разрабатываемых в ряде организаций РФ, в том числе - в ОАО «НИИ Приборостроения им В В Тихомирова» (ОАО «НИИП»), г Жуковский, ФГУП «Нижегородский

научно-исследовательский институт радиотехники» (ФГУП «ННИИРТ»), г Нижний Новгород, ФГУП «ЦНИИ «Морфизприбор», г Санкт-Петербург Внедрите результатов подтверждено соответствующими документами

Автор диссертации разработал идеологию построения открытой масштабируемой архитектуры СЦОС и ее программного обеспечения, вел разработку и осуществлял комплексное решение вопросов по созданию базовых модулей и унифицированных рядов СЦВМ на их основе, разработку исполнений СЦВМ для конкретных изделий ВТ, разработку и воспроизводство кристаллов ЦСП 1В577

Апробация работы Основные результаты работы докладывались при проведении конференций по цифровой обработке сигналов, в том числе на XVIII научно-технической конференции в НИИП (г Жуковский, 2006 г ), а также на заседаниях НТС Научно-исследовательского института системных исследований РАН, ЦНИИ «Морфизприбор», НИИП, Государственного Рязанского приборного завода и приемочных Комиссий МО РФ при рассмотрении результатов соответствующих НИР и ОКР по создашпо унифицированных средств ЦВТ для МО РФ, выполнявшихся в том числе в рамках Межведомственной целевой программы «Интеграция-СВТ»

Публикации По материалам диссертационных исследований опубликовано четырнадцать печатных работ и разработано более тридцати научно-технических отчетов и поясшггельных записок по НИР и ОКР

Структура II объел! работы Диссертация состоит из введения, четырех глав, заключения, списка литературы и четырех приложений Она изложена на 100 страницах основного машинописного текста, 29 страниц занимают приложения, содержит 30 рисунков, 3 таблицы, включает библиографию из 66 наименований Общий объем диссертации составляет 129 страниц

СОДЕРЖАНИЕ РАБОТЫ

Во введении обосновывается актуальность темы, сформулированы цели и задачи работы, основные положения, на которых базируется выполнение работы, изложены основные результаты, дано краткое содержание глав диссертации

В первой главе диссертации выполнен анализ архитектур существующих и перспективных зарубежных специализированных вычислительных систем и основных тенденций их развития, а также анализ архитектур модулей цифровой обработки сигналов ряда ведущих зарубежных фирм Исходные материалы в привязке к началу выполнения работ по синтезу архитектуры многопроцессорной СЦОС - середине 1990-х г г - приведены в Приложениях А и Б диссертации

Основной вывод по результатам анализа синтез архитектуры многопроцессорной СЦОС для достижения открытости и масштабируемости и оптимальных технико-экономических характеристик систем должен базироваться на следующих положениях

- на применении программируемого ЦСП, поддерживающего крупномасштабное распараллеливание вычислений и модульное построение прикладного ПО,

- на модульном построении аппаратной части при минимизации типов применяемых модулей,

- на исключении применения в архитектуре узко специализированных уникальных вычислительных модулей, уникальных, сложных и трудоемких методов разработки их программного обеспечения, уникальных технологий производства

Во второй главе

В первом подразделе сформулированы

- основные проблемные вопросы, которые необходимо было решить в ходе синтеза,

- основные задачи, решаемые при синтезе архитектуры, и результаты их анализа

Показано что архитектура многопроцессорной СЦОС должна быть открытой, масштабируемой, базирующейся на модульном принципе построения аппаратной части с минимальной номенклатурой базовых функциональных модулей при поддержке модульного принципа построения прикладного программного обеспечения

Во втором подразделе приведены результаты анализа типовых алгоритмов цифровой обработки сигналов В качестве примеров рассмотрен ряд задач обработки из области радиолокации и гидроакустики

Основные результаты анализа заключаются в следующем

1) Для систем обработки сигналов локационных изделий характерны многоре-жимность и многозадачность

2) Типовые алгоритмы допускают крупномасштабное распараллеливание вычислений (по локационным каналам, по данным, по задачам)

3) Широко используются базовые алгоритмы (умножения массивов, прямого и обратного преобразования Фурье, свертки и т д )

4) Для алгоритмов характерно наличие небольших, часто повторяемых вычислительных процедур Это делает актуальной минимизацию времени выполнения программ, за счет эффективного использования внутренней регистровой памяти ЦСП

5) Характерен потоковый вид поступления первичной информации Максимальная скорость поступления данных для информационного канала РЛС находится на уровне 0,5-1 Гбит/с

6) Обработка информации должна вестись в реальном масштабе времени

7) Типовая разрядность данных, поступающих в СЦОС -12 14 разрядов Типовая форма представления обрабатываемых данных - комплексные числа Для снижения шумов обработки и обеспечения требуемого динамического диапазона обработки ЦСП СЦОС должны поддерживать вычисления с плавающей точкой

8) Требуемый уровень производительности СЦОС 1 10 ГФлопс

В третьем подразделе рассмотрены следующие характерные особенности архитектуры СЦОС

- масштабность используемого в СЦОС метода распараллеливания процедуры цифровой обработки сигналов,

- уровень взаимосвязи между ЦСП системы при обработке («сильная» связь - «слабая» связь),

- топология внутренних связей

В четвертом подразделе представлены результаты синтеза архитектуры СЦОС,

Пример реализации на базе этой архитектуры СЦОС, состав и конфигурация которой условны, приведен на рисунке 1

Вход информационного

Рис 1 Пример реализации СЦОС на базе сиптезировашгай архитектуры

Синтез архитектуры СЦОС, оптимизированной под задачи изделий ВТ, привел к следующим резулыаым

1) Архитектура является открытой масштабируемой и ориентирована на при-Meiteinie ЦСП, поддерживающего крупиомаспгтабш>1й метод распараллеливания процедуры цифровой обработки сигналов, при иниариан гносш к его гапу

2) Архитектура основана на использовашш всего трех типов базовых модулей

модуля процессора данных (МПЛ), - модуля обрабо гки сш налов (МОС),

модуля буфера данных (МБД) Назначение модуля процессора данных контроль и управление вычислительным процессором в системе, а также сопряжение системы с внешними устройствами

Назначение многопроцессорного модуш обрабогки сш налов реализация требуемых алгоритмов обработки в составе системы

Назначение модуля буфера данных прием/передача и программируемое распределение потоков обрабатываемых данных но модулям обработки сигналов

МОС и МЬД являются универсальными функциональными модулями системы ввод данного типа модулей в систему может быть осуществлен в любом необходимом пользователю сочетании, при эгом успшовка УФМ в топологии межмодульных связей конструктивно может быть осуществлена на любое посадочное место

3) Масштабируемость синтезированной архитектуры обеспечивается двумя кольцевыми двунаправленными информационными шинами, обеспечивающими связь типа «точка-точка» между модулями системы

информационной шиной (I - шиной или иначе - Information Bus или I - bus), которой соединены все МОС и МБД системы и основное назначение которой - передача и распределение потоков обрабатываемых данных между МОС,

высокоскоростной ппшой (HS - шиной или иначе - High Speed Bus или HS -bus), которой соединены все модули системы Основное назначение HS - шипы -

обеспечение обмена данными между модулями системы п процессе вычислений, а также передача конфигурационных, загрузочных и контрольных данных между МПД и МОС

4) Общая шина служебных и управляющих данных - шина ECD (Event/Control Data - События/Управляющие данные) предназначена для «крупноблочной» синхронизации вычислительных процессов посредством механизма глобальных событий, конфигурации системы и отладки программного обеспечения Механизм глобальных событий обеспечивает поддержку конвейерных алгоритмов обрабопш

5) Многошинная структура ввода и распределения первичных и вторичных данных, а также данных контроля, управления, отладки и синхронизации вычислительного процесса, обеспечиваех необходимый и достаточный уровень предсказуемости временной диаграммы функционирования системы в реальном масштабе времени

Структура базовых модулей синтезированной открытой масштабируемой архитектуры СЦОС изделий ВI приведена модуля обработки сигналов - на рис 2, модуля буфера датгт,тх - на рис 3, модуля процессора данных - на рис 4

Кммюньм —

Вяадоы» /"—N __ J Буферная 1

/еуфмжм V Программируемый t 1 тмпъ 1 1 коимутвтвр потоке» Контроллер HS - шины

да

Контроллер ECD шины

ГГ. CCD |Г »ар* Л иищ ^ HS имкд

Рис 3 Структура модуля буфера данных ОМА

Открытый характер сингезированнои архитектуры обеспечивается соблюдением разработанных правил построения и функционирования шин и устройств

- 1-контроллера, Ш-контроллера, РСБ-коитроллера п МОС,

- программируемого коммутатора потоков данных (ПКП) с двумя портами интерфейса 1-шины, Н8 -контроллера и ЕСЕ)-конгроллсра в МБД,

- Ш-конгроллера и ЬСО-контроллера в МПД

В третьей главе изложены результаты анализа, исследований и разработки методов оптимизации укладки графов про1рамм для эффективного использования сверхбыстрой и регистровой памяти процессоров системы при обработке данных

Приведена модель определения эффективной загрузки сверхбыстрой памяти ЦСП (под сверхбыстрой памятью понимается система «регистровая память - накри-стальная память ЦСП») Для решения эффективной загрузки предлагается использовать эквивалентную сетевую задачу по критерию стоимости Решение этой задачи предполагает определение минимально необходимого количества регистров, обеспечивающих реализацию вычислительного алгоритма без обращения к накристальной памяти процессора, и оптимизацию распределения множества результирующих величин выполнения операторов но регистрам, если количество регистров в процессоре меньше минимально необходимого

Решите задачи основывается на следующих положеттях и условиях

1) Промежуточные результаты, полученные при выполнении операторов, хранятся в регистрах общего назначения (РОИ) процессора без прерывания до тех пор, пока они не будут использованы последщй раз в процессе реализации вычислительного алгоритма

2) Исходные данные вычислительного алгоритма задаются в виде ориентированного ациклического графа 0=(Х,1Г), \Х\=п, \Щ=т, каждой вершине х, е X которого ставится во взаимно однозначное соответствие некоторый вычислительный оператор А, реализуемого алгоритма, а каждой дуге (х„ х,) е и соответствует факт наличия информационной связи между операторами /I; и Л] При этом оператор является зависимым от результата выполнения оператора А, и использует для своего выполнения результирующие величины выполнения оператора А,

Каждая дуга .г,) е Г/графа 0=(Х, II) взвешивается величиной р,,, характеризующей количество величин оператора Я/, требующихся для выполнения оператора А} При этом формируется вектор - столбец весов вершин

Р{Ст)={риРъ

где р, = тах{р(1], те вершине х> пршшсьшается вес р„ равный максимальному весу

ра исходящим ш вершины х, дуг {(*„*,)}

Как следствие, исходугьте данные описьгоаются матрицей смежности

^ — (ЗцХкп?

где

{1, ссли(х,,л;^)е II, О, если г II

и вектором - столбцом весов верппш

Р(0)=(рьр2., ,Рп)т Рассмотрена сшуация, кш да для всех х, е X веса р, одинаковы и равны 1 В этом случае эффективная загрузка решается следующим образом

а) Для определения минимально необходимого числа Ь0 регистров, обеспечивающих реализацию ахи орт ма без обращения к накристальной памяти процессора,

граф б = (Х,и), преобразуется в граф б = {X,11) Для этого из матрицы 5 образуется

новая матрица 5 =(?(,). единичные элементы ко горой л ¡, = 1 в г-ои строке указывают операторы^, результирующие величиныкоторых можно отсылать на хранение в тот же самый регистр, в котором хранилась результирующая величина Х^,) Кроме

того, каждая вершина х, еХ графа С взвешивается числом с1, = , которое опре-

м

деляет активность оператора и показывает, какое число раз используется результирующая величина >(¿4/) при реализации алгоритма Для сокращения размерности задачи из матрицы вычеркиваются все строки и столбцы, соответствующие операторам с нулевой активностью, после чего получается матрица 5* = размерности /хг (Г < п) и соответствующий ей граф О* =(Х*, {/*) В результате задача определения минимально необходимого числа Ь0 регистров, обеспечивающих реализацию алгоритма без обращения к накристальной памяти процессора сводится к определению наименьшего числа непересекающихся по вершинам путей, покрывающих все вершины х, графа б*

б) Если число имеющихся в ЦСП регистров Ь < Ь0, задача распределения их оптимальной загрузки формулируемая следующим образом в графе б* необходимо

найти Ь не пересекающихся по вершинам путей ц,, , ц4 таких, что величина ь

Хк = достигает максимального значения Данная задача сводится к сетевой за-

4=1

даче по критерию стоимости В качестве функции стоимости используются значения активности операторов с}, Решение сетевой задачи заключается в отыскании потока величины Ь с максимальной стоимостью

В общем случае, когда веса р, не одинаковы, сетевая модель модифицируется следующим образом

Поскольку в результате выполнения оператора Лпол} чается р1 результирующих величин, то для их хранения требуется р, ражлров В исходной сетевой задаче следует провести следующую модификацию заменить элементы матрицы смежности Б = (я,у) новыми элементами

Гест(х1,х^е1/, ^ [0, если (л-„х^еи

Поскольку в процессе реализации программы операторы А, выполняются последовательно друг за другом, и предполагая, что оператор Ач является последним потребителем результатов выполнения оператора(; < д), после выполнения оператора А„ все р, решстров, в которых хранились промежуточные результаты выполнения оператора А„ могут быть использованы для хранешш промежуточных результатов выполнения оператора Ад и последующих операторов В этом с ту чае каждый путь Ць полученный в результате решения сетевой задачи, будет помечен величиной рк =тах{/>,}, а минимально необходимое чисто Ьй рсп-гстров, требующихся для хранения Л„ промежуточных результатов вьшолнения программ, можно опредетать как

т

К = Ел »=1

Разработанная модель и методика могут быть использованы для повышения фактической производительности цифрового сигнального процессора при ЦОС

В работе рассмотрена задача эффективной загрузки регистровой памяти ЦСП при выполнении программы группой взаимодействующих процессоров и возможный алгоритм ее решения

Предполагается, что рассматриваемая ВС, включает информационно связанные множество процессоров Е={е,}, г = 1,2, , /, работающих параллельно, управляющий процессор и общую память (ОП) Для каждого процессора е, е Е известно число Я, регистров, используемых для хранения промежуточных результатов

Решение задачи основывается на следующих положениях и условиях

1) Реализу емый алгоритм обработки задается в виде графа О = {Х,Ц) аналогично задаче определения эффективной загрузки сверхбыстрой памяти ЦСП Дополнительно каждой вершине х, е X соответствует время выполнения §, оператора А, Как следствие, исходные данные описываются матрицей смежности

где

Г1,если(л,,^)е и, % [0, еслиС/

вектором А = (§], 82, , 5„), характеризующим длительности выполнения операторов, а также вектором Р = (рь ¿>2, ,Рп), когда вершине х, приписывается вес р„ определяемый наибольшим числом величин, передаваемых от оператора А, к одному из следующих операторов Л,

Исходя из этого, ддя хранения результата г(Л,) любого оператора А1 необходимо

не более р, регистров, причем Л* < Я, для всех г = 1,2, , /, где Я*- число регистров,

занимаемых в процессоре е, е Е Хранение операнда в любом регистре осуществляется без прерывания до тех пор, пока он не будет использован требуемое алгоритмом число раз

2) Решение задачи заключается в оценке минимального числа регистров, занимаемых для хранения промежуточных результатов параллельных вычислений в каждом процессоре с последующим их распределением под конкретные результаты г(А,) операторов А1 алгоритма, заданного графом О = (X, II)

3) Для решения поставленной задачи предлагается использовать ориентированный граф О* = (X, и*), получаемый на основе графа О = (X, 1Т) и определяющий поря-

док загрузки промежуточных результатов вычислений в регистры процессоров (вычислительных модулей) системы Граф G*= (X, U*) может быть получен путем преобразования матрицы смежности S = (sv)„m исходного графа G в матрицу S* = (s'j )„т, единичные элементы которой указывают операторы AJy результирующие величины r(Aj) которых можно отсылать для хранения в те же самые регистры, где хранились результаты НА,) При этом решение задачи сводится к отысканию наименьшего числа попарно непересекающихся по вершинам путей, покрывающих все вершины х, е X графа G* Для решения задачи предлагается использовать приближенный метод, основанный на последовательном поиске и исключении из графа G* путей максимальной длины (критических путей) При этом минимизация количества путей Ь* достигается за счет максимизации их длины Данная модель и методика создают предпосылки для дальнейших исследований и разработки методики оптимизации взаимодействия группы вычислительных мод>лей, совместно использующих общую память при ЦОС

В четвертой главе проведена конкретизация принципов функциошфования универсальной ОМА СЦОС изделий ВТ и архитектуры ее базовых модулей в привязке к ЦСП 1В577

В первом подразделе приведен анализ особенностей архитектуры ЦСП 1В577

Во втором подразделе при конкретизации структурной схемы МОС (рис 5) использованы следующие положения

1) архитектура СЦОС базируется на использовании конструктива «Евромеха-ника» при типоразмере платы модуля 6U,

2) процессорное ядро МОС реализуется на базе четырех вычислительных элементов (ВЭ_А B3_D), в каждом из которых задействованы цифровой сигнальный процессор 1В577 (ДСПх), локальная буферная FIFOx и оперативная память SRAMx Данная конфигурация модуля имеет условное обозначение МОС-4

3) архитектура МОС характеризуется возможностью организации как «слабой», так и «сильной» связи между процессорами модуля (ЦСПА ЦСГГО),

"1

FF-шинл

Модуль обработки сигналов

ЗЕ

-.32 . \ ,32

< * г ■■>

{32

[цеп а|

FIFOs

Ж

|цсп в|

£

SRAMC FIFOs

'32 Lr < Т32

- ,32

|цсп с|

М-пшна

SRAM,, FIFOd

3

32 Ln

: ,32

|цсп р| ££

Г16

1-коитр FIFOCL SRAMcl HS-контр

и_____

I - шина

МФ-контр

IIS - шина

J L

ECD - шина

Рис 5 Структурная схема МОС на базе ЦСП 1В577

4) для согласования пропускной способности линий связи и вычислительных возможностей элементов при обработке сигналов в реальном масштабе времени в линии связи введены функция торможения за счет промежуточной бу феризации информации в двухпортовой памяти типа FIFO

Характеристики внутренних шин МОС следующие

а) Глобальная М-шина модуля обработки сигналов представляет собой 32-разрядную асинхронную общую шину сигнальных процессоров 1В577 Все ЦСП имеют одинаковый приоритет на шине и при наличии одновременных запросов, получают шину последовательно, под управлением специального арбитра Контроллер HS-шины всегда имеет наивысший приоритет и получает М-шину вне очереди При отсутствии запросов на шину со стороны других источников, управление шиной остается за текущим ведущим процессором Кроме того, процессоры имеют возможность сохранять шину за собой, блокируя арбитраж

б) Локальная L-шина ЦСП 1В577 является асинхронной 32-разрядной шинои

в) FF-шина предназначена для записи в локальные FIFO вычислительных элементов ВЭ_А B3_D данных, поступающих в модуль обработки сигналов по I-шине Шина синхронная и работает под управлением контроллера 1-шины

При конкретизации структурной схемы МВД В (третий подраздел главы 4) обеспечена возможность программной коммутации потоков данных

Рис 6 Структурная схема МБД СЦОС ОМА

Основные результаты конкретизации структурной схемы модуля буфера данных СЦОС ОМА, приведенной на рис б, заключаются в следующем МБД содержит функциональные устройства

- входной интерфейс,

- буферную память FIFO-1 на входе от АЦП, программируемый коммутатор потоков данных (ПКП), буферную память FIFO-2 на входе от HS-шины,

- контроллер HS-шины (HS-контр)

Буферная память FIFO-1 наряду с буферной памятью входных данных в модулях МОС предназначена для обеспечения режима работы СЦОС в реальном масштабе времени, когда накопление данных осуществтяется одновременно с процессом обработки ранее полученной информации

Буферная память FIFO-2 располагается между контроллером HS-шины и программируемым коммутатором потоков и позволяет передавать информацию с HS-шины на I-шину (через ПКП), а также с HS-шины и 1-шины в интерфейс выходного канала

Как опция, в модуле предусмотрен интерфейс внешнего выходного канала для вывода данных из ППС внешним потребителям

В четвертом подразделе приведены материалы по конкретизации принципов функционирования (структурной схемы) многопроцессорной СЦОС, использующей базовые модули на ЦСП 1В577

Конкретизированная структурная схема СЦОС, использующая базовые модули на ЦСП 1В577. приведена на рис 7 Следует отметить, что рассматриваемый пример - условен и не привязан к конкретному изделию

В пяюм подразделе приведены материалы по СЦВМ «Багет-х5» и ЭВМ «Прибор 16» подтверждающие открытость и масштабируемость архитектуры, а также поддержку ею реконфигурируемости систем без конструктивных доработок

В настоящее время СЦВМ «Багет-55», ЭВМ «Багет-25» и ЭВМ «Прибор 16» являются базовыми изделиями для построения современных СЦОС изделий ВТ Разработка этих машин осуществлялась под непосредственным руководством автора диссертации

На базе синтезированной архитектуры создан унифицированный ряд специализированных вычислительных машин, используемых в изделиях ВТ МО РФ Типовая продолжительность выполнения ОКР с разработкой комплекта рабочей конструкторской документации конкретного исполнения СЦВМ составляет один - полтора года При этом средняя продолжительность ОКР по созданию СЦОС сократилась в 3 - 5 раз по сравнению с ранее существовавшей практикой разработки специализированной СЦОС для конкретного изделия ВТ

Таким образом можно считать, что исходная постановка задачи по синтезу архитектуры СЦОС выполнена, поставленная цель диссертации - достигнута

В таблице приведены значения пиковой производительности СЦОС в составе исполнений СЦВМ «Багет-х5» при построении СЦОС на базе ЦСП 1В577

Пиковая производительность СЦОС СЦВМ «Багет-х5»

Характерис гики ЦСП 1В577иМОС, используемых в СЦВМ Пиковая производительность, МФлопс Год реализации

«Багет-55-04 хх» (4 МОС) «Багет-55-04 хх» (7 МОС) «Багет-25-xx» (16 МОС)

ЦСП 1В577 с тактовой частотой 40 МГц, МОС-4 960 1 680 3 840 2000

ЦСП 1В577 с тактовой частотой 50 МГц, МОС-4 1200 2 100 4 800 2004

ЦСП 1В577 с тактовой частотой 50 МГн, МОС-8 2400 4 200 9 600 2005

СЦВМ «Багет-х5» в настоящее время применены в современных изделиях ВТ, разработанных или разрабатываемых в ряде организаций РФ, в том числе - в ОАО «НИИ Приборостроения им В В Тихомирова», ФГУП «Нижегородский научно-исследовательский институт радиотехники», ФГУП «ЦНИИ «Морфизприбор» ЭВМ «Прибор 16» заложена в изделия ФГУП «ЦНИИ «Морфизприбор»

Базовые принципы синтезированной архитектуры положены в основу нового поколения СЦВМ типа «Соло-хх», разрабатываемых в настоящее время для перспективных изделий ВТ

В шестом подразделе приведены сравнительные характеристик СЦВМ «Багет-55» и зарубежных образцов, решающих аналогичные задачи в современных БРЛС ЛА

Исходя из технических характеристик СЦОС СЦВМ «Багет-55-04 хх», применяемой в БРЛС отечественных ЛА, удельные показатели аппаратуры СЦОС отечественных и зарубежных образцов БРЛС ЛА имеют следующие значения

- по удельному быстродействию - порядка 112 x10й оп/с дм3 для СЦВМ «Багет-55-04 хх», что превышает соответствующую характеристику интегрированного процессора С1Р, предназначенного для применения в ЛА пятого поколения Е-22 (США), удельное быстродействие которого приближенно равно 69x10б оп/с дм3,

по удельному энергопотреблению - порядка 14х109 оп/с КВт для СЦВМ «Багет-55-04 хх», что превышает соответствующую характеристику процессора С1Р, удельное энергопотребление которого приближенно равно 3,68x10® оп/с КВт

В заключении приведены основные результаты работы

Итоговым результатом работы является синтезированная архитектура многопроцессорной СЦОС, оптимизированная под задачи изделий ВТ и характеризующаяся следующими особенностями

- применимостью для построения СЦОС в гидроакустике, радиолокации и ДР,

- использованием массированного параллелизма,

- открытостью,

- использованием программируемого ЦСП,

- обработкой сигналов в реальном масштабе времени,

- предсказуемостью временной диаграммы,

- представ тением обрабатываемых данных в 32-разрядном формате с плавающей точкой,

- многошинной структурой межмодульных связей с фушшиональным разделением шин,

- использованием потокового принципа представления информации при многомерной структуре потока и аппаратной поддержке распределения данных,

- организацией связи между соседними модулями системы по принципу «точка-точка», обеспечившей максимально возможную для данного уровня технологии пропускную способность шин,

- модульным принципом построения аппаратуры и прикладного ПО,

- сокращением номенклатуры базовых модулей до трех типов,

- широким диапазоном масштабируемости от 4-х до 640 процессоров в реализованных системах,

- оригинальным механизмом синхронизации на основе аппарата «событий», обеспечивающим глобальное профилирование вычислительного процесса в многопроцессорной СЦОС,

Архитектура стала базисом дня построения унифицированных рядов СЦВМ «Багет-55», «Ба1ет-25» и «Прибор-16», применяемых как в разрабатываемых, так и в принятых на вооружение изделиях ВТ

Базовые принципы синтезированной архитектуры положены в основу нового поколения СЦВМ типа «Соло-хх», разрабатываемых в настоящее время для перспективных издетий ВТ

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

1 Бобков С Г , Канцеров В А , Першин А С и др Система фильтрации информации с вершинного детектора на основе дрейфовых камер // ИФВЭ 83-84 ОНФ г Серпухов, 1983 13 с Разработан процессор предварительной фильтрации

2 Бобков С Г, Канцеров В А , Першин А С Электронная система поиска частиц с временем жизни 1 0,1 пс // Приборы и техника эксперимента №1 1986 С 59-63 Структурная схема и архитектура процессора

3 Канцеров В А , Першин А С VME - Магистраль нового поколения // Микропроцессорные средства и системы 1987 №5 С 47

4 Канцеров В А , Першин А С и др Программируемый генератор сигналов произвольной формы//Приборы и техника эксперимента №3 1987 С 93-96 Принцип функционирования и блок схема

5 Першин А С Программируемые процессоры сигналов // М РАН Научный Совет но комплексной проблеме «Кибернегака» 1996 13 с

6 Бетелин В Б , Кольцова А А , Першин А С и др Архитектура цифровых процессоров обработки сигналов // М РАН Научный Совет по комплексной проблеме «Кибернетика» 1993 20 с Предложена общая архитектура и подход к распараллеливанию алгоритмов обработки сигналов

7 Бобков С Г , Демьянов А В , Першин А С и др Интерфейсные схемы шины VME для рабочей станции САПР Вопросы кибернетики / Под ред Иванникова В П // М РАН Научный Совет по комплексной проблеме «Кибернетика» 1989 С 100106 Осуществлен анализ магистральной шины

8 Першин А С , Шадский А Г и др Назначение архитектур PCI Express, RapidIO, SpaceWire и основные направления поддержки их развития // Информационные технологии и телекоммуникации в образовании и науке Межвузовский сборник

научных трудов Рязань РГРТА, 2006 С 71-87 Осуществлен анализ особенностей архитектуры СЦОС, использующей общие шины

9 Першин А С , Шадский А Г и др Сравнительные характеристики архитектур PCI Express, RapidIO, SpaceWire // Информационные технологии и телекоммуникации в образовании и науке Межвузовский сборник научных трудов Рязань РГРТА, 2006 С 88-104 Осуществлен анализ особенностей архитектуры СЦОС, использующей общие шины

10 Першин А С , Андреев Н А Вычислительные системы с архитектурой единой коммутируемой вычислительной среды для построения перспективных радиолокационных комплексов // Сборник докладов XVIII научно-технической конференции Жуковский Изд ОАО «НИИ приборостроения им В В Тихомирова», 2006 С 272-284 Предложена архитектура ЕКВС, обчадающая преемственностью решений по назначению и задачам, решаемым информационными шинами многошинной структуры ЕКВС, и синхронизации вычислений с синтезированной в диссертации универсальной архитектурой СЦОС

11 Корячко В П , Першин А С Модель определения эффективной загрузки сверхбыстрой памяти вычислительной системы // Рязань Вестник РГРТУ Вып 19 2006 Предложен метод определения минимально необходимого количества регистров ЦСП, обеспечивающих реализацию алгоритма без обращения к накристальной памяти процессора

12 Першин А С , Скворцов С В Распределение регистровой памяти в системах параллельной обработки данных // Системы управления и информационные технологии Вып 1(27) 2007 С 65-69 Предложен формальный алгоритм платшроватшя распределения регистров в системе из нескольких взаимодействующих процессоров

13 Першин А С , Шадский А Г Устройство приоритетного прерывания // Авторское свидетельство № 1793440 от 30 05 1990

14 Бетелин В Б , Капустин Г И, Першин А С и др Цифровой вычислительный комплекс для обработки сигналов в гидроакустических системах // Патент РФ №2207620 от 03 11 2001

Першип Андрей Сергеевич

СИНТЕЗ ОТКРЫТОЙ МАСШТАБИРУЕМОЙ АРХИТЕКТУРЫ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

Автореферат

диссертации на соискание ученой степени кандидата технических наук

Подписано в печать 16 04 2007 Формат бумаги 60x80 1/16 Бумага офисная Печать трафаретная Уел печ л 1,0 Уч-изд. л 1,0 Тираж 100 экз

Редакционно-издательский центр Рязанского государственного радиотехнического университета 390005, г Рязань, ул Гагарина, 59/1

Отпечатано в ООО «Полиграфия» г Рязань, ул Почтовая, 61

ВВЕДЕНИЕ.

1. АНАЛИЗ ОСНОВНЫХ ВОПРОСОВ СИНТЕЗА АРХИТЕКТУРЫ МНОГОПРОЦЕССОРНОЙ СЦОС.

1.1. Анализ основных тенденций развития бортовых вычислительных систем и комплексов зарубежных летательных аппаратов.И

1.2. Анализ архитектур существующих и перспективных зарубежных специализированных ВС.

1.3. Анализ архитектур модулей цифровой обработки сигналов, применяемых в зарубежных вычислительных средствах.

2. СИНТЕЗ АРХИТЕКТУРЫ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ.

2.1. Анализ основных задач, решаемых при синтезе архитектуры многопроцессорной СЦОС

2.2. Анализ особенностей типовых алгоритмов цифровой обработки сигналов.

2.3. Основные характерные особенности архитектуры СЦОС.

2.4. Синтез открытой масштабируемой архитектуры СЦОС.

2.5. Синтезированные архитектуры базовых модулей ОМА СЦОС.

3. ОПТИМИЗАЦИЯ УКЛАДКИ ГРАФОВ ПРОГРАММ ДЛЯ ЭФФЕКТИВНОГО ИСПОЛЬЗОВАНИЯ РЕГИСТРОВОЙ ПАМЯТИ ЦСП.

3.1. Архитектурно-структурная организация памяти вычислительных систем.

3.2. Эквивалентное преобразование программ.

3.3. Укладки графов программ и модели распределения загрузки регистровой памяти

3.4. Сетевая модель определения эффективной загрузки сверхбыстрой памяти ЦСП

3.5. Задача эффективной загрузки регистровой памяти ЦСП при выполнении программы группой взаимодействующих процессоров.

4. КОНКРЕТИЗАЦИЯ ПРИНЦИПОВ ФУНКЦИОНИРОВАНИЯ ОМА СЦОС И СТРУКТУРЫ ЕЕ БАЗОВЫХ МОДУЛЕЙ В ПРИВЯЗКЕ К ЦСП 1В577.

4.1. Особенности архитектуры отечественного цифрового сигнального процессора 1В577.

4.2. Конкретизация структурной схемы МОС ОМА СЦОС в привязке к архитектуре и характеристикам ЦСП 1В577.

4.3. Конкретизация структурной схемы и принципов функционирования модуля буфера данных ОМА СЦОС.

4.4. Конкретизация принципов функционирования и структурной схемы многопроцессорной СЦОС, использующей базовые модули на ЦСП 1В577.

4.5. Привязка СЦВМ «Багет-х5» и ЭВМ «Прибор 16» к ОМА СЦОС.

4.6. Сравнительные характеристики СЦВМ «Багет-55» и зарубежных ВС, решающих аналогичные задачи в современных БРЛС ЛА.

Актуальность темы. Системы цифровой обработки сигналов (СЦОС) являются составной частью изделий во многих областях: медицине, экспериментальной физике, военной технике (ВТ), гражданской авиации, и т.д.

Отличительными особенностями СЦОС являются:

- многофункциональность, например, в авионике - обработка в СЦОС сигналов систем предупреждения и обнаружения угрозы, PJIC системы борьбы с воздушными целями, PJIC системы борьбы с наземными целями и т.п.;

- многорежнмность, например, в СЦОС локационных изделий - работа с различными типами сигналов и методами их обработки, с различной частотой следования зондирующих сигналов и т.п.;

- обработка сигналов в реальном масштабе времени;

- характерные времена переключения задач или режимов порядка десятков-сотен мке;

- широкий динамический диапазон обрабатываемых сигналов (до 80-100 дБ в СЦОС изделий ВТ);

- необходимость обеспечения малых массогабарнтных характеристик, низкого энергопотребления, высокой надежности.

Наибольшее распространение в настоящее время СЦОС получили в изделиях военной техники, использующих радиоэлектронные и оптоэлектрон-ные системы и комплексы локации, радиоэлектронной борьбы и т.п.

К середине 1990-х г.г. возникла насущная необходимость разрешения следующих противоречий:

- в экономической сфере - между объективными потребностями вооруженных сил страны в новом поколении систем цифровой обработки сигналов изделий ВТ и ограниченными возможностями финансирования развития и эксплуатации изделий ВТ;

- в технической сфере - между объективно требуемым уровнем технических характеристик нового поколения СЦОС изделий ВТ и техническим уровнем предшествующего поколения систем.

В рамках существовавших архитектур функциональная специализация СЦОС изделий ВТ обусловливала необходимость заново осуществлять аппаратно-программную разработку системы для каждого нового изделия. Разработка таких СЦОС - дорогостоящий, сложный и трудоемкий процесс с типовой продолжительностью до принятия изделия на вооружение порядка 7-10 лет.

При больших массогабаритных характеристиках и энергопотреблении, отечественные СЦОС предшествующего поколения обладали пиковой производительностью порядка десятков МФлопс и реализовывали узкий круг алгоритмов. Вычисления выполнялись с фиксированной точкой, что создавало проблемы для обеспечения необходимого динамического диапазона обрабатываемых сигналов.

Типичным примером такой системы может служить программируемый процессор сигналов (ППС) Ц-200 разработки конца 1980-х г.г., используемый в СЦОС изделий ВТ в ПВО и авиационных комплексах. ППС Ц200 обладает производительностью порядка 200 млн. оп/с (7,1 млн. операций типа «бабочка» процедуры БПФ в секунду) при массе 50 кг, объеме 53 дм3 и потребляемой мощности 1,8 КВт. Удельное быстродействие ППС Ц200 равно fy о

3,77 хЮ оп/с дм , а удельное энергопотребление - 1,11x10 оп/с КВт. Формат обрабатываемых чисел - 12 разрядов с фиксированной точкой.

При требуемой к середине 1990-х г.г. производительности СЦОС изделий ВТ на уровне 1-10 ГФлопс их реализация на базе средств типа ППС Ц200 практически не возможна.

Объективной предпосылкой для возможности разрешения возникших противоречий стало появление соответствующей элементной базы с требуемым уровнем технических характеристик, в том числе - программируемых цифровых сигнальных процессоров (ЦСП). В нашей стране в настоящее время единственным серийно выпускаемым программируемым ЦСП является процессор 1В577. Обоснование выбора зарубежного аналога-прототипа для этого процессора и решение основных вопросов его разработки и воспроизводства (данные вопросы выходят за рамки диссертации) были осуществлены автором данной работы.

Исходя из выше изложенного, исходная постановка задачи в данной работе формулируется следующим образом: необходим синтез архитектуры многопроцессорной СЦОС как базиса построения унифицированного ряда специализированных вычислительных машин для использования в различных областях техники, в том числе, в перспективных изделиях ВТ. Архитектура должна была обеспечить построение СЦОС с требуемыми техническими характеристиками при минимальной стоимости н сроках разработки изделии. Работы по решению этой задачи в середине 1990-х годов в нашей стране были пионерскими.

Цель диссертационной работы. Целью данной диссертационной работы является синтез архитектуры многопроцессорной системы цифровой обработки сигналов и ее составных частей, оптимизированной под задачи изделий ВТ в привязке к отечественному ЦСП 1В577.

Основные задачи исследований. Для достижения поставленных целей потребовалось:

- выполнить анализ архитектур существующих и перспективных зарубежных специализированных вычислительных систем (ВС) в военных приложениях и основных тенденций их развития;

- выполнить анализ характерных особенностей типовых алгоритмов цифровой обработки сигналов;

- осуществить анализ основных задач, решаемых при синтезе архитектуры отечественной многопроцессорной СЦОС;

- осуществить синтез архитектуры многопроцессорной СЦОС, инвариантной к типу программируемого цифрового сигнального процессора, а также синтез архитектуры ее базовых модулей, с учетом характерных особенностей типовых алгоритмов цифровой обработки сигналов и задач, решаемых СЦОС в составе локационных изделий ВТ;

- произвести разработку методик обеспечения эффективного использования регистровой памяти процессоров системы для оптимизации программ обработки;

- осуществить анализ особенностей архитектуры ЦСП 1В577;

- осуществить конкретизацию основных принципов построения и функционирования базовых модулей СЦОС в привязке к архитектуре и характеристикам отечественного ЦСП 1В577, а также принципов построения и функционирования многопроцессорной СЦОС, использующей базовые модули на ЦСП 1В577.

Методы исследований. При решении задач данной диссертационной работы анализ материалов, предопределяющий завершенность и оптимальность синтеза архитектуры многопроцессорной СЦОС изделий ВТ, базировался на следующих положениях:

- синтез трактовался как метод научного исследования объекта, состоящий в его восприятии и построении как единого целого, в единстве и взаимной связи его частей как между собой, так и с окружением;

- термин «архитектура» трактовался в широком смысле. Согласно определению, сформулированному в стандарте ANSI/IEEE 1471, архитектура - фундаментальный способ организации системы, продиктованный ее компонентами, их взаимным отношением, а также принципами, в соответствии с которыми осуществляется ее проектирование и развитие;

- синтез архитектуры рассматривался как поиск и установление оптимального способа организации системы и оптимального построения ее составных частей с исследованием, анализом и решением комплекса вопросов, предопределяющих облик системы, принципы ее построения и функционирования как единого целого при условии достижения требуемых пользователю характеристик и свойств.

При разработке методик обеспечения эффективного использования регистровой памяти процессоров для оптимизации программ обработки были использованы сетевые модели и аппарат теории графов.

Научная новизна работы. К основным научным результатам диссертационной работы относятся:

1) Синтезированная архитектура многопроцессорной системы цифровой обработки сигналов и ее базовых модулей, характеризующаяся:

- ориентированностью на применение программируемого ЦСП, поддерживающего крупномасштабный метод распараллеливания процедуры цифровой обработки сигналов, при инвариантности к типу ЦСП;

- открытостью, базирующейся на применении стандартизованных решений;

- многошинной структурой межмодульных связей, обеспечившей необходимый и достаточный уровень предсказуемости временной диаграммы функционирования системы в реальном масштабе времени, с разделением функционального назначения шин;

- двунаправленной кольцевой сегментированной топологией информационных шин с организацией связи между соседними модулями системы по принципу «точка-точка», обеспечившей отсутствие технических ограничений на количество модулей, вводимых в состав системы и более высокую результирующую пропускную способность шин;

- использованием потокового принципа ввода и распределения первичной информации, поддерживающего многоканальность ввода;

- комплексированием в потоке первичной информации данных различных источников за счет их «цветовой» маркировки с возможностью их дальнейшего разделения по процессорам системы на проходе без участия процессоров;

- применением многомерной формы представления потока первичной информации в канале, используемой для программно управляемого распределения потока по процессорам системы на проходе без участия процессоров

- применением буферной памяти для согласования производительности процессоров и модулей системы с пропускной способностью каналов для поддержки обработки в реальном масштабе времени;

- минимизацией номенклатуры базовых функциональных модулей архитектуры до трех типов;

- поддержкой модульного принципа построения функционального программного обеспечения (ПО) при возможности использования сертифицированных библиотек стандартных, функционально завершенных программных модулей, обеспечивающих реализацию типовых алгоритмов сигнальной обработки;

- поддержкой многопроцессорной параллельной обработки сигналов при крупномасштабном методе распараллеливания вычислений с поддержкой возможности «крупноблочной» синхронизации с использованием аппарата глобальных событий:

- на уровне процессоров в модуле с возможностью организации как «слабой», так и «сильной» связи процессоров через общую память модуля,

- на уровне модулей с возможностью взаимодействия через общие памяти модулей с использованием механизма удаленного прямого доступа в память;

- поддержкой гибкого масштабирования, расширения и реконфигурации систем для соответствия текущим потребностям пользователей в течение всего жизненного цикла изделий без конструктивного изменения систем за счет программной адаптируемости систем к решаемым задачам.

2) Разработанные методики обеспечения эффективного использования регистровой памяти процессоров для оптимизации программ обработки.

Практическая ценность работы заключается:

1) в разработке на основе синтезированной автором открытой масштабируемой архитектуры (ОМА) специализированных цифровых вычислительных машин (СЦВМ) типа «Багет-х5» и «Прибор 16», обеспечивающих реализацию систем цифровой обработки сигналов в современных самолетных радиолокационных комплексах, в системах и комплексах ПВО, в гидроакустических системах и комплексах надводных кораблей (НК) и подводных лодок

ПЛ):

- при 32-разрядном формате представления обрабатываемых данных с плавающей точкой;

- при многоканальности ввода при пропускной способности канала порядка 1 Гбит/с;

- при пиковой производительности СЦВМ на уровне 1-10 ГФлопс;

- при гибкой масштабируемости, расширяемости и реконфигурации систем на всех стадиях жизненного цикла;

2) в сведении к минимуму финансовых и временных затрат на разработку исполнений СЦВМ «Багет-х5» и «Прибор-16» для новых изделий ВТ за счет возможности их проектирования путем простого набора необходимого числа модулей из базового ряда и использования библиотек функционального ПО;

3) в преемственности базовых принципов архитектуры в СЦОС нового поколения СЦВМ типа «Соло-хх», разрабатываемых в настоящее время для перспективных изделий ВТ, в том числе:

- по ориентации на ЦСП, поддерживающий крупномасштабный метод распараллеливания обработки при модульном построении функционального ПО;

- по открытости архитектуры с поддержкой модульного принципа построения аппаратуры при минимизации типов базовых функциональных модулей, с поддержкой гибкого масштабирования, расширения и реконфигурации систем за счет их программной адаптации к решаемым задачам;

- по многошинной структуре с разделенными функциями по вводу, распределению и передаче различных типов данных;

- по синхронизации вычислений с использованием аппарата глобальных событий;

- по эффективности организации связи между модулями системы по принципу «точка-точка».

Внедрение результатов диссертационной работы. Основные результаты диссертационной работы применены в современных изделиях ВТ, разработанных или разрабатываемых в ряде организаций РФ, в том числе - в

ОАО «НИИ Приборостроения им. В. В Тихомирова» (ОАО «НИИП»), г. Жуковский; ФГУП «Нижегородский научно-исследовательский институт радиотехники» (ФГУП «ННИИРТ»), г. Нижний Новгород; ФГУП «ЦНИИ «Мор-физприбор» (ОАО «Концерн «Океанприбор»), г. Санкт-Петербург. Внедрение результатов подтверждено соответствующими документами (Приложение Г).

Апробация работы. Основные результаты работы докладывались при проведении конференций по цифровой обработке сигналов, в том числе на XVIII научно-технической конференции в НИИП (г. Жуковский, 2006 г.), а также на заседаниях НТС Научно-исследовательского института системных исследований РАН, ЦНИИ «Морфизприбор», НИИП, Государственного Рязанского приборного завода и приемочных Комиссий МО РФ при рассмотрении результатов соответствующих НИР и ОКР по созданию унифицированных средств ЦВТ для МО РФ, выполнявшихся в том числе в рамках Межведомственной целевой программы «Интеграция-СВТ».

Публикации. По материалам диссертационных исследований опубликовано четырнадцать печатных работ и разработано более тридцати научно-технических отчетов и пояснительных записок по НИР и ОКР.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения, списка литературы и четырех приложений. Она изложена на 100 страницах основного машинописного текста, 29 страниц занимают приложения, содержит 30 рисунков, 3 таблицы, включает библиографию из 66 наименований. Общий объем диссертации составляет 129 страниц.

Выводы по главе 4

1. При конкретизации архитектуры МОС и МБД использованы следующие основные положения.

- архитектура базовых модулей и СЦОС ОМА в целом базируется на использовании конструктива «Евромеханика» при типоразмере платы модуля 6U.

- архитектура МОС и МБД базируется на принципах, заложенных в синтезированной архитектуре СЦОС и ее базовых модулей, изложенных в главе 2 диссертации.

2. При конкретизации архитектуры МОС эффективно использованы основные специфические особенности архитектуры и характеристик ЦСП 1В577, обеспечившие максимальную производительность и гибкость функционирования МОС.

3. При конкретизации архитектуры МБД обеспечена возможность реализации широкого многообразия вариантов программной коммутации потоков данных в программируемом коммутаторе потоков модуля для их соответствия многообразию решения конкретных задач в СЦОС.

4. Система цифровой обработки сигналов и ее УФМ (модули обработки сигналов и модули буфера данных) в составе исполнений СЦВМ «Багет - х5» и ЭВМ «Прибор 16» реализованы на базе соответствующих архитектур, синтезированных автором и конкретизированных в привязке к архитектуре и характеристикам ЦСП 1В577.

5. Согласно экспертным оценкам, типовая продолжительность выполнения ОКР с разработкой комплекта рабочей конструкторской документации конкретного исполнения СЦВМ «Багет - х5», при отсутствии необходимости решения проблемных вопросов, связанных со спецификой построения конкретного изделия ВТ, и без учета продолжительности изготовления и испытаний опытного образца, составляет один - полтора года. При этом общая продолжительность выполнения ОКР в среднем сократилась приближенно в 2-3 раза по сравнению с ранее существовавшей практикой разработки заново конкретной СЦОС для конкретного изделия ВТ.

6. Отечественные СЦОС на базе синтезированной архитектуры потенциально имеют более высокие технические показатели, чем образцы аналогичного назначения разработки середины - конца 1990-х г.г. для зарубежных ЛА.

7. СЦВМ «Багет-х5» и ЭВМ «Прибор 16», реализующие СЦОС в радиолокационных самолетных комплексах, в системах и комплексах ПВО, в гидроакустических системах и комплексах, подтвердили выполнение исходной постановки задачи по синтезу архитектуры СЦОС как базиса построения унифицированного ряда специализированных вычислительных машин для использования в различных областях техники, в том числе, в перспективных изделиях ВТ, и достижение поставленной цели диссертации - синтеза архитектуры многопроцессорной системы цифровой обработки сигналов и ее составных частей, оптимизированных под задачи изделий ВТ в привязке к отечественному ЦСП 1В577.

ЗАКЛЮЧЕНИЕ

Основным итоговым результатом работы является синтезированная архитектура многопроцессорной СЦОС, оптимизированная под задачи изделий ВТ и характеризующаяся следующими особенностями:

- применимостью для построения СЦОС в гидроакустике, радиолокации и др.;

- использованием массированного параллелизма;

- открытостью;

- использованием программируемого ЦСП;

- обработкой сигналов в реальном масштабе времени;

- предсказуемостью временной диаграммы;

- представлением обрабатываемых данных в 32-разрядном формате с плавающей точкой;

- многошинной структурой межмодульных связей с функциональным разделением шин;

- использованием потокового принципа представления информации при многомерной структуре потока и аппаратной поддержке распределения данных;

- организацией связи между соседними модулями системы по принципу «точка-точка», обеспечившей максимально возможную для данного уровня технологии пропускную способность шин;

- модульным принципом построения аппаратуры и прикладного ПО;

- сокращением номенклатуры базовых модулей до трех типов;

- широким диапазоном масштабируемости: от 4-х до 640 процессоров в реализованных системах;

- оригинальным механизмом синхронизации на основе аппарата «событий», обеспечивающим глобальное профилирование вычислительного процесса в многопроцессорной СЦОС;

Архитектура стала базисом для построения унифицированных рядов СЦВМ «Багет-55», «Багет-25» и «Прибор-16», применяемых как в разрабатываемых, так и в принятых на вооружение изделиях ВТ.

Базовые принципы синтезированной архитектуры положены в основу нового поколения СЦВМ типа «Соло-хх», разрабатываемых в настоящее время для перспективных изделий ВТ.

Исходная постановка задачи и цель данной работы достигнута: синтезирована открытая масштабируемая архитектура многопроцессорной СЦОС, оптимизированная под задачи изделий ВТ в привязке к отечественному цифровому сигнальному процессору 1В577 и ставшая базисом для построения унифицированных рядов специализированных вычислительных машин для использования в различных областях техники, в том числе, в перспективных изделиях ВТ МО РФ, при минимизации стоимости и сроков разработки изделий.

1. Aviation Week & Space Technology, 1990, V.132, N 24, p.63-65.

2. Aviation Week & Space Technology, 1988, V.129, N 9, p.65, 67.

3. Military Technology, 1990, V.14, N 4.

4. Flight International, 1990, V. 137, N 4217, p.29.

5. Flight International, 1991, V.l39, N4294, p.41-45.

6. Flight International, 1992, V.l40, N4300.

7. Interavia, 1988, V.43, N8, p.785,786,788.

8. Interavia, 1989, V.44, N12, p.l 188-1191.

9. Defence, 1990, V.21,N3, p. 101.

10. Defence, 1990, V.21, N 6, p.401.

11. Jane's Defence Weekly, 1990 May 19, p.957-959.

12. Defence Electronics, 1990, N5, p.50-54.

13. Defence Electronics, 1990, N7, p.31-40.

14. AVIONICS ARCHITECTURE DEFINITION. Joint Advanced Strike Technology Program. Version 1.0 August 1994

15. RASSP Architecture Guide. Rev.C April 1995.

16. John Keller. Parallel-processing computers move into embedded VME arena. Military @Aerospace ELECTRONICS. 1996.V.7, №2

17. Honeywell looks to Alacron for high-performance computing. Military @Aerospace ELECTRONICS 1997.V.8, №3

18. John McHale. Ariel products open architecture DSP board with Shark. Military @Aerospace ELECTRONICS. 1997.V.8, №3

19. Kelly Sewell. Not all octal DSP boards are created equal. Military @Aerospace ELECTRONICS. 1996.V.7, №11, page.8

20. John Keller. CSPI, Myricom unlesh new multiprocessing interconnect. Military @Aerospace ELECTRONICS. 1996.V.7, №11, page. 6

21. John Rhea. VME provides a modular DSP architecture. Military @Aerospace ELECTRONICS. 1996.V.7, №11, page 14

22. John Keller. The Big Three: how to make the right choice in high-end DSPs. Military @ Aerospace ELECTRONICS. 1996. v.7, №3, p. 12

23. Голд Б., Рэйдер Ч. Цифровая обработка сигналов. М., Сов. Радио, 1973. 367 с.

24. Ван Трис Г. Теория обнаружения, оценок и модуляции.

25. Том 3. Обработка сигналов в радио- и гидролокации и прием случайных гауссовых сигналов на фоне помех. М., Сов. радио, 1977. 743 с.

26. Оппенгейм Р., Шафер М. Цифровая обработки сигналов. М., Мир, 1978.

27. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., Мир, 1978.848 с.

28. Рабинер Л., Шафер Р. Цифровая обработка речевых сигналов. М., радио и связь, 1981.495 с.

29. Цифровые фильтры и устройства обработки сигналов на интегральных микросхемах. Под ред. Б. Ф. Высоцкого. М., радио и связь, 1984. 213 с.

30. Кузьмин С. 3. Основы проектирования систем цифровой обработки радиолокационной информации. М., Радио и связь, 1986. 351 с.

31. Радиолокационные станции с цифровым синтезированием апертуры антенны. Под ред. В. Т. Горяинова. М., Радио и связь, 1988.

32. Уидроу Б., Стирнз С. Адаптивная обработки сигналов. М., Радио и связь, 1989. 440 с.

33. Сергиенко А.Б. Цифровая обработка сигналов. Изд. Дом «Питер», 2003. 603 с.

34. Вопросы перспективной радиолокации. Под редакцией А. В. Соколова. М., Радиотехника, 2003. 508 с.

35. Цифровая обработки сигналов в РСА. Под редакцией Е. Ф. Толстова. ВА войсковой ПВО ВС РФ, Смоленск, 2005. 323 с.

36. Сборник докладов XVIII научно-технической конференции. ОАО «НИИП им. В. В. Тихомирова», Жуковский, 2005. 535 с.

37. Григорьев JI.H., Алексеев С.Д. Цифровой автоматический компенсатор помех. Труды 1-й Международной конференции «Цифровая обработка сигналов и ее применения», т. 4, стр.58. М., 1998.

38. Бобров Д.Ю. и др. Многопроцессорное устройство цифровой обработки сигналов. Труды 1-й Международной конференции «Цифровая обработка сигналов и ее применения», т. 4, стр. 121. М., 1998.

39. Коваленко Е.И., Маркович И.И. Алгоритм цифровой доплеровской фильтрации радиолокационных сигналов. Труды 1-й Международной конференции «Цифровая обработка сигналов и ее применения», т. 3, стр. 53. М., 1998.

40. Справочник по радиолокации. Том 4. Под ред. Сколника М. М., «Сов. Радио», 1978. 374 с.

41. Справочник по радиолокации. Том 2. Под ред. Сколника М. М., «Сов. Радио», 1978.406 с.

42. Реутов А.П. и др. Радиолокационные станции бокового обзора. М., «Сов. Радио», 1970.360 с.

43. Kelly Sewell. VITA offers formula to track COTS-caused obsolescence. Military @Aerospace ELECTRONICS. 1997.V.8, №143. Corrections

44. Яковлев Ю.С. Память распределенных компьютерных систем. Особенности архитектурно-структурной организации и применения // Кибернетика и системный анализ. 2003. № 5. 165-180 с.

45. Воеводин В.В., Воеводин Вл.В. Параллельные вычисления. СПб: БХВ-Петербург, 2002. 600 с.

46. Касьянов В.Н., Евстигнеев В.А. Графы в программировании: обработка, визуализация и применения. СПб: БХВ-Петербург, 2003. 1104 с.

47. Янов Ю.И. О логических схемах алгоритмов // Проблемы кибернетики. М.: Физмат, 1958. Выпуск 1. 75-127 с.

48. Ершов А.П. Об операторных схемах Янова // Проблемы кибернетики. М.: Наука, 1967. Выпуск 20. 81-200 с.

49. Криницкий Н.А. Равносильные преобразования алгоритмов и программирование. М.: Советское радио. 1970.

50. Калужнин JI.A. Об алгоритмизации математических задач // Проблемы кибернетики. М.: Физмат, 1959. Выпуск 2. 51-67 с.

51. Лавров С.С. Об экономии памяти в замкнутых операторных схемах // Журнал вычислительной математики и матфизики. 1961.Т1. № 4. 687-701 с.

52. Ершов А.П. Об операторных схемах над общей и распределенной памятью // Кибернетика. 1968. № 4. 63-71 с.

53. Корячко В.П., Курчидис В.А. Об укладке графов программ // АН СССР. Техническая кибернетика. 1979. № 6. 129-136 с.

54. Корячко В.П. Конструирование микропроцессорных систем контроля радиоэлектронной аппаратуры. М.: Радио и связь, 1987. 160 с.

55. Корячко В.П., Першин А.С. Модель определения эффективной загрузки сверхбыстрой памяти вычислительной системы. // Рязань: Вестник РГРТУ, вып. 19, 2006.

56. Корячко В.П. Микропроцессоры и микроЭВМ в радиоэлектронных средствах. М.: Высшая школа, 1990. 407 с.

57. Першин А.С., Скворцов С. В. Распределение регистровой памяти в системах параллельной обработки данных.// Системы управления и информационные технологии: Н-т журнал, Вып. 1(27), 2007.- С.65-69.

58. Новиков Ф.А. Дискретная математика для программистов. СПб.: Питер, 2001.304 с.

59. Данциг Д.Б., Гофман А.Дж. Теорема Дилворта о частично упорядоченных множествах // Линейные неравенства и смежные вопросы. М.: Изд-во лит. на иностр. яз., 1959. 311 -317 с.

60. ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

61. Бобков С.Г., Канцеров В.А., Першин А.С. и др. Система фильтрации информации с вершинного детектора на основе дрейфовых камер. // ИФВЭ 83-84 ОНФ г. Серпухов, 1983. 13 стр. Разработан процессор предварительной фильтрации.

62. Бобков С.Г., Канцеров В.А., Першин А.С. Электронная система поиска частиц с временем жизни 1.0,1 пс // Приборы и техника эксперимента №1 1986 г, стр.59.63. Структурная схема и архитектура процессора.

63. Канцеров В.А., Першин А.С. VME Магистраль нового поколения // Микропроцессорные средства и системы , 1987, №5, стр. 47.

64. Канцеров В.А., Першин А.С. и др. Программируемый генератор сигналов произвольной формы // Приборы и техника эксперимента №3 1987 г, стр.93.96. Принцип функционирования и блок схема.

65. Першин А.С. Программируемые процессоры сигналов. // М: РАН. Научный Совет по комплексной проблеме «Кибернетика». 1996.- 13С.

66. Першин А.С., Шадский А.Г. «Устройство приоритетного прерывания». // Авторское свидетельство №1793440 от 30 мая 1990г.

67. Бетелин В.Б., Капустин Г.И., Першин А.С. и др. Цифровой вычислительный комплекс для обработки сигналов в гидроакустических системах // Патент РФ №2207620 от 03.11.2001 г