автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Разработка моделей и алгоритмов верификации в САПР высокоразрядных СБИС спектрального анализа

На правах рукописи

БАШКИРОВ Алексей Викторович

РАЗРАБОТКА МОДЕЛЕЙ И АЛГОРИТМОВ ВЕРИФИКАЦИИ В САПР ВЫСОКОРАЗРЯДНЫХ СБИС СПЕКТРАЛЬНОГО АНАЛИЗА

Специальность 05.13.12 - Системы автоматизации проектирования

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Воронеж - 2006

Работа выполнена в Воронежском государственном техническом университете

Научный руководитель доктор технических наук, профессор

Муратов Александр Васильевич

Официальные оппоненты: доктор технических наук

Белецкая Светлана Юрьевна;

кандидат технических наук Керков Владимир Георгиевич

Ведущая организация Воронежский Институт МВД РФ

Защита состоится 8 декабря 2006 г. в 13 00 часов в конференц-зале на заседании диссертационного совета Д 212.037.03 Воронежского государственного технического университета по адресу: 394026, Воронеж, Московский просп., 14.

С диссертацией можно ознакомиться в библиотеке Воронежского государственного технического университета.

Автореферат разослан 8 ноября 2006 г.

Ученый секретарь диссертационного совета

Родионов О.В.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы. Наступление эры глубоко-субмикронных СБИС размерностью в миллионы условных вентилей делает неизбежными большие перемены в среде средств автоматизированного проектирования. Разрыв между технологическими возможностями, которые могут быть реализованы в кремнии, и современными средствами САПР продолжает возрастать. Требуется новое поколение САПР, способное удовлетворить требованиям более быстрого и одновременно более точного анализа в нанометровых (глубоко-субмикронных) проектах.

За прошедшие 10 лет способность генерировать все большее число вентилей за меньшее время увеличивалась экспоненциально. Однако весь остальной маршрут проектирования менялся очень медленно.

Разработка и верификация СБИС модуля быстрого преобразования Фурье высокой разрядности с применением современных САПР является наиважнейшей задачей. Эффективность работы пассивной радиолокации можно повысить за счет применения более совершенных систец антенных приемников всевозможных излучений, а также за счет более совершенных систем обработки принятого сигнала. Наиболее перспективной и актуальной на данный момент выглядит возможность повышения эффективности пассивной радиолокации за счет улучшения обработки цифрового сигнала посредством разложения сигнала в спектр при помощи быстрого преобразования Фурье.

Несмотря на тот факт, что пассивная радиолокация обладает меньшей эффективностью по сравнению с активной, так как нет облучения изучаемого пространства, а лишь прием и обработка излучений летящих объектов, а также огромного множества атмосферных помех, пассивная радиолокация является наиболее перспективной, так как обладает стопроцентной неуязвимостью для средств подавления противника.

Исходя из вышесказанного актуальность темы определяется необходимостью моделирования и . алгоритмизации верификационного окружения сложно-функционального (СФ) модуля быстрого преобразования Фурье (БПФ) на 256К точек, предназначенного для систем пассивной радиолокации, а также проектирования тестов, тестовых векторов и последовательностей, используемых при проведении верификации модуля в ведущих промышленных САПР верификации таких, компаний, как Cadence Design Systems, Inc. и Mentor graphics Inc. ..., ... = , ■,

. Цель и задачи исследования. Целью диссертационного исследования является разработка моделей, алгоритмов и программного комплекса

функциональной верификации устройства быстрого преобразования Фурье высокой разрядности, позволяющего повысить качество выпускаемой продукции, а также сократить затраты времени на выполнение полноценной верификации. Для достижения поставленной цели необходимо решить ряд задач, которые в себя включают:

• достижение высокой производительности;

• совместимость со всеми средствами проектирования, работающими в стандарте IEEE - 754;

• отсутствие жестких ограничений на размерность проекта (количество приборов, плотность и размеры топологии);

• настройка на любые технологии изготовления;

• простота и удобство языка описания технологических файлов;

• верификация параметров приборов;

• быстрый и удобный доступ к информации о сравниваемых схемах и к результатам сравнения;

• высокая степень локализации ошибок;

• возможность экстракции схемы на уровне логических моделей;

• усовершенствованная система управления генерацией тестов;

• генерация тестов должна обеспечивать возможность их повторного использования в других проектах, сокращая затраты на написание тестов;

Для решения этих задач необходимо:

- провести анализ возможных типов функциональной реализации и построения модуля быстрого преобразования Фурье высокой разрядности;

- провести анализ систем и средств проведения функциональной верификации на различных этапах создания проекта;

- разработать математические модели функциональной верификации и создания тестовых последовательностей (векторов) для отдельных блоков и всего БПФ в целом;

- осуществить разработку алгоритмов функционального тестирования устройства быстрого преобразования Фурье высокой разрядности;

разработать верификационное окружение модуля быстрого преобразования Фурье на 256К точек, с обоснованием технических решений, выбранных для реализации программного комплекса.

Методы исследования. При выполнении работы использованы методы алгоритмического моделирования интегральных микросхем (ИМС), элементы теории оптимизации обработки и математического моделирования цифрового сигнала, элементы теории чисел с плавающей арифметикой, автоматизированного проектирования, элементы теории верификации

сложных систем на кристалле. При разработке программных средств применялись методы системного программирования.

Научная новизна. В работе получены следующие результаты, характеризующиеся научной новизной:

математические модели тестирования БПФ высокой разрядности и входящих в его состав отдельных модулей, позволяющие на их основе сгенерировать тестбенчи, обеспечивающие наиболее полное покрытие верификационными тестами VHDL модели БПФ;

разработано алгоритмическое обеспечение функционального тестирования устройства быстрого преобразования Фурье высокой разрядности, которое позволяет осуществить наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули и свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня, перед переходом на следующие этапы проектирования — синтез, реализацию и трассировку;

разработанные алгоритмы тестирования отдельных блоков и всего БПФ в целом используют сочетание формализованной методики с применением технологий моделирования;

предложена методика применения нетрадиционного показателя полноты верификации проекта. Применен механизм так называемых "утверждений" (assertions).

Практическая ценность. На основе предложенных моделей и алгоритмов разработан программный комплекс, позволяющий производить структурную, поэлементную или всеобщую верификацию БПФ высокой разрядности посредством автоматизированного создания тестовых векторов (тестбенчей) и сравнения отклика на них с эталонными данными с ведением протокола в реальном времени, что исключает участие человека. Использование этого программного комплекса позволяет заметно ускорить процесс верификации высокоразрядных, сложных сверхбольших интегральных схем, систем на кристалле, программируемых логических интегральных схем и других проектов нанотехнологий, а также выявлять ошибки на ранних стадиях проектирования, быстро и безошибочно по протоколу определять точное местоположение дефектного модуля любого уровня разукрупнения, а также проводить верификацию без постоянного участия человека.

Внедрение результатов работы. Результаты проведенных исследований использовались при выполнении хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенных со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ

ЭЛЕКТРОНИКА», а также в ГБ НИР 2000.17 «Проектирование и технология электронных средств», выполненной на кафедре КИПРА ВГТУ. Основные положения диссертации в виде автоматизированного программного комплекса внедрены в ОАО «ВИДЕОФОН» г. Воронеж.

Апробация работы. Основные положения и результаты диссертационной работы докладывались и обсуждались на следующих конференциях, совещаниях и семинарах:

международной конференции «Системные проблемы надежности, качества, информационных и электронных технологий» (Сочи 2004, 2005, 2006);

всероссийской научно-технической конференции молодых ученых «Современные проблемы радиоэлектроники» (Красноярск, КГТУ, 2004, 2005,2006);

научно-технических конференциях Воронежского государственного технического университета в 2004, 2005 и 2006 годах.

Публикации: основные результаты диссертации опубликованы в 13 научных работах, в том числе 1 — в изданиях, рекомендованных ВАК РФ. В работах, опубликованных в соавторстве, лично соискателю принадлежит: в /1/ - алгоритмы верификации БПФ; /2,3/ - выбор методов бездефектного производства РЭС; в /5, 10, 12, 13/ - математические модели модулей, входящих в состав БПФ; /4, 11/ - оценка эффективности БПФ при вычислении дискретного преобразования Фурье в системах пассивной радиолокации; /7, 8/ - математические модели виртуальных прототипов и анализ эффективности применения общего языка описания аппаратуры.

Структура н объем работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка использованных источников, включающего 103 наименования, И приложений. Основная часть работы изложена на 136 страницах, содержит 46 рисунков и 10 таблиц.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обосновывается актуальность работы, дана ее краткая характеристика, показаны основные пути решения поставленных задач.

В первой главе работы рассмотрены быстрые алгоритмы, позволяющие увеличить скорость и производительность вычисления дискретного преобразования Фурье. Дается сравнение характеристик наиболее оптимальных алгоритмов преобразования Фурье.

Проанализированы современные средства оптимального моделирования и синтеза при проектировании СБИС. Рассмотрены

методологии автоматизированного проектирования больших и сверхбольших интегральных схем при бездефектном производстве.

Произведен анализ и выбор лингвистического обеспечения, характеризующегося достаточно гибкими описательными способностями для реализации преимуществ нисходящего проектирования, включающего в себя языки описания аппаратуры (ЯОЛ), позволяющие создавать адекватные модели проектируемых устройств и эффективно выполнять соответствующее имитационное моделирование, обладая при необходимости независимостью от конкретных аппаратных структур.

Дано обоснование применения в процессе создания верификационного окружения языка VHDL (VHSIC Hardware Description Language). Он разрабатывался как язык описания аппаратуры для высокоскоростных интегральных схем.

Язык VHDL обеспечивает высокоуровневую абстракцию описания аппаратных средств благодаря наличию как множества предопределенных типов данных, так и возможности создавать пользовательские, иерархически организованные, типы данных на основе базовых, заложенных в языке. Благодаря вышеперечисленным возможностям и тому, что язык VHDL легко воспринимается как программными средствами,так и человеком, он может использоваться на этапах проектирования, верификации, синтеза и тестирования аппаратуры, для передачи проектных данных, модификации и сопровождения проекта. В настоящее время он используется для работы с вычислительными системами (ВС) любого уровня сложности - микросхема, плата, блок, устройство, ЭВМ, комплекс.

Существует два подхода к решению проблемы верификации. Первый предполагает усовершенствование самих средств верификации. Современные средства должны обеспечивать верификацию во всех возможных областях. Это - имитационное моделирование, аппаратная эмуляция, программно-аппаратная верификация, аналоговое, цифровое и смешанное моделирование, причем в идеальном случае с возможностью взаимодействия всех областей между собой.

На рис. 1 показан традиционный маршрут нисходящего проектирования СБИС и систем на кристалле (СнК).

Средства верификации должны поддерживать все стандартные языки проектирования и верификации - VHDL, Verilog, VHDL-AMS, Verilog-A, Spice, С, С++, SystemC, SystemVerilog, MATLAB, PSL assertions и др. Второй подход заключается в изменении самой методики верификации, а именно — в переносе соответствующих процедур верификации на более ранние этапы проектирования. В работе применен новый подход к процессу верификации,

который заключается в создании системных тестов, моделировании на уровне транзакций, верификации интерфейсов различных подсистем одновременно с их проектированием, т.е. возможности верификации системы, отдельные блоки которой представлены на разных уровнях абстракции. Чаще всего оптимальное решение заключается в комбинации обоих названных подходов.

Рис. 1. Традиционный маршрут проектирования и верификации

СБИС и СнК

Если мы имеем дело, как в данном случае, с уже разработанной моделью RTL уровня, перенесение процедур верификации на более ранние этапы проектирования не представляется возможным. Также не представляется возможным использование assertions-based методологии, поэтому методологией верификации следует выбрать использование модели "черный ящик".

При выборе алгоритмов и математических моделей для разрабатываемого программного комплекса автор руководствовался следующими требованиями:

- алгоритмы должны обеспечивать высокое покрытие верифицируемого кода, поскольку это один из главных показателей качества верификации;

модели должны обладать достаточной адекватностью и универсальностью;

- алгоритмы и модели должны быть экономически оправданы с точки зрения затрат времени и средств на их реализацию;

высокое быстродействие, так как для полной верификации устройств на плавающей арифметике стандарта IEEE-754 необходим прогон порядка 10 млн тестовых векторов;

независимость от среды моделирования, поддержка верификационных платформ основных производителей.

Оценка эффективности процесса функциональной верификации осуществляется по следующим основным критериям:

- время прогона тестов, а следовательно, временные затраты команды верификации;

- полнота покрытия верифицируемого кода;

- соответствие спецификации верхнего уровня;

- соответствие протоколов, реализаций шин, вычислительных блоков стандартам;

- возможность использования окружения для тестирования моделей разных уровней абстракции (например, одновременное тестирование ESL, RTL, gate level моделей).

Во второй главе сформирована структура процесса нисходящего функционально-логического проектирования устройства быстрого преобразования Фурье высокой разрядности. Поэтапное моделирование и аппаратурная реализация с описанием принципа работы и RTL кодом представлены в приложении.

Предложены математические модели создания тестовых последовательностей для верификации, входящих в состав модуля быстрого преобразования Фурье высокой разрядности.

Классическая стратегия тестирования цифровых схем основана на формировании тестовых последовательностей, позволяющих обнаруживать заданные множества их неисправностей. Для реализации генератора тестовой последовательности желательно использовать простейшие методы, позволяющие избежать сложной процедуры их синтеза, что позволяет повысить качество проверки и предоставляет возможность многократного использования одного программного кода. К ним относится алгоритм формирования всевозможных тестовых наборов, то есть полного перебора двоичных комбинаций. В результате применения подобного алгоритма генерируются счётчиковые последовательности; формируются псевдослучайные тестовые последовательности; формируются случайные тестовые наборы с требуемыми вероятностями единичного и нулевого символов по каждому входу цифровой схемы. Основным свойством данного алгоритма является то, что в результате его применения воспроизводятся последовательности очень большой длины.

БПФ состоит из двух параллельно работающих блоков «бабочки», которые, в свою очередь, состоят из умножителя, сумматора и блока изменения знака числа, который меняет знак числа на противоположный, если число не равно нулю.

Предложена модель создания тестбенча умножителя и сумматора, создания тестбенча проверки адекватности функционирования модели ОЗУ и ПЗУ. Разработанные модели создания системных тестов позволяют проводить моделирование на уровне транзакций, верификацию интерфейсов различных подсистем одновременно с их проектированием, т.е. возможность верификации системы, отдельные блоки которой представлены на разных уровнях абстракции. Чаще всего оптимальное решение заключается в комбинации обоих названных подходов.

Создание тестбенча умножителя и сумматора

Для создания тестбенча умножителя необходимо сгенерировать стимулы на основе файла тестовых векторов, создать файл протокола, отражающий различия в функционировании модели умножителя с эталонной реализацией умножителя 1ЕЕЕ-754.

Для расчетов создания тестов используются числа с плавающей точкой, это позволяет избежать переполнения и увеличить точность расчетов.

Соответствие входных и выходных комплексных чисел сумматора и умножителя будем генерировать по следующим формулам:

С = А + B*W;

D= А — B*W.

Комплексные числа представляются следующим образом:

А = а, + ja2;

В = bi+jb2;

W = W| + jw2;

C = c(+jc2;

D = d,+ jd2; c,= a, + (b!*w, -b2w2); c2= a2 + (bi*w2 + b2wi); dj= ai - (b^Wi - b2w2); d2= a2 - (bi\v2 + b2wj).

Из формул видно, что (b|Wt - b2w2) и (b]W2 + Ь2\у0 повторяются, поэтому можно использовать одну тестовую последовательность для тестирования однотипных блоков, которые в модуле БПФ повторяются.

При реализации всей схемы полного сумматора был принят как основной базовый элемент сумматор, типовая схема которого построена на базовых элементах И и ИЛИ. Математическое описание модели тестовой последовательности описывается формулой

S = а - b ■ (pi) + а-Ь■ {р 1) + а ■ Ъ ■ (pi) + а-Ь- (pi) ; р2 = а-Ь + а- (р\) + Ъ ■ (pi).

В третьей главе разработано алгоритмическое обеспечение функционального тестирования. За основу взят стандарт IEEE-754 для вычислительных устройств на арифметике с плавающей точкой, который в настоящее время является общепринятой нормой. Умножители и сумматоры разработанного ранее (в рамках хоздоговорных работ № 1/05 от 01 апреля 2005 года, которые были заключены со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ ЭЛЕКТРОНИКА») модуля БПФ высокой разрядности, построены на принципах совместимости с IEEE-754.

Разработанные алгоритмы тестирования отдельных блоков и всего БПФ в целом позволяют в процессе тестирования достичь оптимальных результатов благодаря сочетанию формализованной методики с применением технологий моделирования.

При этом учитывались следующие критерии оптимальности:

- производительность;

- применение механизма assertions;

- совместимость со всеми средствами проектирования, работающими в стандарте 1ЕЕЕ - 754;

- отсутствие жестких ограничений на размерность проекта (количество приборов, плотность и размеры топологии);

- настройка на любые технологии изготовления;

- простота и удобство языка описания технологических файлов;

- верификация параметров приборов;

- быстрый и удобный доступ к информации о сравниваемых схемах и к результатам сравнения;

- высокая степень локализации ошибок;

- возможность экстракции схемы на уровне логических моделей;

- усовершенствованная система управления генерацией тестов;

- генерация тестов должна обеспечивать возможность их повторного использования в других проектах, сокращая затраты на написание тестов;

Ключевым разработанным алгоритмом является алгоритм работы генератора тестовых последовательностей.

Алгоритм работы генератора тестовых последовательностей представлен на рис. 2. Программа - генератор тестовых последовательностей представляет собой консольное приложение, поэтому все входные данные передаются ей как аргументы командной строки (пункт 1), которые перед использованием необходимо соответствующим образом обработать, что в случае 1Ж1Х-систем обеспечивается предоставляемыми операционной системой вспомогательными функциями. Затем производится генерация тестовых последовательностей на основе работы о тестировании вычислительных модулей, совместимых с 1ЕЕЕ-754 на основе теории чисел, после чего генерируются случайные тестовые векторы, и завершается генерация вставкой предопределенных тестовых последовательностей, тестирующих крайние режимы работы вычислительных модулей на плавающей арифметике одинарной точности (пункты 3, 6, 7). После чего в зависимости для какой операции (сложение или умножение) производится генерация векторов (пункт 2) с помощью функций библиотеки ¡еее754Поа1, программно вычисляются эталонные результаты для тестовых пар (пункты 4 и 5 соответственно для умножения и сложения). Следующим действием является проверка эталонных результатов на модуле арифметики с плавающей точкой ЭВМ в цикле (пункты 8, 9, 10, 11, 12), и только в случае совпадения с эталонными тестовые триады сохраняются в файл тестовых векторов.

В четвертой главе на основе ранее предложенных математических моделей и алгоритмов разработан программный комплекс, обеспечивающий верификацию и создание тестового окружения, которое осуществляет наиболее полное покрытие верификационными тестами УГГОЬ модели БПФ

Г"' г л.

ч 'Суммирование

« "х"

| Вычисления i : ! эталонных ' ' результатов i | | программно нв : I основе ¡eee754fbat

1_______

Вычисление эталонных результатов программно на основе ieee7S4float

! | Проверка

i > результата на

] I аппратной

\ | арифметике

Совпадают

' Г'

I

..' Обработка данных командной ' строки

Генерация тестовых ■ последовательностей нв основе теории чисел I

I

_____1___

Генерация тестовых последовательностей j на основе случайных

1 J

7

I Генерация тестовых ,последовательностей [ для тестирования на

совместимость с | IEEE-754

.к

. 2 I

_____Л______

Сохранение последователь ности в файл

JL...

I Файл протокола I

Запись ошибки в протокол

,_______»________

! Файл тестовых ; векторов

j«0;N>j;j++ U--------

i

.Л___

[ Конец

Рис. 2. Алгоритм работы генератора тестовых последовательностей

и ее субмодули и позволяет свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня перед переходом на следующие этапы проектирования - синтез, реализацию и

трассировку. Также комплекс позволяет произвести верификацию проекта на логическом уровне и оценить разницу в его поведении с проектом на RTL уровне при моделировании.

Главным фактором в выборе платформы при построении тестового окружения является поддержка этой платформы выбранной средой моделирования. Т.е. наиболее предпочтительной с этой точки зрения операционной системой является Sun Solaris 8 для архитектуры SPARC, поскольку именно эта платформа является наиболее поддерживаемой ведущими производителями САПР микроэлектроники, такими как Cadence Design Systems Inc., Synopsys Inc. и Mentor Graphics Corp.

При выборе среды моделирования руководствовались следующими основными требованиями:

- высокое быстродействие;

- поддержка необходимых языков описания моделей разного уровня абстракции;

- поддержка необходимой платформы.

Этим требованиям удовлетворяют несколько продуктов от ведущих производителей САПР микроэлектроники, такие как Mentor Graphics Modelsim, Synopsys VCS, Cadence Incisive Unified Simulator. Т.е. выбор конкретного продукта определяется уже экономическими мотивами.

При разработке тестового окружения был использован Incisive Unified Simulator от Cadence, краткое описание характеристик которого представлено далее.

Incisive Unified Simulator - это ядро верификационной платформы Cadence. Это также первый симулятор со встроенной поддержкой Verilog, SysteniVerilog, VHDL, SystemC®, SystemC Verification Library, PSL, SVA и OVL. Благодаря динамической проверке assertions, полной поддержке уровня транзакций, HDL анализу, унифицированной генерации тестов и опциональному аппаратному ускорителю, платформа Incisive предоставляет наиболее быстрое и эффективное решение для верификации субмикронных ИС.

Разработанное программное средство в автоматическом режиме производит генерацию тестовых последовательностей для модуля БПФ, для умножителей и сумматоров на плавающей арифметике. Затем сгенерированные тестовые последовательности подаются в качестве стимулов на входные интерфейсы модуля на тестировании, а результаты на выходе сравниваются с эталонными, которые вычислены программным путем. Все расхождения протоколируются в специальный файл-лог. Запуск

MATLAB

Библиотека плавающей арифметики ( ieee754flo3t . ,'

Генераторы тестовых - последовательностей

Ж

1

Системная алгоритмическая модель модуля БПФ на 256 К точек .

Файл тестовых векторов .

: Intel hex образ ; ПЗУ(коэффициен1ы)

Эталонный тестовый j спектр I

Среда моделирования

Генератор front-end модели ПЗУ.

Тестбенч

RTL модель -■■■■ модуля БПФ на 256К точек .:.•■

Файл протокола

. j Front-end модель:

• V- ■;.:'■ ПЗУ

Рис, 3. функциональная схема тестового окружения модуля БПФ

симуляции осуществляется путем исполнения скриптов автоматизации BASH (наиболее распространенная в настоящее время версия Unix shell). Это обеспечивает многократный прогон тестов без непосредственного участия человека.

Функциональная схема тестового окружения для верификации модуля БПФ на 256К точек представлена на рис. 3. Сгенерированный в MATLAB файл тестовых векторов считывается системной моделью модуля БПФ на 256К точек, которая производит его преобразование в эталонный спектр и дамп файл использованных при преобразовании коэффициентов.

Из дампа с помощью генератора front-end модели создается модель ПЗУ, которая затем подключается к RTL модели БПФ на 256К точек.

Затем производится моделирование RTL модели, при котором в качестве входных данных выступает исходный файл временной функции, после чего тестбенч производит сравнение данных, полученных в RTL модели, с эталонным спектром, протоколируя различия в специальный текстовый файл. Разработанные средства верификации поддерживают все стандартные языки проектирования и верификации - VHDL, Verilog, VHDL-AMS, Verilog-A, Spice, С, С++, SystemC, System Verilog, MATLAB, PSL assertions и др.

В заключении представлены основные результаты диссертационной работы.

В приложениях приведен процесс проектирования модуля быстрого преобразования Фурье на 256К слов с применением разработанного верификационного окружения в RTL коде, с использованием языка описания аппаратуры VHDL, с использованием стандарта IEEE - 754.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Выбранные алгоритмы и математические модели для разрабатываемого программного комплекса соответствуют следующим требованиям:

- алгоритмы обеспечивают высокое покрытие верифицируемого кода, поскольку это один из главных показателей качества верификации;

- модели обладают достаточной адекватностью и универсальностью;

- алгоритмы и модели экономически оправданы с точки зрения затрат времени и средств на их реализацию;

- высокое быстродействие, так как для полной верификации устройств на плавающей арифметике стандарта IEEE-754 необходим прогон порядка 10 млн тестовых векторов;

14

- независимость от среды моделирования, поддержка верификационных платформ основных производителей.

2. Сформирована структура процесса нисходящего функционально-логического проектирования устройства быстрого преобразования Фурье высокой разрядности. Поэтапное моделирование и аппаратурная реализация с описанием принципа работы и RTL кодом представлены в приложении.

3. Предложены математические модели создания тестовых последовательностей для верификации, входящих в состав модуля быстрого преобразования Фурье высокой разрядности, отдельных модулей.

4. Разработано алгоритмическое обеспечение функционального тестирования. За основу взят стандарт IEEE-754 для вычислительных устройств на арифметике с плавающей точкой, который в настоящее время является общепринятой нормой. Умножители и сумматоры, входящие в состав разработанного ранее (в рамках хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенных со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ ЭЛЕКТРОНИКА») модуля БПФ высокой разрядности, построены на принципах совместимости с IEEE-754.

5. Разработанные алгоритмы тестирования отдельных блоков и всего БПФ в целом позволяют в процессе тестирования достичь оптимальных результатов благодаря сочетанию формализованной методики с применением технологий моделирования.

При этом учитывались следующие критерии оптимальности:

- производительность;

- применение механизма assertions;

- совместимость со всеми средствами проектирования, работающими в стандарте ШЕЕ — 754;

- отсутствие жестких ограничений на размерность проекта (количество приборов, плотность и размеры топологии);

- настройка на любые технологии изготовления;

- простота и удобство языка описания технологических файлов;

- верификация параметров приборов;

- быстрый и удобный доступ к информации о сравниваемых схемах и к результатам сравнения;

- высокая степень локализации ошибок;

- возможность экстракции схемы на уровне логических моделей;

- усовершенствованная система управления генерацией тестов;

- генерация тестов должна обеспечивать возможность их повторного использования в других проектах, сокращая затраты на написание тестов.

6. На основе ранее предложенных математических моделей и алгоритмов разработан программный комплекс, обеспечивающий верификацию и создание тестового окружения, которое осуществляет наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули и позволяет свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня перед переходом на следующие этапы проектирования — синтез, реализацию и трассировку. Также комплекс позволяет произвести верификацию проекта на логическом уровне и оценить разницу в его поведении с проектом на RTL уровне при моделировании.

Основные результаты диссертации опубликованы в следующих работах:

Публикации в изданиях, рекомендованных ВАК РФ

1. Башкиров A.B. Разработка средств верификации при автоматизированном проектировании преобразователей Фурье высокой разрядности / A.B. Башкиров, A.B. Муратов // Вестник Воронеж, гос. техн. ун-та. - 2006. - Т.2 - №8 - С. 66-67.

Статьи

2. Башкиров A.B. Вопросы повышения надежности радиоэлектронной аппаратуры с помощью проведения тренировочных испытаний / A.B. Башкиров, A.B. Муратов, В.А. Муратов // Системные проблемы надежности, качества, информационных и электронных технологий: материалы междунар. конф. и Российской науч. школы. -М.: Радио и связь, 2004. С. 5759.

3. Структура модуля быстрого преобразования Фурье на 256К точек, применяемого для пассивной радиолокации / A.B. Башкиров, Ю.В. Дьячков, A.B. Муратов, В.А. Муратов // Системные проблемы надежности, качества, информационных и электронных технологий: материалы X междунар. конф. и Российской науч. школы. —М.: Радио и связь, 2005. Ч. 3. С. 73-75.

4. Башкиров A.B. Анализ объекта проведения отбраковочных испытаний / A.B. Башкиров, Ю.В. Дьячков, A.B. Муратов // Современные проблемы радиоэлектроники: сб. науч. тр. Красноярск: ИПЦ, 2005. .С. 325327.

5. Башкиров A.B. Проектирование структуры ячейки памяти оперативного запоминающего устройства статического типа на 256К слов / A.B. Башкиров, A.B. Муратов A.A. Пирогов // Системные проблемы надежности, качества, информационных и электронных технологий:

материалы междунар. конф. и Российской науч. школы. —М.: Радио и связь, 2006. Т. 1.4. 4. С. 12-14.

6. Башкиров A.B. Быстрое преобразование Фурье — как возможный путь повышения эффективности пассивной радиолокации / A.B. Башкиров // Системные проблемы надежности, качества, информационных и электронных технологий: материалы междунар. конф. и Российской науч. школы. -М.: Радио и связь, 2006. Т.1. Ч. 4. С. 34-38.

7. Башкиров A.B. Модели использования функциональных виртуальных прототипов / A.B. Башкиров, В.Г. Небогин // Системные проблемы надежности, качества, информационных и электронных технологий: материалы междунар. конф. и Российской науч. школы. -М.: Радио и связь, 2006. Т. 1. Ч. 4. С. 38-42.

8. Башкиров A.B. Новый подход к функциональной верификации / A.B. Башкиров, И.А. Суворин // Системные проблемы надежности, качества, информационных и электронных технологий: материалы междунар. конф. и Российской науч. школы. -М.: Радио и связь, 2006. Т.1. Ч. 4. С. 45-50.

9. Башкиров A.B. Разработка новой концепции общего языка описания аппаратуры при схемотехническом проектировании / A.B. Башкиров // Системные проблемы надежности, качества, информационных и электронных технологий: материалы междунар. конф. и Российской науч. школы. -М-: Радио и связь, 2006. Т. 1. Ч. 4. С. 104-109.

10. Астахов Н.В. Входной и выходной буфер для блока быстрого преобразования Фурье на 256К точек / Н.В. Астахов, A.B. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. — М.: Радио и связь, 2006. С. 425-426.

11. Башкиров A.B. Ключ к повышению эффективности пассивной радиолокации - быстрое преобразование Фурье / A.B. Башкиров, Ю.В. Дьячков, A.B. Муратов // Современные проблемы радиоэлектроники: сб. науч. тр. - М.: Радио и связь, 2006. С. 432-434.

12. Анохин A.B. Проектирование структуры быстродейтсвующих сумматоров / A.B. Анохин, A.B. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. - М.: Радио и связь, 2006. С. 490-493.

13. Гусев Б.Л. Блок формирования адресов для оперативно-запоминающего устройства для блока быстрого преобразования Фурье на 256К точек / Б.Л. Гусев, A.B. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. - М.: Радио и связь, 2006. С. //

Подписано в печать 8.11.06. Формат 60x84/16. Бумага для множительных аппаратов. Усл.печ.л. 1,0. Тираж 90 экз. Заказ

ГОУ ВПО «Воронежский государственный технический университет» 394026 Воронеж, Московский просп., 14

ВВЕДЕНИЕ

1 АНАЛИЗ СИСТЕМ И СРЕДСТВ АВТОМАТИЗАЦИИ ПРОЕКТИРОВАНИЯ И ВЕРИФИКАЦИИ УСТРОЙСТВ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ ВЫСОКОЙ РАЗРЯДНОСТИ

1.1 Основные направления повышения эффективности обработки цифровых сигналов при помощи быстрых алгоритмов

1.2 Особенности алгоритмов, моделей построения и функционирования устройств быстрого преобразования Фурье высокой разрядности

1.2.1 Алгоритмы БПФ с основанием 2 - как наиболее оптимальные для реализации модуля БПФ высокой разрядности

1.2.2 Сопоставление объема вычислений при использовании оснований

2,4 и 8, для нахождения оптимального

1.3 Разработка оптимальной математической модели функционирования модуля быстрого преобразования Фурье

1.3.1 Особенности аппаратной реализации быстрого преобразования Фурье с основанием

1.3.2 Оптимальная аппаратурная реализация алгоритма с основанием

1.3.3 Параллельные структуры для алгоритмов быстрого преобразования Фурье с основанием 2 и

1.3.4 Построение поточных схем быстрого преобразования Фурье

1.4 Средства моделирования при проектировании БПФ высокой разрядности. Анализ направлений и методов верификации RTL моделей микроэлектронных устройств высокой разрядности

1.5 Цель и задачи исследования

2 РАЗРАБОТКА МАТЕМАТИЧЕСКОГО ОБЕСПЕЧЕНИЯ ПРОЦЕССА ПРОЕКТИРОВАНИЯ И ВЕРИФИКАЦИИ УСТРОЙСТВ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ ВЫСОКОЙ РАЗРЯДНОСТИ 56 2.1 Анализ процесса функционально-логического проектирования 56 2.1.1 Технология восходящего и нисходящего проектирования

2.2 Иерархия моделей СБИС на этапе функционально-логического проектирования

2.3 Математические модели создания тестовых последовательностей, для верификации устройств быстрого преобразования Фурье высокой разрядности

Актуальность темы:

Наступление эры глубоко-субмикронных СБИС размерностью в миллионы условных вентилей, делает неизбежными большие перемены в среде средств автоматизированного проектирования. Многие передовые промышленные предприятия присматриваются к проблемам нанометровых проектов и к тому, как удовлетворить возрастающие в связи с этим нужды разработчиков в новых программных инструментах и методологиях проектирования.

Разрыв между технологическими возможностями, которые могут быть реализованы в кремнии, и современными средствами САПР продолжает возрастать. Требуется новое поколение САПР, способное удовлетворить требованиям более быстрого и, одновременно, более точного анализа в нанометровых (глубоко-субмикронных) проектах. Одна из точек, на которой фокусируются проблемы - физическая верификация нанометровых проектов.

В системах ближайшего будущего потребуется дополнительно и одновременно с этим решать проблемы питания, целостности сигналов, электромагнитной интерференции, миграции металла, надежности и термического анализа.

Программные средства должны обладать способностью оперировать с огромными объемами данных и различными типами этих данных. Разными методами решения этой проблемы являются новые эффективные рабочие алгоритмы, способы минимизации и сжатия данных, разработка такой структуры базы данных, которая позволяет разным средствам работать с одними и теми же данными, а не генерировать новые. И опять же -использование иерархических методов, позволяющих разбивать задачу на подзадачи меньшей размерности.

Разработка модуля быстрого преобразования Фурье высокой разрядности с применением современных САПР является наиважнейшей задачей. Эффективность работы пассивной радиолокации можно повысить за счет применения более совершенных систем антенных приемников всевозможных излучений, а также за счет более совершенных систем обработки принятого сигнала. Наиболее перспективным и актуальным, на данный момент, выглядит возможность повышения эффективности пассивной радиолокации за счет улучшения обработки цифрового сигнала, посредством разложения сигнала в спектр при помощи быстрого преобразования Фурье.

Несмотря на тот факт, что пассивная радиолокация обладает меньшей эффективностью, по сравнению с активной, так как нет облучения изучаемого пространства, и лишь прием и обработка излучений летящих объектов, а также огромного множества атмосферных помех, пассивная радиолокация является наиболее перспективной, так как обладает сто процентной неуязвимостью для средств подавления противника.

Для качественного определения происхождения сигнала, необходимы надежные и эффективные средства его обработки.

Набор алгоритмов, называемых алгоритмами быстрого преобразования Фурье (БПФ), включает разнообразные методы уменьшения времени вычисления дискретного преобразования Фурье (ДПФ). Поскольку вычисление ДПФ является основной операцией в большинстве задач спектрального анализа, то использование БПФ в некоторых встречающихся на практике случаях, позволяющее ускорить вычисление ДПФ в 100 и более раз по сравнению с методом прямого вычисления ДПФ, имеет чрезвычайно важное значение и должно рассматриваться как неотъемлемая часть применения методов цифровой обработки сигналов для спектрального анализа.

Степень интеграции современных СБИС, как и постулировал Мур, растет экспоненциально. На первый план выходит другой сдерживающий фактор - проблема функциональной верификации СБИС. Особую остроту она приобретает при разработке систем на кристалле, включающих не только цифровые, но и аналоговые, смешанные и даже СВЧ блоки, а также процессорные ядра со встроенным программным обеспечением.

Актуальность задачи проистекает из того факта, что возможности средств верификации сегодня заметно отстают от возможностей систем проектирования. Это привело к необходимости принципиально нового подхода к методам верификации СБИС.

В связи с этим актуальна задача разработки программного комплекса функциональной верификации сложно-функционального (СФ) модуля быстрого преобразования Фурье (БПФ) на 256К точек предназначенного для систем пассивной радиолокации, а также проектирование тестов, тестовых векторов и последовательностей для проведения верификации модуля в ведущих промышленных САПР таких компаний как Cadence Design Systems, Inc. и Mentor Graphics Inc.

Цель и задачи исследования:

Разработка средств основывается на следующих положениях:

• достижение высокой производительности;

• совместимость со всеми средствами проектирования, работающими в стандарте IEEE - 754;

• отсутствие жестких ограничений на размерность проекта (количество приборов, плотность и размеры топологии);

• настройка на любые технологии изготовления;

• простота и удобство языка описания технологических файлов;

• верификация параметров приборов;

• быстрый и удобный доступ к информации о сравниваемых схемах и к результатам сравнения;

• высокая степень локализации ошибок;

• возможность экстракции схемы на уровне логических моделей;

• усовершенствованная система управления генерацией тестов;

• генерация тестов должна обеспечивать возможность их повторного использования в других проектах, сокращая затраты на написание тестов;

Целью диссертационного исследования является разработка моделей, алгоритмов и программного комплекса функциональной верификации устройства быстрого преобразования Фурье высокой разрядности, позволяющего повысить качество проектируемых устройств, а также сократить затраты времени на выполнение полноценной верификации. Для достижения поставленной цели, необходимо решить ряд задач:

- провести анализ возможных типов функциональной реализации и построения модуля быстрого преобразования Фурье высокой разрядности;

- провести анализ систем и средств проведения функциональной верификации на различных этапах создания проекта;

- разработать математические модели функциональной верификации и создания тестовых последовательностей (векторов), для отдельных блоков и всего БПФ в целом;

- осуществить разработку алгоритмов функционального тестирования устройства быстрого преобразования Фурье высокой разрядности; разработать верификационное окружение модуля быстрого преобразования Фурье на 256К точек, с обоснованием технических решений выбранных для реализации программного комплекса.

Методы исследования. При выполнении работы использованы методы алгоритмического моделирования интегральных микросхем, элементы теории оптимизации обработки и математического моделирования цифрового сигнала, элементы теории чисел с плавающей арифметикой, автоматизированного проектирования, элементы теории верификации сложных систем на кристалле. При разработке программных средств применялись методы системного программирования.

Научная новизна: В работе получены следующие результаты, характеризующиеся научной новизной:

1. Сформированы математические модели тестирования всего БПФ высокой разрядности и входящих в его состав отдельных модулей, позволяющие на их основе сгенерировать тестовые векторы, обеспечивающие наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули, что позволяет свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня, перед переходом на следующие этапы проектирования - синтез, реализацию и трассировку.

2. Разработаны алгоритмы функционального тестирования устройства быстрого преобразования Фурье высокой разрядности, которые позволяют осуществить наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули, и свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня, перед переходом на следующие этапы проектирования - синтез, реализацию и трассировку.

3. Разработанные алгоритмы тестирования отдельных блоков и всего БПФ в целом, используют сочетание формализованной методики с применением технологий моделирования. Данный подход позволяет добиться следующих критериев оптимальности:

- производительность;

- применение механизма assertions;

- совместимость со всеми средствами проектирования, работающими в стандарте IEEE - 754;

- отсутствие жестких ограничений на размерность проекта (количество приборов, плотность и размеры топологии);

- настройка на любые технологии изготовления;

- простота и удобство языка описания технологических файлов;

- верификация параметров приборов;

- быстрый и удобный доступ к информации о сравниваемых схемах и к результатам сравнения;

- высокая степень локализации ошибок;

- возможность экстракции схемы на уровне логических моделей;

- усовершенствованная система управления генерацией тестов;

- генерация тестов должна обеспечивать возможность их повторного использования в других проектах, сокращая затраты на написание тестов;

4. Предложена методика применения нетрадиционного показателя полноты верификации проекта. Применен механизм так называемых "утверждений" (assertions). Который подразумевает расстановку внутри моделируемого кода "закладок", проверяющих работу тех или иных функций по мере их срабатывания, не дожидаясь распространения следствия данного срабатывания на выход схемы. Данный подход обеспечивает высокую степень локализации ошибок.

Практическая ценность. На основе предложенных моделей и алгоритмов разработан программный комплекс, позволяющий производить структурную, поэлементную или всеобщую верификацию БПФ высокой разрядности, посредством автоматизированного создания тестовых векторов (тестбенчей) и сравнения отклика на них с эталонными данными, с ведением протокола в реальном времени, что исключает участие человека. Использование этого программного комплекса позволяет заметно ускорить процесс верификации высокоразрядных, сложных сверхбольших интегральных схем, систем на кристалле, программируемых логических интегральных схем и других проектов нанотехнологий, а также выявлять ошибки на ранних стадиях проектирования, быстро и безошибочно, по протоколу, определять точное местоположение дефектного модуля любого уровня разукрупнения, а также проводить верификацию без постоянного участие человека.

Внедрение результатов работы. Результаты проведенных исследований использовались при выполнении хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенном со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ

ЭЛЕКТРОНИКА», а также в ГБ НИР 2000.17 «Проектирование и технология электронных средств» выполненной на кафедре КИПРА ВГТУ. Основные положения диссертации в виде автоматизированного программного комплекса внедрены в ОАО «Видеофон» г. Воронеж.

Апробация работы. Основные положения и результаты диссертационной работы докладывались и обсуждались на следующих конференциях, совещаниях и семинарах:

Международной конференции «Системные проблемы надежности, качества, информационных и электронных технологий» (Сочи 2004, 2005, 2006);

Всероссийской научно-технической конференции молодых ученых «Современные проблемы радиоэлектроники» (Красноярск, КГТУ, 2004, 2005, 2006);

Научно-технических конференциях Воронежского государственного технического университета в 2004,2005 и 2006 годах.

Публикации.

По теме диссертационной работы опубликовано 13 печатных работ, из них 11 в соавторстве и 2 лично соискателем. Работа /103/ опубликована в издании, рекомендованном ВАК РФ. Основной ход работы изложен в 3 отчетах о НИР.

В работах опубликованных в соавторстве, лично соискателю принадлежит: /25/ - выбор методов бездефектного производства РЭС; в /26, 76, 99, 101, 102/ - математические модели модулей входящих в состав БПФ; /27, 100/ - оценка эффективности БПФ при вычислении дискретного преобразования Фурье в системах пассивной радиолокации; /78, 79/ -математические модели виртуальных прототипов и анализ эффективности применения общего языка описания аппаратуры; в /103/ - алгоритмы верификации БПФ.

Структура и объем работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка использованных источников,

4.5 Основные выводы четвертой главы

1. На основе ранее предложенных математических моделей и алгоритмов разработан программный комплекс, обеспечивающий верификацию и создание тестового окружения, которое осуществляет наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули, и позволяет свести к минимуму возможные ошибки и несоответствия RTL кода спецификации системного уровня, перед переходом на следующие этапы проектирования - синтез, реализацию и трассировку. Также комплекс позволяет произвести верификацию проекта на логическом уровне и оценить разницу в поведении проекта с оным на RTL уровне при моделировании.

2. Разработанные программные средства в автоматическом режиме производит генерацию тестовых последовательностей для модуля БПФ, для умножителей и сумматоров на плавающей арифметике. Затем сгенерированные тестовые последовательности подаются в качестве стимулов на входные интерфейсы модуля на тестировании, а результаты на выходе сравниваются с эталонными вычисленными программным средством, все расхождения протоколируются в специальный файл-лог. Запуск симуляции осуществляется путем исполнения скриптов автоматизации BASH (наиболее распространенная в настоящее время версия Unix shell). Это обеспечивает многократный прогон тестов без непосредственного участия человека.

3. Разработанные средства верификации поддерживают все стандартные языки проектирования и верификации - VHDL, Verilog, VHDL-AMS, Verilog-A, Spice, С, С++, SystemC, System Verilog, MATLAB, PSL assertions и др.

4. Результаты проведенных исследований использовались при выполнении хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенном со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ ЭЛЕКТРОНИКА», а также в ГБ НИР 2000.17 «Проектирование и технология электронных средств» выполненной на кафедре КИПРА ВГТУ. Основные положения диссертации в виде автоматизированного программного комплекса внедрены в ОАО «Видеофон» г. Воронеж.

ЗАКЛЮЧЕНИЕ

В диссертационной работе получены следующие основные научно-технические результаты:

1. Рассмотрены и проанализированы быстрые алгоритмы, позволяющие увеличить скорость и производительность вычисления дискретного преобразования Фурье. Дается сравнение характеристик наиболее оптимальных алгоритмов преобразования Фурье. Проанализированы современные средства оптимального моделирования и синтеза при проектировании СБИС. Рассмотрены методологии автоматизированного проектирования больших и сверхбольших интегральных схем при бездефектном производстве.

2. Произведен анализ и выбор лингвистического обеспечения, характеризующегося достаточно гибкими описательными способностями для реализации преимуществ нисходящего проектирования, включающего в себя языки описания аппаратуры (ЯОА), позволяющие создавать адекватные модели проектируемых устройств и эффективно выполнять соответствующее имитационное моделирование, обладая при необходимости независимостью от конкретных аппаратных структур.

3. Сформирована структура процесса нисходящего функционально-логического проектировании устройства быстрого преобразования Фурье высокой разрядности. Поэтапное моделирование и аппаратурная реализация с описание принципа работы и RTL кодом представлено в приложении.

4. Предложены математические модели создания тестовых последовательностей для верификации входящих в состав модуля быстрого преобразования Фурье высокой разрядности.

5. Предложена модель создания тестбенча умножителя и сумматора, создания тестбенча проверки адекватности функционирования модели ОЗУ и ПЗУ. Разработанные модели создания системных тестов позволяют проводить моделирование на уровне транзакций, верификацию интерфейсов различных подсистем одновременно с их проектированием, т.е. возможность верификации системы, отдельные блоки которой представлены на разных уровнях абстракции. Чаще всего оптимальное решение заключается в комбинации обоих названных подходов.

6. Разработаны алгоритмы функционального тестирования. За основу взят стандарт IEEE-754 для вычислительных устройств на арифметике с плавающей точкой, который в настоящее время является общепринятой нормой. Умножители и сумматоры, разработанного ранее (в рамках хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенном со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ ЭЛЕКТРОНИКА») модуля БПФ высокой разрядности, построены на принципах совместимости с IEEE-754;

7. Разработанные алгоритмы тестирования отдельных блоков и всего БПФ в целом, позволяют в процессе тестирования достичь оптимальных результатов, благодаря сочетанию формализованной методики с применением технологий моделирования.

8. На основе ранее предложенных математических моделей и алгоритмов разработан программный комплекс, обеспечивающий верификацию и создание тестового окружения, которое осуществляет наиболее полное покрытие верификационными тестами VHDL модели БПФ и ее субмодули. Разработанное программное средство в автоматическом режиме производит генерацию тестовых последовательностей для модуля БПФ, для умножителей и сумматоров на плавающей арифметике.

9. Разрабатываемое верификационное окружение модуля быстрого преобразования Фурье создавалось в рамках хоздоговорных работ № 1/05 от 01 апреля 2005 года, заключенном со специализированным конструкторско-технологическим бюро электронных систем «НПО СКТБ ЭЛЕКТРОНИКА».

1. Блейхут Р. Быстрые алгоритмы цифровой обработки сигналов: Пер. с англ. -М.: Мир, 1989. -448 е., ил.

2. Система синтаксического и семантического контроля VHDL-описаний "VHDL-анализатор". Руководство пользователя. М.: РосНИИИС, 1991. 112 с.

3. Резидентный справочник по языку VHDL. Руководство пользователя. М.: РосНИИИС, 1993. 21 с.

4. Alliance: A Complete CAD System for VLSI Design. Users manual. Paris: Universite Pierre et Marie Curie, 1997.

5. Bergeron J., Writing Testbenches. Functional verification of HDL models. New York: Kluwer Academic Publishers, 2003. - 348 c.

6. Wilcox P., Professional verification. A guide to advanced functional verification. Boston: Kluwer Academic Publishers, 2004. - 208 c.

7. Piziali A., Functional verification coverage measurement and analysis. -Boston: Kluwer Academic Publishers, 2004. 230 c.

8. Munden R., ASIC and FPGA verification: A guide to component modeling. San Francisco: Morgan Kaufmann Publishers, 2005. - 338 c.

9. Поляков A.K., VHDL и Verilog в проектировании цифровой аппаратуры. М.:СОЛОН-Пресс, 2003. - 320с.

10. Сергиенко A.M., VHDL для проектирования вычислительных устройств. К.: ЧП «Корнейчук», ООО ТИД «ДС», 2003. - 208 с.

11. Pedroni V.A., Circuit Design with VHDL. Cambridge, Massachusetts: MIT Press, 2004. - 376 c.

12. Smith D.J., HDL Chip Design. Madison, AL, USA: Doone Publications, 1997.-456 c.

13. VHDL язык описания аппаратных средств: Учеб. пособие / А.С. Яицков; Под. ред. акад. B.C. Бурцева, акад. Б.С. Митина. М.: Изд-во МАТИ-РГТУ "ЛАТМЭС", 1998. - 119 с.

14. IEEE. 2002. ANSI/IEEE Std 1076-2002, Standard VHDL Language Reference Manual.

15. IEEE. 2000. ANSI/IEEE Std 1076-2000, Standard VHDL Language Reference Manual.

16. IEEE. 1999. ANSI/IEEE Std 1076.6-1999, Standard for VHDL Register Transfer Level (RTL) Synthesis.

17. Chu E., George A., Inside FFT black box. Serial and parallel Fast Fourier Transform Algorithms. London: CRC Press, 2000. - 308 c.

18. Гольденберг JI.M и др. Цифровая обработка сигналов. Справочник / JI.M. Гольденберг, Б.Д. Матюшкин, М.Н. Поляк М.: Радио и связь, 1985. -312 с.

19. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ — Санкт-Петербург, 2000

20. Coonen, J. 1984. Contributions to a Proposed Standard for Binary Floating-Point Arithmetic.Ph. D. thesis, University of California at Berkeley, USA.

21. IEEE. 1985. ANSI/IEEE Std 754-1985, Standard for Binary FloatingPoint Arithmetic .Reprinted in ACM SIGPLAN Notices 22(2):9-25, 1987.

22. IEEE. 1987. ANSI/IEEE Std 854-1987, Standard for Radix-independent Floating-Point Arithmetic.

23. Paxson, V. and Kahan, W. 1991. A program for testing IEEE decimal-binary conversion. Technical report, University of California at Berkeley, USA.

24. Verdonk, В., Cuyt, A., and Verschaeren, D. 1999. A precision and range independent tool for testing floating-point arithmetic I: basic operations, square root and remainder. ACM Transactions on Mathematical Software. Submitted.

25. Башкиров А.В. Анализ объекта проведения отбраковочных испытаний / А.В. Башкиров, Ю.В. Дьячков, А.В. Муратов // Современные проблемы радиоэлектроники: сб. науч. тр. Красноярск: ИПЦ, 2005. С. 325327.

26. Steven W. «The Scientist and Engineer's Guide to Digital Signal Processing» California Technical Publishing, 2-nd edition, 1999.

27. Браммер Ю. А., Пащук И. H. «Импульсные и цифровые устройства» 6-е изд., М., «Высшая школа», 1999 г.

28. Журнал «Chip News» №3 1996 г.

29. Гольд Б., Рейдер Ч. Цифровая обработка сигналов. -М.: Сов. радио, 1973.-367 с.

30. Гриффите. Простой адаптивный алгоритм для обработки сигналов антенных решеток в реальном времени // ТИИЭР. -1969. -Т. 57, №10. С. 6

31. Применение цифровой обработки сигналов: Пер. с англ. / Под ред. А. Оппенгейма. -М.: Мир, 1980. 552 с.

32. Рабинер JL Р., Гоулд Б. Теория и практика цифровой обработки сигналов. -М.: Мир, 1978. 848 с.

33. Рабинер JL Р., Шафер Р. В. Цифровая обработка речевых сигналов. -М.: Радио и связь, 1981.- 495 с.

34. Crochiere, R. Е., and L. R. Rabiner. Multi-Rate Signal Processing. Englewood Cliffs, NJ: Prentice Hall, 1983.

35. Hayes, M. H. Statistical Digital Signal Processing and Modeling. New York: John Wiley & Sons, 1996.

36. IEEE. Programs for Digital Signal Processing. IEEE Press. New York: John Wiley & Sons, 1979.

37. Jackson, L. В. Digital Filters and Signal Processing. Third Ed. Boston: Kluwer Academic Publishers, 1989.

38. Баскаков С. И. Радиотехнические цепи и сигналы: Учеб. для вузов по спец. "Радиотехника". М.: Высш. шк., 2000.

39. Введение в цифровую фильтрацию / Под ред. Р. Богнера и А. Константинидиса. М.: Мир, 1976.

40. Голд Б., Рэйдер Ч. Цифровая обработка сигналов / Пер. с англ., под ред. А. М. Трахтмана. М., "Сов. радио", 1973,368 с.

41. Гоноровский И. С., Демин М. П. Радиотехнические цепи и сигналы: Учеб. пособие для вузов. М.: Радио и связь, 1994.

42. Иванов М.Т., Сергиенко А. Б., Ушаков В. Н. Теоретические основы радиотехники. Учебное пособие / под ред. В. Н. Ушакова М.: Высш. шк., 2002.

43. Каппелини В., Константинидис А. Дк., Эмилиани П. Цифровые фильтры и их применение. М.: Энергоатомиздат, 1983.

44. Карташев В. Г. Основы теории дискретных сигналов и цифровых фильтров. М.: Высш. шк., 1982.

45. Куприянов М. С., Матюшкин Б. Д. Цифровая обработка сигналов: процессоры, алгоритмы, средства проектирования. - СПб.: Политехника, 1999.

46. Норенков И.П., Маничев В.Б. Системы автоматизированного проектирования электронной и вычислительной аппаратуры. М.: Высш. шк., 1983.272 с.

47. Баталов Б.В., Русаков С.Г., Савин В.В. Пакет прикладных программ автоматизации схемотехнического проектирования для персональных компьютеров // Микропроцессорные средства и системы. 1988, № 4, с. 63-66.

48. Диалоговые системы схемотехнического проектирования / В.И. Анисимов, Г.Д. Дмитревич, К.Б. Скобельцын и др. Под. Ред. В.И. Анисимова. М.: Радио и связь, 1988. 288 с.

49. Ильин В.Н., Коган B.JI. Разработка и применение программ автоматизации схемотехнического проектирования. М.: Радио и связь, 1984. 368 с.

50. Кренкель Т.Е., Коган А.Г., Тараторин A.M. Персональные ЭВМ в инженерной практике. М.: Радио и связь, 1989. 337 с.

51. Автоматизация проектирования: сб. науч. тр. / Под ред. В.А. Трапезникова. М.: 1986, вып. 1,275 с.

52. Системы автоматизированного проектирования в радиоэлектронике: Справочник / Е.В. Авдеев, А.Т. Еремин, И.П. Норенков, М.И. Песков; Под ред. И.П. Норенкова. М.: Радио и связь, 1986. 386 с.

53. Karam, L. J., and J. Н. McClellan. "Complex Chebyshev Approximation for FIR Filter Design." IEEE Trans, on Circuits and Systems II. March 1995.

54. Kay, S. M. Modern Spectral Estimation. Englewood Cliffs, NJ: Prentice Hall, 1988.

55. Marple, S. L. Digital Spectral Analysis. Englewood Cliffs, NJ: Prentice Hall, 1987 (имеется русский перевод см. 27.).

56. Oppenheim, А. V., and R. W. Schafer. Discrete-Time Signal Processing. Englewood Cliffs, NJ: Prentice Hall, 1989

57. Orfanidis, S. J. Introduction to Signal Processing. Upper Saddle River, NJ: Prentice Hall, 1996.

58. Parks, T. W., and C. S. Burrus. Digital Filter Design. New York: John Wiley & Sons, 1987.

59. Pratt, W. K. Digital Image Processing. New York: John Wiley & Sons,1991.

60. Percival, D. В., and A. T. Walden. Spectral Analysis for Physical Applications: Multitaper and Conventional Univariate Techniques. Cambridge: Cambridge University Press, 1993.

61. Proakis, J. G., and D. G. Manolakis. Digital Signal Processing: Principles, Algorithms, and Applications. Englewood Cliffs, NJ: Prentice Hall, 1996.

62. Rabiner, L. R., and B. Gold. Theory and Application of Digital Signal Processing. Englewood Cliffs, NJ: Prentice Hall, 1975 (имеется русский перевод- см. 30.).

63. Марпл-мл. С. J1. Цифровой спектральный анализ и его приложения / Пер. с англ. М.: Мир, 1990.

64. Оппенгейм А. В., Шафер Р. В. Цифровая обработка сигналов: Пер. с англ. / Под ред. С. Я. Шаца. М.: Связь, 1979.

65. Прокис Дж. Цифровая связь. Пер. с англ. / Под ред. Д. Д. Кловского.- М.: Радио и связь, 2000.

66. Рабинер J1, Гоулд Б. Теория и применение цифровой обработки сигналов / Пер. с англ.; Под ред. 10. И. Александрова. М.: Мир, 1978.

67. Сергиенко А. Б. Цифровая обработка сигналов. СПб.: Питер, 2002.

68. Сиберт У. М. Цепи, сигналы, системы: В 2-х ч. / Пер. с англ. М.: Мир, 1988.

69. Скляр Б. Цифровая связь. Теоретические основы и практическое применение: Пер. с англ. М.: Издательский дом "Вильяме", 2003. - 1104 с.

70. Феер К. Беспроводная цифровая связь. Методы модуляции и расширения спектра. Пер. с англ. М.: Радио и связь, 2000.

71. Френке Л. Теория сигналов. / Пер. с англ., под ред. Д. Е. Вакмана. -М.: Сов. радио, 1974.

72. Хемминг Р. В. Цифровые фильтры: Пер. с англ. / Под ред. А. М. Трахтмана. М.: Сов. радио, 1980.

73. Рудаков П.И, Сафонов В.И. Обработка сигналов и изображений Matlab 5.x. Диалог-МИФИ. 2000.

74. Selesnick, I. W., and С. S. Burrus. "Generalized Digital Butterworth Filter Design." Proceedings of the IEEE Int. Conf. Acoust., Speech, Signal Processing. Vol. 3 (May 1996).

75. Selesnick, I. W., M. Lang, and C. S. Burrus. "Constrained Least Square Design of FIR Filters without Specified Transition Bands." Proceedings of the IEEE Int. Conf. Acoust., Speech, Signal Processing. Vol. 2 (May 1995). Pgs. 1260-1263.

76. Stoica, P., and R. Moses. Introduction to Spectral Analysis. Upper Saddle River, NJ: Prentice Hall, 1997.

77. Welch, P. D. "The Use of Fast Fourier Transform for the Estimation of Power Spectra: A Method Based on Time Averaging Over Short, Modified Periodograms." IEEE Trans. Audio Electroacoust. Vol. AU-15 (June 1967). Pgs. 70-73.

78. Потемкин В.Г. Инструментальные средства Matlab 5.x. Диалог-МИФИ. 2000.

79. Потемкин В.Г. Система инженерных и научных расчетов MATLAB 5.x (в 2-х томах). Диалог МИФИ. 1999.

80. Баскаков С.И. Радиотехнические цепи и сигналы. М.: Высшая школа, 1988.

81. Гоноровский И.С. Радиотехнические цепи и сигналы. М.: Радио и связь, 1986.

82. Гольденберг JI.M., Матюшкин Б.Д., Поляк М.Н. Цифровая обработка сигналов. Справочник М.: Радио и связь, 1985.

83. Цифровые фильтры в электросвязи и радиотехнике / Под ред. JI.M. Гольденберга. М.: Радио и связь, 1982.

84. Рабинер П., Гоулд Б. Теория и применение цифровой обработки сигналов. М.:Мир, 1978.

85. Марпл СЛ. Цифровой спектральный анализ. М.:Мир, 1990.

86. Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. М.: Додэка, 2000.

87. Стешенко В.Б. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС. Chip News, №8-10,1999, №1,3-5,2000.

88. Стешенко В.Б. Школа схемотехнического проектирования устройств обработки сигналов. Компоненты и технологии, № 3-8, 2000, №13,2001.

89. HDL Chip Design. Smith, Douglas J. Madison, AL: Doone Publications,1996.

90. IEEE Standard VHDL Language Reference Manual. New York: Institute of Electrical and Electronics Engineers, Inc., 1994.

91. Астахов Н.В. Входной и выходной буфер для блока быстрого преобразования Фурье на 256К точек / Н.В. Астахов, А.В. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. М.: Радио и связь, 2006. С. 425-426

92. Башкиров А.В. Ключ к повышению эффективности пассивной радиолокации быстрое преобразование Фурье / А.В. Башкиров, Ю.В. Дьячков, А.В. Муратов // Современные проблемы радиоэлектроники: сб. науч. тр. - М.: Радио и связь, 2006. С. 432-434.

93. Анохин А.В. Проектирование структуры быстродейтсвующих сумматоров / А.В. Анохин, А.В. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. -М.: Радио и связь, 2006. С. 490-493.

94. Гусев Б.Л. Блок формирования адресов для оперативно-запоминающего устройства для блока быстрого преобразования Фурье на 256К точек / Б.Л. Гусев, А.В. Башкиров // Современные проблемы радиоэлектроники: сб. науч. тр. М.: Радио и связь, 2006. С. 493-496.

95. Башкиров А.В. Разработка средств верификации при автоматизированном проектировании преобразователей Фурье высокой разрядности / А.В. Башкиров, А.В. Муратов // Вестник Воронеж, гос. техн. ун-та. 2006. - Т.2 - №8 - С. 66-67.