автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.05, диссертация на тему:Методы синтеза и динамического анализа самосинхронных КМДП СБИС

р г Б им

Московский государственный

ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ (ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

Р г Б

На правах рукописи ИЗОСИМОВ Олег Александрович

МЕТОДЫ СИНТЕЗА И ДИНАМИЧЕСКОГО АНАЛИЗА САМОСИНХРОННЫХ КМДП СБИС

05.13.05 - Элементы и устройства вычислительной техники и систем управления

Автореферат

диссертации на соискание ученой степени кандидата технических наук

Автор:

Москва - 1994

Работа выполнена в Московском'государственном инженерно-физическом институте (техническом университете).

Научный руководитель: доктор технических наук,

профессор Шагурин И.И.

Официальные оппоненты: Оилилпов Александр Говцеевич, доктор технических наук (МШИ, г.Москва), Иванов Юрий Павлович, кандидат технических наук (НИИ "Квант", г.Москва). \ .

Кедушая организагяя: щ0 "фИЗИцам (г.Ыосква) , ^

Защита диссертации состоится '20 " июня 1994г.

в час. шн, на заседании специализированного совета К-053.03.03 в 1ЖИ по адресу: 115409, Москва, Каширское шоссе, 31, тел. 323-91-67. .

С диссертацией можно, ознакомиться в библиотеке ШШ.

Просим принять участие в работе совета или прислать отзыв в одном экземпляре, заверенный печатью организации.

Автореферат разослан "/1994г. ■

Ученый секретарь

специализированного совета '

к.т.н., доцент В.И.Онищенко

Подписано к печати%6, Щ.Ш Заказ Тирак ¿7) экз.

Типография Ш$И, Москва, Каширское шоссе, 31

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

. Актуальность проблемы. Современные СБИС интегрируют на одном: кристалла большое число логических блоков, согласованная работа которых обеспечивается централизованным механизмом синхронизации. Из-за разброса задержек распространения сигнала по линиям межсоединений возникает относительная погрешность отсчета времени в различных логических блоках СБИС, которая с определенной вероятностью приводит к получению неверного результата.

Радикальным решением проблемы синхронизации в СБИС является переход к децэнтрализовашюму асинхронному механизму временного согласования логических блоков, получившему название самосишфонного (веН-игее*!). В. самосинхронной СБИС ход времени связан нэ с внешними физическими .часами; а с логическими событиями, происходящими внутри СБИС. ;

О точки зрения архитектура любая самосинхронная .система и самосинхронная СЕКС в частности представляет, собой совокупность самосинхронннх модулей, кавдий из которых содержит, наряду с 'логическим блоком, схему индикатора для определения момента завершения переходного процесса в логическом блоке и схему интерфейсной логики для обеспечения взаимодействия логического блока с внешней средой (рис.1).

Рис.1. Структура сзмосинхронного модуля и его связи с внешней средой.

Ключевой' проблемой синтеза самосинхронных - СБИС ■ является разработка эффективного метода., индикации окончания'переходного процесса в логическом блоке и техническая реализация этого метода. /.'

Предпринимавшиеся до настоящего времени■ усилия в'области синтеза самосинхронных схем были основаны на логическом подходе к определению момента , окончания переходного процесса в логическом блоке. Этот подход предполагает использование избыточного кодирования состояний входов и. выходов логического блока и представлении этих, состояний самосинхронизируадимися кодами. Избыточное кодирование приводит примерно к двукратному повышению аппаратных затрат, на реализацию самосинхронных схем по сравнению с их синхронными аналогами.

Другая причина, сдерживавшая разработку к/ применение самосинхронных схем - это отсутствие методов динамического анализа самосинхронных.схем,- который, во-первых,: позволяли бы гарантировать корректное поведение схем при всех возможных задержках компонентов,' а во-вторых, давали бы возможность оценить производительность самосинхронных схем уже на этапе проектирования. Попытки применения для динамического анализа самосинхронных схем известных методов синхронных схем не увенчались успехом из-за большого объема необходимых вычислений. -'.':-.

По вышеизложенным причинам является актуальным создание новых методов синтеза самосинхронных схем и их динамического анализа, которые позволили бы упростить процедуру проектирования самосинхронных схем и их верификации.

Целью диссертационной работы является разработка новых методов синтеза самосинхронных схем и их динамического анализа, обеспечение упрощения процедуры проектирования самосинхронных схем и их верификации.

Для достижения поставленной цели, потребовалось решить -следующие задачи: ■

I.Разработка метода синтеза самосинхронных К(«ЩП СБИС из сакое.пгерошшх модулей, каждый из которых содержит логический блок, индикатор окончания переходного процесса и интерфейсную логику, причем в качестве контролируемого парамет-

pa в индикатор© используется уровень тока, потребляемого логическим блоком от источника питания. •

2.Разработка схемы индикатора окончания переходного процесса и схемы интерфейсной логики, обеспечивающих реализацию предложенного метода синтеза самосинхронных СБИС.

3.Разработка' метода динамического анализа самосинхроншх СБИС, основанного на динамической стохастической модели логического элемента.

4.Разработка алгоритма расчета производительности самосинхронных . схем на основе предложенного метода динамического анализа.

Методы исследования основываются на использовании теории синтеза и анализа электронных схем, алгебры логики, теории вероятностей и дифференциального исчисления булевых функций. Для моделирования электронных схем использовалась программа SPICE 2G.6 и полуэмпирическая модель МДП-транзистора.

Научная новизна результатов заключается в следующем:

I.Предложен метод синтеза .самосинхронных КМДП-схем, отличающийся использованием контроля уровня потребляемого тока для определения момента завершения переходного процесса в логическом блоке.

■2.Предложена динамическая стохастическая модель логического элемента, отличающаяся использованием вероятностной меры логической функции, причем в качестве логической функции использована булева.производная.

3.Развит математический аппарат дифференциального исчисления булевых функций и, в частности,, введены частные булевы производные выше первого порядка.

4.Разработан -алгоритм расчета производительности . самосинхроншх схем, основанный на динамической стохастической модели логического элемента, аппарате теории вероятностей и теории множеств.

5.Предложена модель элементарного источника теплового потока в КМДП СБИС, позволяющая оценить величину нагрева различных областей кристалла СБЙС и степень параметрической надежности функциональных, узлов, размещенных в этих областях.

Научная новизна результатов, полученных в диссертационной

работе, подтверждается публикацией в авторитетном зарубежном журнале [4] к авторским свидетельством С61.

Практическая ценность работы.

1.Предложенный метод синтеза самосинхронных. ТЩДП СБИС снимает ограничения снизу на скорость обработки информации в логических блоках СБИС и на • скорость распространения ин'Юризцяоняю: и управляли, сигналов по линиям межсоединений. Па практике это приводит к нечувствительности. СБИС к параметрическим отказам .компонентов и увеличению времени наработки до отказа на 2 порядка. Для логических блоков с последовательной структурой применение предложенного метода-обеспечивает повышение производительности в 2-4 раза.

2.Предложенная динамическая стохастическая, модель (ДСМ) логического элемента дает возможность проведения динамического анализа сайостарошшх схем и упрощает динамический анализ традиционных схем. В отдичке от известных шделой, применение ДСМ обеспечивает линейную зависимость числа необходимых операций от числа элементов в анализируемой схеме.

3.Продмшшпй алгоритм расчета производительности самоошронииг с/си ■ позволяет решать задачу расчета производительности с любой нанорэд заданной точностью.

4.Предложенная методика теплового анализа КМДП СБЙС позволяет оценивать величину нагрева кристалла и предсказывать интенсивность отказов компонентов на этапе проектирования, за счет чего достигается снижение стоимости проектирования и изготовления СБИС.

Использование результатов работа.

Разработанные методы июдреш на предприятии п/я М-519Э при разработке и изготовлении специализированных СБИС для широкой обработки сигналов.• Кроме того, результата диссертационной работы внедрены в учебный процесс в■Самарском институте повышения квалификации и используются для. подготовки специалистов по программе "САПР.Разработчики".

Апробация работы. Основные результата, диссертационной работы докладывались г! обсуждались на Поволжском зональном семинаре "Макропроцессоры в системах контроля и унравлешя" (Пенза, 1983), Поволжской зональной конференции- "Методы оценки

и повышения надежности РЭС" (Пенза, 1ЭЭО), Школе-семинаро "Методы автоматизированного проектирования электрошкмвичпсла-толъной аппаратуры и СБИС. САПР-90" (Черновцы, 1990), XLV-й Всесоюзной научной сессии, посвященной Дшо Радио (Москва, 1990), .научно-технических шшшрах кафедрц микроэлектроника ШШ (Москва, 1987-1990).

Публикации. По тег,в дисеортацик опубликовано G печатных робот.

Объем и структура работа. Диссертация состоит из впадения, четырех глав, заключения и списка дитор&тури дз £3 нгаш-нованнй. Опа содержит 165 страниц, в тс;»! число 125 страниц текста.

Осиовигле положения, представляемые к защите:

I.Метод синтеза сашсннхронгак ЩЩ СЕКС, основанный па контроле уровня* тока, потребляемого схемой от источника питания.

2..Динамическая стохастическая модель логического элеке-нта, задаваемая вероятностью переключения логического элемента на один такт работы СБИС.

3.Метод расчета быстродействия самосинхрокных схем, основанный на использовании динамической стохастической модели логического элемента.

СОДЕРЖАНИЕ РАБОТЫ

С точки зрения организации вычислительного процесса СБИС могут быть разделены на синхронные и асинхронные, с • централизованным и децентрализованным управлением.. Предметом исследования в диссертационной работе являются асинхронные СБИС с■децентрализованным управлением, которые обычно называются самосинхронниш. Классификация внутри сэмосикхрошшх СБИС осуществляется по принципу используемого подхода к опредолекию момента завершения переходного процесса в контролируемом логическом блоке. Таких подходов известно два: логический и физический. /

Согласно логическому подходу задача обнаружения.завершения переходного процесса решается с помощью избыточного кодирования информации самосинхронизируюшишся кодами и специальными методам! логического проектирования.

Согласно физическому подходу обнаружение завершения переходного процесса возлагается на дополнительную схему - индикатор, которая детектирует состояние логического блока с помощью контроля одного из его физических параметров, например уровня электромагнитного излучения.

В диссертационной работе в качестве контролируемого параметра предлагается использовать ток, потребляемый логическим блоком от источника ..питания. Этот подход, в частности, может быть применен в СБИС, реализуемых в схвтю-технологичееком базисе КМДП.

Ток, потребляемый логическим блоком от источника питания, представляет собой суперпозицию токов, потребляемых логическими элементами, которые составляют этот блок. Каждый логический элемент, реализованный в базисе КМДП, потребляет в статическом

режиме Ю-15-Ю-юА и в динамическом режиме Ю"4-Ю~3А. Более 80% потребляемого тока расходуется на заряд нагрузочной емкости, подключенной к выходу логического элемента. Заряд нагрузочной емкости происходит при переключении логического элемента из состояния с низким уровнем выходного напряжения в состояние с высоким уровнем выходного напряжения. . .. Характеристическим параметром каждого элемента в логическом блоке является произведение амплитуды импульса потребляемого тока на его длительность. Этот параметр не зависит ни от напряжения питания, ни от выходного сопротивления элемента. Он связан линейной зависимостью с емкостью нагрузки.

Схема индикатора предназначена для детектирования состояния логического блока и состоит из датчика тока, включаемого в цепь питания логического блока, и КЩШ-компарато~ ра (рис.2). -' ,

Датчик тока представляет, собой параллельное соединение диода УВ1 и резистора Й5, в котором диод УВ1 служит для ограничения падения напряжения на датчике тока, а резистор й/

Датчик тока

Компаратор

г

я 1

УГ/

с

ш

г

1

утг

Логический блок

X

г 1 ЧТ4

I 1 П

УТ5

и

_г

то

п

яз

1

и

-о ш

-> УТб

У

вы.ч

завершение УГ7

сйа

Риз.Я. Принципиальная схема индикатора.

определяет порог переключения компаратора. Компаратор состоит из одиночного дифференциального каскада на транзисторах ЧТ1-ЧТ5 к выходного инвертора на транзисторах УТ6-7Т7, формирующего стандартные логические уровни. Делитель напряжения 112-Ю задает опорное напряжение компаратора. Ток I, потребляемый логическим блоком, слузкит входным током для индикатора. В работе [4] показано, что. пороговый ток индикатора Г , при котором происходит изменение состояния выхода индикатора, равен I (В2 +ДЗ). Меняя соотношение резисторов В2 и ВЗ,

мокно установить порог переключения индикатора.

Кроме логического блока и индикатора каждый самосшхрошзый модуль включает также схему интерфейсной логики, которая реализует стандартный протокол асинхронного обмена информацией с внешней средой. При работе в составе СБИС внешняя среда образуется другими самосинхронныш модулями, имеющими одинаковый интерфейс.

Метод синтеза самосинхронных СБИС включает в себя следующие этапы.

. - .1.Логическое проектироваше СБИС. Выполняется обычными методами.

гз.Дексшозицня логической с хеш СБИС па логические блоки. Производится по функциональному признаку, с учетом максимально допустимых размеров блока.

З.Оснжвиие каздого логического блока схемой индикатора с соответствующая параметрами компонентов и схемой интерфейсной логики, одинаковой для всех блоков.

Декомпозиция логической схеми на подсхемы применяется для тгошаешя быстродействия самосичхрошого устройства за счет уменьшения емкости контролируемой подсхемы Скй, приложенной ко входу индикатора.

Задержки переключения индикатора ¿вкч и г лропорцио-калы;ч емкости С.. , которая, в свое очередь, линейно зависит от числа элементов в контролируемой схеме N. Для повышения бметродзйсшая ешхшшфошюй. схеми необходимо уменьшить величину К. Это достигается структурной декомпозицией контролируемой схемы на подсхемы, каздзя из которых содержит минимальное число элементов и подключается к отдельному индикатору. При этом сигнал завершения переходных процессов в контролируемой схеме принимает истинное значение только тогда, когда все индикатора сообщат о завершении переходных процессов в контролируема ими подсхемах. Поэтому выходы всех индикаторов должны объединяться с помощью элемента ММ (ИЛИ-НЕ), выход которого служит шгодом многоканального индикатора.

Сравнение производительности самосинхронного сушатора Р с производительностью его синхронного аналога Р показывает, . что при п>8 самосинхронный режим работы сумматора является эффективнее синхронного.

Для выполнешя заключительного этана синтеза самосинхронной СБИС необходимо произвести динамический анализ логических блоков, входящих в самосинхронше модули СБИС.

. Каждый логический блок представляет собой сеть логических' элементов, в которой, во время переходного процесса может активизироваться один или несколько ППС.. Каждый НПО - это цепочка, логических элементов, и условием' активизации ППС является активизация каждого элемента в этой цепочке.

Для формализации динамического анализа ГШС и логического блока в целом вводится динамическая стохастическая модель (ДОМ)

логического элемента. Концепция ДСМ была впервые сфэрмулировеиа автором в работе С21, где была- обоснована целесообразность со введения для динамического анализа логических схем. Основная идея ДСМ состоит в том, чтобы рассматривать состояния входов и выхода элемента как случайные события. Причем в качестве определявших событий- исгеш-нопать изменения состоттЯ входов логического элемента сй^.йГл,___,с1аг , а в качестве определяемого события использовать изменение состояния ъмходя Логического элемента йу. Другими слово!,;!!, собой абстрактный вычислитель, шгшнякг'Л что р«2у)*Р' (рЩ ), р«3х&),... ,р№п)), г*» наступления события •.

Для определения условия активизация ГОО необходимо определить условия активизац>ш

ДСМ продставл^зт функцию такуп, р(») - вероятность

в логическом блоке ППО в каздои

логическом .элементе. В п-входовом логическом элементе так,и: путей п: х^-у, х.^-у,..., „п

является истинность частного

Здесь <1г-ду 1

изменение

Условием активизации I-го пути ду

булева дифференциала ^ <1г\р( . событие нзшн&нил ¿-го входа логического элемента, а

состояния выхода логического эдомонта при

условии изменения {-го входа. Вероятность активизации С-го 1ШС в логическом элементе равна

ду - ду •

II "О

*р(Пг1)

(I)

Сошогжгеля в правой части формулы (I) отражают статистическое поведение соответственно логического элемента и

(■■ду.

среда, в которой он функционирует'. Составляющая р. определяется логической фуккцйой, выполняемой

йх,

целиком

элементом, а

составляющая рСай^) целиком определяется средой, в обще!.! случае

- связанными с этим элементом другими логическими .элементами в

логическом блоке. - ' - • " ■■'■-■' '"■ :<■■' ■■

Оу.

, Для определения величины р

Яг,

требуется сначала найти

частную булеву- производила" от "функции у--=/(аг1',:г2,. ,тп)

по

переменной х^, а затем, с помощью .правил сочетания найти вероятность истинности этой производной.

Основная идея предложенного логико-вероятностного метода динамического анализа самосинхронных, схем заключается в образовании полной группы взаимно несовместных событий

отражающей возможные исходы переходного процесса.в анализируемом логическом блоке.

На поступление входного воздействия логический блок мокет ответить реализацией одного из событий из группы А. Каждое событие соответствует переходному процессу определенной длительности, и поэтому достаточно определить вероятности

РЦ)), р(А1)..........наступления каждого из событий А0,

А1,..., А^ для того, чтобы считать задачу динамического анализа самосинхронного модуля решенной.

Алгоритм динамического' анализа самосинхронного модуля включает следующие этапы:

I.Выделение всех возможных 1ШС в анализируемом логическом блоке и измерение их длины.

При поступлении на входы логического .блока очередной логической комбинации задержка блока будет равна длине самого длинного из активизированных ППС. Для вычисления длины ППС применяется один из известных видов моделирования: поэлементное, глобальное или стохастическое.

II.Классификация (ранжирование) ППС. . '

Во время переходного процесса обычно активизируется сразу несколько ППС, причем их активизация 'коррелировала. Избежать сложностей,, связанных с вычислением- условия наступления одного из нескольких коррелированных случайных событий, удается благодаря формированию группы, А. взаимно, несовместных событий. Формирование группы А осуществляется на основе предложенного автором принципа маскирования коротких активизированных ППС более длинными. _ ...

Принцип маскирования, состоит в том, что когда активизирован некоторый ППС длиной Ь, состояние любого другого пути длиной КЬ не влияет на длительность переходного процесса.

Максимальная задержка логического блока Цшх не превышает длины самого длинного ППС, а минимальная -Ь^п' очевидно, равна

нулю (в случае отсутствия переходного процесса в блоке). Весь диапазон возможных задержек блока может быть

разбит 'на п поддиапазонов (г0,11); {1^,1^);.'..; причем а

Каждому поддиапазону задержек блока от-

ветствует £-я подгруппа ППС, длина которых I отвечает условию Согласно принципу маскирования, наивысшим рангом -"п" - обладают ППС, отнесенные'к п-й подгруппе. Они маскируют активизацию ППС любого другого ранга, а сами нэ могут быть . замаскированы.'никакими ППС в схеме-. Рангом "(п-1)" обладают ППС, отнесенные к (п-1)-й подгруппе. Они маскируют активизацию ППС ранга ниже (п-1), но могут быть замаскированы в случае активизации' ППС ранга п. Присвоение других, более низких, рангов осуществляется по аналогии. Самый низкий ранг - "О" -присваивается ППС длиной 10=0.

III.Вычисление условия активизации каждого ППС. .

Пусть J- й ППС 1-й. подгруппы содержит т. логических элементов,, выполняющих логические функции соответственно. Началом (входом) ППС является один из входов первого логического элемента сг1к, а концом (выходом) - выход п-го логического элемента ут. Зависимость между- ут и х^ определяется выражением

>т= '4-2- С/2 (/г№11с)))--.)) (2)

Условием ац активизации ,/-го ППС £-й подгруппы является истинность булева дифференциала

п. = ,7Г

Учитывая выражение (2), получим:

Правая часть выражения (3) представляет собой конъюнкцию (т+1) логических выражений, из которых- первые ш можно ' интерпретировать как условие .активизации соответствующего логического элемента (от т-го до 1-го), а последнее №11с) есть логическая переменная, отражающая изменение или неизменение состояния начала (входа) ]-гр НПО (~й подгруппы.

IV. Вычисление условия активизации каждой подгруппы Рассмотрим некоторую i-ую. подгруппу, содержащую I! ППС,

условия активизации которых о^, а-^, ..., Ощ. Подгруппа £ считается активизированной, если активизируется хотя бы.один из M ППС, входящих в эту подгруппу. Таким образом, условие., активизации.i-ой подгруппы а^ равно

■И.

1 11 i2 lia. 10

V. Вычисление условия максимизации казадой подгруппы Подгруппа I считается максимизированной, если.максимальный

ранг среди активизированных подгрупп равен i, и'следовательно, длительность переходного процесса I в логическом блоке отвечаэт условию Uiï^, Zj}. Условие-максимизации i-ой подгруппы Л^ равно

При каждой реализации переходного процесса выполняется нэ более, чем одно логическое условие из множества Л2, ...,

4П>, где л - число подгрупп ППС в рассматриваемом блоке.

События во-первых, являются независимыми

в совокупности, а во-вторых, будучи дополненными событием

¿0=ânan_1.. .й2a1, соотвэтствуюдим неревлизащш переходного

процесса, образуют полную грушу из (п+1) независимых в

il ' совокупности событий. Таким образом, U /,.=1. ■

, i=0 1 .

VI. Вычисление вероятности максимизации каздой подгруппа

Вероятность истинности выражений ■ /Ц,...,/^; опрздэ--ляется при ., помощи правил сочетания. Поскольку события Л@, а,,...,^ образуют полную группу взаимно нэсоешстшк событий, ,то для вероятностей . этих событий pUQ), ' р(А,),...,р(^)

справедливо Величина Р(А^) - соотаотствует

i=0- .

вероятности задержки логического блока равной Т. Таким' образом, в результате динамического анализа самосшхронного модуля становится известным распределение вероятностей задержек в логическом блоке.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ ДИССЕРГАЩОШЮЙ РАБОТЫ

1.Разработан метод синтеза самосинхроншх схем, основанный на контроле уровня тока, потребляемого СБИС от источника питания, который позволяет на 40-50% сократить аппаратные затраты на реализацию самосинхронных схем и в 2-3 раза сократить сроки их проектирования.

2.Разработана динамическая стохастическая модель логического элемента, позволяющая анализировать динамические процессы в самосинхронных, логических схемах.

"3.Разработана методика расчета производительности самосинхронных схем, основанная на ранжировании возможных путей прохождения сигнала . и вычислении вероятности выполнения логических.условий их активизации.

Основные положения и результаты диссертации опубликованы в следующих работах:'

Г.Изосимов O.A. Организация асинхронных микропроцессорных систем' нз основе КЩП СБИС// Микропроцессоры в системах контроля и управления.'- Пенза: ЦЦНТП, 1989, с.81-82.

2.Изо'симов O.A. Аналитическая модель деградации параметров КМДП СБИС// Методы .оценки и повышения надежности РЭС. -Пенза: ПННТП, 1990, с.56-58.

. З.Изосимов O.A. Стохастическая модель логического элемента и ее применение// XLV Всесоюзная научная сессия, посвященная Дню Радио: Тезисы докладов. - М.: Радио и связь, 1990, ч.2, C.I00.

, 4.Izosimov O.A., Shagurin ГЛ., Tsylyov V.V. Physical •Approach to CMOS Module Self-Timing. - Electronics Letters, 1990, v.26, 1122, p.1835-1836.

5.ЙЗОСШ.ЮВ O.A. Применение встроенных датчиков переходного .процесса для самосинхронизации СИЮ // Информационно-измерительная тохшжагМэзшуз. сб.науч. тр. - Пенза: ПЛИ, 1991, с.22-26.

6.А.с. 1*713095 СССР. Устройство для обнаружения изменения адреса/O.A.Изосшов. Опубл. в БИ N6, 1992.