автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.11, диссертация на тему:Методы и средства эффективности моделирования неисправностей цифровых устройств

ВВЕДЕНИЕ.

ГЛАВА 1. АСПЕКТЫ ПОСТРОЕНИЯ СИСТЕМ МОДЕЛИРОВАНИЯ

НЕИСПРАВНОСТЕЙ ЦУ.

1.1. Методы моделирования неисправностей ЦУ.

1.2. Выбор метода моделирования неисправностей ЦУ.

1.3. Этапы подготовки исходной информации для моделирования неисправностей ЦУ.

1.4. Выводы.

ГЛАВА 2. МЕТОДЫ ОБРАБОТКИ СОБЫТИЙ В КОНКУРЕНТНОМ

МОДЕЛИРОВАНИИ НЕИСПРАВНОСТЕЙ ЦУ.

2.1. Основные положения.

2.2. Событие на выходе в простой цепи.

2.3. Событие на выходе в шине.

2.4. Событие на внутренней переменной.

2.5. Выводы.

ГЛАВА 3. ПОВЫШЕНИЕ ЭФФЕКТИВНОСТИ СОЗДАНИЯ МОДЕЛИ

СХЕМЫ.

3.1. Принцип распределенной трансляции схемы.

3.2. Оперативный контроль схемы.

3.3. Построение модели диалога "проектировщик - графический редактор схем".

3.4. Выводы.

ГЛАВА 4. РАЗРАБОТКА ПОДСИСТЕМЫ МОДЕЛИРОВАНИЯ

НЕИСПРАВНОСТЕЙ ЦУ.

4.1. Представление конфигурации исправного элемента.

4.2. Структура списка конкурентных неисправностей.

4.3. Представление множеств запланированных событий.

4.4. Автоматизация оценки управляемости и тестируемости схем с невыявленными неисправностями.

4.5. Экспериментальная оценка структурных и алгоритмических решений.

4.6. Выводы.

В настоящее время неотъемлемым этапом процесса проектирования цифровой аппаратуры является оценка тестируемости или тестопригодности схем разрабатываемых устройств. На данном этапе актуальной является задача оценки качества проверяющих тестов или оценка степени покрытия проверяющими тестами неисправностей цифровых устройств (ЦУ).

Объектом исследования настоящей работы выбрана оценка тестируемости схем ЦУ.

Предметом исследования работы выбрано моделирование неисправностей ЦУ.

Большой вклад в развитие методов моделирования неисправностей ЦУ внесли отечественные ученые П.П. Пархоменко, И.П. Норенков, В.Б. Маничев, С.С. Бадулин, A.B. Фомин, Е.С. Согомонян, P.C. Гольдман , В.А. Гуляев, М.И. Иоффе, В.П. Чипулис, С.Г. Шаршунов. Среди зарубежных ученых большую роль в развитии методов моделирования неисправностей ЦУ сыграли Е. G. Ulrich, T. Baker, D. В. Armstrong, M. Abramovici, M. A. Breuer, D.Harel, F. Maamari, J. Rajski и др.

Задача оценки качества проверяющих тестов. В настоящее время известен широкий спектр методов проектирования проверяющих тестов ЦУ [46]. Однако, они не гарантируют получение теста, обладающего стопроцентной степенью покрытия неисправностей ЦУ [75]. Поэтому в практике проектирования ЦУ большую роль играет анализ тестов или оценка их качества. Путем анализа проектировщик определяет степень покрытия тестами неисправностей и принимает решение о необходимости (или отсутствии таковой) доработки теста.

Существуют два способа проведения анализа тестов: статистический и детерминированный. Статистический способ основан на использовании результатов логического моделирования и, как отмечается в [15, 30, 40], дает лишь вероятностную оценку степени покрытия тестом неисправностей. Детерминированный способ представляет собой моделирование неисправностей ЦУ и позволяет получить реальную оценку степени покрытия неисправностей.

Статистический и детерминированный способы анализа тестов взаимно не исключают друг друга, но выполняются в строгой последовательности: предварительно с помощью статистического анализа пытаются максимально повысить качество тестов, и только после этого переходят к моделированию неисправностей.

Из сказанного следует, что моделирование неисправностей является заключительным и поэтому очень ответственным этапом оценки качества тестов. Настоящая работа направлена на повышение эффективности моделирования неисправностей ЦУ. Под повышением эффективности будем понимать повышение точности, производительности, информативности моделирования неисправностей, сокращение времени подготовки исходной информации для моделирования и времени интерпретации проектировщиком результатов моделирования неисправностей.

Актуальность работы следует рассматривать с трех сторон. С одной стороны ее подтверждением служит обязательность проведения моделирования неисправностей ЦУ для оценки качества проверяющих тестов. Так, в статье [40] отмечается, что "поставщики электронного оборудования для Министерства обороны США вместе со своими изделиями должны также предоставлять результаты анализа, полученные путем моделирования неисправностей".

Другая сторона актуальности работы состоит в том, что, как показал анализ литературы, в подавляющем большинстве случаев публикации посвящены обсуждению некоторых частных аспектов построения ядра системы моделирования неисправностей - имитатора неисправностей, реже общему описанию внутреннего содержания конкретного имитатора, и практически не освещены вопросы обеспечения взаимодействия имитатора с другими компонентами системы. Отсутствие рассмотрения моделирования неисправностей как процесса, протекающего в системе, является, на наш взгляд, серьезным препятствием повышению его эффективности.

Третьей стороной актуальности работы является недостаточная точность проведения моделирования неисправностей ЦУ, что связано с учетом в существующих имитаторах неисправностей нулевых или единичных, а не паспортных задержек срабатывания элементов; отсутствие в литературе примеров структурных и алгоритмических решений, направленных на обеспечение возможности моделирования неисправностей схем, содержащих шинные соединения контактов.

Содержанием работы является решение задач, необходимых для достижения цели повышения эффективности моделирования неисправностей ЦУ:

- анализ и выбор метода моделирования неисправностей ЦУ;

- анализ содержания этапов подготовки исходной информации для моделирования неисправностей ЦУ;

- разработка методов обработки событий в конкурентном моделировании неисправностей ЦУ, ориентированных на учет паспортных задержек срабатывания элементов;

- разработка методов моделирования неисправностей ЦУ, содержащих шинные соединения контактов элементов;

- анализ и разработка представления структуры ЦУ в памяти ЭВМ;

- разработка принципов повышения эффективности создания модели схемы;

- анализ, экспериментальное исследование и обоснование построения очереди будущих списковых событий, списков конкурентных неисправностей;

- разработка методики автоматизированной интерпретации результатов моделирования неисправностей.

Методы исследования. В диссертации используются методы функционально-логического моделирования, моделирования неисправностей, теории множеств, структурного и объектно-ориентированного программирования.

Новизна. В отличие от существующих работ в области моделирования неисправностей ЦУ, в настоящей работе впервые предложено рассматривать эффективность моделирования неисправностей не только с точки зрения характеристик и свойств имитатора неисправностей, но и с точки зрения времени, затрачиваемого на подготовку исходной информации для моделирования и интерпретацию результатов моделирования неисправностей.

Разработаны методы обработки событий в конкурентном моделировании неисправностей ЦУ, учитывающие паспортные задержки срабатывания элементов. Методы представлены в виде строгой последовательности утверждений и их доказательств, гарантирующих высокую точность моделирования неисправностей.

Разработана методика моделирования неисправностей ЦУ, содержащих шинные соединения контактов элементов.

Впервые в практике проектирования как систем моделирования неисправностей, так и систем функционально-логического моделирования ЦУ разработаны и теоретически обоснованы принципы распределенной трансляции и оперативного контроля схемы. Применение разработанных принципов при построении указанных систем позволяет исключить из процесса подготовки модели схемы отдельные самостоятельные этапы ее трансляции и контроля, что делает возможным реализацию качественно нового подхода к организации исследования проектировщиком тестов и схем.

Получены новые экспериментальные данные, характеризующие дисциплины формирования очереди будущих событий и списков неисправностей, что позволяет обосновано решить задачу организации очереди и списков неисправностей в конкурентном моделировании неисправностей.

Разработана методика автоматизированной интерпретации результатов моделирования неисправностей.

На защиту выносятся:

- методы повышения точности моделирования неисправностей ЦУ;

- методы обеспечения высокой производительности моделирования неисправностей ЦУ; принципы распределенной трансляции схемы, оперативного мониторинга ошибок ввода схемы, контекстного рисования схемы;

- методы повышения информативности моделирования неисправностей.

Структурно работа состоит из введения, четырех глав, заключения, списка литературы и приложения.

В первой главе исследуются теоретические и практические аспекты построения имитаторов неисправностей, осуществляются анализ и выбор метода 8 моделирования неисправностей, рассматриваются содержание и способы выполнения этапов подготовки исходной информации для моделирования неисправностей.

Вторая глава посвящена разработке методов обработки событий в конкурентном моделировании неисправностей, методики моделирования неисправностей схем, содержащих шинные соединения контактов элементов.

В третьей главе осуществляется разработка и теоретическое обоснование принципов повышения эффективности создания модели схемы: принципа распределенной трансляции схемы, оперативного контроля схемы, контекстного рисования схемы.

В четвертой главе исследуются и разрабатываются различные варианты организации основных структур данных конкурентного моделирования неисправностей, направленные на повышение производительности этого процесса, разрабатывается методика автоматизированной интерпретации результатов моделирования неисправностей.

В приложении приводятся примеры выполнения основных операций в разработанной автором подсистеме моделирования неисправностей ЦУ.

Работа выполнена на кафедре "Компьютерные системы и технологии" Московского государственного инженерно-физического института (технического университета).

Основные результаты работы докладывались на конференции "Студенческая научная осень - 94" (г.Москва, 1994 г.), Всероссийской научно-технической конференции "Перспективные информационные технологии в высшей школе" (г.Тамбов, 1995 г.), конференции "Информатика и новые информационные технологии в системе лицей - ВУЗ" (г.Москва, 1995 г.), международной конференции "Информационные технологии в проектировании" (г.Москва, 1996 г.), 2-й международной научно-технической конференции "Новые информационные технологии и системы" (г.Пенза, 1996 г.), международной научно-технической конференции "Новые информационные технологии в моделирован™ и управлении" (г.Санкт-Петербург, 1996 г.), международном конгрессе "Молодежь и наука - третье тысячелетие" (г.Москва, 1996 г.), второй Всероссийской научно-технической конференции с международным участием "Электроника и информатика - 97" (г.Москва, 1997 г.), конференции "Телекоммуникации и новые информационные технологии в системе лицей - ВУЗ" (г.Москва, 1997 и 1998 гг).

По материалам диссертации опубликовано 14 печатных работ.

ЗАКЛЮЧЕНИЕ

В настоящей работе поставлена и решена задача повышения эффективности моделирования неисправностей ЦУ. Основные результаты работы следующие.

1. Проведен обзор теоретических и практических аспектов построения имитаторов неисправностей ЦУ, показавший, что, несмотря на достижения в создании имитаторов неисправностей ЦУ, все же имеет место разрыв между предъявляемыми в настоящее время требованиями к процедуре оценки качества проверяющих тестов с помощью метода моделирования неисправностей и возможностями их удовлетворения при использовании существующих имитаторов неисправностей. Показаны ограниченность выполнения моделирования неисправностей схем вентильного уровня, использования трехзначного алфавита моделирования, учета при моделировании единичных задержек срабатывания элементов. Отмечено, что существует необходимость разработки имитаторов неисправностей, ориентированных на учет паспортных задержек срабатывания элементов, на моделирование неисправностей схем, содержащих шинные соединения контактов элементов. Показана целесообразность выбора в качестве метода моделирования неисправностей конкурентного метода.

2. Показано, что конкурентному методу моделирования неисправностей присуще использование принципа событийности при обработке исправных и конкурентных элементов. Разработаны методы обработки событий в конкурентном моделировании неисправностей, учитывающие паспортные задержки срабатывания элементов. Названные методы должны оперировать не только конфигурациями исправных и ассоциированных с ними конкурентных элементов, но и множествами событий, запланированных для их переменных. Анализ содержимого множеств событий необходимо осуществлять во всех основных процедурах конкурентного моделирования неисправностей: дивергенции, конвергенции, передаче неисправностей из списка неисправностей элемента - источника события в списки неисправностей элементов - приемников события.

3. Показано, что при моделировании неисправностей ЦУ, содержащих шинные соединения контактов элементов, целесообразно определение состояния шин возложить на модели фиктивных элементов. Для каждой присутствующей в схеме цепи типа "шина" в модель схемы должен быть занесен фиктивный элемент с полным набором переменных.

4. Исследован и разработан метод удаления из списков неисправностей конкурентных элементов, определяемых выявленными в процессе моделирования неисправностями. Отмечено, что удаление указанных конкурентных элементов из списков неисправностей необходимо осуществлять при поступлении на их входы реальных событий.

5. Проведена разработка структуры списка конкурентных неисправностей, показавшая, что в целях минимизации числа операций просмотра конкурентных элементов каждый список неисправностей должен быть представлен в виде четырех списков, содержащих неисправные элементы с собственными неисправностями входов, входов-выходов, выходов и ВП, и списка, содержащего конкурентные элементы с транспортированными неисправностями. Последний из названных списков целесообразно организовать в виде хэш-таблицы.

6. Проведен анализ способов организации структур данных для представления множеств реальных и списковых событий, показавший, что множества событий, запланированных для переменных исправных и конкурентных элементов, должны быть представлены по-разному. Первое из названных множеств может быть представлено очередью в виде двунаправленного списка событий. Минимизация временных затрат, связанных с обработкой множества запланированных списковых событий, может быть достигнута за счет представления этого множества очередью, содержащей список-диспетчер и связанные с элементами списка-диспетчера списки событий.

7. Показано, что при решении задачи повышения эффективности моделирования неисправностей нельзя ограничиваться повышением эффективности только имитатора неисправностей. Существенное внимание должно быть уделено сокращению времени создания модели схемы, времени интерпретации проектировщиком результатов моделирования неисправностей.

8. Проведено исследование содержания и способов выполнения этапов подготовки модели схемы, показавшее неэффективность организации данного процесса. Создание модели схемы в существующих САПР электронных устройств сопровождается непроизводительными затратами времени проектировщика, обусловленными необходимостью выполнения отдельных самостоятельных этапов контроля и трансляции схемы. Отмечена необходимость разработки новых форм выполнения этапов контроля и трансляции схемы, совершенствования процесса рисования схемы.

9. Разработан и обоснован принцип распределенной трансляции схемы. Сформулированы основные требования, которым должно удовлетворять представление модели схемы в памяти ЭВМ. Проведено сравнение известных способов представления, показано преимущество представления с сигнально-ориентированными циклическими списками. На основе этого представления разработана структура массива графики схемы. Трансляция массива графики в структуры данных модели схемы распределена по операциям ввода и редактирования схемы и не сопровождается непроизводительными затратами времени проектировщика.

10. Разработан и обоснован принцип оперативного контроля схемы, позволяющий исключить присутствие в схеме явных ошибок и осуществлять оперативный мониторинг потенциальных ошибок. Данная организация контроля схемы позволяет также автоматизировать процедуру поиска и исправления допущенных проектировщиком ошибок ввода схемы.

11. Усовершенствован процесс графического ввода и редактирования схемы введением механизма контекстного (бескомандного) ее рисования. Данный механизм позволяет реализовать новый уровень иерархии меню, обеспечивающий возможность одновременного указания объекта и выбора выполняемой над этим объектом команды.

12. Разработана методика автоматизированной интерпретации результатов моделирования неисправностей, показавшая, что сокращения времени анализа проектировщиком управляемости и тестируемости схем с невыявленными неисправностями, а значит и времени достройки теста, можно достичь за счет обеспечения высокой информативности результатов моделирования неисправностей, что, в свою очередь, можно обеспечить путем автоматизации определения пути распространения эффекта невыявленной неисправности, места и времени прекращения его распространения; автоматизации формирования множества точек просмотра временных диаграмм, представляющих интерес для сравнения поведения исправной схемы и схемы с невыявленной неисправностью; совместного вывода временных диаграмм изменения сигналов в исправной и конкурентной схемах.

13. Созданная подсистема моделирования неисправностей является составной частью интеллектуальной системы функционально-логического моделирования ЦУ, разработанной на кафедре "Компьютерные системы и технологии" МИФИ. Подсистема моделирования неисправностей используется в учебных процессах Московского инженерно-физического института, Московского государственного университета леса, Обнинского института атомной энергетики, Оренбургского государственного университета.

1. Автоматизация проектирования матричных КМОП БИС / Назаров А. В., Фомин А. В., Дембицкий Н. Л. и др.; Под ред. Фомина А. В. М.: Радио и связь, 1991.-256 с.

2. Автоматизированное проектирование цифровых устройств. / С.С.Бадулин, Ю.М.Барнаулов, В.А.Бердышев и др.; Под ред. С.С.Бадулина. М: Радио и связь, 1981. - 240 с.

3. Аршавский М.И. Методы анализа и моделирования цифровых схем. М.: МИФИ, 1986. - 72 с.

4. Белецкий Я. Энциклопедия языка Си: Пер. с польск.-М.:Мир, 1992.-687с.

5. Березнев А. Г. САПР ПЛИС фирмы XILINX. Мир ПК, 1994, № 4, с. 5460

6. Ганн Л. Медленные темпы внедрения языка VHDL в качестве стандарта САПР-электроники: Электроника, 1990, № 6, с.51-60

7. Гольдман Р.С., Чипулис В.П. Техническая диагностика цифровых устройств. М.: Энергия, 1976. 224 с.

8. Гуляев В.А., Макаров С.М., Новиков B.C. Диагностика вычислительных машин. К.: Техшка, 1981. - 167 с.

9. Гуляев В.А. Техническая диагностика управляющих систем. К.: Наукова думка, 1983. - 208 с.

10. Гуляев В.А. Организация систем диагностирования вычислительных машин. К.: Наукова думка, 1979. - 116 с.

11. Дьяконов В. П. Система моделирования логических схем Micro-Logic. - Монитор-Аспект, 1994, № 1, с. 46-50

12. Дьяконов В. П. Система моделирования аналоговых электронных схем -Micro-CAP III. Монитор-Аспект, 1994, № 1, с. 38-44

13. Иоффе М.И. Диагностирование логических схем. Алгоритмы моделирования и автоматического синтеза теста. М.: Наука, 1989. - 158 с.

14. Киносита К., Асада К., Карацу О. Логическое проектирование СБИС: Пер. с япон. М.: Мир, 1988. - 309 с.

15. Киркленд Г., Флорес В. Программные средства анализа тестируемости и автоматическая генерация тестов для СБИС. Электроника, 1983, № 5, с.41-48

16. Ковригин Б. Н. Исследование и разработка системы автоматизации логического моделирования электронной цифровой вычислительной аппаратуры. Диссертация на соискание ученой степени кандидата технических наук.-Москва,-1982.-231 с.

17. Ковригин Б. И., Кузнецов С. В., Пырикова Е. И., Чепасов А. В. Интеллектуальная система функционально-логического моделирования цифровой аппаратуры ЛАД / Под. ред. Б. Н. Ковригина: Учебное пособие. М.: МИФИ, 1997. 84 с.

18. Ковригин Б, Н,, Кузнецов С. В., Чепасов А. В. Система функционально-логического моделирования цифровой аппаратуры "ЛАД"// Тезисы докл. конференции "Информатика и новые информационные технологии в системе лицей ВУЗ", Москва, 1995, с. 58 - 59

19. Ковригин Б. Н., Кузнецов С. В., Чепасов А. В. Система функционально-логического моделирования цифровой аппаратуры "ЛАД"// Каталог программных средств выставки "Информатика и новые информационные технологии в системе лицей ВУЗ", Москва, 1995, с. 34 - 35

20. Ковригин Б. Н., Кузнецов С. В., Чепасов А. В. Система ЛАД -интеллектуальный комплекс моделирования цифровых схем // Тезисы докл. международного конгресса "Молодежь и наука третье тысячелетие", Москва, 1996, с.И-60 - И-61

21. Ковригин Б. Н., Чепасов А. В. Лабораторная работа "Автоматизированная разработка контролирующих тестов для цифровых схем": / Под ред. Б. Н. Ковригина: Учебное пособие. М.: МИФИ, 1997. 28 с.

22. Ковригин Б. Н., Чепасов А. В. Интеллектуальная система моделирования цифровых схем с неисправностями. // Тезисы докл. второй Всероссийской научно-технической конференции с международным участием "Электроника и информатика 97", Москва, 1997, с.253

23. Ковригин Б. Н., Чепасов А. В. Интеллектуальная система моделирования неисправностей цифровых схем // Сб. научных трудов "Телекоммуникации и новые информационные технологии в системе лицей -ВУЗ",4.6. М.: МИФИ, 1998. с. 40 - 41

24. Коутс Р., Влеймник И. Интерфейс "человек-компьютер": Пер. с англ. -М.: Мир, 1990. 501 с.

25. Кузнецов С. В., Чепасов А. В. Интеллектуальная система функционально-логического моделирования цифровой аппаратуры // Материалы конференции "Студенческая научная осень 94", Москва, 1995, с. 57-58

26. Лайнбек Р. Программа САПР для расчета схем и автоматической генерации тестов. Электроника, 1982, № 22, с.3-4

27. Мальпненко Ю.В., Чипу лис В. П., Шаршунов С. Г. Автоматизация диагностирования электронных устройств / Под ред. В.П.Чипулиса. М.: Энергоатомиздат, 1986. - 216 с.

28. Норенков И.П., Маничев В.Б. Основы теории и проектирования САПР: Учеб. для втузов по спец. «Вычислительные маш., компл., сист. и сети» М.: Высш. шк, 1990. - 335 с.

29. Нортон П., Йао К. Программирование на Borland С++ в среде Windows: В 2-х томах: Том 1. К.:"Диалектика", 1993. - 320 с.

30. Основы технической диагностики. В 2-х книгах. Кн. 1. Модели объектов, методы и алгоритмы диагноза. Под ред. П. П. Пархоменко. М., "Энергия", 1976. 464 с

31. Паппас К., Марри У. Микропроцессор 80386: Справочник:Пер. с англ. -М.: Радио и связь, 1993. 320 с.

32. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики: (Оптимизация алгоритмов диагностирования, аппаратурные средства) / Под ред. П.П. Пархоменко. М.: Энергия, 1981. - 320 с.

33. Разевиг В. Д. Design Center для Windows. Монитор-Аспект, 1994, № 1, с. 52-58

34. Разевиг В. Д. Пакет программ моделирования цифровых устройств DDL. Монитор-Аспект, 1994, № 1, с. 69-73

35. Райли Д. Абстракция и структуры данных: Вводный курс: Пер. с англ. -М.: Мир, 1993. -752 с.

36. Ремиз П. Метод быстрой оценки неисправностей, упрощающий построение тестовых векторов: Электроника, 1990, № 6, с.75-82

37. Системы автоматизированного проектирования: Справочник / Е.В.Авдеев, А.Т.Еремин, И.П.Норенков, М.И.Песков; Под ред. И.П. Норенкова. -М.: Радио и связь, 1986. 368 с.

38. Теория и методы автоматизации проектирования вычислительных систем: Пер. с англ. /Под ред. Брейера М.; Пер. под ред. Райкова Л. Д. М.: Мир, 1977.-284 с.

39. Тоценко В.Г. Алгоритмы технического диагностирования дискретных устройств. М.: Радио и связь, 1985. - 240 с.

40. Чжен Г., Мэннинг Е., Метц Г. Диагностика отказов цифровых вычислительных систем: Пер. с англ. / Под ред. И.Б.Михайлова. М.: Мир, 1972. - 232 с.

41. Чипулис В. П., Шаршунов С. Г. Анализ и построение тестов цифровых программно-управляемых устройств.-М.:Энергоатомиздат, 1992. 224 с.

42. Abramovici М., Breuer М. A., Kumar К. Concurrent fault simulation and functional level modeling, Proc. of the 14th Design Automation Conference, 1977, pp. 128-137

43. Abramovici M., Menon P. R., Miller D. T. Critical path tracing an alternative to fault simulation, Proc. of the 20th Design Automation Conference, 1983, pp. 214-220

44. Al-Arian S. A., Debany W. H., Kwiat K. A. A method for consistent reporting of fault coverage, The IEEE International Workshop on DEFECT and FAULT TOLERANCE on VLSI SYSTEMS, 1991, pp. 195-198

45. Antreich K. J., Schulz M. H. Fast fault simulation in combinational circuits, Proc. of the Int. Conf. on Сотр. Aided Design, 1986, pp. 330-333

46. Antreich K. J., Schulz M. H. Accelerated fault simulation and fault grading in combinational circuits, IEEE Trans, on Сотр. Aided Design, Vol. CAD-6, No. 5, 1987, pp. 704-712

47. Armstrong D. B. A deductive method for simulating faults in logic circuits, IEEE Trans, on Computing, vol. C-2,no. 5, 1972, pp. 464-471

48. Bose S., Agrawal P. Concurrent fault simulation of logic gates and memory blocks on message passing multicomputers, Proc. of the 29th Design Automation Conference, 1992, pp. 332-335

49. CADENCE. Design Entry. Reference Manual, vol. 1

50. CADENCE. Design Entry. Reference Manual, vol. 2

51. Chakravarty S., Liu M. Algorithms for current monitor based diagnosis of bridging and leakage faults, Proc. of the 29th Design Automation Conference, 1992, pp. 353-356

52. Chang H.Y, Chappell S. G., Elmendorf С. H., and Schmidt L. D. Comparison of parallel and deductive fault simulation methods, IEEE Trans, on Computers, vol. C-23, no. 11, 1974, pp. 1132-1138

53. Chapel E. G. et. all. Functional simulation in the LAMP system, Proc. of the 13th Design Automation Conference, 1976, pp.42-47

54. Cheng W. T., Niemann, Patel J. H. Proofs: a fast, memory efficient sequential circuit fault simulator, Proc. of the 27th Design Automation Conference, 1990, pp.535-540

55. Ferguson F. J., Larrabee T. Test pattern generation for realistic bridge faults in CMOS ICs, IEEE International Test Conference, 1991, pp. 492-499

56. Ferguson J., Underwood B. The parallel-test-detect fault simulation algorithm, International Test Conference. 1989. pp.712-717

57. Hao H., McCluskey E. J. "Resistive shorts" within CMOS gates, IEEE International Test Conference, 1991, pp. 292-301

58. Harel D., Sheng R., and Udell J. Efficient single fault propagation in combinational circuits, IEEE International Conference on Computer-Aided Design,1987, pp. 2-5

59. Henderson C. L., Soden J. M., Hawkins C. F. The behavior and testing implications of CMOS IC logic gate open circuits, IEEE International Test Conference, 1991, pp. 302-310

60. Hutchins E. Metaphors of interface design // The structure of multimodal dialogue / Ed. M. M. Taylor at al. North-Holland. - 1989. - pp. 11-28

61. Ke W., Seth S., Bhattacharya B. B. A fast fault simulation algorithm for combinational circuits, IEEE International Conference on Computer-Aided Design,1988, pp. 166-169

62. Kovrigin B. N., Kuznetsov S. V, Chepasov A. V. Intellectual CAD the way of improving the effectiveness of the digital circuits development, Proc. of the International Conference "Information technology in design", Moscow, 1996, pp. 101104

63. Lee H. K., and Ha D. S. An efficient, forward fault simulation algorithm based on the parallel pattern single fault propagation, IEEE International Test Conference, 1991, pp. 946-955

64. Lee H. K., and Ha D. S. HOPE: An efficient parallel fault simulator for synchronous sequential circuits, Proc. of the 29th Design Automation Conference, 1992, pp. 336-340

65. Lee D. H., and Reddy S. M. On efficient concurrent fault simulation for synchronous sequential circuits, Proc. of the 29th Design Automation Conference, 1992, pp. 327-331

66. Maamari F., Rajski J. A fault simulation method based on stem regions, IEEE International Conference on Computer-Aided Design, 1988, pp. 170-173

67. Majumdar A., Sastry S. On the distribution of fault coverage and test length in random testing of combinational circuits, Proc. of the 29th Design Automation Conference, 1992, pp. 341-346

68. Menon P. R., Levendel Y., Abramovici M. Critical path tracing in sequential circuits, IEEE International Conference on Computer-Aided Design, 1988, pp. 162165

69. Rodriguez-Montanes R., Segura J. A., Champac V. H., Figueras J., Rubio J. A. Current vs. logic testing of gate oxide short, floating gate and bridging failures in CMOS, IEEE International Test Conference, 1991, pp. 510-519

70. Smith S. P., von Blucher R. G. A demand driven multi-word parallel fault simulator, IEEE International Conference on Computer-Aided Design, 1987, pp. 6-9

71. Sousa J. J. T., Goncalves F. M., Teixeira J. P. IC Defects-based testability analysis, IEEE International Test Conference, 1991, pp. 500-509

72. Story T., Maly W., Andrews J., Miske M. Stuck fault and current testing comparison using CMOS chip test, IEEE International Test Conference, 1991, pp. 311-318

73. Szygenda S. A., Lekkos A. A. Integrated techniques for functional and gatelevel digital logic simulation, Proc. of the 10th Design Automation Conference, 1973, pp. 159-172135

74. Szygenda S. A., Thompson E. W. Digital logic simulation in a time-based, table-driven environment: Part I. Design Verification. Computer, 1975, Mar., vol.8, № 3, pp. 24-36

75. Ulrich E. G. Exclusive simulation of activity in digital networks. -Communications of the ACM, 1967, Febr., vol.12, № 12, pp. 102-110

76. Ulrich E. G. A design verification methodology based on concurrent simulation and clock suppression, Proc. of the 20th Design Automation Conference, 1983, pp. 709-712

77. Ulrich E. G. and Baker T. The concurrent simulation of nearly identical digital networks, in Proc. 10th Design Automation Workshop, vol. 6, 1973, pp. 145150

78. Ulrich E., Lacy D., Philips N., Tellier J., Kearney M., Elkind T., and Beaven R. High-speed concurrent fault simulation with vectors and scalars, Proc. of the 17th Design Automation Conference, 1980, pp. 374-380

79. Ulrich E., Somenzi F. Advanced techniqes for concurrent multilevel simulation, IEEE International Conference on Computer-Aided Design, 1986, pp.334337

80. Рис. П. 1. Выбор элемента из библиотеки

81. Графический редактор ОБГП, СНЕРАБО\Л БСНЕМА! .1. Ш5Ш