автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.13, диссертация на тему:Метод и средства проектного имитационного моделирования архитектуры процессоров вычислительных систем

ГОМЕЛЬСКИЙ ГОСУДАРСТВЕННЫЙ Щ УНИВЕРСИТЕТ ИМ. ФРАНЦИСКА СКОРИНЫ

|_и

а ^К 681.3.06

и '

ЗИСЕЛЬМАН Игорь Л1аркович

МЕТОД И СРЕДСТВА ПРОЕКТНОГО ИМИТАЦИОННОГО МОДЕЛИРОВАНИЯ АРХИТЕКТУРЫ-ПРОЦЕССОРОВ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

05.13.13 — Вычислительные машины, комплексы, системы и сети

Автореферат

диссертации на соискание ученой степени кандидата технических наук

Гомель—1996

Работа выполнена в Гомельском государственном университете имени Ф. Скорины.

Научный руководитель — доктор технических наук, профессор

И. В. Максиме»

Официальные оппоненты: член-корреспондент РАН, доктор

технических наук, профессор Г. П. Лопато,

кандидат технических наук Д. И. Черемисинов

Оппонирующая организация—'ВНИИ проблем вычислительной техники и информатизации

Защита состоится 1996 г. в 10 часов на

заседании совета по защите диссертаций К.02.1208 в Гомельском государственной университете имени Ф. Скорины по адресу: г. Гомель, Кирова, 119, ауд. 3-1.

Отзывы на автореферат (в двух экземплярах), заверенные печатью учреждения, просим направлять по адресу: 246699, г. Гомель, ул. Советская, 104, ГГУ им. Ф. Свдрины, Ученому секретарю совета К.02.1208.

С диссертацией можно ознакомиться в библиотеке Гомельского государственного университета имени Ф. Скорины.

Автореферат (разослан « 'ТГ"» . 1996 г.

Ученый секретарь совета по защите диссертаций, кандидат технических наук, доцент

В. А. Короткевич

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ.

АКТУАЛЬНОСТЬ ТЕМЫ ДИССЕРТАЦИИ. Разработка современных компьютеров невозможна без применения систем автоматизации , проектирования и исследования архитектуры процессоров. Такие системы являются сейчас объектом интенсивных исследований и разработок. Существенный вклад . в развитие, методов и средств проектирования и исследования архитектуры процессоров внесли ученые из стран СНГ Ковальцов В.И.. Лукьянцев А.Ф. (Россия), Липницкий- A.C., Семенович A.A., Долинский М. С. (Беларусь) Большое внимание уделяется этим проблемам и за рубежом. Но при этом слабо решаются или вовсе не решаются задачи. которые возникают на ранних этапах проектирования и исследования. К таким задачам относятся :

- разработка и отладка алгоритмов функционирования сложных цифровых систем ( процессоры, каналы, контроллеры и т. п. )■;

- отладка на модели цифровой системы программного и микропрограммного обеспечения;

- описание архитектуры процессоров на уровне системы команд;

- отладка модели проектируемого процессора совместно с моделью "окружения" ( с моделью той аппаратуры, в составе которой, будет использоваться проектируемый процессор).

При этом существенным является сокращение сроков создания модели проектируемой архитектуры.

Создание эффективной системы автоматизации высокоуровневого проектирования архитектуры процессоров позволит резко сократить сроки разработки таких систем и существенно повысить их качество, за счет обеспечения технологичного проектирования и всестороннего исследования моделей архитектуры' процессоров.

Кроме того,наличие моделей архитектуры процессоров позволит: . существенно обл?гчить процесс изучения архитектуры процессоров при их применении, техническом обслуживании и ремонте;

использовать модель -архитектуры процессора - как формализованное техническое задание на перепроектирование дачной' архитектуры процессора ( например, с целью замены устаропшей

элементной базы );

- значительно уменьшить совокупные затраты на параллельную разработку программного и аппаратного обеспечения.

Поэтому актуальной является задача разработки новых методов и средств автоматизации высокоуровневого проектирования архитектуры процессоров. ,

. СВЯЗЬ РАБОТЫ С КРУПНЫМИ НАУЧНЫМИ ПРОГРАММАМИ. ТЕМАМИ. Данная работа является одним из научных направлений,' ведущихся на кафедре Математических проблем управления Гомельского государственного университета имени Ф. Скорины. Финансирование данной работы осуществлялось в 1994-1995 годах Министерством образования и науки Республики Беларусь в рамках госбюджетной темы "Автоматизированная . система проектирования и исследования процессоров Неймановской и не-Неймановской архитектуры".

ЦЕЛЬ И ЗАДАЧИ ИССЛЕДОВАНИЯ. Целью диссертации является разработка метода и программных средств проектного имитационного моделирования архитектуры . процессоров на базе IBM PC -совместимых ПЭВМ. ■

Поставленная цель определяет необходимость решения следующих ■ задач: •

- разработка метода проектного имитационного моделирования архитектуры процессоров;

- реализация программных средств, обеспечивающих автоматизацию разработки и исследования высокоуровневых моделей архитектуры процессоров;

. - разработка технологии использования разработанных программных средств при высокоуровневом проектировании архитектуры процессоров;

практическое применение реализованных программных средств.

; НАУЧНАЯ НОВИЗНА ПОЛУЧЕННЫХ РЕЗУЛЬТАТОВ. Полученные результаты работы заключается в следующем : ,

- предложено декларативное описание объектов . памяти процессора и алгоритмическое описание исполнения его инструкций, а также языковые .средства для ' описания современных архитектур процессоров': метаинструкции работы с. периферийными устройствами, метаинструкции взаимодействия с виртуальными портами, метакоманды описания механизмов функционирования логических устройств процессора, метакоманды описания визуализации данных;

- разработано определение синтаксиса ассемблера, на языке близком, к языку формул Бэкуса-Наур'а и способ преобразования-ассемблерного операнда к операнду, используемому при исполнении инструкций, с обеспечением поддержки алгебраического, синтаксиса, директив управления размещением йрсграим в оперативкой памяти;

- обеспечена поддержка новейших возможностей современных архитектур: прерывания, работа с периферийными .устройствами' (. экран, клавиатура, файл, порты ). виртуальные порты, отслеживание временных характеристик инструкций, бит-реверсная адресация, циклическая адресация, инструкции Задержанной передачи, управления, инструкции, повторения участка кода с нулевыми накладными расходами, параллельно исполняемые инструкции.

ПРАКТИЧЕСКАЯ ЗНАЧИМОСТЬ ПОЛУЧЕННЫХ РЕЗУЛЬТАТОВ. Практическая значимость работы выражается в том, что

- создано программное обеспечение, формализованного описания архитектуры процессора и синтаксиса его ассемблера, автономного и комплексного тестирования описаний, технологичной отладки ассемблерных программ;

разработана технология формализованного описания и исследования .архитектуры процессоров и отладки ассемблерных ' программ .для них;

- на базе созданного ПО разработаны: семейство отладчиков ассемблерных программ для процессоров различных архитектур, среда ' отладки алгоритмов микропрограмм;

- средствами созданного ПО выполнено разработка библиотеки подпрограмм вещественной арифметики для 8-битного целочисленного процессора К1816ВЕ51.

ЭКОНОМИЧЕСКАЯ ЗНАЧИМОСТЬ ПОЛУЧЕННЫХ РЕЗУЛЬТАТОВ. ■ Основные результаты данного исследования использовались при выполнении следующих хоздоговорных НИР.

. 1. ГБЦМ 91-03 "разработка системы моделирования ' интеллектуальных систем"(гос.per. No 01910006099) в 1993 г.

2. ГБЦМ 94-02 "Автоматизированная система проектирования и' исследования процессоров Неймановской и не-Неймановской архитектуры" в 1995 г.

3. ГБ"Машиностроение":"Автоматизация технологии исследования, проектирования и управления вычислительным процессом в ЭВМ, • комплексах и сетях ЭВМ (гос.per..No 01910017997) в 1Э95г.

Разработанное программное обеспечение автоматизации проектирования процессоров и отладки ассемблерных программ для 'них внедрены в учебный 'процесс математического щ .физического факультетов ^Гомельского государственного университета им.Ф.Скоршш и используются 'при 'выполнении лабораторных работ студентами специальностей 2204, 2201 и :н. 08. 01. '

ОСНОВНЫЕ 'ПОЛОЖЕНИЯ ДИССЕРТАЦИИ, ;ВЫНОСИМЫЕ !НА ЗАРТУ:

- метод проектного 'имитационного 'моделирования архитектур процессоров, включающий'В себя:

а) . декларативное описание объектов 'памяти 'Процессора и алгоритмическое описание исполнения 'его . ¡инструкций, /а ¡также языковые средства для описания современных архитектур процессоров:

- метаинструкции работы с периферийными устройствами

- метаинструкции взаимодействия с 'виртуальными шортами

- метакоманды описания механизмов функционирования логических устройств процессора

- метакоманды описания визуализации -данных;

б) определение синтаксиса ассемблера 'на . я:ыке близком к языку формул Бэкуса-Наура и способ преобразования ассемблерного операнда к операнду, используемому при исполнении инструкций, с обеспечением поддержки:

- алгебраического синтаксиса

- директив управления размещением 'программ в оперативной памяти:

в) поддержка новейших возможностей современных архитектур:

- прерывания, ' •

- работа с периферийными ¡устройствами

• ( экран, клавиатура, файл,'порты )

- виртуальные порты,

- отслеживание-временных характеристик инструкций;

- бит-реверсная -.адресация

- циклическая адресация

- инструкции задержанной передачи управления

-. инструкции повторения участка кода с нулевыми накладными расходами

- 'параллельно исполняемые инструкции;

- комплекс программных средств автоматизации высокоуровневого проектирования архитектуры процессоров, состоящий. из следующих

компонент:'

INTER - среда для описания архитектуры процессоров и

синтаксиса его ассемблера, обеспечивающая затем эффективную отладку ассемблерных программ;

Service 7 набор программных средств сервисного обслуживания разработчика модели архитектуры проектируемого процессора;

- технология применения разработанных программных средств для автоматизированного высокоуровневого проектирования' архитектуры процессора;

- результаты апробации разработанных программных средств, выразившиеся в :

а) разработке семейства турбо-отладчиков ассемблерных программ для различных процессоров;

б) реализация библиотеки подпрограмм вещественной, арифметики на 8-битном целочисленном процессоре К1816ВЕ51;

в) создание среды для отладки программ на языке микропрограммных автоматов;

г) исследование возможностей моделирования взаимодействия процессора с периферийными устройствами на примере микроконтроллера семейства TMS37Q.

ЛИЧНЫЙ ВКЛАД СОИСКАТЕЛЯ. Все основные результаты получены автором самостоятельно.

АПРОБАЦИЯ РЕЗУЛЬТАТОВ ДИССЕРТАЦИИ. Основные положения и научные- результаты работы докладывались и обсуждались на 7 международных конференциях: "Актуальные проблемы фундаментальных наук". г.Москва (1991г). "Автоматизированное проектирование радиоэлектронной аппаратуры". г.Каунас (1991,1992); "Проблемы математики и информатики", г.Гомель(1994.1995); "Автоматизация проектирования дискретных систем". ■ г.Минск, 1995, "Микроэлектроника и информатика", Москва-Зеленоград, 1995 г., а также на 2 всесоюзных конференциях: "Математическое и машинное моделирование". г.Воронеж . (1991). "Вопросы экономики и информационные технологии", г.Гомель (1991).

ОПУЕЛИКОВАННОСТЬ РЕЗУЛЬТАТОВ. Основные результаты диссертации опубликованы в 1-ой статье, 21 тезисах конференции и в 3 отчетах НИР ГГУ по.хоздоговорным темам.

СТРУКТУРА 'И ОБЪЕМ ДИССЕРТАЦИИ. Диссертация состоит из

введения, общей характеристики работы, пяти глав основной части,

выводов, списка использованных источников в алфавитном порядке в

количестве 104 наименований и приложений. Объем диссертации - 99 страниц.

СОДЕРЖАНИЕ РАБОТЫ.

■ Во введении обоснована актуальность выбранной темы диссертации, приведена общая постановка задачи;

В ПЕРВОЙ ГЛАВЕ содержится анализ существующих методов и средств проектного моделирования архитектур процессоров, обзор и сравнение средств отладки программного обеспечения для различных процессоров. Рассмотрены проблемы проектного имитационного моделирования архитектуры процессоров. Показана актуальность разработки методов . 'и средств проектного имитационного моделирования архитектуры процессоров. ■

Всего при разработке модели процессоров выделяется несколько этапов: описание модели процессора на поведенческом уровне, реализация программной модели процессора, -исследование модели процессора, описание языка ассемблера для исследуемого процессора, отладка ассемблерного программного обеспечения. Существующие методы .и средства создания модели процессора ( языки СБЬ. АБЬ, АСЕ. УНОЬ; системы СБЬ, Микрокод, СКАТ ) предлагают, делать его описание на уровне регистровых передач, при этом отдельно описываются декларативная ( регистры, память, сигналы ) / и исполнительная (^инструкции ) части. Для описания исполнительной части существует. .ограниченный набор простейших операций ( пересылки, арифметические и логические команды (.Естественно, что сложные цифровые системы ( процессоры, микроконтроллеры ) очень трудоемко описать с.помощью этого набора операций; поэтому часто требуется разбивать структурно-функциональную ■ схему на макроэлементы. Несмотря < на это, процесс описания с помощью предлагаемых средств даже' относительно простых процессоров

( Intel 8086,87 ) очень непрост и может занимать человеко-месяцы. Современные процессоры ( особенно процессоры цифровой обработки сигналов ) описать уже практически невозможно.

В настоящее время наиболее актуальным является проблема быстрого получения -программной моле.пи архитектуры процессора и внешним окружением и средств ее изучения. А наиболее трудоемкиим местом в этом процессе является описание архитектуры процессора и внешнего окружения на поведенческом уровне.

Далее приведена постановка задачи на разработку метода и программных средств проектного . имитационного- моделирования архитектуры процессора. Задачей исследования является:

- разработка метода проектного имитационного моделирования архитектуры процессоров; , '

- реализация программных средств, обеспечивающих автоматизацию разработки и исследования высокоуровневых моделей архитектуры процессоров;

- разработка технологии использования разработанных программных.средств при высокоуровневом проектировании архитектуры процессоров; •

- практическое применение реализованных программных средств.

ВО ВТОРОЙ ГЛАВЕ рассматривается формальное представление

архитектуры процессора на уровне системы команд и среды.его окружения на уровне регистровых передач.- Основная идея;метода заключается в. быстром описании модели процессора ;И его окружения, эффективном написании^ отладке'характерных алгоритмов и участков кода для проектируемой системы. анализе производительности всей системы и поиске узких мест. :Для этого -вводится метаязык описания архитектуры процессора, который содержит набор декларативных и,, алгоритмических возможностей. Декларативные возможности позволяют описывать объекты процессора. Алгоритмические возможности' позволяют описывать ''алгоритмы выполнения инструкций процессора. преобразования данных, алгоритм имитации подключаемых к процессору, устройств, способы взаимодействия элементов процессора.Для этого вводится метакоманда FUNCTION, а также большой**" набор метаинструкций ( целочисленная, десятичная и вещественная арифметика, логика, управление, преобразование, сравнения, поддержка реальной и виртуальной периферии ). которыми можно описать алгоритмы

функционирования инструкций процессора и устройств.

Традиционно проектирование процессоров состояло из этапов:

- получение общих требований к процессору ( наиболее характерные задачи и алгоритмы ); '

- формирование и анализ подходов реализации процессора;

- формирование проекта ( объекты процессора, система команд, способы адресации и т, п. );

- исполнение аппаратного макета процессора ( компоновка, размещение, трассировка печатных плат, изготовление);

- разработка и отладка тестового программного обеспечения;

- получение характеристик макета процессора на тестовом программном обеспечении;

- в случае неудовлетворительных характеристик ( а с первого раза редко получается хороший результат ) необходимо, начиная со второго этапа повторить всю цепочку проектирования;

- разработка полного программного обеспечения..

Практически все средства автоматизированного проектирования .

процессоров начинают с этапа формирования проекта на уровне регистровых передач. На этом низком уровне формировать проекты процессоров, особенно сложных, типа процессоров цифровой обработки сигналов, очень трудоемко.

Предлагаемый же метод • начинает применяться . с этапа формирования подходов и анализа возможных решений, так как в рамках данного метода описание процессора на уровне системы команд выполняется гораздо проще. Кроме того описание на уровне системы команд позволяет откладывать решение относительно деталей реализации процессора, что затруднительно на уровне регистровых передач. Скорость получения описания процессора дает возможность выполнить несколько альтернативных проектов и выбрать оптимальный.

На этапе отладки и анализа программного обеспечения предлагаемый метод позволяет интенсивно ( в том числе и за счет инкрементального подхода и качественной интегрированной среды ! отлаживать ассемблерные программы в терминах решаемой задачи!

После принятия окончательного решения о проекте процессора в интегрированной среде отлаД'си возможно, параллельно с созданием аппаратной части, написание полного программного обеспечения.

ММиЮРР*

И № 1мшщур2итектуре

Описание объектов процессора. Описание инструкции процессора.

/ Есть ли / начальные/конечные

\

. ------------------------ \ ДА

< длз программы >—

\ действия процессора? /

НЕТ

Описание действий

функций процессора

/ „ Есть ли

/ действия процессора

< выполняемые до/после

\ каждой инструкции?-

\ ДА У

НЕТ

Описание действий

функций процессора

/ Необходимо ли \ / описать внешние , л ДА' \ периферийные устройства?/-1

НЕТ

Описание объектов и функции периферийных устройств

Описание ассемблера для проектируемого процессора —--1—:-

ЭТАП II. —>•

МР™

Написание и отладка ассемблерных прогр: реализующих характерные алгоритмы

амм,

Составление тестов

Анализ полученных характеристик

/ Полученные характеристики удовлетворяют \ \. исходным требованиям? /

НЕТ

ДА

Модификация проекта архитектуры процессора посредством этапа I

Переход к другим уровням, проектирования

рис- ызшгашта

В ТРЕТЬЕЙ ГЛАВЕ дано описание программного обеспечения, реализующего поддержку проектного имитационного моделирования архитектуры процессоров. Реализованный комплекс программных средств состоит из:

- семейства интегрированных сред настраиваемого

отладчика-интерпретатора ассемблерных программ;

- утилит '

ТБТ1С - программа'.интегрального тестирования описаний процессоров,

МакеНе1р - программа.автоматического построения справочника по архитектуре процессора.

' Отладчик-интерпретатор ассемблерных программ позволяет вводить и отлаживать описания процессоров и их ассемблеров ( используется описанный в главе 2 метаязык ) и проводить эффективную отладку ассемблерных программ. Отладчик поддерживает стандартный многооконный пользовательский интерфейс с дополнительный набор нестандартных возможностей.

Отладчик-интерпретатор состоит из набора объектных библиотек, каждая из которых поддерживает некоторую часть возможностей:

- библиотека объектов описания семантики процессора; , - библиотека объектов описания ассемблера;

- библиотека объектов обработки текстовых опйсаний;

- библиотека объектов отладки ассемблерных программ, которая состоит из двух иерархий объектов:

• ассемблерная программа; - .ассемблерные элементы;

- библиотека объектов поддержки визуальных элементов пользовательского интерфейса.

ЧЕТВЕРТАЯ ГЛАВА посвящена разработке технологии проектного имитационного моделирования, архитектуры процессоров на базе разработанных программных средств. Предлагаемая реализация разработанной технологии сострит из 4-х этапов. Первый этан ... ( разработка описания архитектуры процессоров ). ° .

включает в себя последовательность действий: - определить объекты процессора ( память, регистры, флаги, контакты )', указать их размеры, наложения объектов, объявить переменные объектов ( отдельные регистры, флаги ); -описать алгоритмы выполнения инструкций описываемого

процессора на предлагаемых метаинструкциях;

- описать взаимодействие элементов процессора, происходящее перед запуском программы, перед/после каждой инструкции процессора, после завершения выполнения программы;

- определить и с помощью вьшеяерсчислсппих средств описать внешний "мир" и связи процессора.

Второй этап ( разработка описания ассемблера ) состоит из следующей последовательности действий:

- списать синтаксис ассемблера обычного или алгебраического вида;

- описать высокоуровневую визулизацию данных ( перечислимые типы, конвертация данных, описание просмотра стека, встроенные ассемблерные синонимы. '

Третий этап ( автономное и комплексное тестирование описания ) состоит в составлении тестов и тестовых программ, которые " запускаются в • среде интерпретатора метаязыка. Тесты готовятся с помощью "теневых" команд тестирования.

Четвертый этап ( отладка ассемблерных программ ) предлагает много разнообразных ■ возможностей по кодированию и отладке ассемблерных программ. Для контроля набора ассемблерного текста ( особенно для осваивающих данный процессор ) реализован режим отображения состояния строк набираемой программы ( ошибочная строка,' нераспознанная ссылка и т.п. ). Инкрементальная технология ( компиляция только исправляемых строк, повторный старт программы после исправления с любого места ) увеличивает интенсивность исправления ошибок. Загружаемая помощь по процессору и ассемблеру уменьшит время доступа к нужной информации.

В ПЯТОЙ ГЛАВЕ описаны результаты апробации метода и программных средств проектного имитационного моделирования архитектуры процессоров. Настраиваемый отладчнк-интерпретатор INTER 4. х был применен для формализованного описания архитектур: процессоров цифровой обработки сигналов ( TMS320c3x, TMS320c4x, ADSP ' 21000 Family TMS32Qc5x . ), транспьютеров ( t414, t800, t9000 ), однокристальной микроэвм K1816BE51. микроконтроллеров ( TMS370, PICx), восьмибитных процессоров (К580, Z80, APPLE 6502),' традиционных процессоров ( ЕС ЭВМ, СМ ЭВМ ( pdp-11 ). Intel х8687 ). программируемых микрокалькуляторов ( МК-61.МК-64 ), гипотетических процессоров ( управляемый потоком данных DataFlow, баз данных'RAP, под язык программирования ФОРТ FORT ).

С помощью разработанных программных средств был реализован проект процессора специализированного на исполнение языка ФОРТ (FORTH) - достаточно, известного языка . программирования управляющих устройств.

Псевдопроцессор ФОРТ имеет . с логической точки зрения объект-"память",' где распределяется объявленные в ассемблерной программе данные ( размещение кодас в данной задаче не существенно, поэтому об этом можно даже забыть ); стек возвратов, где хранятся 'адреса возвратов из процедур ( заносятся командой CALL, выбираются инструкцией RET ); стек данных, с которым работают почти все инструкции ФОРТа.

С помощью настраиваемого-отладчика интерпретатора ассемблерных программ были реализованы процедуры поддержки вещественных операций для целочисленного процессора К1816ВЕ51. Для этого потребовалось ввести трехбайтный вещественный формат-и разработать несколько контрольных тестов. Был описан .вещественный формат и способ конвертирования. После этого стало возможным заносить и просматривать вещественные значения в их привычном виде,. I ; . '

Описание процессора вместе с окружающей его периферией было выполнено на примере микроконтроллера TMS370C010. Кроме 'него самого были описаны:; механизм прерываний по таймеру, модуль SPI и цифровое табло,вместе с окном-картинкой внешнего вида табло. После этого была реализована программа, которая выводит последовательно числа На цифровом-табло. . ..

Пример выводимого табло ( число 128 ) :

Наконец, на базе настраиваемого-отладчика интерпретатора был описан Псевдопроцёссор микропрограммных автоматов ( МПА ) и ассеМблероподобный> язык .МПА, предоставляющий . возможности для быстрой. И удобной реализации алгоритмов МПА. Вся программа на МПД представляв? собой совокупность таких команд, которые включают

арифметические, логические, сдвиговые команды и команды условных и безусловных переходов, описывающих алгоритм функционирования цифрового устройства. В таком виде программа наглядна и легко отлаживается в интегрированной среде отладки. Там же пишется й тестовая программа по типу: пхппные воздействия - результаты на выходе МПА.

В ПРИЛОЖЕНИЯХ приводятся пример формализованного описания на метаязыке INTER архитектуры микроконтроллера TMS370'совместно с дополнительным окружением, примеры описания на метаязыке элементов современных архитектур, базовые понятия языка микропрограммных автоматов, документы • о внедрении результатов диссертационной работы. '

ВЫВОДЫ.

В работе получены следующие основные результаты:

1. Разработан метод проектного имитационного моделирования архитектуры процессоров на основе декларативного описания памяти процессора, алгоритмического . описания исполнения инструкций ir определения синтаксиса ассемблера на языке формул Бэкуса-Наура.

2. Предложены языковые средства для описания современных архитектур процессоров ( метаинструкции работы с периферийными устройствами, метакоманды описания механизмов функционирования логических устройств процессора, метакоманды описания визуализации данных ).

3. Предоставлены средства определения синтаксиса ассемблера и способ преобразования ассемблерного операнда к операнду,, используемому при исполнении инструкций.

4. Средствами метаязыка • описаны типовые- возможности современных ■ архитектур. (' прерывания, работа с периферийными устройствами, бит-реверсная и циклическая адресации. команды задержанной передачи управления, параллельные инструкции, отслеживание временных характеристик инструкций ).

5.• Создано программное обеспечение для формализованного описания архитектуры процессора и синтаксиса' его ассемблера, автономного и ■ комплексного . тестирования списаний, автоматического построения ■ справочника по процессору, технологичной отладки ассемблерных программ.

6. Разработана .■ технология формализованного описания и исследования архитектуры процессоров и отладки ассемблерных программ для них.

7. На базе созданного ПО разработаны: семейство отладчиков ассемблерных программ для процессоров различных архитектур, среда отладки алгоритмов микропрограмм.

8. Средствами • созданного ПО реализована библиотека подпрограмм вещественной арифметики для 8-битного целочисленного процессора К1816ВЕ51.

Список опубликованных автором работ по теме диссертации: 1. Зисельман U.M. Методы и средства проектного имитационного моделирования архитектуры и процессоров вычислительных систем. //Актуальные проблемы информатики: математическое, программное и информационное обеспечение. Тез. докл. -научной конференции, Минск, 1996 :

Z. Зисельман И. М. .Инструментальная система высокоуровневого проектирования микропроцессоров и микропроцессорных систем. //Актуальные проблемы информатики: математическое, программное и информационное обеспечение. Тез. докл. научной конференции, Минск, 1996

3. Зисельман И.М..Долинский М.С. Применение системы автоматизации 'проектирования процессоров при разработке комплексов цифровой обработки сигналов. // Современные методы обработки сигналов ¡в системах измерения, контроля, диагностики и управления. Тез. •докл. научно-технической конференции, Минск, 1995 ■1. Зисельман И.М., Долинский М.С: Использование настраиваемого отладчика-интерпретатора ассемблерных программ. // Матэрыялы яавукова-метадычнай-канферэнцы! - М1нск, 1995, ISBN 985-6087-21-Х; с:69

5. .Зисельман И.М., Долинский'М.С., Белоцкий С. Л. Программный комплекс моделирования микропроцессорных систем управления вместе с объектами управления. // Автоматический контроль и управление производственными процессами: Тез. Докл. республиканской конф.-МийСк.1995г.- с. 68

6. Зисельман И.М.', Долинский М.С., Мосько С.Н. Цифровой сигнальный процессор TMS320C40 и инструментальная система отладки его ассемблерных программ. // Современные методы

обработки сигналов в системах измерения, контроля, диагностики и управления. Тез. докл. научно-технической конференции, Минск. 1995

7. Зисельман И.И., Белоцкий С.Л. Программный комплекс имитации архитектуры компьютера на уровне системы команд // Проблемы алгебры и кибернетики: Материалы международной

конф.-Гомель, 1995г.- с. 46

8. Зисельман И. М., Максимей. И. В.. Долинский М. С. Комплекс формализованного описания системы команд и отладки ассемблерных программ процессора // Микроэлектроника и информатика: Тез. докл.. международной конф.-Москва, Зеленоград, 1995г.- с.-80

9. Долинский М. С., Зисельман И.М., Белоцкий С.Л. Настраиваемый отладчик-интерпретатор ассемблерных программ для микропроцес- -соров//Математическое и машинное

моделирование: Тез. докл. Всесоюз. конф.-Воронеж, 1991г

10. Долинский М.С., Зисельман И. М., Белоцкий С.Л. Настраиваемый отладчик-интерпретатор ассемблерных программ//Актуальные проблемы фундаментальных наук:Тез.докл.Междунар. конф. -

Москва. 1991.- с.22-26.

11. Долинский М.С., Зисельман И.М:. Белоцкий С-. Л. Настраиваемый отладчик-интерпретатор ассемблерных лрограмм//Вопрос,ы экономики и новые информационные технологии:Тез.докл.Всесоюз. конф.-Гомель, 1991.-е.59-60.

12. Долинский М. С., Зисельман И.М., Белоцкий С.л. Настраиваемый отладчик-интерпретатор ассемблерных программ// Автоматизированное проектирование радиоэлектронной аппаратуры: Тез.докл.Междунар. конф.-Каунас,1992. -с. 303-307.'

13. Долинский М. С., Зисельман И.М.. Белоцкий С.л. Программный комплекс автоматизации проектирования, и отладки системы команд и ассемблерных программ микропроцессора. //Проблемы математики и информатики : Математическая конференция, посвященная 25-летию Гомельского госуниверситета им. Ф. Скорины: Тез. докл. Междунар. .конф.-Гомель.1994. с.143

14. Долинский М.С.. Зисельман И.М., Белоцкий С.Л. Настраиваемые отладчик-интерпретатор// Программирование.-1995.-N0.6,

с.36-45.

15. Долинский М.С.. Зисельман И.М., Мосько С.Н. Цифровой

сигнальный процессор ADSP-21020 и инструментальная система отладки его ассемблерных программ. // Современные методы обработки сигналов в системах измерения, контроля, диагностики и управления. Тез. . докл. научно-технической конференции, Минск, 1995

16. Долинский М.С., Зисельман И.М., Харрасов А.р; ' Программная система автоматизированного синтеза устройств с ■ микропрограммным управлением. // Микроэлектроника и информатика: Тез. докл. . международной конф.-Москва, Зеленоград,1995г.- с. 81

17. Долинский М. С.. Зисельман И. М., Харрасов А.'Р. Программная система синтеза микропрограммных автоматов как средство .создания устройств цифровой обработки сигналов // Современные методы обработки сигналов в системах измерения, контроля, . диагностик^ й управления. Тез. докл. научно-технической конференции, Минск. 1995

18. Долинский М.С., Зисельман И. Мл Харрасов А.Р. Язык ассемблера для разработки микропрограммных автоматов // Проблемы алгебры и кибернетики: .Материалы международной конф.-Гомель, 1995г.-

с. 110 ... .

19.' Долинский М. С.. Зисельман И. М... Харрасов А. Р. Программная . • система автоматизированного синтеза устройств с микропрограммным управлением. //Автоматический контроль и управление производственными процессами: Тез. докл. республиканской конф.-Минск,1995г.с.70

20. Ziselman 1.. Maximey I., Dollnsky М. Tools for processor

. architecture description and assembly programs debugging with tune possibility,// Автоматизация проектирования дискретных систем: Тез. докл. - международной конф.-Минск, 1995г.- с. -11

21. Ziselman I.,. D.olinsky М.. Belotsky S. Debugger-interpreter for assembler programs with tune possibility. Second Ukrainian

' Conference on Automatic Control; Lvov, 1995 •22. Dollnsky M., Ziselman I, HarrasovA., Kovaluck V. Program system, for computer-aided synthesis of device with microprogram control // Автоматизация проектирования дискретных систем: Тез. докл. международной конф. -Минск, 1995г.с. 146

■ ■ РЕЗЮМЕ

Зисельман Игорь Мяпкпвнч. Метод :: средства проектного имитационного моделирования архитектуры процессоров вычислительных систем.

Архитектура, процессор, семантика, система команд, ассемблер, отладчик, моделирование.

.В диссертационной .работе разработан новый метод ¡проектного имитационного моделирования архитектуры ¡процессоров вычислительных систем и технологическое программное ^средство: система проектирования и исследования ( СПИ ).IHTER, фазирующаяся ■на данном методе. В ходе разработки технологии использования СПИ IHTER решен ряд практических задач описания, исследования ^архитектур процессоров и отладки ; программного ассемблерного обеспечения. При апробации этой ¡технологии подтверждена правильность -выбора принципов, положении в основу метода, а также языкового и программного обеспечения. Разработанный метод проектного имитационного моделирования архитектуры процессоров объединяет в себе простой специализированный язык описания аппаратуры и качественную среду отладки ассемблерных программ: Алгоритм метода направлен на то, • чтобы с разработанным языком могли работать разработчики. ;разной квалификации. СПИ INTER обеспечивает реализацию метода. проектного . моделирования архитектуры процессоров и позволяет ускорить' процесс решения задач описания и. исследования сложных цифровых систем.

При апробации СПИ INTER ; реализованы . описания более 20 процессоров различных архитектур, для предприятия "Шлях".в рангах разработки прибора "Иономер" реализованы библиотека -функций вещественной арифметики для целочисленного процессора'K181GBE5L" -и библиотека процедур управления растровым экраном. СПИ ¡INTER используется в учебном процессе . на' математическом и физическом Факультетах Гомельского ' государственного- университета имени Ф.'Сксрииы. ' ' '

РЕЗЮМЭ

31сельман Irap Маркав1ч. Метад 1 сродк1 праектнага 1м1тацыйнага мадэлявання арх1тэктуры працэсарау выл1чальных С1СТЭМ.

Арх1тэктура, працэсар, семантика, с1стэма каманд, асэмблер, наладчык, мадэляванне.

У дысертацыйнай працы распрацаваны новы метад праектнага 1м1тацыйнага мадэлявання арх1тэктуры працэсарау выл1чальных с1стэм i . тэхналаг1чны праграмны сродак: с1стэма праектавання 1 даследавання (СПД) INTER, якая баз1руецца на дададзеным метадзе. У ходзе распрацоук! тэхналогП выкарыстаНня СПД INTER вырашаны шэрах практичных'задач ап1сання, даследавання арх1тэктур працэсарау 1 наладк! праграмнага асэмблернага забяспечэння. Падчас апрабацы! гэтай тэхналогП падцвердзкана прав!льнасць выбара прынцыпау, пакладзеных у аснову метада, а таксама моунага 1 праграмнага забяспечэння. Распрцаваны метад праектнага 1м1тацыйнага мадэлявання арх1тэктуры працэсарау аб'ядноувае у сабе простую спецыял!заваную мову ап1сання апаратуры 1 якаснае асяродзе наладк1 асэмблерных праграм. Алгарытм метада нак1раваны на тое, каб распрацаванай мовай магл1 карыстацца распрацоушчык1 . рознай квал1'ф1кацы1. СПД . INTER забяспечвае рэал!зацыю метада праектнага мадэлявання арх1тэктуры. працэсарау 1 дазваляе паскорыць працэс рашэння задач ап1сання 1 даследавання складаных л1чбавых с1стэм. Падчас'апрабацы! СПД: INTER рзал1заваны апЮання больш чым за. 20 працэсарау /розных арх1тэктур, для прадпрыемства ' "Шлях" у межах распрацоук1 прылады • "1анамер" рэал1заваны б1бл!ятэка функцый арыфметык1 с плавальнай кропкай для цэлал1кавага працэсара К1816ВЕ51 i б1бл!ятэка працэдур к1равання растравым экранам. СПД INTER выкарыстоузаецца, у навучальным працэсе на матэматычнам 1 ф!з1чнам' факультэтах Гомельскага дзяржаунага ун!верс1тэта 1мя Ф. Скарыны.

Summary

Ziselman Igor Markovlch. Method and tools for designing simulation of processor architecture of computer systcsss.

Architecture, processor, semantics, instruction set, assembler, debugger, simulation.

The new method for designing simulation of processor architecture of computer systems and software tools "INTER" based on this method are developed in the dissertation. The number of practical problems in processor architecture description and research as well as in assembler software debugging are solved in process of INTER using technology elaboration. Testing of the method, software tools and technology confirm their validity. Method for designing simulation of processor architecture of computer systems includes convenient, language for hardware description and powerful means for debugging of assembler programs for described processors. List of executed processor descriptions contains more 20 units. For 8-bit microprocessor MCS-51 two real projects are executed: library of the subroutines for 24-bit float arithmetic and library of the universal subroutines for screen management. .

"INTER" Is used in study process of mathematical and physical faculty of Gomel State University.

Зисельман Игорь Маркович

Метод н средства проектного имитационного моделирования архитектуры процессоров вычислительных систем.

Автореферат диссертации на соискание дченой степени кандидата технических наук

Подписано в печать 4.1о.$6г- Формат бумаги 60x84 1/16. Бумага писчая. К 1 П.л. 1. Тира! 100. Зак. ¿264.

Ротапринт типографии БелГЙТа, 246022, г.Гомель, ул. Кирова, 34 ЯП ^ 76 or-li.oi.mbr. . "