автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.12, диссертация на тему:Метод гибкого проектирования топологии коммутационных плат

кандидата технических наук
Завьялов, Дмитрий Валентинович
город
Владимир
год
1998
специальность ВАК РФ
05.13.12
цена
450 рублей
Диссертация по информатике, вычислительной технике и управлению на тему «Метод гибкого проектирования топологии коммутационных плат»

Автореферат диссертации по теме "Метод гибкого проектирования топологии коммутационных плат"

ВЛАДИМИРСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

На правах рукописи

с?.

Г-,4."

ЗАВЬЯЛОВ ДМИТРИЙ ВАЛЕНТИНОВИЧ

МЕТОД ГИБКОГО ПРОЕКТИРОВАНИЯ ТОПОЛОГИИ КОММУТАЦИОННЫХ ПЛАТ

Специальность 05.13.12 -системы автоматизированного проектирования

АВТОРЕФЕРАТ диссертации на соискание ученой степени кандидата технических наук

Владимир 1998

Работа выполнена на кафедре конструирования и технологии радиоэлектронных средств Владимирского государственного университета

Научный руководитель: доктор технических наук,

доцент М.В. Руфицкий

Официальные оппоненты: доктор технических наук,

профессор В.А. Шахнов

кандидат технических наук, доцент Ю.Г. Кандауров

Ведущее предприятие: ВКБ "Радиосвязь"

Защита состоится "_ У - -/2 1998 г. в часов в аудитории

№ на заседании специализированного совета К 063.65.02 Владимир-

ского государственного университета по адресу: 600026, г. Владимир, ул. Горького, 87.

С диссертацией можно ознакомиться в библиотеке ВлГУ. Автореферат разослан" 1998 г.

Ученый секретарь специализированного совета канд. техн. наук, доцент

И.Е. Жигалов

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы. Одним из основных направлений развития.современных электронных средств (ЭС) является ее микроминиатюризация. Особенно актуальна эта задача для устройств обработки цифровой информации и сигналов. Увеличение вычислительной мощности с одновременным уменьшением габаритов и массы цифровых ЭС привело к созданию сверхбольших интегральных схем (СБИС) со степенью интеграции равной 25 млн. транзисторов на кристалле. Однако стремительное увеличение сложности интегральных схем не позволило окончательно отказаться от коммутационных плат, выполняющих функцию несущих конструкций для элементов схемы и проводников коммутации. Наряду с этим возросло число различных дополнительных ограничений, вызванных требованиями повышения быстродействия и улучшения показателей надежности ЭС. В результате увеличения степени интеграции БИС и сложности электрических схем, реализуемых на плоскости коммутационной платы, значительно возросла размерность решаемых задач в процессе автоматизированного проектирования ячеек ЭС.

Увеличение размерности решаемых задач можно преодолеть использованием более мощных ЭВМ с большим объемом оперативной памяти, применением более быстродействующих алгоритмов или иерархических методов проектирования. Однако проблемы укладки стремительно растущего числа соединений коммутации на плоскости платы не могут быть решены простой адаптацией существующего программного обеспечения.

Известные методы проектирования топологии коммутационных плат ориентируются на поэтапную разработку конструкции электронного модуля, включая схемотехническое и конструкторское проектирование. В результате разобщенности и.критериальной несовместимости отдельных этапов не удается создать сквозной цикл автоматического проектирования топологии коммутационных плат, что ведет к доработке топологии ручными методами и снижает эффективность автоматизированной разработки плат коммутации. Особенно сложно проектировать ячейки ЭС, в схеме которых в качестве элементной базы используются полузаказные БИС, число внешних выводов коммутации которых достигает 400. Директивное назначение функции каждого внешнего вывода полузаказной БИС в процессе проектирования топологии кристалла создает трудности при реализации соединений коммутации БИС на плоскости коммутационной платы. Рост числа конфликтов межсоединений приводит к увеличению суммарной длины коммутационных соединений и, как следствие, площади занимаемой проводниками коммутации (3050 % всей площади платы). Увеличивается количество межслойных переходов, коммутирующих разные слои коммутации, что приводит к снижению показателя выхода годных плат коммутации.

Очевидно, что в современных САПР слабо используются возможности программируемых БИС и БИС на основе БМК, которые позволяют синтезировать интегральную топологию с учетом предъявляемых ограничений. Одновременно с этим программируемые БИС все чаще используются в качестве элементов с программируемой логикой при проектировании электрических схем ЭС.

Отсутствие программного обеспечения, позволяющего решать задачи проектирования на уровне требований современного конструирования и технологии производства, приводит к необходимости разработки принципиально новой схемы организации процесса проектирования. В первую очередь требует решения задача трассировки соединений как одна из наиболее трудоемких задач конструкторского проектирования ячеек ЭС.

Учитывая изложенное выше, в число задач проектирования топологии коммутационных плат ЭС, требующих решения, выдвигается создание метода гибкого проектирования топологии (ГПТ), позволяющего проектировать топологический рисунок коммутационной платы на этапе схемотехнического проектирования модуля ЭС с учетом конструктивных и технологических ограничений.

Цель работы состоит в разработке автоматизированного метода гибкого проектирования топологии коммутационных плат ячеек ЭС, использующих в качестве элементной базы БИС с программируемой логикой, и позволяющего осуществлять перенос конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС.

Поставленная цель может быть достигнута при условии решения следующих задач:

- создания математической модели схемы ЭС для проектирования ее методом ГПТ;

- разработки математического и программного обеспечения, реализующих предложенный в работе метод;

- синтеза алгоритма локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения;

- разработки методического обеспечения проектирования коммутационных плат методом ГПТ.

Метод исследования состоит в развитии и применении математического аппарата теории множеств и теории графов к исследованию особенностей конструкции ячейки ЭС, выполненной с использованием БИС, разработке и экспериментальной проверке алгоритмов их автоматизированного проектирования.

Научная новизна работы заключается в разработке метода ГПТ и алгоритмов, позволяющих использовать кристалл полузаказной БИС для реализации коммутационных соединений схемы, имеющих конфликты на базовой коммутационной плате.

В работе:

__________-_впервые предложен принцип переноса конфликтов межсоединений с

базовой коммутационной платы на уровень дискретных элементов (БИС);

- разработан метод гибкого проектирования топологии коммутационных плат на основе переноса конфликтов межсоединений;

- разработана методика синтеза графовой модели электрической схемы ячейки ЭС для проектирования методом ГПТ и методика ее планаризации ;

- разработан алгоритм локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения.

Практическая ценность работы заключается в следующем.

Разработан программно-методический комплекс, реализующий метод гибкого проектирования топологии коммутационных плат, который позволяет:

- уменьшить массогабаритные показатели ячейки ЭС за счет сокращения суммарной длины проводников коммутации и, как следствие, уменьшения занимаемой ими площади;

- сократить затраты на проектирование электронных модулей за счет сокращения сложности рисунка топологии коммутационной платы, следствием чего является снижение числа доработок конструкции, а также параллельное выполнение ряда проектных операций.

Реализация и внедрение результатов. Разработанные в диссертации метод, модели, алгоритмы, программные и методические средства использовались при выполнении хоздоговорных научно-исследовательских работ с участием автора диссертации.

Основные результаты диссертационной работы используются в учебном процессе факультета Радиофизики и электроники Владимирского государственного университета и в ВКБ «Радиосвязь» г. Владимир.

Апробация работы. Работа в целом и ее отдельные результаты докладывались и обсуждались на научно-технических конференциях и семинарах: II Международной научно-технической конференции " Физика и радиоэлектроника в медицине и биотехнологии "( г. Владимир, 1996 г.); Всероссийской молодежной научной конференции " XXIII Гагаринские чтения " ( г. Москва, 1997г.); Общеинститутской научно-технической конференции Владимирского государственного технического университета ( г. Владимир 1996 г.); на научно-технических семинарах кафедры "Конструирования и технологии РЭС" ВлГУ.

Публикации. Основные результаты опубликованы в 6 работах. По результатам работы подана заявка на изобретение под №96103285. Получена дата приоритета. В настоящее время заявка проходит экспертизу.

Структура и объем диссертации. Диссертация состоит из введения, четырех глав и заключения, изложенных на 167 страницах и иллюстрированных 51 рисунком и 5 таблицами, а также списка литературы из 117 наименований.

На защиту выносятся:

- метод гибкого проектирования топологии коммутационных плат;

- алгоритм переноса конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС;

- структура программного комплекса для проектирования топологии коммутационных плат методом ГПТ;

- методика использования программного комплекса для проектирования ЭС по методу ГПТ.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы диссертационной'работы, сформулированы цели и основные задачи исследований, приведены краткие аннотации глав диссертации.

В первой главе рассматриваются конструктивно-технологические особенности коммутационных плат ЭС и методы их автоматизированного проектирования. На основании проведенного анализа определяется практическая необходимость и актуальность решения задач, подлежащих исследованию и разработке.

В результате анализа установлены следующие основные конструктивные параметры коммутационных плат ЭС, определяющие различия их типов и влияющие на результаты работы САПР: число слоев металлизации; материал основания; возможность исполнения дополнительных элементов коммутации; точность изготовления элементов печатного монтажа; материал металлизации, определяемый назначением разрабатываемого ЭС и используемой технологией изготовления коммутационной платы.

Учет перечисленных конструктивных различий коммутационных плат на этапе анализа технического задания позволяет выбрать плату коммутации, реализация заданного ЭС на которой будет наиболее целесообразна.

Выявлена основная тенденция развития, заключающаяся в активном использовании полузаказных БИС на базе БМК, ПЛИС, ПЗУ. Доля схемы устройства, реализуемого в интегральном исполнении, постоянно увеличивается. Но современные технологии не позволяют исполнять на кристалле элементы коммутации (разъемы, кнопки, переключатели), источники питания (батареи, аккумуляторы), мощные резисторы, конденсаторы большой емкости. Это обстоятельство приводит к необходимости выноса описанных элементов

за пределы кристалла микросхемы, что способствует увеличению числа внешних выводов коммутации с кристалла полузаказной БИС до 400. Жесткое назначение выводов коммутации полузаказньгх БИС создает в окрестности установки корпуса БИС зону сосредоточения конфликтов межсоединений коммутации и сложности в процессе их конструктивной реализации. Кроме этого, при проектировании топологии коммутации не учитывается возможность некоторых типов полузаказных БИС назначать функцию отдельных внешних выводов по окончании процесса синтеза топологии коммутационной платы.

Приведенный в главе анализ систем и методов автоматизированного проектирования коммутационных плат ЭС показал направленность их на синтез топологического рисунка по заданной электрической схеме и на основе предложенного размещения элементов с жестким описанием назначения выводов коммутации.

Главными требованиями автоматизированного синтеза топологии коммутационных плат является обеспечение 100 % трассируемости межсоединений в заданном количестве слоев коммутации платы и обеспечение надежного и устойчивого функционирования электронной схемы. В результате отсутствия возможности учета особенностей полузаказных БИС на этапах синтеза электрической схемы и размещения элементов на плоскости платы коммутации проектирование топологии проводников в полном объеме зачастую невозможно. Доработку топологии проводят в диалоговом или ручном режимах, требующих значительных временных и человеческих затрат и приводящих к снижению эффективности использования систем автоматизированного проектирования.

Большинство разработанных алгоритмов успешно решают задачу трассировки соединений. Однако при увеличении размерности задачи, вызванной увеличением сложности электрических схем, реализуемых на плоскости коммутационных плат, за счет использования БИС высокой степени интеграции, их эффективность падает. Площадь, занятая проводниками коммутации, возрастает до 50 % от общей площади, а затраты времени на реализацию рисунка топологии увеличиваются.

Общим недостатком используемых алгоритмов является последовательный подход к реализации соединений коммутации, что затрудняет учет взаимовлияний соединений друг на друга в процессе прокладки конкретного соединения. Все алгоритмы оптимизации топологического рисунка основаны на локальном учете взаимосвязи проводников в определенной области платы.

Существующие на данный момент алгоритмы, позволяющие моделировать взаимовлияние всего списка соединений друг на друга, распространены недостаточно и не включены в промышленные САПР, получившие широкое распространение.

Эффективным методом обеспечения 100 % трассируемости плат коммутации является учет конструктивных и технологических ограничений на этапе синтеза электрической схемы устройства. Например, обеспечение итерационного процесса изменения принимаемых решений на этапе синтеза электрической схемы исходя из нереализованных соединений. Организация такой связи требует изменения последовательности операций синтеза топологии коммутационной платы, реализации топологии полузаказных БИС и представления выводов некоторых элементов (резисторов, конденсаторов, кнопок и др.) как равнозначных в процессе прокладки инцидентных этим элементам проводников коммутации.

При этом для успешного проектирования топологии коммутационных плат ЭС с использованием полузаказных БИС необходимо:

- разработать математическую модель схемы ЭС для проектирования топологии платы коммутации с учетом конструктивных и технологических ограничений;

- разработать метод гибкого проектирования топологии коммутационной платы; :

- реализовать на основе разработанных алгоритмов программный комплекс проектирования топологии коммутационной платы ЭС с использованием полузаказных БИС.

Практическая реализация поставленных задач позволит создать систему автоматизированного проектирования топологии ячеек ЭС с использованием полузаказных БИС с программируемой логикой, повысить надежность их функционирования, сократить трудоемкость и время проектирования, снизить стоимость разработанного изделия и сократить его габариты.

Вторая глава посвящена разработке метода и моделей, лежащих в основе предлагаемого в диссертации принципа проектирования топологии коммутационной платы с учетом конструкторских и технологических ограничений на этапе синтеза электрической схемы устройства ЭС с использованием полузаказной БИС. Разработка моделей и методов проведена на основе теории трансляционного перемещения конфликтов межсоединений с плоскости коммутационной платы на кристалл полузаказной интегральной схемы.

В основу метода ГПТ положена впервые предложенная автором последовательность шагов процесса автоматизированного проектирования ячеек ЭС. Схематично предлагаемый процесс проектирования изображен на рисунке. В отличие от традиционного метода проектирования предлагаемый в диссертационной работе позволяет использовать возможность программирования функций внешних выводов коммутации полузаказных БИС в процессе проектирования топологии коммутационной платы.

Рисунок. Предлагаемый путь проектирования ячеек ЭС методом гибкого проектирования топологии (ГПТ)

Для формального описания схемы ЭС используется неориентированная графовая модель:

G-{V uU, S} >

где V = {vh v:, ... ,v„} e ¡Vj - множество элементов схемы, представляющих

/

собой подграфы v., = YJ^j состоящие из конечного множества вершин | Щ от-

«-1

ражающих внешние выводы элемента;

U = (и¡, U],... ит} e\U\- множество электрических цепей схемы;

S = {s,,s2.....¿v^m;

п - общее количество элементов схемы; m - общее количество цепей схемы ; / - число сигнальных соединений. Основной проблемой, влияющей на площадь проектируемой коммутационной платы ЭС, является количество конфликтов между соединениями коммутации в окрестности полузаказной БИС.

Анализ методов прокладки соединений коммутации показал, что основное влияние на количество конфликтов между соединениями оказывают два взаимосвязанных фактора: количество внешних выводов с кристалла интегрального элемента и их расположение в несколько рядов по периметру кристалла.

Для оценки качества топологии коммутационной платы предложен критерий минимальной суммарной длины соединений коммутации S^nри проектировании топологии методом ГИТ:

А=1

где SV - суммарная длина соединений коммутации;

Xi и у,- - координаты начала некоторого соединения h из общего списка соединений схемы ;

Xj и Vj - координаты конца соединения h из общего списка соединений схемы;

h - общее количество соединений схемы.

В диссертации показано, что при минимизации критерия в первую очередь следует сокращать число конфликтов межсоединений, получаемых в

результате разработки схемы без учета конструктивных ограничений печатного монтажа.

__________Действительно, увеличение конфликтных ситуаций между проводника---------

ми коммутации приводит к увеличению длины печатного проводника и, как следствие, к увеличению занимаемой площади на плоскости платы коммутации.

В работе предложен способ представления данных графовой модели электрической схемы разрабатываемого устройства в виде символьного списка:

У,,1¥и_У2,1У13

где ит - функциональное назначение некоторой электрической цепи схемы;

т - общее количество электрических цепей схемы;

5/ - номер некоторого соединения схемы;

/ - общее количество соединений схемы;

Уп - элемент схемы, являющийся источником некоторого соединения

У„.; - элемент схемы, являющийся приемником некоторого соединения

п - общее количество элементов схемы;

IV„,к - номер внешнего вывода, являющегося источником соединения;

к - общее количество внешних выводов элемента У„;

IV,,., р - номер внешнего вывода, принимающего соединение;

р - общее количество выводов элемента У„./, в случае неопределенности фунции внешнего вывода элемента ставится символ ".V".

Общее число записей в символьном списке равно / количеству соединений коммутации схемы ячейки ЭС.

Предложенные в работе методы и алгоритмы автоматического синтеза топологии коммутационной Платы положены автором в основу конструирования топологии методом ГПТ.

В третьей главе диссертации показана возможность автоматизированного проектирования топологии коммутационных плат ЭС методом ГПТ. При реализации метода рассмотрены возможности учета конструктивных и технологических ограничений для элементов печатного монтажа и предложены пути достижения оптимального результата при разработке топологии коммутационной платы ЭС на базе полузаказных БИС.

Исходными данными для автоматизированного проектирования топологии коммутационных плат методом ГПТ является функциональная схема проектируемого ЭС, представленная з виде символьного списка, структура которого разработана автором.

Проектирование оптимального топологического рисунка элементов коммутации схемы ячейки ЭС проводится на основании стягивания конфликтов между соединениями коммутации БИС на плоскость кристалла полузаказной БИС в следующем порядке:

- на основании конструктивных требований выбирается корпус полузаказной БИС и технология изготовления кристалла интегральной схемы;

- с учетом технологических ограничений определяется тип каждого электрического соединения схемы и на основании полученных данных готовится задание на разработку топологии коммутационной платы ЭС;

- проектирование топологии осуществляется с учетом ограничений на число конфликтов между коммутационными соединениями и суммарную (совокупную) длину печатных проводников коммутации.

Для сокращения числа конфликтов межсоединений и совокупной длины коммутационных проводников в работе был предложен алгоритм трассировки, базирующийся на методе распространения цифровой волны от нескольких равноправных источников к нескольким равноправным приемникам. Последующее определение пар контактов, находящихся на минимальном расстоянии друг от друга, позволяет найти оптимальный путь для проводника коммутации и сократить длину межсоединения путем минимизации целевой

функции:/- = ^(х, -д:+{у) -у,)2, где Ху, - координаты/ - источника сигнала, принадлежащего п-1 элементу; х„ yi - координаты i - приемника сигнала, принадлежащего элементу.

В случае отсутствия возможности проведения очередной трассы соединения в плоскости платы коммутации программа-трассировщик исследует варианты проведения соединения с использованием площади кристалла полузаказной БИС. Выбор БИС, позволяющей оптимально реализовать соединение коммутации, производится при условии минимизации критерия Р/:

V

Л

Хт +Х¥кр

Л

+

^ Хт.т + Хщ, ,Л (Ху!^

Л

2

+:

^ Кт. I + Кл, „ ^ ( % 1 + Уу^ р ^

2

\ ■

где (Хт 1, У„,) - координаты проекции на плоскость трассировки первого выЕода элемента К,, являющегося источником соединения

_______ит-,_________________________________________________________________________

{Хч /, ,) - координаты проекции первого вывода элемента являющегося приемником соединения ит\

(Х,,н,, КЛ/) - координаты проекции первого вывода полузаказного элемента для которого рассчитывается величина критерия

Рй

(Ху, р, Г„, Д - координаты проекции на плоскость трассировки вспомога-

(Л'1;/.р, ¥чр) тельных выводов элементов V, и ¡^ соответственно. Назначаются для каждого конструктива элементов схемы до начала процесса проектирования топологии коммутации и позволяют определить относительный центр площади, занимаемой элементом;

(Ху-Пр, - координаты проекции вспомогательного внешнего вывода

полузаказного элемента V,,.

Для работы метода ГПТ единственным необходимым условием является наличие в разрабатываемой конструкции ЭС как минимум одного полузаказного кристалла. С возрастанием мощности БИС, применяемой в разработке (увеличение количества выводов БИС, увеличение доли схемы, реализуемой на кристалле), улучшается качество синтезируемой топологии коммутационной платы.

Синтез топологии коммутационной платы начинается с реализации соединений инцидентных полузаказной БИС как элемента, в области которого сеть коммутационных соединений образует наибольшее количество конфликтов.

Отличительными особенностями предлагаемого подхода являются:

- проектирование топологии коммутационной платы ЭС с использованием полузаказной БИС перед исполнением топологии БИС;

- описание модели схемы с учетом равнозначности выводов некоторых электрюрадиоэлементов в процессе прокладки определенных соединений коммутации.

Трассировка межсоединений выполняется на основе сформированного дискретного рабочего поля (ДРП).

Четвертая глава посвящена разработке принципов и структуры программно-методического комплекса метода гибкого проектирования топологии коммутационных плат ЭС и его внедрению.

Непрерывность автоматизированного процесса проектирования топологии коммутационных плат ЭС является основным принципом построения программно-методического комплекса синтеза топологии коммутации методом ГПТ.

Дополнительными принципами построения комплекса, кроме общепринятых (модульности, иерархичности, использования языков высокого уровня), является последовательный характер проектирования топологии коммутационной платы методом ГПТ, что позволяет разделить программное обеспечение на управляющую и обрабатывающую части. В результате разработка топологии ведется одной программой под управлением монитора.

Общая структура программно-методического комплекса включает подсистемы:

- синтеза соединений;

- синтеза списков описания функционального назначения выводов полузаказной БИС для дальнейшей реализации топологии кристалла.

Разработанный программный комплекс прошел апробацию на промышленных образцах и показал свою работоспособность. При этом разработанные коммутационные платы имеют менее сложный топологический рисунок, сокращается количество слоев коммутации и число переходных отверстий. Уменьшается суммарная длина проводников коммутации и, как правило, площадь, занимаемая элементами коммутации. Габариты изделия сокращаются.

Разработанный в результате работы программно-методический комплекс внедрен в учебный процесс факультета Радиофизики и электроники Владимирского государственного университета и в ВКБ «Радиосвязь» г. Владимир.

ЗАКЛЮЧЕНИЕ

По результатам работы можно сделать следующие выводы:

1. Проведен конструктивно-технологический анализ особенностей коммутационных плат и показано, что:

- наибольшее распространение в качестве коммутационных плат ячеек ЭС получили печатные платы с односторонней и двухсторонней металлизацией, благодаря малой стоимости технологии изготовления.

- основная тенденция развития ЭС заключается в непрерывном росте степени интеграции элементной базы, наряду с увеличением сложности электронных схем, реализуемых на плоскости коммутационной платы, что приводит к стремительному росту числа межсоединений между элементами схемы;

- в качестве элементной базы все чаще используются полузаказные

БИС;

- площадь, занимаемая проводниками коммутации в современных ячейках ЭС, составляет от 30 до 50 % общей площади платы коммутации, что значительно уменьшает показатель использования площади коммутационной

платы. Увеличивается влияние внешних факторов на параметры передаваемых по проводникам коммутации сигналов.

2. Проведен анализ современных методов автоматизированного проектирования топологий плат коммутации и показано, что они недостаточно эффективны при разработке электрических схем ЭС с использованием в качестве элементной базы полузаказных БИС. Показано, что основная причина этого заключается в недостаточном использовании альтернативного назначения выводов полузаказных БИС при разработке топологии печатного монтажа.

3. Рассмотрена обобщенная модель традиционного цикла проектирования, выявлены недостатки при использовании ее для синтеза топологии коммутационных плат схем ЭС, в составе элементной базы которых присутствуют полузаказные БИС. Показано, что эти недостатки связаны с отсутствием учета конструктивных и технологических ограничений проектирования топологии коммутации на этапе разработки электрической схемы устройства.

4. Предложена новая схема цикла проектирования, использующая метод гибкого проектирования топологии коммутационной платы и позволяющая осуществлять перенос конфликтов межсоединений с плоскости коммутационной платы на плоскость полупроводникового кристалла полузаказной БИС, что позволяет обеспечить разработку оптимального рисунка топологии платы коммутации.

5. Разработана математическая модель представления схемы устройства для реализации топологии коммутации методом ГПТ на основе неориентированного графа, ее описание, позволяющее учесть конструктивные и технологические ограничения.

6. На основе математической модели ГПТ для реализации возможностей минимизации числа конфликтов между соединениями коммутации на этапе синтеза электрической схемы соединений разработаны:

- символьный список представления данных о разрабатываемом устройстве, позволяющий, в отличие от известных, учесть конструктивные ограничения исполнения рисунка топологии на этапе синтеза электрической схемы ЭС;

- алгоритм прокладки соединений от множества источников к множеству приемников, что позволяет отыскать оптимальный вариант реализации соединения коммутации на плоскости платы.

7. Разработанные алгоритмы реализованы в виде программ, которые

объединены в программно-методический комплекс, реализующий метод гибкого проектирования топологии коммутационных плат ЭС с использованием полу заказных БИС.

8. Апробация разработанного программно-методического комплекса показала, что его использование позволяет сократить габариты коммутацион-

ной платы, число слоев коммутации и значительно упростить их топологический рисунок.

9. Программно-методический комплекс внедрен в учебный процесс факультета Радиофизики и электроники Владимирского государственного университета и апробирован при проектировании промышленного образца для ВКБ «Радиосвязь».

Основные материалы диссертации опубликованы в следующих работах:

1. ЗАВЬЯЛОВ Д.В., РУФИЦКИЙ М.В. Модифицированный волновой алгоритм синтеза топологии коммутационных плат медицинских приборов// Физика и радиоэлектроника в медицине и биотехнологии: Материалы II ме-ждунар. науч.-техн. конференции - Владимир: ВГТУ, 1996.- В 2 ч. 4.2 С. 132134.

2. РУФИЦКИЙ М.В., ЗАВЬЯЛОВ Д.В. Алгоритм трассировки плат с дополнительными элементами коммутации. Проектирование и применение радиотехнических устройств и систем// Научные труды. Владимир: ВГТУ, 1996.-С. 124-126.

3. РУФИЦКИЙ М.В., ЗАВЬЯЛОВ Д.В. Алгоритм градиентной трассировки. Проектирование и применение радиотехнических устройств и систем// Научные труды. Владимир: ВГТУ, 1996.- С. 120-123.

4. ЗАВЬЯЛОВ Д.В., ЧЕЛЫШЕВ Е.В.. РУФИЦКИЙ М.В. Алгоритм последовательного наращивания топологии печатных плат. XXIII Гагаринские чтения /Сборник тез. докладов науч. конференции. Москва, 1997. Ч. 3 - С. 14-

5. ЗАВЬЯЛОВ Д.В., РУФИЦКИЙ М.В. Алгоритм гибкого синтеза топологии монтажных плат. XXIII Гагаринские чтения / Сборник тез. докладов науч. конференции. Москва, 1997. Ч. 3 - С. 15-16

6. РУФИЦКИЙ М.В,, БУЛАЕВ В.Д., КАЛИНИН Е.А., РЫБИН В.М., ФРОЛОВА Т.Н., ЗАВЬЯЛОВ Д.В. Программно-аппаратный комплекс для изготовления монтажных плат. Информационный листок N 164-94 Владимирского центра науч.-техн. информации. Владимирский центр научно-технической информации - 1994 г.

7. ЗАВЬЯЛОВ Д.В., ЛИХОДЕЕВА С.С., РУФИЦКИЙ М.В. Заявка на изобретение №96103285.

15.

Текст работы Завьялов, Дмитрий Валентинович, диссертация по теме Системы автоматизации проектирования (по отраслям)

Владимирский государственный университет

На правах рукописи

Завьялов Дмитрий Валентинович

Метод гибкого проектирования топологии коммутационных плат

Специальность 05.13.12 "Системы автоматизации проектирования"

на соискание ученой степени кандидата технических наук

ДИССЕРТАЦИЯ

доктор технических наук М.В. Руфицкий

Научный руководитель

Владимир 1998

СОДЕРЖАНИЕ

Введение. 4

1. Анализ особенностей коммутационных плат электронных средств и методов их проектирования.......................................................... 10

1.1. Конструктивно-технологические особенности коммутационных плат электронных средств (ЭС)........................................ 11

1.2. Анализ методов и алгоритмов проектирования топологии коммутационных плат ЭС..................................................... 39

1.3. Постановка задачи......................................................... 63

2. Метод гибкого проектирования топологии коммутационных плат ЭС. 65

2.1. Структура представления данных в методе ГПТ................... 65

2.2. Основы гибкого проектирования топологии коммутационных плат ЭС........................................................................... 77

2.3. Модели представления схемы соединений ЭС с использованием полузаказных БИС....................................................... 96

Выводы по второй главе........................ ............................... 109

3. Алгоритмы и методика проектирования коммутационных плат с использованием метода ГПТ........................................................... 110

3.1. Алгоритм переноса конфликтов межсоединений с коммутационной платы на плоскость кристалла полузаказной БИС.............. 110

3.2. Алгоритм проектирования топологии коммутационных плат

методом ГПТ..................................................................... 118

Выводы по третьей главе...................................................... 143

4. Программный комплекс гибкого проектирования топологии коммутационных плат и результаты его внедрения....................................... 144

4.1. Структура программного комплекса гибкого проектирования топологии......................................................................... 144

4.2. Результаты апробации и внедрения программного комплекса. 152

Заключение......................................................................................................................155

Список литературы..........................................................................................................................................158

Список сокращений........................................................................................................................................169

Приложения............................................................................................................................................................171

ВВЕДЕНИЕ

Актуальность работы. Одним из основных направлений развития современных электронных средств (ЭС) является микроминиатюризация. Особенно актуальна эта задача для устройств обработки цифровой информации и сигналов. Увеличение вычислительной мощности с одновременным уменьшением габаритов и массы цифровых ЭС привело к созданию сверхбольших интегральных схем (СБИС) со степенью интеграции равной 25*106 транзисторов на кристалле [ 1 ]. Однако стремительное увеличение сложности интегральных схем не позволило окончательно отказаться от коммутационных плат, выполняющих функцию несущих для элементов схемы и проводников коммутации. Наряду с этим возросло число различных дополнительных ограничений, вызванных требованиями быстродействия и надежности. В результате увеличения степени интеграции БИС и сложности электрических схем, реализуемых

на плоскости коммутационной платы, увеличилась размерность решаемых за/

дач в процессе автоматизированного проектирования ячеек ЭС.

Увеличение размерности решаемых задач можно преодолеть использованием более быстродействующих ЭВМ с большим объемом оперативной памяти, применением более быстродействующих алгоритмов или иерархических методов проектирования. Однако проблемы укладки стремительно растущего числа соединений коммутации на плоскости платы, которые намного

усложняют процесс проектирования, не могут быть решены простой адапта-

%

цией существующего программного обеспечения.

Отсутствие программного обеспечения, позволяющего решать задачи проектирования на уровне требований современного конструирования и технологии производства приводит к необходимости разработки принципиально новой схемы организации процесса проектирования. Следует отметить, что в первую очередь требует решения задача трассировки, как наиболее трудоемкая задача конструкторского проектирования ячеек ЭС [5].

Известные методы проектирования топологии коммутационных плат ориентируются на поэтапную разработку конструкции электронного модуля, включая схемотехническое и конструкторское проектирование. В результате разобщенности и критериальной несовместимости отдельных этапов не удается создать сквозной цикл автоматического проектирования топологии коммутационных плат, что ведет к доработке топологии ручными методами и снижает эффективность автоматизированной разработки коммутационных плат.

Особенно сложно проектировать ячейки ЭС в схеме которых в качестве элементной базы используются полузаказные БИС, число внешних выводов коммутации которых достигает 400. Директивное назначение функции каждого внешнего вывода полузаказной БИС в процессе проектирования топологии кристалла создает трудности при реализации соединений коммутации БИС на плоскости коммутационной платы. Рост числа конфликтов межсоединений приводит к увеличению суммарной длины коммутационных соединений и, как следствие, площади занимаемой проводниками коммутации (30 % - 50 % всей площади платы). Увеличивается количество межслойных переходов, электрически соединяющих разные слои топологии, что приводит к снижению показателя выхода годных коммутационных плат. Одной из возможностей уменьшения длины соединительных проводников и сокращения числа межслойных переходов является то, что функциональное назначение внешних выводов программируемых БИС может быть переназначено по результатам синтеза топологии коммутационной платы. Очевидно, что в современных САПР такая возможность используется недостаточно.

В настоящее время программируемые БИС все чаще используются в качестве элементов с программируемой логикой при проектировании электрических схем ЭС. Этот факт еще раз доказывает перспективность разработки метода проектирования топологии коммутации, позволяющего гибко учитывать и использовать возможности полузаказных БИС и программируемых логических элементов.

В связи с этим в число задач проектирования топологии коммутационных плат ЭС требующих решения выдвигается создание метода гибкого проектирования топологии (ГПТ). Метод ГПТ позволит на основе использования программируемых БИС проектировать топологический рисунок коммутационной платы на этапе схемотехнического проектирования модуля ЭС с учетом конструктивных и технологических ограничений предъявляемых к топологии коммутации разрабатываемого ЭС.

Цель работы: состоит в разработке автоматизированного метода гибкого проектирования топологии коммутационных плат ячеек ЭС, использующих в качестве элементной базы БИС с программируемой логикой и позволяющий осуществлять перенос конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС.

Поставленная цель может быть достигнута при условии решения следующих задач:

- создания математической модели схемы ЭС для проектирования ее методом ГПТ;

- разработки математического и программного обеспечения, реализующих предложенный в работе метод;

- синтеза алгоритма локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения;

- разработки методического обеспечения проектирования коммутационных плат методом ГПТ.

Метод исследования: состоит в развитии и применении математического аппарата теории множеств и теории графов к исследованию особенностей конструкции ячейки ЭС, выполненной с использованием БИС, в разработке и экспериментальной проверке алгоритмов их автоматизированного проектирования.

Научная новизна: работы заключается в разработке метода гибкого проектирования топологии коммутационных плат (ГПТ) и алгоритмов, позволяющих использовать кристалл полузаказной БИС для реализации коммута-

ционных соединений схемы, имеющих конфликты на базовой коммутационной плате.

В работе:

-впервые предложен принцип переноса конфликтов межсоединений с базовой коммутационной платы на уровень дискретных элементов (БИС);

- разработан метод гибкого проектирования топологии коммутационных плат на основе переноса конфликтов межсоединений;

- разработана методика синтеза графовой модели электрической схемы ячейки ЭС для проектирования методом ГПТ и методика ее планаризации ;

- разработан алгоритм локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения.

Практическая ценность: работы заключается в следующем.

Разработан программно-методический комплекс, реализующий метод гибкого проектирования топологии коммутационных плат, который позволяет:

- уменьшить массогабаритные показатели ячейки ЭС за счет сокращения

у

суммарной длины проводников коммутации и как следствие уменьшение занимаемой ими площади ;

- сократить затраты на проектирование электронных модулей за счет сокращения сложности рисунка топологии коммутационной платы, следствием чего является снижение числа доработок конструкции, а также параллельное выполнение ряда проектных операций.

Реализация и внедрение результатов.

Разработанные в диссертации метод, модели, алгоритмы, программные и методические средства использовались при выполнении хоздоговорных научно-исследовательских работ с участием автора диссертации.

Основные результаты диссертационной работы используются в учебном процессе факультета Радиофизики и электроники Владимирского Государственного Университета и в ВКБ «Радиосвязь» г. Владимир.

Апробация работы: Работа в целом и ее отдельные результаты докладывались и обсуждались на научно-технических конференциях и семинарах: II Международной научно-технической конференции " Физика и радиоэлектроника в медицине и биотехнологии ", г. Владимир, 1996 г.; Всероссийской молодежной научной конференции " XXIII Гагаринские чтения ", г.Москва, 1997г., Общеинститутской научно-технической конференции Владимирского государственного технического университета, г.Владимир 1996 г., на научно-технических семинарах кафедры "Конструирования и технологии РЭС" ВлГУ.

Публикации: Основные результаты опубликованы в 6 работах. По результатам работы подана заявка на изобретение под №96103285. Получена дата приоритета. В настоящее время заявка проходит экспертизу.

На защиту выносятся:

- метод гибкого проектирования топологии коммутационных плат;

- алгоритм переноса конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС;

- структура программного комплекса для проектирования топологии коммутационных плат методом ГПТ;

- методика использования программного комплекса для проектирования ЭС по методу ГПТ.

Структура и объем диссертации:

Диссертация состоит из введения, четырех глав и заключения, изложенных на 167 страницах и иллюстрированных 51 рисунками и 5 таблицами, а также списка литературы из 117 наименований.

В первой главе рассматриваются конструктивно-технологические особенности коммутационных плат ЭС и методы их автоматизированного проектирования. На основании проведенного анализа определяется практическая необходимость и актуальность решения задач, подлежащих исследованию и разработке.

Вторая глава: посвящена разработке моделей и метода, лежащих в основе предлагаемого в диссертации принципа проектирования топологии комму-

тационной платы с учетом конструкторских и технологических ограничений на этапе синтеза электрической схемы устройства ЭС с использованием полузаказной БИС.

В третьей главе диссертации показана возможность автоматизированного проектирования топологии коммутационных плат ЭС методом гибкого проектирования топологии. При реализации метода рассмотрены возможности учета конструктивных и технологических ограничений для элементов печатного монтажа и предложены пути достижения оптимального результата при разработке топологии коммутационной платы ЭС на базе полузаказных БИС.

Четвертая глава посвящена разработке принципов и структуре программно-методического комплекса метода гибкого проектирования топологии коммутационных плат ЭС и его внедрению.

1. АНАЛИЗ ОСОБЕННОСТЕЙ КОММУТАЦИОННЫХ ПЛАТ

ЭЛЕКТРОННЫХ СРЕДСТВ И МЕТОДОВ ИХ ПРОЕКТИРОВАНИЯ

Элементной базой, обеспечивающей повышение надежности, уменьшение массы, габаритных размеров, потребляемой мощности и улучшение других технико-экономических характеристик электронных средств (ЭС), являются большие и сверхбольшие интегральные схемы (БИС ) [ 2 ]. Современная БИС представляет собой кристалл на котором располагается до 25 млн. интегральных транзисторов. Корпус БИС имеет до 400 внешних выводов [ 1 ].

Однако, несмотря на значительные достижения в области микроминиатюризации, большая часть современных ЭС исполняются с применением коммутационных монтажных плат, которые выполняют роль несущей для элементов электронной схемы и проводников коммутации [ 6 ].

Непрерывный рост степени интеграции БИС и массовое их использование в цифровых устройствах, использующих шинную передачу данных, привело к увеличению числа связей между отдельными интегральными элементами на порядок. Наряду с уменьшением массогабаритных показателей возрастает площадь занимаемая коммутационными проводниками на монтажной плате. В современных цифровых электронных устройствах соединения коммутации занимают от 30 до 50% полезной площади коммутационной платы [13].

Для разработки средств и методов проектирования топологли электрических соединений на коммутационных платах необходимо детально рассмотреть конструкции коммутационных плат и их технологические особенности.

1.1. Конструктивно-технологические особенности коммутационных плат

электронных средств (ЭС)

В современном конструировании продолжает занимать ведущие позиции принцип модульного проектирования ЭС. Модуль второго уровня объединяющий на одной коммутационной плате несколько десятков электрорадиоэлементов и реализующий относительно сложную логическую схему называется ячейкой ЭС [ 4 ]. Конструктивно ячейка ЭС, спроектированная с применением коммутационной платы, представляет собой совокупность конструктивных элементов между которыми установлены необходимые пространственные, механические и электрические связи [ 5 ]. Коммутационная плата в ячейке ЭС является элементом, обеспечивающим механическое закрепление электрорадиоэлементов и элементов крепления ячейки. Выполняет роль несущей для электрических соединений коммутации элементов электрической схемы ячейки ЭС (рис.1.1)[ 6,7].

Все конструктивные узлы ячейки крепятся на коммутационной плате при помощи механических или паянных соединений (рис. 1.2). Элементы ячейки могут быть установлены на верхней и нижней поверхностях коммутационной платы (рис.1.3), что позволяет эффективно использовать плоскость коммутационной платы. Одновременно, в большинстве случаев, на поверхностях коммутационной платы выполняются металлизированные проводники коммутации элементов схемы и другие плоские элементы конструкции [7 - 9].»

Стремительное развитие микроэлектроники и увеличение степени интеграции БИС приводит к возрастанию сложности схем ЭС, выполняемых в ячейке. Увеличение количества соединений коммутации в схеме, приводит к увеличению площади коммутационной платы, занимаемой проводниками коммутации.

3 12

Ж

^ттТТТТ"

1

Г 2

"ЧР^Н

Рис.1.1 Внешний вид одного из вариантов конструкции ячейки ЭС.

' *

1- крепежные отверстия; 2 - коммутационная плата; 3 - электрорадиоэлементы.

к

ш

г,

а/

б/

в/

Рис. 1.2 Способы установки электрорадиоэлементов на коммутационную плату.

а/ - механическое соединение; б/- паяное (двухстороннее); в/ - паяное (поверхостное).

а/

Рис. 1.3 Варианты конструктивного исполнения ячеек ЭС.

а/ - одностороннее размещение элементов схемы; б/ - двухстороннее размещение элементов схемы.

Использование БИС с целью уменьшения массогабаритных показателей ячейки приводит к созданию ячеек ЭС площадь коммутационной платы которой на 50 % занята проводниками коммутации [13].

Широкое использование многослойных плат и коммутационных переходных отверстий, которые позволяют соединять участки проводника коммутации, находящиеся в разных слоях, позволили решать задачи минимизации массогабаритных показателей ячейки до настоящего времени [ 9,10 ]. Реалии сегодняшнего дня показывают необходимость другого, координально нового подхода к задачи синтеза топологии коммутации, который бы позволил уменьшить до минимума число слоев коммутации, количество переходных от�