автореферат диссертации по информатике, вычислительной технике и управлению, 05.13.01, диссертация на тему:Алгоритмы обеспечения дефектоустойчивости с минимальной деградацией матричных процессоров

ВВЕДЕНИЕ.:.

1. ОБЕСПЕЧЕНИЕ ДЕФЕКТОУСТОЙЧИВОСТИ МНОГОПРОЦЕССОРНЫХ СИСТЕМ.

1.1. Структурная организация многопроцессорных систем.

1.2. Обеспечение отказоустойчивости процессорных матриц.

1.3. Анализ способности систем к реконфигурированию и основные задачи исследований.

1.4. Выводы к главе.

2. АЛГОРИТМ ВЫДЕЛЕНИЯ ПОДСЕТОК НА ОСНОВЕ ТЕОРЕТИКО-МНОЖЕСТВЕННОГО ПОДХОДА.

2.1. Характеристика теоретико-множественного подхода к решению задачи.

2.2. Определение узла-антипода

2.3. Построение пассивной области.

2.4. Определение активной области.

2.4. Алгоритм локализации подсеток в активной области.

2.5. Выводы к главе.

3. РАЗРАБОТКА КЛЕТОЧНОГО АЛГОРИТМА ОПРЕДЕЛЕНИЯ

МАКСИМАЛЬНЫХ РАБОТОСПОСОБНЫХ ОБЛАСТЕЙ •

3.1. Характеристика клеточно-автоматного подхода к решению задачи поиска подсеток.

3.2. Содержательная формулировка клеточного алгоритма.

3.3. Построение клеточного алгоритма поиска подсеток

3.4. Примеры реализации алгоритма.

3.5. Выводы к главе.

4. ИССЛЕДОВАНИЕ АЛГОРИТМОВ ПОИСКА

ПОДСЕТОК.

4.1. Инструментальная среда моделирования алгоритмов поиска посеток.

4.2. Структурно-функциональная организация среды поиска максимальной подсетей.

4.3. Исследование алгоритмов поиска максимальных посеток.

4.4. Выводы к главе.

Актуальность работы. Перспективный подход к построению электронномеханических устройств в машиностроении заключается в переносе функциональной нагрузки от механических узлов к интеллектуальным компонентам (электронным, компьютерным, информационным), которые легко перепрограммируются на новые задачи и являются относительно дешевыми. Доля управляющей компьютерной части машин возросла за последнее десятилетие вдвое, и есть все основания прогнозировать сохранение этой тенденции в будущем. Компьютерная составляющая машин обеспечивает координированное управление множеством исполнительных механизмов и технологических процессов. Возрастающая сложность управляющих систем машин не должна отражаться на их работоспособности - дефект в системе управления не должен приводить к фатальному отказу всего технологического комплекса. В связи с этим управляющая часть машины должна строиться как де-фектоустойчивая, обеспечивающая сохранение работоспособности, как себя самой, так и выполняемого технологического процесса.

Снижение геометрических размеров управляющих устройств на кристалле СБИС, внедрение систем высокой плотности на кристалле - System on Chip SoC), приводят к тенденции быстрого роста производства многопроцессорных SoC (MPSoC) с сетевой структурой. Сетевые структуры MPSoC позволяют адаптировать вычислительные ресурсы не только к различным приложениям группового управления исполнительными устройствами (приводной техникой) технологических машин, но и открывают новые возможности в решении задачи обеспечения дефектоустойчивости. Без продуманных средств обеспечения дефектоустойчивости растет цена риска использования MPSoC с ростом сложности системы, затрат на систему, а также степени критичности области ее применения.

Дефектоустойчивость достигается восстановлением физического массива процессорных элементов, на котором может быть выполнена задача управления без потери производительности. Сохранение размерности исходного физического массива при отказах достигается с помощью резервных элементов, треков и переключателей, восстанавливающих связи в переразмещенном массиве. Теория проектирования дефектоустойчивых резервированных систем рассматривается в работах Авижениса А., Куна С., Сами.М., Пархоменко П.П., Хариты Т. и других авторов. Исследования показали, что подобный подход к восстановлению эффективен при незначительном числе отказавших элементов. Разрешить противоречие между требованиями обеспечения дефектоустойчивости при значительном числе отказов и невысокой сложности средств перестройки системы позволят алгоритмы восстановления работоспособности систем с деградацией.

В настоящее время наиболее просто реализуемыми в многопроцессорных системах являются топологии решетка с замкнутыми/разомкнутыми границами. Большинство разработанных для матричных процессоров программ выполнимы и на структурах меньшей размерности при снижении потенциальной производительности.

Выделение бездефектных областей максимальной размерности в матричных процессорах и размещение в них программ управления позволит минимизировать потери производительности и, следовательно, деградацию многопроцессорных систем. Таким образом, существует путь управления дефектоустойчивостью, заключающийся в использовании алгоритмов адаптивной перестройки матричных процессоров при исправляемых комбинациях отказов и алгоритмов выделения бездефектных областей при фатальных отказах для решения задачи управления в дальнейшем.

Разработка алгоритмов выделения максимальных бездефектных областей, основанных на принципах параллельности, распределенности многопроцессорных систем, однородности, позволит создать высокопроизводительные специализированные аппаратные средства восстановления работоспособности матричных процессоров с деградацией и снизить время их простоя. В настоящее время подобные аппаратно-ориентированные клеточные алгоритмы обеспечения дефектоустойчивости матричных процессоров с деградацией отсутствуют.

Цель диссертационной работы состоит в обеспечении дефектоустойчивости матричных процессоров при фатальных отказах путем создания параллельных, распределенных алгоритмов поиска исправных областей максимальной размерности, позволяющих сохранять работоспособность процессоров при минимальной деградации и неизменности аппаратных средств перестройки.

Для достижения поставленной цели в диссертационной работе решались следующие задачи:

1. Разработка подхода к обеспечению дефектоустойчивости матричных процессоров с минимальной деградацией, основанной на параллельном, распределенном вычислении максимальных работоспособных областей в решетке/торе с неисправляемыми комбинациями отказов.

2. Разработка параллельного, распределенного алгоритма вычисления максимальных бездефектных областей для узлов решетки/тора на основе логико-алгебраических преобразований глобальной информации о размещении отказавших элементов, позволяющего упростить поиск решения.

3. Разработка для произвольного узла решетки/тора правил вычисления бездефектных областей с максимальным числом работоспособных узлов по локальным данным об отказах соседних узлов.

4. Разработка клеточного алгоритма, реализующего локальные правила вычисления бездефектных областей, позволяющего создавать однородную среду выделения субрешеток/субторов для ускорения поиска решения.

5. Разработка программных моделей поиска бездефектных областей для анализа предельных возможностей алгоритмов обеспечения дефектоустойчивости матричных процессоров по сохранению их работоспособности.

6. Разработка структурно-функциональной организации однородной среды выделения субрешеток/субторов, являющейся сопроцессором хост-машины, управляющей матричным процессором с деградацией и обеспечивающей поддержание его работоспособности при фатальных отказах.

Методы исследования основаны на использовании математического аппарата и методов теории графов, теории конечных автоматов, теории клеточных автоматов, теории надежности технических систем, теории параллельных алгоритмов.

Научная новизна диссертационной работы заключается в результатах, к которым относятся:

1. Принципы поиска максимальных работоспособных областей матричных процессоров, основанные на деактивации минимальной области, содержащей все неисправные узлы решетки/тора, что позволяет сохранять работоспособность системы при минимальной деградации ее свойств.

2. Алгоритм параллельного распределенного вычисления максимальных бездефектных областей для узлов матричного процессора путем логико-алгебраических преобразований, позволивших выделять неизбыточное множество работоспособных облас-тейи упростить получение решения.

3. Композиция правил вычисления максимальной бездефектной области узла, использующих локальную информацию об отказах и размерностях областей соседних узлов, что позволяет параллельно и распределенно строить работоспособные области без использования глобальных данных о состоянии всех узлов матричного процессора.

4. Клеточный алгоритм вычисления бездефектных подсеток для узлов решетки/тора путем итерационного применения одинаковых операций во всех узлах клеточного пространства, что позволяет создать однородную среду поиска максимальной субрешетки/субтора в матричном процессоре с минимальной деградацией его свойств.

Практическая ценность диссертационной работы состоит в структурно-функциональной организации среды определения максимальных бездефектных областей, а также в созданных программных моделях для исследования разработанных алгоритмов.

Реализация и внедрение результатов в диссертационной работе.

Результаты работы внедрены в учебном процессе Курского государственного технического университета по дисциплинам "Системный анализ", «Моделирование систем».

Апробация работы. Основные положения диссертационной работы докладывались и обсуждались на следующих конференциях: III Международной научно-технической конференции «Материалы и технологии XXI века» (г.Пенза, 2005 г.), Международных молодежных научных конференциях «Гагаринские чтения» (XXXI, XXXII Москва, 2005, 2006 г.г.), 12-ой Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2005» (г. Зеленоград, 2005 г.), III Межвузовской конференции по научному программному обеспечению «Практика применения научного программного обеспечения в образовании и научных исследованиях» (Санкт-Петербург, 2005).

Публикации, Основные результаты диссертационной работы опубликованы в 10 работах, в том числе в 7 статьях, в 1 тезисах докладов, в 2 материалах конференций.

Основные научные положения, вмиосимые на защиту:

1. Принципы обеспечении дефектоустойчивости матричных процессоров, позволяющие создать параллельные распределенные алгоритмы выделения работоспособных областей в матричных процессорах с фатальными отказами при минимальной деградации их свойств.

2. Алгоритм параллельного распределенного вычисления максимальных бездефектных областей решетки/тора, позволяющий путем логико-алгебраических преобразований глобальной информации об отказах в каждом из узлов выделять неизбыточные множества работоспособных подсеток и упростить получение решения.

3. Композиция правил вычисления максимальной бездефектной области для произвольного узла, позволяющих без сбора информации о состоянии всех узлов матричного процессора параллельно и распределено строить максимальную работоспособную область.

4. Клеточный алгоритм реализации правил вычисления максимальной бездефектной области, позволяющий строить однородную среду определения максимальной субрешетки/субтора в матричном процессоре с минимальной деградацией его свойств.

Личный вклад автора. В работах [2, 3], опубликованных в соавторстве, лично автором введена система операций над подматрицами решетки/тора и дана их теоретико-множественная интерпретация. В работах [4, 5] автором разработан алгоритм реструктуризации матричных процессоров методом объединения подматриц, в работе [10] автор лично разработал систему параллельных подстановок для аналитической записи клеточного алгоритма.

Объем и структура работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка использованных источников. Общий объем диссертации составляет 137 страниц, содержащих 57 рисунков и графиков, 8 страниц - список литературы из 75 использованных источников.

4.4. Выводы к главе

1. Разработана инструментальная среда моделирования и исследования алгоритмов поиска работоспособных областей в матричных процессорах, позволяющая моделировать различные варианты алгоритмов, выполнять поиск решений и вычислять для них показатели сохраняемости процессорной матрицы.

2. Разработана базовая структурно-функциональная организация однородной среды выделения субрешеток/субторов, являющаяся сопроцессором хост-машины, управляющей матричным процессором с деградацией и обеспечивающей поддержание его работоспособности при фатальных отказах.

3. Проведен анализ предельных возможностей разработанных алгоритмов, подтвердивший способность алгоритмов сохранять работоспособность матричных процессоров и показавший, что в диапазоне значений относительной доли фатальных отказов [0,1; 0,4] при относительной величине допустимой минимальной подсетки 0,2 коэффициенты функциональной сохраняемости имеют значения в диапазоне [1; 0,6].

4. Показано, что сохранение работоспособности матриц с деградацией при числе отказов, превышающем число резервных элементов, приводит к росту надежности матричных процессоров в сравнении с отказоустойчивыми системами. Так, при относительном числе отказов jQ=0,4 и относительной допустимой площади подсетки S0=0,2 значение функции надежности отказоустойчивой системы равно 0, а системы с деградацией 0,9.

ЗАКЛЮЧЕНИЕ

В диссертационной работе представлено решение задачи обеспечения дефектоустойчивости матричных процессоров при фатальных отказах путем создания параллельных распределенных алгоритмов поиска исправных областей (подсеток) максимальной размерности, позволяющих сохранять работоспособность процессоров при минимальной деградации и неизменности аппаратных средств перестройки.

При решении поставленной задачи получены следующие результаты:

1. Сформулирован подход к обеспечению дефектоустойчивости матричных процессоров с минимальной деградацией, основанной на параллельном, распределенном вычислении максимальных работоспособных областей в решетке/торе с неисправляемыми комбинациями отказов и принципах поиска максимальной работоспособной области.

2. Разработан параллельный, распределенный алгоритм вычисления максимальных бездефектных областей путем логико-алгебраических преобразований глобальной информации о размещении m отказавших элементов в решетке/торе, позволивших выделить из общего множества \ W\ = 2т подобластей неизбыточное подмножество Wis W (\W1\ = 2*т, включающее максимальную область, и упростить получение решения.

3. Получены для произвольного узла решетки/тора правила вычисления бездефектных областей с максимальным числом работоспособных узлов по локальным данным об отказах соседних узлов, позволившие параллельно и распределенно строить работоспособные области без использования глобальных данных о состоянии всех узлов матричного процессора.

4. Разработан клеточный алгоритм, реализующий локальные правила вычисления бездефектных областей, являющийся основой для создания однородной среды выделения субрешеток/субторов для обеспечения дефектоустойчивости матричного процессора с минимальной деградацией.

5. Разработаны программные модели поиска бездефектных областей и проведен анализ предельных возможностей разработанных алгоритмов по сохранению работоспособности матричных процессоров, показавший, что в диапазоне значений относительной доли фатальных отказов [0,1; 0,4] при относительной величине допустимой минимальной подсетки 0,2 коэффициенты функциональной сохраняемости имеют значения в диапазоне [1; 0,6].

6. Разработана базовая структурно-функциональная организация однородной среды выделения субрешеток/субторов, являющаяся сопроцессором хост-машины, управляющей матричным процессором с деградацией и обеспечивающей поддержание его работоспособности при фатальных отказах.

1. Сироткин, У.С. Механотронные технологические машины в машиностроении. Текст. / Подураев, Ю.В., Богачев, Ю.П. Меха-троника, автоматизация, управление. 2003, № 4.

2. Методы классической и современной теории автоматического управления Текст.: учебник в 3-х т. М.: МГТУ. 2000.

3. Богданов, Ю.И. Статистические модели управления дефектностью и выходом годных в микроэлектронике Текст. Т. 32 / Богданова, Н.А., Дшхуян, В.Л.: Микроэлектроника. 2003. №1, с. 62-76.

4. Lombardi, F. Guest Editors Introduction Текст. / Sami, M.: IEEE Transactions an computers. Vol.49 no.6 2000. pp 529-530.

5. Mangir, Т.Е. Fault-tolerant design for VLSI : effect of incorrect requirements on Yield Improvement of VLSI designs Текст. / Avizienis, A.: IEEE Transactions an computers. Vol. C-31, no.7 1982 pp. 609-615.

6. Koren, I. Fault-tolerant in VLSI circuits. / Singh, A.D.: Computer, special issue an Fault-tolerant Systems. July 1990. V.23. p.73-83.

7. Koren, I. Defect Tolerance in VLSI Circuits : Techniques and Yield Analusis. Текст. / Koren, Z.: Proceeding af the IEEE. Sept. 1998. V.86 p.1817-1836.

8. Немудров, В. Системы на кристалле. Проектирование и развитие. Текст. / Мартин Г.: М.: Техносфера 2004. 216 с.

9. Горлов, М.И. Технологические методы повышения надежности ИС в процессе серийного производства. Текст. / Андреев, А.В. и др.: Макроэлектроника 2004. №1, с. 24-34.

10. Цилькер, Б.Я. Организация ЭВМ и систем Текст. : учеб. для вузов / Орлов, С.А.: СПб.: Питер 2004. 668 с.

11. Хамакер, К. Организация ЭВМ. Текст. / Вранешич 3., Заки С. Изд. 5-е.: СПб.: Питер, 2003. 848 с.

12. Воеводин, В.В. Параллельные вычисления. Текст. / Воеводин, Вл.В.: СПб.: БХВ Петербург, 2002 .- 608 с.

13. Таненбаум, Э. Архитектура компьютера СПб.: Питер, 2002.704 с.

14. Бахтеяров С.А. Транспьютерная технология Текст. / под редакцией С.В. Емельянова. М.: Радио и связь, 1993. 304 с.

15. Иыуду, К.А. Надежность контроль и диагностика вычислительных машин и систем. Текст. М.: Высшая школа, 1989. 260 с.

16. Каравай, М.Ф. Минимизированное вложение произвольных гамильтоновых графов в отказоустойчивый граф и реконфигурация при отказах. I. Одно-отказоустойчивые структуры. Текст. / Автоматика и телемеханика. №12 , 2004. С. 159-177.

17. Каравай, М.Ф. Минимизированное вложение произвольных гамильтоновых графов в отказоустойчивый граф и реконфигурация при отказах. II. Решетки и к-отказоустойчивость. Текст. / Автоматика и телемеханика. №1 2005. С. 175-189.

18. Левин, В.К. Высокопроизводительные мультимикропроцес-сорные системы Текст. Информационные технологии и вычислительные системы. 1995, №1. С. 12-21.

19. Хорошевский, В.Г. Вычислительные системы с программируемой структурой. Текст. / Информационные технологии и вычислительные системы. 1997. №2. С. 13-23.

20. Пархоменко, П.П. Гиперкубовая архитектура многопроцессорных вычислительных систем с реберным расположением процессорных элементов. Текст. / Известия АН СССР. Техническая кибернетика. 1994. №2. С. 170-182.

21. Корнеев, В.В. Параллельные вычислительные системы. Текст. /М. «Нолидж». 1999. 320 с.

22. Захаров, И.С. Информационные технологии проектирования отказоустойчивых мультиконтроллеров. Текст. : учебное пособие / Колосков, В.А., Медведева, М.В. : Курский государственный технический университет. Курск. 2003. 271 с.

23. Погребинский, С.Б. Проектирование и надежность ЭВМ. Текст. / Стрельников, В.П.: Москва : Радио и связь. 1988. 168 с.

24. Митрофанов, В. Направления развития отечественных высокопроизводительных систем. Текст. / Слуцкий, А., Ларионов, К., Эйсымонт, JI. : Открытые системы. №5.2003. с. 29-35.

25. Пат. 2197745 Российская федерация. Ячейка однородной среды. Текст. / Колосков В.А. и др. / Бюл. №3. 2003.

26. Пат. 2177169 Российская федерация. Ячейка однородной среды процессорных элементов. Текст. / Колосков В.А. и др. / Бюл. №35. 2001.

27. Пат. 2156492 Российская федерация. Отказоустойчивый мультимикроконтроллер. Текст. / Колосков В.А. и др. / Бюл. №26. 2000.

28. Пат. 2133054 Российская федерация. Распределенная система для программного управления. Текст. / Колосков В.А. и др. / Бюл. №19. 1999.

29. Пат. 2198417 Российская федерация. Распределенная система для программного управления. Текст. / Колосков В.А. и др. / Бюл. №4. 2003.

30. Пат. 2122229 Российская федерация. Распределенная система для программного управления. Текст. / Колосков В.А. и др. / Бюл. №32. 1998.

31. Пат. 2110827 Российская федерация. Дискретная микроконтроллерная сеть. Текст. / Колосков В.А. и др. / Бюл. №13. 1998.

32. Пат. 2103724 Российская федерация. Ячейка однородной среды. Текст. / Колосков В.А. и др. / Бюл. №3. 1998.

33. Колосков, В.А. Метод самоорганизации отказоустойчивой мультимикроконтроллерной сети. Текст. / Автоматика и телемеханика. 1998. 3. с. 173-183.

34. Медведева, М.В. Клеточная самоорганизация программируемых отказоустойчивых мультимикроконтроллеров. Текст. / Медведев, А.В., Колосков, В.А., Старков, В.А.: Курский гуманитарно-технический институт, 2000.

35. Кун, С. Матричные процессоры на СБИС. Текст. / Пер. с англ. М.: Мир, 1991.672 с.

36. Сами, М. Перестраиваемые архитектуры матричных процессорных СБИС. Текст. / Стефанелли, Р. ТИИЭР. 1986. №5 с. 107118.

37. Горяшко, А.П. Специализированные вычислительные структуры. Текст. / В 3-х кн. Кн.З Программные и аппаратные средства : Справочник / Под редакцией Захарова, В.Н., Хорошевского, В.Ф. М.: Радио и звязь, 1990. с.258-284.

38. Воробьев, В.А. Процессорная матрица с перестраиваемой структурой и перестраиваемым резервом. Текст. / Лаходинова, В.Н. Автометрия 1994. №, с.90-98.

39. Воробьев, В.А. Реконфигурация отказоустойчивой матрицы на основе сигналов согласия. Текст. / Лаходинова, В.Н. Автометрия 1997. №6, с. 108-113.

40. Головко, В.А. Методы обеспечения отказоустойчивости линейных систолических процессоров. Текст. / Микроэлектроника, 1995. т.24 №3, с.229-240.

41. Kung, S.Y. Fault-Tolerant Array Processor Using Single-Track Switches. Текст. / IEEE Trans, on Computers, 1989. Vol. 38. №4, pp. 501-514.

42. Roychowdhuru, V.P. Efficient Algoritms for Reconstruction in VLSI/WSI Array. Текст. / IEEE Trans. Computers 1989. Vol.49. №6, pp. 480-489.

43. Low, C.P. An Efficient Reconfiguration Algorithm for Degradable VLSI/WSI Array. Текст. / IEEE Trans, on Computers, 1989. vol.49. №6. pp.553-559.

44. Ozguner, F. A Reconfiguration Algorithm for Fault Tolerance in a Hypercube Multiprocessor. Текст. / Aykanat, C. Information Processing Letters, vol.29, pp.247-254. nov.1998.

45. Sridar, M.A. On Finding Maximal Subcubes in Residal Hyper-cubes. Текст. / Raghavendra C.S. Proc. Second IEEE Symp. Parallel and Distributed Processing, pp. 870-873. Dec.1990.

46. Latiil, S. Distributed Subcube Identification Algorithm for Reliable Hypercubes. Текст. / Information Processing Letters, vol.38, pp.315321, June 1991.

47. Numata, J. Reconfigurable Architectures for Mesh-Interconnected Multiprocessor System. Текст. / Horiguchi, S. IFICE Technical Report WS192,№6, 1992.

48. Bruck, J. -Efficient Fault-Tolerant Mesh and Hypercube Architectures. Текст. / Cypher, R., C.-T.Ho Proc.22 Infl Symp. Fault-tolerant Computing, pp. 162-169, July 1992.

49. Kim, J.H. The Rule-Based Approach to Reconfiguration of 2-D Processor Arrays. Текст. / Rhee, P.K. IEEE Trans. Computers, vol.42, no.l 1. pp.1403-1408, Nov.1993.

50. Varvarigou, T.A. A Polynomial Time Algoritm for Reconfiguring Multipl-Track Models Текст. / IEEE Trans, on Computers, vol.42, no.4, pp. 385-395.

51. Varvarigou, T.A. Reconfiguring Processor Arrays Using Multiple-Track Models: The 3-Track-l-Spare-Approach. Текст. / Roychowd-hury, V.P., Kailath. T. IEEE Trans. Computers, vol.42, no 11. pp. 12811293.

52. Chandra A. Reconfiguration in 3D Meshes. Текст. / Proc. 1994 Infl Workshop Deffect and Fault Tolerance in VLSI Systems, pp. 194202. 1994.

53. Takanami, I. A Neural Algorithm for Reconstructing Mesh-Connected Processor Arrays Using Singl-Track Switcher. Текст. / Proc. Int. Conf. WSI, 1995. pp. 101-110.

54. Tzeng N.F. Maximum Reconfiguration of 2-D Mesh Systems with Faults. Текст. / Proc. 25 IntM Conf. Parallel Processing, pp.I-77-I-84. Aug.1996.

55. Low, C.P. Minimum Fault Coverage in Memory Arrays : A New Algorithm and Probablistic Analysis. Текст. / IEEE Trans, on Computer-Aided Design of Integrated Circuits and Systems, pp. 681-690, June 1996.

56. Horita, T. A Built-in Self-Reconstructions Approash for Partitioned Mesh-Arrays Using Neural Algorithm. Текст. / Takanami, I. IEICE Trans. Inf. And System, 1996. Vol. E79-D, №8, pp. 1160-1167.

57. Chen, H.L. «Subcube Determination in Faulty Hypercubes.» Текст. / Tzeng, N.F. IEEE Trans. Computers, Vol.46, no.8, pp.871879, Aug. 1997.

58. Chen, H.L. «А Boolean Expression-Based Approach for Maximum Incomplete Subcube Identification in Faulty Hypercubes» Текст. / Tzeng, N.F. IEEE Trans. Parallel and Distributed Systems, Vol.8, no.l 1, pp.1171-1183, Nov.1997.

59. Horita, T. Fault-Tolerant Processor Arrays Based on the 1 Vi Track Switsnes with Flexible Spare Distributions. Текст. / Takanami, I. IEEE Trans, on Computers, 2000. Vol.49, №6, pp. 542-552.

60. Беляев, Ю.К. Надежность технических систем. Текст. / Богатырев, В.А., Болотин, В.В. и др. : справочник под редакцией Ушакова И.А.: М. : Радио и связь, 1985. 608 с.

61. Смирнов Н.И. Оценка безотказности интегральных микросхем. Текст. / Широков Б.Б. М.: Радио и связь 1983. 104 с.

62. Горяшко, А.П. Методы оценки отказоустойчивых структур СБИС. Текст. / Шура-Бура, А.Э. Изв. АН.СССР. Сер. Техн. кибернетика 1988. №6. С.133-142.

63. Головко, В.А. Некоторые аспекты определения выхода годных для отказоустойчивых схем на кристалле. Текст. / Микроэлектроника 1992. т.21. №5. С.37-44.

64. Галушкин, А.Н. Оценка алгоритмов реконфигурации структуры вычислительных систем с МИМД-архитектурой. Текст. / Грачев, JI.B., Толстых, В.А. Кибернетика, 1990. №2.

65. Стэппер, Ч. Статические модели выхода годных интегральных микросхем. Текст. / Армстронг, Ф., Саджи, К. ТИИЭР 1983. т.74. №4, с.6-26.

66. Абуджахал, А.А. Исследование алгоритмов ресегментации структуры мультипроцессорных систем Текст. / А.А. Абуджахал // Сборник статей молодых ученых «Приборы и управление». Тула, 2005. №3. С. 52-57.

67. Абуджахал, А.А. Теоретико-множественный подход к решению задачи ресегментации структуры матричных процессоров Текст. / А.А. Абуджахал, Д.А. Трунов // Телекоммуникации. 2005. №6. С.8-15.

68. Абуджахал, А.А. Алгоритмы повышения отказоустойчивости сегментированных процессорных матриц Текст. А.А. Абуджахал,

69. Д.А. Трунов // Сборник статей III Международной научно-технической конференции «Материалы и технологии XXI века». Пенза, 2005. С.151-154.

70. Абуджахал, А.А. Адаптивная реструктуризация многопроцессорных систем Текст. / А.А. Абуджахал, Д.А. Трунов // Сборник научных трудов «Инновационные методы в образовании, науке и медицине». Курск: КГУ. 2005. С.111-115.

71. Абуджахал, А.А. Параллельные вычисления в задаче обеспечения дефектоустойчивости матричных процессоров Текст. / А.А. Абуджахал, Колосков В.А. // Сборник статей молодых ученых «Приборы и управление». Тула, 2006. №4. С. 10-15.

72. Абуджахал, А.А. Повышение дефектоустойчивости матричных процессоров // 14-я научная сессия, посвященная дню Ра-дио.Тула, ТГУ. 2006.

73. Абуджахал, А.А. Клеточная реструктуризация матричных процессоров Текст. / А.А. Абуджахал, Колосков В.А. // Межвузовский научный сборник «Управление в сложных системах». Уфа. УГАТУ, 2006. С 144-152.