автореферат диссертации по электронике, 05.27.01, диссертация на тему:Исследование и разработка универсальных методов тестирования IP блоков систем на кристалле на базе микропроцессорных ядер

На правах рукописи

АЛЕКСЕЕВ АЛЕКСЕЙ АЛЕКСЕЕВИЧ ¡А, * & ^

ИССЛЕДОВАНИЕ И РАЗРАБОТКА УНИВЕРСАЛЬНЫХ МЕТОДОВ ТЕСТИРОВАНИЯ 1Р БЛОКОВ СИСТЕМ НА КРИСТАЛЛЕ НА БАЗЕ МИКРОПРОЦЕССОРНЫХ ЯДЕР

Специальность 05.27.01 -твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

АВТОРЕФЕРАТ диссертации на соискание учёной степени кандидата технических наук

1 О , . . •/!"">

Москва 2012

005012392

005012392

Работа выполнена на кафедре интегральной электроники и микросистем, «Национального исследовательского университета

«МИЭТ»

Научный руководитель: Шишина Лариса Юрьевна

кандидат технических наук, доцент,

Официальные оппоненты: Глебов Алексей Львович

доктор технических наук, профессор, МИЭТ, профессор кафедры проектирования и конструирования интегральных микросхем.

Путря Федор Михайлович кандидат технических наук, старший научный сотрудник 1-го НТО ГУП НПЦ «ЭЛВИС»

Ведущая организация: ОАО НИИМЭ и з-д «Микрон».

Защита диссертации состоится « НС .» марта 2012г., в часов

минут на заседании диссертационного совета Д 212.134.01 при «Национальном исследовательском университете «МИЭТ» по адресу: 124498, Москва, Зеленоград, проезд 4806, д.5.

С диссертацией можно ознакомиться в библиотеке Национального исследовательского университета «МИЭТ»

Автореферат разослан « {Ь » февраля 2012 года. Ученый секретарь диссертационного совета:

доктор технических наук, профессор Крупкина Т.Ю.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы.

В современном информационном пространстве цифровое управление и обработка сигналов проникает практически во все области жизнедеятельности, что неразрывно связано с устройствами приема, передачи и обработки данных, принятых от устройств регистрации, измерения или управления.

Массовое внедрение схем измерения, регистрации и выдачи сигналов привело к развитию нового направления в современной микроэлектронике - созданию систем на кристалле (СНК), необходимых для решения многих бытовых, промышленных, научных и специальных задач.

При проектировании и изготовлении схем СНК требуется обеспечивать высокую надежность работы системы, стойкость к технологическим и эксплуатационным разбросам, а также низкую стоимость всего устройства. В условиях современного производства интегральных схем около 70% цены готового кристалла составляет стоимость процедуры тестирования. В настоящее время верификация проекта, исследование образцов, оценка надежности и обеспечение высокой скорости тестирования — это наисложнейшая проблема и узкое место всего процесса разработки СНК. Последствия пропуска ошибок в таких случаях очень серьезны: от дорогостоящих повторных запусков кристаллов до потери самой возможности попасть на рынок с данным продуктом.

Исходя из этого, для обеспечения гарантированно высокой надежности работы СНК необходимо разработать универсальные методы обеспечения всестороннего тестирования каждого блока, входящего в систему. Одним из наиболее актуальных требований для СНК, разрабатываемых для аппаратуры специального назначения, является минимизация времени тестирования, поскольку перед поставкой готовых изделий СНК проходят множество испытаний, по завершению каждого из которых необходимо проведение полного тестирования.

В связи с этим, разработка методик, программных способов и технических решений, позволяющих проводить исследования параметров и эксплуатационных характеристик СНК, а также разработка методов оптимального тестирования, обладающих улучшенными технико-экономическими характеристиками, является актуальной задачей.

Цель диссертационной работы состоит в разработке универсальной методики, программных способов и технических решений для тестирования СНК на базе микропроцессорных ядер, позволяющих сократить время для проведения исследований параметров тестовых кристаллов и измерений в условиях массового производства с учетом увеличения сложности устройств и увеличения разрядности применяемых аналоговых блоков.

Задачи исследования. Для достижения поставленной в работе цели необходимо решить следующие задачи:

1. провести исследование методов тестирования блоков, применяемых в СНК.

2. провести исследование особенностей процесса тестирования применяемых блоков.

3. создать комплекс программ для проведения моделирования работы блоков.

4. обеспечить универсальность и гибкость полученных программных и конструктивных решений.

5. рассмотреть методы формирования векторов тестовых воздействий для проведения тестирования СНК на современных тестовых комплексах.

6. провести экспериментальную проверку разработанных методов и модифицированного измерительного оборудования.

Научная новизна работы

1. Предложена новая систематизация блоков, применяемых в составе современных СНК, основанная на исследовании комплекса аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК, в зависимости от применяемых 1Р-блоков.

2. Разработана новая программная модель формирования векторов тестовых воздействий, позволяющая эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти, входящих в состав СНК.

3. Предложен новый, универсальный метод тестирования 1Р-блоков, входящих в состав СНК, основанный на программном преобразовании многоблочной структуры в моноблочную, позволяющий минимизировать набор инструкций

микропроцессорного ядра, при полном сохранении функциональности устройства.

4. Разработан новый метод тестирования СНК с реализацией памяти программ в ПЗУ, основанный на результатах применения разработанных методов тестирования программируемых СНК и структурировании блоков памяти СНК. Практическая ценность работы

1. На основе предложенного в работе метода тестирования 1Р-блоков, входящих в состав СНК, основанного на программном преобразовании многоблочной структуры к моноблочной, разработан минимальный набор инструкций микропроцессорного ядра, обеспечивающий полнофункциональное тестирование блоков применяемых в СНК.

2. Применение новой программной модели формирования векторов тестовых воздействий для реализации режимов программирования СНК на измерительном оборудовании позволяет существенно сократить время формирования векторов.

3. Реализован метод динамического управления режимами функционирования 1Р-блоков со стороны измерительного оборудования, позволяющий сократить объем программного кода, необходимого для настройки режимов работы тестируемых блоков.

4. Разработан и реализован программный код для СНК, обеспечивающий тестирование цифровых и аналоговых блоков с помощью современного автоматизированного измерительного оборудования.

5. Разработан метод тестирования аналоговых блоков в составе СНК, позволяющий на 85% сократить время измерений параметров.

6. Разработан метод формирования векторов тестовых воздействий, позволяющий на 70% сократить время отладки измерительной программы.

7. Разработан и реализован в загрузочном ПЗУ серийно выпускаемых СНК минимальный программный код, обеспечивающий универсальные функции тестирования цифровых и аналоговых блоков, а также поддерживающий функции самотестирования.

8. Разработан метод тестирования схем памяти в составе СНК, позволяющий на 90% сократить количество тестовых векторов для измерительного оборудования.

9. Разработанные методы реализации тестов позволяют проводить тестирование сложных СНК как на тестовых комплексах, так и в аппаратуре конечных пользователей

10. Предложенные методы измерения и разработанные универсальные и специализированные устройства согласования для тестирования аналоговых блоков позволяют разработчикам оперативно проводить исследование тестовых образцов, а в условиях массового производства - существенно снизить время тестирования СНК.

Внедрение

Результаты работы внедрены и применены при создании и измерении серийно выпускаемых микросхем СНК 1886ВЕ1, 1886ВЕ2, 1886ВЕЗ, 1886ВЕ4, 1886ВЕ5, 1886ВЕ6 и 1886ВЕ7 компанией ЗАО «ПКК Миландр». Результаты работы внедрены и используются на предприятиях ЗАО «Телеком СТВ» и НЛП «ТИРС» Достоверность результатов

Достоверность разработанных методов и решений подтверждена результатами экспериментальных исследований тестовых образцов и серийных микросхем СНК, а также результатами компьютерного моделирования с использованием верифицированных моделей элементов.

На защиту выносятся следующие основные положения:

1. Систематизация блоков, применяемых в современных СНК, по комплексу аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК в зависимости от применяемых 1Р-блоков.

2. Структура программной модели формирования векторов тестовых воздействий, позволяющей эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти.

3. Метод тестирования цифровых блоков и интерфейсов приема-передачи данных, основанный на программном преобразовании многоблочной структуры в моноблочную.

4. Методы реализации тестовых программ для проведения тестирования и испытаний СНК с реализацией памяти программ в ПЗУ.

5. Методы тестирования аналоговых блоков СНК, позволяющие оперативно проводить измерения параметров блоков как на участках

испытаний и измерений систем, так и на предприятиях потребителей для проведения входного контроля поступающей продукции. 6. Результаты апробации методов в условиях серийного выпуска микросхем.

Апробация работы. Основные результаты работы докладывались на следующих конференциях:

13-й международной научно-технической конференции «Радиоэлектроника, электротехника и энергетика», Москва, МЭИ, 2007г

15-й международной научно-технической конференции «Электроника и информатика - 2008». Москва, МИЭТ, 2008

международной молодежной научной конференции «Гагаринские чтения». Москва, МАТИ, 2009

16-й международной научно-технической конференции «Электроника и информатика - 2009». Москва, МИЭТ, 2009

Международной научной конференции по естественнонаучным и техническим дисциплинам «Научному прогрессу - творчество молодых», Йошкар-Ола, МГТУ, 2010

10-ой Всероссийской научной конференции студентов и аспирантов «Техническая кибернетика, радиоэлектроника и системы управления», Таганрог, ЮФУ, 2010

Международной научно-технической конференции с элементами научной школы для молодежи. «Проектирование систем на кристалле: тенденции развития и проблемы». Москва, МИЭТ, 2010

Публикации. Результаты диссертационной работы отражены в 13 научных работах, в том числе 6 статьях в периодических печатных изданиях, 5 из которых опубликованы в журналах, входящих в перечень ВАК, тезисах 7докладов на научно-технических конференциях.

Структура и объем диссертации. Диссертация состоит из введения, четырех глав, заключения и списка используемой литературы. Диссертация изложена на 128 листах основного текста, содержит 55 рисунков и 17 таблиц к основному тексту, списка литературы из 46 наименований и 58 страниц приложения.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обосновывается актуальность темы диссертации, формулируется цель и задачи работы, научная новизна, практическая значимость полученных результатов, а также положения, выносимые на защиту. Излагается краткое содержание работы.

В первой главе проводится анализ существующих методов тестирования дискретных устройств, блоки которых входят в состав современных СНК для создания новых методик тестирования. Рассмотрены методы тестирования преобразователей данных, схем памяти и логических устройств, а также специализированные аппаратные интерфейсы тестирования, средства периферийного сканирования, программные средства контроля и методы перехода от модели к тестовому оборудованию.

Для реализации стандартных методов тестирования, применяемых к дискретным устройствам, необходимо реализовать доступ к выводам каждого блока входящего в состав СНК.

Решить эту проблему можно двумя способами - размещением аппаратных или программных средств тестирования, обеспечивающих управление тестируемыми блоками и синхронизацию с измерительным оборудованием. С выбором методов доступа к тестируемым блокам необходимо определиться еще на стадии разработки и проектирования СНК.

Современные аппаратные средства тестирования предназначены для проверки функционирования цифровой части и блоков памяти СНК, они не содержат при этом средств измерения параметров аналоговых блоков. Применение вспомогательных аппаратных средств обеспечения тестовых режимов предполагает размещение в составе СНК дополнительных контроллеров и тестовых цепей, что приводит к увеличению площади СНК.

Кроме того, блоки, входящие в состав современных СНК, могут использовать количество функциональных сигналов намного большее, чем число внешних портов ввода - вывода. Это затруднит применение аппаратных средств для обеспечения дискретного функционирования применяемых блоков при реализации тестов.

Поэтому для обеспечения полнофункционального тестирования цифровых и аналоговых блоков возникает задача изучения функциональных возможностей СНК, механизмов взаимодействия и режимов функционирования тестируемых блоков для измерения параметров с помощью современного измерительного оборудования.

Рассмотренные методы формирования векторов тестовых воздействий, необходимые для переноса тестовых воздействий с виртуальной модели на реальную тестовую установку, обладают рядом существенных недостатков:

1. покупка дорогостоящего программного обеспечения и лицензии на осуществление формирования векторов тестовых воздействий;

2. необходимость трансляции проекта и его перемоделирования;

3. сложный визуальный контроль векторов во время выгрузки.

Третий недостаток, один из самых существенных, поскольку для

настройки и отладки тестовой программы необходимо обеспечить максимальную простоту визуального контроля векторов тестовых воздействий. Это существенно упростит процедуру определения мест тестовых воздействий для измерения параметров СНК, позволит оперативно выявлять сбои, возникшие в ходе выполнения тестов и проводить оптимизацию тестов.

Во второй главе проводится рассмотрение блоков, применяемых в современных СНК (Рисунок 1), приводится описание алгоритмов работы, способов настройки и выявление особенностей процесса тестирования при проведении функционального контроля и измерения параметров.

В результате проведения исследований выявлены основные проблемы, решение которых позволит перейти от моделирования к функциональному контролю и измерению параметров блоков в физически реализованных СНК. _

СНК

Порты ввода -вывода

Микропроцессорное ядро

10 и12 разрядные блоки АЦП

|~12 разрядные

( Схемы ШИм")

Г Блоки захвата-

регистрации I событий

ЕЕРЯОМ память программ 2Кх1 о бит и 4Кх1б бит

;ные блоки

Универсальные приемопередатчики

tUART, SPI, I2C)

Блоки обработки прерываний

Г ЕЕРЯОМ память данных 256x8 бит

16 и 8 разрядные таймеры

FLASH память программ 32Кх16 бит

Рисунок 1. Структура СНК

К основным выявленным проблемам относятся:

1. ограничения тестов блоков памяти;

2. ограничения измерений параметров аналоговых блоков;

3. обеспечение тестирования СНК с реализацией программ в ПЗУ.

К второстепенным выявленным проблемам относятся большие временные затраты при:

1. загрузке тестовой программы;

2. программировании функциональных тестов;

3. формировании тестовой программы;

4. создании векторов тестовых воздействий.

После выявления проблем разрабатываются методы, позволяющие обеспечить полнофункциональное тестирование применяемых блоков.

Тестирование блоков памяти, входящих в состав СНК, отличается от тестирования дискретных схем памяти отсутствием прямого доступа к управляющим выводам, шинам адреса и данных. Доступ к управляющим выводам, шинам адреса и данных, как правило, осуществляется через последовательный интерфейс программирования, что ведет к использованию большого объема тестовых векторов для обеспечения тестирования. Рисунок 2 отображает количество необходимых тестовых векторов для однократной записи и чтения данных в каждую ячейку памяти в зависимости от объема схемы памяти.

При использовании современных алгоритмов тестирования схем памяти существует необходимость обеспечить до десяти циклов записи и чтения в каждую ячейку памяти, что напрямую увеличит число тестовых векторов. В современных автоматизированных тестовых комплексах типа МБЕЬсйа и 1М8В1азег, максимальный объем памяти, приходящийся на каждый тестируемый вывод устройства, - 4'000'000 векторов (Рисунок 2, горизонтальная линия).___

и Стандартный метод N Разработанный метод

2Кх16 4Кх16 32Кх16

V_Объем памяти программ, бит

Рисунок 2. Аппаратные затраты при тестировании схем памяти

Для решения этой проблемы в рамках диссертационной работы предложен метод, позволяющий существенно сократить объем тестовых векторов. Суть метода заключается в тестировании малого объема памяти программ и записи в эту область памяти набора инструкций микропроцессорного ядра с последующим выполнением, позволяющих произвести запись и чтение уникальных данных во всем объеме памяти, за исключением области расположения программы. Для реализации этого метода было предложено увеличить набор команд, обрабатываемых в режиме программирования исследуемых СНК, с целью обеспечения возможности выполнения записанного набора. Применение такого метода позволило существенно сократить количество тестовых векторов, необходимых для тестирования блоков памяти (до Т ООО векторов для всех типов памяти рассматриваемых СНК).

Время тестирования блоков памяти в составе СНК занимает до 45% тестовой программы. Для сокращения времени тестирования блоков памяти в модифицированной программе, расположенной в загрузочном ПЗУ, предусмотрены команды блочных (для памяти типа EEPROM) и секторных (для памяти типа Flash) операций записи и стирания, позволяющих на 42% сократить время тестирования блоков памяти. Расположение функций работы с блоками памяти в загрузочном ПЗУ позволяет расширить функциональность СНК и обеспечить конечным пользователям, в случае необходимости, возможность реализовать удаление данных и алгоритмов функционирования конечного устройства в составе аппаратуры.

Тестирования аналоговых блоков, входящих в состав СНК, отличается от дискретных устройств тем, что управление функционированием блока и чтение результатов преобразования осуществляется со стороны микропроцессорного ядра.

В работе рассмотрен метод, сводящий тестирование блока аналого-цифрового преобразователя (АЦП) в составе СНК к тестированию дискретного АЦП. Для реализации исследований разработан набор инструкций микропроцессорного ядра, позволяющий конфигурировать блоки и отображать результат преобразования на порты ввода-вывода СНК.

В качестве исследуемого образца выбрана разрабатываемая СНК, содержащая 10-разрядный блок АЦП. Согласно методикам измерений основных параметров блоков, таких как интегральная (ИНЛ) и

дифференциальная нелинейность (ДНЛ), необходимо проводить не менее 10 измерений для определения границ одной единицы младшего разряда (ЕМР). Таким образом, для тестирования 10-разрядного блока АЦП необходимо провести не менее 10240 измерений.

При анализе классического метода измерений параметров блока АЦП, входящего в состав СНК, с помощью современных измерительных установок IMSElectra и IMSBlazer были выявлены большие аппаратные затраты со стороны измерительного оборудования и большие временные затраты на проведение тестов, связанные с накоплением массива данных для расчета основных параметров блоков. Тестирование 10-разрядного блока АЦП составило 900 секунд, что неприемлемо при тестировании современных СНК.

Для решения выявленных недостатков в работе разработан метод тестирования блоков АЦП, входящих в состав СНК, основанный на использовании внутренних ресурсов для проведения предварительной обработки данных. Это позволит избежать выдачи результатов после каждого преобразования и произвести последовательную выдачу результатов через порты ввода - вывода лишь один раз по завершению теста (однократный анализ тестера состояния выводов, передача данных на рабочую станцию). Применение метода позволяет сократить время тестирования 10-разрядного блока с 900 до 270 секунд.

Экспериментальные исследования показали низкую эффективность применения метода, поскольку из-за ограниченного объёма и разрядности внутренней памяти данных ограничивается диапазон значений измеряемого блока. Для измерения полного диапазона значений необходимо выполнять тест несколько раз, что увеличит время тестирования. Ограничение объема памяти требует снижения количества измеряемых точек, а это приводит к искажению определенных параметров блока.

Достигнутое время проведения теста приемлемо лишь для тестирования опытной партии (при массовом производстве, стоимость готовой СНК существенно возрастет). Этот недостаток существенно проявляется при увеличении разрядности блока АЦП, поскольку не только увеличится время тестирования, но и внутренние ресурсы рассматриваемых СНК не позволят накапливать результаты большего числа преобразований.

При измерении СНК с 12-разрядным блоком АЦП необходимо изменение порядка тестирования, поскольку внутренние ресурсы не позволяют обработать необходимый объем результатов преобразования,

а разделение теста на несколько этапов с промежуточной выдачей результатов увеличит время проведения теста.

Для решения представленных проблем в диссертационной работе разработан метод тестирования блоков входящих в состав СНК, основанный на параллелизации процесса измерения и передачи результатов преобразования. Применение метода предполагает производить измерение основных параметров аналоговых блоков отдельно от комплекса тестов СНК на отдельно разработанном новом устройстве согласования.

Для измерения параметров с помощью указанного метода разработан комплекс инструкций микропроцессорного ядра, обеспечивающий проведение электро-термотренировки СНК, управление с персонального компьютера (ПК) режимами функционирования блока АЦП, управление со стороны СНК внешними источниками сигналов и обеспечивающий передачу данных для обработки результатов преобразования.

Результаты применения методов на примере 10-разрядного блока АЦП представлены на рисунках 3,4 и 5. Расчет ДНЛ (1) и ИНЛ (2) проводится в соответствии со стандартными методами расчета.

М,

ДНЛ'=!И

(1),

где ДЩ -значение ДНЛ для 1-ой ЕМР;

М—количество результатов преобразований для 1-ой ЕМР;

М-количество результатов преобразований для .¡-ой ЕМР;

N - максимальное значение результата преобразования.

Еу-омУ

инл' = еЫ"' + 1

" (2),

где ИЛН; -значение ИНЛ для ¿-ой ЕМР;

М-количество результатов преобразований для ¡-ой ЕМР;

М-количество результатов преобразований для]-ой ЕМР;

N - максимальное значение результата преобразования.

Результат преобразования, ЕМР

Рисунок 3. Накопление результатов преобразования: А) передача параллельно с преобразованиями блока АЦП; Б) предварительное накопление в СНК._

1—4 Г4) С^ ГЛ СЛ

_Результат преобразования, ЕМР

Рисунок 4. Значение дифференциальной нелинейности: А) передача параллельно с преобразованиями блока АЦП; Б) предварительное накопление в СНК.

А Б

Результат преобразования, ЕМР

Рисунок 5. Значение интегральной нелинейности: А) передача параллельно с преобразованиями блока АЦП; Б) предварительное накопление в СНК.

13 В

10 12 Разрядность АЦП

Рисунок 6. Время тестирования блоков АЦП:

A) передача параллельно с преобразованиями блока АЦП;

Б) предварительное накопление в СНК;

B) последовательная обработка результатов преобразованиями АЦП.

Для реализации описанных трех методов разработан универсальный набор инструкций микропроцессорного ядра, позволяющий получать от тестового оборудования настройки регистров управления блока АЦП, запускать преобразования и проводить выдачу готового результата по завершению преобразования.

Анализ результатов исследований и оценка быстродействия рассматриваемых методов показали явное преимущество нового метода (рисунок 6, А).

Тестирование СНК с реализацией программ в ПЗУ.

Одним из способов обеспечения высокой надежности работы СНК в аппаратуре специального назначения является расположение инструкций микропроцессорного ядра в ПЗУ.

Для обеспечения тестирования таких СНК необходимо решить две важные задачи:

1. обеспечение выполнения инструкций микропроцессорного ядра для

тестирования блоков;

2. расположения тестовых инструкций в адресном пространстве СНК

с минимизацией изменений структуры.

Важным подготовительным этапом для решения задач является апробация решений и методов тестирования блоков на СНК с реализацией памяти программ в ЭСППЗУ.

Апробация решений и методов тестирования блоков выявила проблему больших аппаратных затрат со стороны СНК при тестировании блоков приемо-передатчиков.

С точки зрения программирования, тестирование таких блоков - это трудоемкая и длительная работа. Программный код, позволяющий проверить корректность работы всех механизмов адресации, приема и передачи данных в условиях нормального функционирования устройства, занимает порядка 60% памяти программ для рассматриваемых СНК. Применение столь объёмных программ для тестирования блоков потребует постоянной перезаписи памяти программ по завершении тестирования каждого блока, что увеличивает время тестирования.

На примере приемо-передатчиков ЭР1 и 12С рассматриваемых СНК разработан метод тестирования 1Р-блоков, позволяющий минимизировать аппаратные затраты со стороны СНК (таблица 1). Метод основан на программном преобразовании многоблочной структуры СНК в моноблочную, полностью сохраняя функциональность тестируемой СНК. Использование метода предполагает реализовать передачу параметров настроек блоков приемопередатчиков с помощью тестовой установки при запуске СНК, инициализируя при этом один из возможных режимов работы. По завершению проверки режима с помощью тестовой установки подается сигнал сброса всей СНК, затем производится цикл инициализации и проверка следующего режима работы блока приемопередатчика.

Применение такого метода позволяет исключить использование дополнительных тестовых контроллеров для реализации тестовых режимов.

Таблица 1. Аппаратные затраты со стороны СНК при тестировании

Метод Количество инструкций микропроцессорного ядра

1 "Установка режимов со стороны микропроцессорного ядра 1132

2 Программное преобразование структуры СНК 125

Преимущество применения, раз 9

понятно, что для разработки эффективной программы тестирования, обеспечивающей минимальное время проведения тестов, необходимо провести систематизацию блоков по функциональному назначению,

временным затратам, аппаратным затратам со стороны СНК и аппаратным затратам со стороны измерительного оборудования.

В диссертационной работе предложена систематизация СНК по трем направлениям:

1. по приоритету тестирования блоков;

2. по функциональному применению, временным и аппаратным

затратам;

3. по возможным режимам функционирования СНК.

Для проведения таких классификаций в диссертационной работе разработан комплекс программ, необходимый для моделирования работы блоков и их тестирования на современном автоматизированном

Рисунок 7. Выбор приоритета тестирования блоков

Классификация по функциональному орямененпю, временным н аппаратным затратам

ЗЕ

Микропроцессорное ядро, счетчики,

схемы ШИМ, схемы захвата -регистрации событий, интерфейсы приемо-передатчжов, алалоговые схемы сравнения сигналов.

ЗЕ

ЗК

[аналоговые преобразователи данных [ Блоки памяти

ЗЕ

Большие аппаратные затраты со стороны СНК

Накопление массива данных дня измерения параметров не ^ требуется ТГ

Необходимо накопление

массива данных для шмерения V.параметров у .¿к.

Большие аппаратные и временные затраты со стороны измерительного оборудования

Рисунок 8. Классификация по функциональному применению, временным и аппаратным затратам

Рисунок 9. Классификация по возможным режимам функционирования

После проведения таких систематизации по комплексу параметров, таких как временные затраты, аппаратные затраты со стороны СНК и измерительного оборудования, возможно формирование иерархии тестовой программы, что позволит оптимизировать контроль функционирования блоков и сократить общее время тестирования СНК.

Также в ходе проведения исследований, были выявлены основные проблемы, решение которых позволит перейти от моделирования к функциональному контролю и измерению параметров физически реализованных СНК.

1. Большие временные и аппаратные затраты со стороны измерительного

оборудования_

ч>

Время аагрузки тестовой программы

Ограничения тестов модулей памяти

Ограничения измерений параметров аналоговых _блоков_

2. Большие аппаратные затраты со стороны систем на кристалле

;- ^

321

Обеспечение тестирования СНК с масочным ПЗУ

Большое время программирования функциональных тестов

3, Формирование векторов тестовых воздействий

Ч>

ЗЕ

бремя формирования тестовой программы

Большое время моделирования

Рисунок 10. Проблемы обеспечения полнофункционалъного тестирования СНК

Для создания программы полнофункционального тестирования СНК в диссертационной работе предложены методы решения критических проблем, накладывающих ограничения на функциональное тестирование и измерения параметров применяемых блоков.

Третья глава посвящена разработке метода формирования векторов тестовых воздействий.

Наиболее значимые проблемы, которые были выявлены в ходе проведения исследований, - это большой объем тестовых векторов, сложность отладки тестовой программы и большие временные затраты на формирование тестовых векторов, необходимых для тестирования СНК с помощью автоматизированного измерительного оборудования.

Для решения этих задач в рамках диссертационной работы предложен метод формирования векторов тестовых воздействий, позволяющий без применения дополнительных программных продуктов осуществлять формирование векторов одновременно с моделированием работы блоков СНК. Суть этого метода заключается в том, что в проект СНК добавляется виртуальный блок (Рисунок 11), аналогичный модулю, задающему тестовые воздействия, который анализирует состояния выводов СНК при моделировании и отображает их в соответствующий файл. Поскольку поведенческие модели исследуемых образцов написаны на языке Уеп^, то программная модель

формирования векторов тестовых воздействий, также описана на языке Уепк^ (Рисунок 12).

Шина тактовой частоты СНК

X

л

т >5

о

I- т

о н

я) о

I-

.0 0)

[Ц сг

а> о т

5

>

ь Модель СНК Шина управления портами ввода-вывода

Шина портов ввода-вывода

Сигнал разрешения

с:

I ТО ш о • о.

г

о. о -9-

Ш и р

Рисунок 11. Подключение модели формирования тестовых векторов

—| Блок анализа состояния выводов СНК [уНБлок формирования вектора] —| Блок анализа направления выводов СНК —О блок анализа тактовой частоты СНК

—| Блок разрешения формирования векторов

| Блок оптимизации векторов! -^-

| Блок сохранения вектора

Рисунок 12. Структура программной модели формирования векторов тестовых воздействий

В ходе выполнения диссертационной работы было выявлено, что существует ряд тестов СНК, например, таких как программирование внутренней памяти программ, требующих при моделировании больших аппаратных и временных затрат. Необходимость проведения таких моделирований возникает для формирования векторов тестовых воздействий, используемых для записи средствами автоматизированного оборудования инструкций микропроцессорного ядра, выполняемых при тестировании рабочего режима СНК. С целью сокращения времени формирования таких векторов в работе предложена новая программная модель (Рисунок 13).

Формирование команд программирования

.............,

Счетчик л адресов У г-Ч Набор инструкции микропроцессорного ядра => [Стирание памяти |[

|3агрузка адреса ||

[Загрузка данных 1!

|Старт программирования!!

|Стоп программирования |!

[Чтение данных к

[Инкремент адреса 1!

[Безусловный переход. I1

Расширение — стандартного набора команд [Вызов подпрограммы. 1!

|3апись данных в ОЗУ. 1"

|Чтение данных из ОЗУ 1!

__________________1

Рисунок 13. Программная модель формирования векторов для реализации режима программирования памяти СНК

Для формирования векторов с помощью этой модели в качестве входных параметров задается набор инструкций микропроцессорного ядра, полученный после компиляции исходной программы. При проведении моделирования формируются стандартные инструкции программирования в виде тестовых векторов, с учетом расположения инструкций в адресном пространстве и необходимыми временами формирования сигналов программирования ячеек памяти. Применение такой модели позволит существенно сократить время формирования векторов тестовых воздействий, необходимых для реализации режимов программирования СНК с помощью автоматизированного измерительного оборудования.

Результаты сравнения временных затрат при формировании векторов программирования памяти программ для рассмотренных СНК представлены в таблице 2. Метод первый - использование поведенческой модели СНК и предложенной ранее модели формирования оптимизированных векторов во время моделирования

записи в память программ. Метод второй - использование предложенной программной модели.

Таблица 2. Время формирования векторов тестовых воздействий для однократной записи массива памяти программ, входящей в состав

СНК

3 Л & о а. с е § § » и Щ £ ^ и и ю «: редложенная модель, с Эффективность применения, раз

2 сз К С 3 С

ЕЕРКОМ,2Кх16 14432 7 2061

ЕЕРЯОМ, 4Кх16 28860 12 2405

РЬАБН,32Кх16 230912 104 2220

С помощью указанных выше методов формирования векторов тестовых воздействий, была решена проблема повышенной трудоемкости, больших временных затрат при настройке тестового оборудования и формировании векторов тестовых воздействий для обеспечения серийного производства рассматриваемых СНК.

Четвертая глава диссертационной работы посвящена разработке устройств согласования для тестирования аналоговых блоков СНК и методам реализации созданных тестов.

Для достижения максимальной скорости измерения параметров таких аналоговых блоков как АЦП, необходима разработка универсального устройства согласования позволяющего обеспечить:

1. выбор тестируемого блока с ПК;

2. динамическое управление тестируемыми блоками;

3. синхронизацию с внешними измерительными источниками;

4. передачу результатов преобразования на ПК.

Для решения поставленной задачи нами был проведен анализ внутренних ресурсов рассматриваемых СНК и выбран асинхронный интерфейс, применяемый во всех рассмотренных нами системах. После проведения анализа и распределения функциональных назначений портов ввода-вывода, для исследуемых СНК были разработаны схемы электрических соединений устройств согласования с их дальнейшим выполнением на печатных платах. Применение интерфейса,

используемого во всей линейке рассматриваемых систем, позволило унифицировать измерительную оснастку и разрабатываемое программное обеспечение для сбора и обработки данных.

С помощью предложенных устройств согласования обеспечено быстрое и эффективное измерение параметров аналоговых блоков в условиях серийного производства СНК, выпускаемых компанией ЗАО «ПКК Миландр». Кроме того, использование измерительных стендов с предложенными устройствами согласования позволяет предприятиям -потребителям СНК эффективно проводить входной контроль и оценку параметров поступающей продукции без использования дорогостоящих тестовых комплексов.

Тестирование СНК связано с написанием комплекса инструкций микропроцессорного ядра для управления блоками периферии. Для обеспечения высокой скорости тестирования реализация созданных тестов в виде инструкций для микропроцессорного ядра требует отдельного подхода и является уникальной составляющей тестирования каждой СНК.

Традиционно существуют два основных подхода реализации тестов:

1. имитация измерительным оборудованием внешней памяти программ (режим микропроцессор);

2. исполнение инструкций из внутренней памяти программ (режим микроконтроллер).

Применение первого подхода показало удобство создания и отладки последовательности тестов блоков периферии и микропроцессорного ядра, а наглядность пошагового исполнения инструкций позволяет оперативно определять места появления отказов работы тестируемых СНК. К выявленным в ходе применения первого подхода недостаткам следует отнести большой объем векторов тестовых воздействий, подгружаемых в ходе выполнения тестов, что приводит к увеличению времени тестирования.

Для выполнения второго подхода необходима запись инструкций во внутреннюю память программ. Применение такого подхода на опытных образцах СНК показало, что при снижении объема векторов тестовых воздействий для проведения тестирования, существенно увеличивается объем векторов тестовых воздействий, необходимых для записи инструкций.

Также для обеспечения тестирования СНК с памятью программ, реализованной в ПЗУ, необходима разработка методов, позволяющих проводить полнофункциональное тестирование таких систем.

Для решения поставленных задач и экспериментальной проверки результатов моделирования предложено расположить в загрузочном ПЗУ СНК, имеющих ЭСППЗУ, оптимизированные коды инструкций, обеспечивающие программное преобразование многоблочной системы в моноблочную. Для задания режимов функционирования блоков, обеспечения выполнения тестов расположенных в ПЗУ и чтения результатов выполнения предложено расширить функциональный набор команд, обрабатываемых в режиме программирования СНК. Использование такого решения позволило сократить объем аппаратных затрат со стороны измерительного оборудования и сократить время тестирования СНК (Таблица 3).

Поскольку для применения такого метода в СНК с памятью программ в ПЗУ потребовалось бы увеличение объема памяти загрузочного ПЗУ и модификация всего проекта, то для минимизации изменений предложено перераспределить функциональное назначение ПЗУ памяти программ, предназначенной для конечных потребителей. Предложено расположить набор тестовых инструкций после программы конечных пользователей, а для возможности его выполнения -реализовать проверенный режим программирования, содержащий расширенный набор команд. Это позволило обеспечить полнофункциональное тестирование СНК с памятью программ, реализованной в ПЗУ, существенно сократить объем векторов тестовых воздействий и время тестирования рассматриваемых СНК, выпускаемых компанией ЗАО «ПКК Миландр». Кроме того, расположение тестовых инструкций в ПЗУ СНК позволило реализовать функции самотестирования микросхемы в составе аппаратуры потребителей.

В заключении сформулированы основные результаты, полученные в ходе выполнения диссертационной работы.

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ

1. Выявлены и решены основные проблемы, накладывающие ограничения на функциональное тестирование и измерение параметров блоков СНК.

2. Разработана систематизация блоков, применяемых в современных СНК, по комплексу аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования.

3. Предложен новый метод тестирования блоков СНК, основанный на программном преобразовании многоблочной системы в моноблочную.

4. Разработаны модели формирования векторов тестовых воздействий, необходимых для тестирования СНК с помощью современного автоматизированного оборудования.

5. Разработаны устройства согласования, необходимые для измерения параметров аналоговых блоков.

6. Разработан метод тестирования СНК с реализацией памяти программ в ПЗУ.

7. Применение разработанных методов и решений позволили существенно сократить время тестирования рассматриваемых СНК (Таблица 3).

Таким образом, в результате выполнения работы была решена задача повышения производительности измерительного производства, обеспечения тестирования СНК с памятью программ расположенной в ПЗУ. Реализованный комплекс методов классификации, модификации СНК и программных моделей формирования векторов тестовых воздействий позволили сократить время тестирования СНК на 85% относительно стандартных методов.

Проект 1 Время тестирования, с. Сокращение аппаратных затрат со стороны СНК, % Сокращение аппаратных затрат со стороны измерительного оборудования, % Увеличение скорости тестирования, %

Стандартные методы Предложенный метод

Цифровые блоки Блоки памяти Аналоговые блоки Цифровые блоки Блоки памяти Аналоговые блоки

1886ВЕ1 - - - 28 - 16 89 95 -

1886ВЕ2 27 189 270 27 157 16 - - 85,52

1886ВЕЗ 34 189 - 33 157 - - - 2,94

1886ВЕ4 39 189 - 38 157 - - - 2,56

1886ВЕ5 67 163 270 62 94 16 12 98 76,85

1886ВЕ6 69 163 1342 64 94 42 12 98 92,48

1886ВЕ7 38 97 - 33 68 - 75 96 13,15

Все методы, программы и научно-технические решения, созданные ходе выполнения диссертационной работы, применены при создании и измерении СНК серии 1886ВЕ, выпускаемых и поставляемых в настоящее время компанией ЗАО «ПКК Миландр». Также методы и решения, предложенные в диссертационной работе, были применены на научно производственном предприятии «ТИРС» и ЗАО «Телеком СТВ» для обеспечения входного контроля поступающей продукции.

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

¡.Алексеев A.A., Какоулин М.И., Шумилин С.С. «USB микроконтроллер для измерительного оборудования: система на кристалле» // «Электроника: Наука, Технология, Бизнес», №3,2007г., с. 60-63

2. Алексеев A.A., Шумилин С.С. «Микроконтроллер 1886ВЕ6 для аналоговых систем.» // «Компоненты и технологии», №9,2009г., с. 7681.

3. Крупкина Т. Ю., Пьянков Е.С., Измайлов Д.А., Алексеев A.A. «Улучшение системы позиционирования в сканирующей зондовой микроскопии» // «Известия высших учебных заведений. Электроника», №6,2010, с. 78-80.

4. Алексеев A.A., Гусев C.B., Шумилин С.С., «Использование GALS-архитектуры с динамическим управлением синхросигналами для повышения энергоэффективности цифровых устройств» // «Известия высших учебных заведений. Электроника», №4,2011, с. 45-50.

5. Алексеев A.A., Гусев C.B., Шумилин С.С., «Метод формирования тестовых воздействий для измерений и тестирования систем на кристалле» // «Естественные и технические науки», №4,2011, с.543-544.

6. Алексеев A.A., Гусев C.B., Шумилин С.С., «Новый интерфейс передачи данных для программирования интегральных микросхем термокомпенсированных кварцевых генераторов»// «Естественные и технические науки», №4,2011, с. 545-547.

7. Алексеев A.A. «Импульсный источник тока малого энергопотребления.» В. сборнике тезисов докладов 13-й международной научно-технической конференции «Радиоэлектроника, электротехника и энергетика», Москва, МЭИ, 2007г., с. 225-226

8. Алексеев A.A. «Подход к тестированию цифровых IP блоков систем на кристалле на базе микропроцессорных ядер».// В сборнике тезисов докладов 15-й международной научно-технической конференции «Электроника и информатика - 2008». Москва, МИЭТ, 2008, с. 69.

9. Алексеев A.A. «Контроль и тестирование микропроцессорных систем». В сборнике тезисов докладов международной молодежной научной конференции «Гагаринские чтения». Москва, МАТИ, 2009, с. 91.

10. Алексеев A.A. «Контроль электронных модулей на этапах разработки». // В сборнике, тезисов докладов 16-й международной научно-технической конференции «Электроника и информатика -2009». Москва, МИЭТ, 2009, с. 74.

П.Алексеев A.A. «Устройство согласования для измерения параметров аналоговых модулей микропроцессорных систем». // В

сборнике материалов международной научной конференции по естественнонаучным и техническим дисциплинам «Научному прогрессу - творчество молодых», Йошкар-Ола, МГТУ, 2010, с. 203205

12. Алексеев A.A. «Тестирование и измерение параметров аналоговых модулей систем на кристалле». // В сборнике материалов 10-ой Всероссийской научной конференции студентов и аспирантов «Техническая кибернетика, радиоэлектроника и системы управления», Таганрог, ЮФУ, 2010, Том 2, с. 43

13. Гусев C.B., Алексеев A.A. «Методы повышения энергоэффективности систем на кристалле на примере микроконтроллера 1901ВЦ1Ф». // В сборнике тезисов докладов международной научно-технической конференции с элементами научной школы для молодежи. «Проектирование систем на кристалле: тенденции развития и проблемы». Москва, МИЭТ, 2010, с. 32

Автореферат

Алексеев Алексей Алексеевич

Исследование и разработка универсальных методов тестирования 1Р-блоков систем на кристалле на базе микропроцессорных ядер

Формат 60x84 1/16. Уч.-изд.л. I, Ч Тираж 80 экз. Заказ № 11

Отпечатано в типографии ИПК МИЭТ. 124498, Москва, Зеленоград, проезд 4806, д.5.

61 12-5/1879

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Национальный исследовательский университет «МИЭТ»

ИССЛЕДОВАНИЕ И РАЗРАБОТКА УНИВЕРСАЛЬНЫХ МЕТОДОВ ТЕСТИРОВАНИЯ 1Р БЛОКОВ СИСТЕМ НА КРИСТАЛЛЕ НА БАЗЕ МИКРОПРОЦЕССОРНЫХ ЯДЕР

Специальность 05.27.01 -твердотельная электроника, радиоэлектронные компоненты, микро- и наноэлектроника, приборы на квантовых эффектах

На правах рукописи

АЛЕКСЕЕВ АЛЕКСЕЙ АЛЕКСЕЕВИЧ

Диссертация на соискание ученой степени кандидата технических наук

Научный руководитель кандитат технических наук, доцент

Шишина Л.Ю.

Москва-2012

СОДЕРЖАНИЕ

Общая характеристика работы..............................................................5

Список используемых сокращений......................................................11

Введение................................................................................................12

Глава 1. Тенденции и проблемы развития современных средств тестирования систем на кристалле..................................................................14

1.1. Тестирование преобразователей данных...............................14

Тестирование блоков АЦП................................................................14

Тестирование ЦАП............................................................................24

1.2. Тестирование логических устройств........................................27

1.3. Методы тестирования схем памяти.........................................29

1.4. Специализированные аппаратные интерфейсы тестирования ....................................................................................33

1.5. Средства периферийного сканирования.................................35

1.6. Современные методы тестопригодного проектирования......39

1.7. Методы тестирования блоков памяти СНК.............................39

1.8. Переход от модели к тестовому оборудованию.....................41

1.9. Программные средства контроля.............................................42

1.10. Выводы по первой главе...........................................................44

Глава 2. Систематизация, настройки и методы тестирования 1Р

блоков систем на кристалле.............................................................................45

2.1. Микропроцессорное ядро.........................................................46

2.2. Порты ввода вывода.................................................................48

2.3. Аналого-цифровые преобразователи......................................50

2.4. Цифро-аналоговые преобразователи.....................................65

2.5. Компараторы..............................................................................70

2.6. Приемопередатчики..................................................................72

2.7. Универсальные синхронно-асинхронные приемопередатчики ....................................................................................72

2.8. Блоки ведущего синхронного последовательного порта (СПП) ....................................................................................76

Интерфейс БР1...................................................................................76

Интерфейс I2C...................................................................................78

2.9. Таймеры.....................................................................................81

Схемы ШИМ, блоки захвата/регистрации событий........................83

2.10. ПЗУ..............................................................................................87

2.11. ОЗУ.............................................................................................88

2.12. Блок обработки прерываний.....................................................89

2.13. Память программ.......................................................................91

2.14. Формирование тестовой программы........................................99

2.15. Тестирование СНК с реализацией программ в ПЗУ.............102

2.16. Выводы по второй главе диссертационной работы.............103

Глава 3. Переход от виртуального моделирования к тестированию

физически реализованных систем на кристалле..........................................104

3.1. Модель формирования тестовых векторов...........................104

3.2. Модель формирования векторов тестовых воздействий для реализации интерфейса программирования.............................................107

3.3. Выводы по третьей главе диссертационной работы............109

Глава 4. Разработка устройств согласования и методы реализации

тестов ...............................................................................110

4.1. Разработка устройств согласования для тестирования аналоговых блоков в составе систем на кристалле..................................110

4.2. Реализация тестов IP блоков.................................................117

4.3. Выводы по четвертой главе диссертационной работы........123

Заключение.............................................................................................124

Список используемой литературы........................................................126

Приложение............................................................................................129

A. Микропроцессорное ядро..................................................................130

Инструкции микропроцессорного ядра СНК 1886ВЕ.......................130

Тест микропроцессорного ядра СНК 1886ВЕ...................................131

Б. Порты ввода вывода..........................................................................135

Тест портов ввода/вывода СНК 1886ВЕ...........................................135

B. Аналого-цифровые преобразователи..............................................136

Регистры управления АЦП СНК 1886ВЕ...........................................136

Тест АЦП, способ первый...................................................................136

Тест АЦП, способ второй...................................................................138

Тест АЦП, способ третий....................................................................141

Тест всех каналов блока АЦП............................................................143

Г. Цифро-аналоговые преобразователи..............................................145

Регистры управления ЦАП СНК 1886ВЕ...........................................145

ТестЦАП..............................................................................................145

Д. Компараторы......................................................................................146

Регистры управления компаратором СНК 1886ВЕ..........................146

Тест компаратора................................................................................146

Е. Приемопередатчики...........................................................................147

U ART....................................................................................................147

Блок ведущего синхронного последовательного порта (СПП).......150

Ж. Таймеры ........................................................................156

3. ПЗУ .........................................................................163

Тестирование блоков ПЗУ СНК 1886ВЕ...........................................163

И. ОЗУ ........................................................................163

Тестирование блоков ОЗУ СНК 1886ВЕ...........................................163

К. Блок обработки прерываний.............................................................164

Тест блока обработки прерываний СНК 1886ВЕ.............................164

Л. Блок памяти программ.......................................................................165

Тест блока памяти СНК 1886ВЕ6......................................................165

М. Интерфейс программирования........................................................167

Интерфейс программирования СНК серии 1886ВЕ.........................167

Программная реализация интерфейса программирования с

расширенным набором комманд.................................................................167

Модификация стандартного интерфейса программирования........175

Н. Формирования векторов тестовых воздействий.............................176

О. Устройства согласования.................................................................183

П. Часто используемые функции..........................................................186

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы.

В современном информационном пространстве цифровое управление и обработка сигналов проникает практически во все области жизнедеятельности, что неразрывно связано с устройствами приема, передачи и обработки данных, принятых от устройств регистрации, измерения или управления.

Массовое внедрение схем измерения, регистрации и выдачи сигналов привело к развитию нового направления в современной микроэлектронике - созданию систем на кристалле (СНК), необходимых для решения многих бытовых, промышленных, научных и специальных задач.

При проектировании и изготовлении схем СНК требуется обеспечивать высокую надежность работы системы, стойкость к технологическим и эксплуатационным разбросам, а также низкую стоимость всего устройства. В условиях современного производства интегральных схем около 70% цены готового кристалла составляет стоимость процедуры тестирования. В настоящее время верификация проекта, исследование образцов, оценка надежности и обеспечение высокой скорости тестирования — это наисложнейшая проблема и узкое место всего процесса разработки СНК. Последствия пропуска ошибок в таких случаях очень серьезны: от дорогостоящих повторных запусков кристаллов до потери самой возможности попасть на рынок с данным продуктом.

Исходя из этого, для обеспечения гарантированно высокой надежности работы СНК необходимо разработать универсальные методы обеспечения всестороннего тестирования каждого блока, входящего в систему. Одним из наиболее актуальных требований для СНК, разрабатываемых для аппаратуры специального назначения, является минимизация времени тестирования, поскольку перед поставкой готовых изделий СНК проходят множество испытаний, по завершению каждого из которых необходимо проведение полного тестирования.

В связи с этим, разработка методик, программных способов и технических решений, позволяющих проводить исследования параметров и эксплуатационных характеристик СНК, а также разработка методов оптимального тестирования, обладающих улучшенными технико-экономическими характеристиками, является актуальной задачей.

Цель диссертационной работы состоит в разработке универсальной методики, программных способов и технических решений для тестирования систем кристалле на базе микропроцессорных ядер, позволяющих сократить время для проведения исследований параметров тестовых кристаллов и измерений в условиях массового производства с учетом увеличения сложности устройств и увеличения разрядности применяемых аналоговых блоков.

Задачи исследования. Для достижения поставленной в работе цели необходимо решить следующие задачи:

1. провести исследование методов тестирования блоков, применяемых в СНК;

2. провести исследование особенностей процесса тестирования применяемых блоков;

3. создать комплекс программ для проведения моделирования работы блоков;

4. обеспечить универсальность и гибкость полученных программных и конструктивных решений;

5. рассмотреть методы формирования векторов тестовых воздействий для проведения тестирования СНК на современных тестовых комплексах;

6. провести экспериментальную проверку разработанных методов и модифицированного измерительного оборудования.

Научная новизна работы состоит в том, что

1. Предложена новая систематизация блоков, применяемых в составе современных СНК, основанная на исследовании комплекса аппаратных и технико-экономических особенностей процесса тестирования,

позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК, в зависимости от применяемых 1Р-блоков.

2. Разработана новая программная модель формирования векторов тестовых воздействий, позволяющая эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти, входящих в состав СНК.

3. Предложен новый, универсальный метод тестирования 1Р-блоков, входящих в состав СНК, основанный на программном преобразовании многоблочной структуры в моноблочную, позволяющий минимизировать набор инструкций микропроцессорного ядра, при полном сохранении функциональности устройства.

4. Разработан новый метод тестирования СНК, с реализацией памяти программ в ПЗУ, основанный на результатах применения разработанных методов тестирования программируемых СНК и структурировании блоков памяти СНК.

Практическая ценность работы

1. На основе предложенного в работе метода тестирования 1Р-блоков, входящих в состав СНК, основанного на программном преобразовании многоблочной структуры к моноблочной, разработан минимальный набор инструкций микропроцессорного ядра, обеспечивающий полнофункциональное тестирование блоков, применяемых в СНК.

2. Применение новой программной модели формирования векторов тестовых воздействий для реализации режимов программирования СНК на измерительном оборудовании, позволяет существенно сократить время формирования векторов.

3. Реализован метод динамического управления режимами функционирования 1Р-блоков со стороны измерительного оборудования, позволяющий сократить объем программного кода, необходимого для настройки режимов работы тестируемых блоков.

4. Разработан и реализован программный код для СНК, обеспечивающий тестирование цифровых и аналоговых блоков с помощью современного автоматизированного измерительного оборудования.

5. Разработан метод тестирования аналоговых блоков в составе СНК, позволяющий на 85% сократить время измерений параметров.

6. Разработан метод формирования векторов тестовых воздействий, позволяющий на 70% сократить время отладки измерительной программы.

7. Разработан и реализован в загрузочном ПЗУ серийно выпускаемых СНК минимальный программный код, обеспечивающий универсальные функции тестирования цифровых и аналоговых блоков, а также поддерживающий функции самотестирования.

8. Разработан метод тестирования схем памяти в составе СНК, позволяющий на 90% сократить количество тестовых векторов для измерительного оборудования.

9. Разработанные методы реализации тестов позволяют проводить тестирование сложных СНК как на тестовых комплексах, так и в аппаратуре конечных пользователей

10. Предложенные методы измерения и разработанные универсальные и специализированные устройства согласования для тестирования аналоговых блоков позволяют разработчикам оперативно проводить исследование тестовых образцов, а в условиях массового производства - существенно снизить время тестирования СНК.

Внедрение

Результаты работы внедрены и применены при создании и измерении серийно выпускаемых микросхем СНК 1886ВЕ1, 1886ВЕ2, 1886ВЕЗ, 1886ВЕ4, 1886ВЕ5, 1886ВЕ6 и 1886ВЕ7 компанией ЗАО «ПКК Миландр». Результаты работы внедрены и используются на предприятиях ЗАО «Телеком СТВ» и НПП «ТИРС»

Достоверность результатов

Достоверность разработанных методов и решений подтверждена результатами экспериментальных исследований тестовых образцов и серийных микросхем СНК, а также результатами компьютерного моделирования с использованием верифицированных моделей элементов.

На защиту выносятся следующие основные положения:

1. Систематизация блоков, применяемых в современных СНК, по комплексу аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК, в зависимости от применяемых 1Р-блоков.

2. Структура программной модели формирования векторов тестовых воздействий, позволяющей эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти.

3. Метод тестирования цифровых блоков и интерфейсов приема-передачи данных, основанный на программном преобразовании многоблочной структуры в моноблочную.

4. Методы реализации тестовых программ для проведения тестирования и испытаний СНК с реализацией памяти программ в ПЗУ.

5. Методы тестирования аналоговых блоков СНК, позволяющие оперативно проводить измерения параметров блоков как на участках испытаний и измерений систем, так и на предприятиях потребителей для проведения входного контроля поступающей продукции.

6. Результаты апробации методов в условиях серийного выпуска микросхем.

Апробация работы

Основные результаты работы докладывались на семи научно-технических конференциях.

13-й международной научно-технической конференции «Радиоэлектроника, электротехника и энергетика», Москва, МЭИ, 2007г

15-й международной научно-технической конференции «Электроника и информатика - 2008». Москва, МИЭТ, 2008

международной молодежной научной конференции «Гагаринские чтения». Москва, МАТИ, 2009

16-й международной научно-технической конференции «Электроника и информатика - 2009». Москва, МИЭТ, 2009

Международной научной конференции по естественнонаучным и техническим дисциплинам «Научному прогрессу - творчество молодых», Йошкар-Ола, МГТУ, 2010

10-ой Всероссийской научной конференции студентов и аспирантов «Техническая кибернетика, радиоэлектроника и системы управления», Таганрог, ЮФУ, 2010

международной научно-технической конференции с элементами научной школы для молодежи. «Проектирование систем на кристалле: тенденции развития и проблемы». Москва, МИЭТ, 2010

Публикации

Результаты диссертационной работы отражены в 13 научных работах, в том числе 6 статьях в периодических печатных изданиях, 5 из которых опубликованы в журналах, входящих в перечень ВАК, тезисах 7докладов на научно-технических конференциях.

Структура и объем диссертации

Диссертация состоит из введения, четырех глав, заключения и списка используемой литературы. Диссертация изложена на 128 листах основного текста, содержит 55 рисунков и 17 таблиц к основному тексту, списка литературы из 46 наименований и 58 страниц приложения.

Список используемых сокращений

АФТ - алгоритмические функциональные тесты.

АЦП - аналого-цифровой преобразователь.

БПФ - быстрое преобразование Фурье.

ДНЯ - (ДНЯ) дифференциальная нелинейность.

ЕМР - (LSB) единица младшего разряда.

ИНЛ - (ИНЛ) интегральная нелинейность.

ИКМ - импульсно-кодовая модуляция.

МП - микропроцессорное ядро.

ПК - персональный компьютер.

ПЗУ - постоянное запоминающее устройство.

ПЛИС - программируемая логическая интегральная схема.

СНК